TW561693B - Comparator and analog-to-digital converter - Google Patents
Comparator and analog-to-digital converter Download PDFInfo
- Publication number
- TW561693B TW561693B TW091110430A TW91110430A TW561693B TW 561693 B TW561693 B TW 561693B TW 091110430 A TW091110430 A TW 091110430A TW 91110430 A TW91110430 A TW 91110430A TW 561693 B TW561693 B TW 561693B
- Authority
- TW
- Taiwan
- Prior art keywords
- flip
- flop
- output
- state
- voltage
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 56
- 230000005611 electricity Effects 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- 230000001360 synchronised effect Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 14
- 150000004706 metal oxides Chemical class 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 206010011469 Crying Diseases 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- HGUFODBRKLSHSI-UHFFFAOYSA-N 2,3,7,8-tetrachloro-dibenzo-p-dioxin Chemical compound O1C2=CC(Cl)=C(Cl)C=C2OC2=C1C=C(Cl)C(Cl)=C2 HGUFODBRKLSHSI-UHFFFAOYSA-N 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
561693 五、發明說明（1) 發明之領域 考電壓^ΐ，於—比較器’用來比較一信號電壓與一參 βt f疋，本發明係關於一具有較少電路元件之比 孝乂 m與一具有比較器之類比數位轉換器。 發明之背景 用來：類型⑴ash-type)類比數位轉換器，係 置传顧ί Γ輸入類比信號，將其轉換成數位形式，其配 1圖，作為一習知範例。如第1圖所示，一習 器係用將來自一類比信號輸入終端41 :輸入電壓與參考電壓U個位準做比較一 二物广藉由使用比較器61如分割高電位參
、、、口禾於貝料儲存電路71-7n ·丨、/ IX 存放的結果轉換成被二數以//广編碼器43 1 出終端44輸出信^“碼的數位“虎’以從-數位信號輸 tyPe2:r 3器61，係為斷波類型（C — :中:二料儲存電路71 - 7 n之配置係顯示於第2 圖中。一來自資料輸入終端81 、第2 82，其係關閉的，當資料被存放：入：枓會通過-開關 51，J：在i n： C。。。存時，並且進入一主觸發 ;之84所組成，以執行正回饋。主觸發 82 5，其開啟與關閉係相反於開關 82，並且進入一從屬觸發器，其係由正反_，8關 合，以執行正回镇。缺德，氺ή ， 斤、、且 …、後末自此從屬觸發器之輸出資料
7061 -4857-PF(Ν);ahddub.p t d 丄 五、發明說明（2) 會從：：：出終端88輸出— 之多位元：量杈已經加大，以用於-具有高精確度 要求以減小配置規Γ位^換器’減少電路元件的數量係被 位轉換器，例如，=:為了構成一 8位元快閃類型類比數 量的，亦即255，次^中’要求255個比較器和相同1數 結合比較器和資電路u55。因此，當僅藉由 會發生整體上#=電路來構成一類比數位轉換器時， 使用非常大量元件的問題，。 發明之概要 考量上述 少電路元件之 比數位轉換器 問題， 比較器 本發明之主要目的在於提供一 ，並且提供一具有較少電路元 本發明基本結構之比較器包 擇性地輸出一信號電壓和一參考 有鳊用來接收一來自該選擇單 含 選擇單元 器，具有一輸 關，係 正反器 栓鎖單 被提供 ，具有 元，具 入連接 於該第 一輸入 有一輸 一第二開關，具有一 與該第二栓鎖單元之 相較於習知技術 一開關，其係介於比 至該第一電 一正反器之 連接至該第 入連接至該 端係被提供 輸入之間。 ，本發明基 較器之輸出 電壓；—第一電容 元之輪出；一第一 谷器之另一端；一 輸入與輪出之間； =正反器之輸出； 二態正反器之輸出 於該第一栓鎖單元 具有較 件之類 用來選 器，具 正反 第一開 態 第 ;以及 之輸出 須提供之間， 本結構之比較器無 與该第一栓鎖單元
561693 五、發明說明（3) 因此可以減少在資料儲存部分之元件數量（儲存部份係用 來存放來自一比較器之輸出電壓）。 在本發明第一實施例之比較器中，該第一和第二開關 係關閉的，而該第一三態正反器之輸出會變為一高阻抗狀 態，當該選擇單元選擇該信號電壓時；而該第一和第二開 關係開啟的，而該第一三態正反器會當作一正反器來操 作，當該選擇單元選擇該參考電壓時。 在本發明第二實施例之比較器中，該第一和第二開關 係關閉的，而該三態正反器之輸出會變為一高阻抗狀態， 當該選擇單元選擇該信號電壓時；該第一開關係開啟的， 當該選擇單元選擇該參考電壓；而在該第一開關變為一開 啟狀態時，該三態正反器會從具有高阻抗輸出之狀態變為 作為一正反器來操作之狀態，而該第二開關會從關閉之狀 態變為開啟之狀態。 使用本發明第二實施例之比較器，除了具有在基本結 構中之比較器之優點之外，亦允許減少流過該三態正反器 之電流，相較於第一實施例。 本發明第三實施例之比較器包含：一第三開關，係被 提供於一用於一信號電壓之輸出與一第一電容器之一端之 間；一第一正反器，具有一輸入連接至該第一電容器之另 一端；一第一開關，係被提供於該第一正反器之輸入與輸 出之間；一三態正反器，具有一輸入連接至該第一正反器 之輸出；一第一栓鎖單元，具有一輸入連接至該三態正反 器之輸出；一第二開關，被提供於該第一栓鎖單元之輸出
7061-4857-PF(N);ahddub.ptd 第7頁 561693 五、發明說明（4) 和該第二栓鎖單元之輸入之間；一第四開關，被提供於用 於一參考電壓之一輸出和一第二電容器之一端之間；一第 四正反器，具有一輸入連接至該第二電容器之另一端；一 第五開關，被提供於該第四正反器之輸入與輸出之間；一 第六開關，被提供於該第一電容器之一端與該第二電容1器 之一端之間；一第七開關以及一第三電容器，係相互串 聯’位於該第一正反器之輸入與該第四正反器之輸出之 間；以及一第八開關以及一第四電容器，係相互串聯，位 於該第四正反器之輸入與該第一正反器之輪出之間，其中 該信號電壓和該參考電壓係分別同時輸出至該第一電&器 之一端以及至該第二電容器之一端，當該第七和第八開關 係開啟時，而該第一開關會被開啟，以將該信號電壓與該 第一正反器之補信電壓之間的電壓差存放於該第一電容号 之兩端，而該第五開關係被開啟，以將該參考電壓與該第 四正反器之補償電壓之間之電壓差存放於該第二電容号之 兩端’在該信號電壓與該參考電壓係分別同時輸出至該第 一電容器之一端與該第二電容器之一端之後，該第三二第 四、第七、第八開關係被關閉，當該第六開關係被開啟而 該第一和第五開關係被關閉得時，以利用該第一正反写大 約地放大該信號電壓和該參考電壓之間之電壓差之一 ^ 壓，而在該第一和第五開關係被關閉之後，該第七和第乂 開關會被開啟，當該三態正反器作為—正反°器來操^^ 輸出該第一正反器之輸出電壓於該三態正反器之輸出。 使用本發明第三實施例之比較器，除τ 1古二* ° 降ί具有在基本結
7061-4857-PF(N);ahddub.ptd
561693
五、發明說明（5) 構中之比較器之優點之外，可以提供一具有較少電流 量之比較器，相較於第一實施例，較低的雜訊，相=於= 二實施例，以及對階段中雜訊低微的敏感度。 本發明第四實施例之類比 構中之複數個比較器，用來接 割單元，用來提供一參考電壓 裔’用來接收來自個別比較器 數位信號。 數位轉換器、包含：在基本結 收一相同的信號電壓；_分 至每一比較器；以及一編碼 之輸出’以輸出一被編碼的 相較於習知技術，本發 供一開關，其係介於該比較 間，因此可以減少在資料儲 一類比數位轉換器。 明第四實施例之比較器無須提 恭之輸出與該第一栓鎖單元之 存部分中之元件數量，其構成 發明之詳細說明 請參考第3圖。第3圖為本每 電路圖。士。第3圖所示，本發：月一第““列之比較器之 一信號電壓輸入終端丨、—夂 二知例之比較器包含 4、一電容器5、一開關6以；入終端2二開關3和 8、一控制輸入終端9、_正11 、一二悲正反器 器20和21、以及一輸出終端。17和18、-開關Η、正反 一類比信號電壓係應用於 終端1，而用於比較之參考、 逐由信號電壓輪入 電壓輸入終端2。開關3, 4係I，、μ用於開關4，經由參考 以選擇性地輸出類比作货、:f比較的信號輸出開關， σ观電壓或參考電壓。
561693 五、發明說明（6) 來自開關3或4之被選擇之輸 w 收。電容器5之另一端係連接 糸抑由電奋杰5於一端接 pa ea n j.,, 银至正反器7之輸入。 開關6係連接於正反器7< 正反器7之輸出係連接至三態正、輸，2 ° 三態^器8之輸出14係連接至正反器^入^入。。丨 正反裔1 8之輸入係連接至正反器i 7 "，J 〇 之輸出係連接至正反器1 7之輪入。 别，而正反器 正反器17之輸出係連接至閲M 另-端係連接至正反器20之輪：關19之-端’而開關19之 正反器21之輸入和輸出係各自 和輸入，而正反器20之輸出係連接至終端22之：出之輸出 開關3、6、19之開啟和關閉操作係由 i，而那些開關係、分別利用邏輯Η位準之控制信\控制必 閉，而利用邏輯L位準之控制信號01來開啟。 末關 開關4之開啟和關閉操作係由控制信號必ΐβ來控 其係控制信號41之被轉換之信號，而開關4係利用 位準之控制信號01Β來關閉，而利用邏輯L位準之^ 號0 1 Β來開啟。 I w仏 二悲正反器8包含一正反器1〇、一p通道金屬氧化 體電晶體（MOS )11，12，以及N通道金屬氧化半導體 體15, 16。 曰 高電位來源電壓VDD係應用於p通道金屬氧化半導體電 晶體11之來源端，其具有排出端連接至p通道金屬氧化半 導體電晶體12之來源端。低電位來源電壓vss係應用於n通
561693 五、發明說明（7) Ϊν金通\\化/^^電晶1116之來源端’其具有排出端連接 王通道金屬氧化半導 化半導體雷H 來/原端。Ρ通道金屬氧 門传：㈣通道金屬氧化半導體電晶體15之間 電^ ’以形成輸入13 ’ W通道金屬氧化半導體 :曰串曰Γ t Λ道，屬氧化半導體電晶體15之排出端係相 立串耳外，以形成輪出丨4。 體16:Ϊ 輸入連接至Ν通道金屬氧化半導體電晶 a !* 1 1 ^ ^ —輸出連接至P通道金屬氧化半導體電 AC終I制信號灣應…反一之輸入， VAT ^ ^5 #,J ^€ 邏輯L位準之控制信號：1β、輸出灰為-面限抗狀態’利用 mt:巧描述比較器之操作。第4圖為本發明第-實 施例之比較器之操作之奸广 ^ ^ ^ ^ ^ 取樣期間，控制信號01=圖。首先’在從時㈣至㈡之 邏輯L位準，因此，門a^和㈣係分別位於邏輯11位準和 啟。因此，來自信號電是被關閉:而開關4係被開 由開關3輸入至電容器5 =輸入終端1之類比信號電壓係經 並且維持在正反器7之^輸人與輸出係藉由開關6來連接 充電量，其對應於類士於^介电至口此电合态^ θ存放 壓之間之電壓差。 旒電壓與正反器7之邏輯臨界電 此外，三態正及哭〇 χ 益8之輪出會變為一高阻抗狀態，而
7061-4857-PF(N);ahddub.ptd 第11頁 561693 五、發明說明（8) 開關1 9是關閉的，因此，藉由正反器丨7,丨8所組成 一 前階段觸發器而被存放於先前期間以作為栓鎖裝 < 一先 正回饋之資料係存放於一後續階段觸發器中以被出執2 ，階段觸發器❹正反_，21所組成，以作為後出’後 栓鎖裝置來執行正回饋。 、&段 此外，在此期間’p通道金屬氧化半導體電晶 通道金屬氧化半導體電晶體1係沒有傳導性的，因 流過（flow-through)電流會產生於三態正反器8 '又 再者’在從時間t2至t3之放大期間，控制 4 1 B係分別位於邏輯L和邏輯Η位準，因，，二〜0和 啟的而開關4是關閉的。因此，來自參考電壓：入：6端;： 參考電壓係經由開關4輸入至電容器5。 '" 此時，在類比信號電壓和參考電壓電壓之 會變為位於電容器5側邊之電極之電彳立傲 電^差 〜电位受化量，JL φ 關4 係位於電容器5中，而變化量係被傳逆 ，、中開關 電極，八中正反為7係位於電容器5中。因此 位 變化量係被正反器7放大並且輸出。 =態正反器8係當作-常規正反器來操作，並且放大 正反器7之輸出電壓’以輸出結果電懕。一〜 出電壓係存放於觸發器中，而觸發 二怨正反器8之輸 組成。 啁I态係由正反器17, 18所 在此期間，開關19會維持開啟，因此，位 1 7，1 8所組成之觸發器中之被鎖上的 ； " 反器20, 21所組成之後續階段觸發由’、㈢存放於由正 乂為中’而由正反器2〇, 21
561693 五、發明說明（9) 所組成之觸發器會輸出存放在先前期間之資料。 此外，在此期間中，P通道金屬氧化半導體電 和IV通道金屬氧化半導體雷晶體16 导體電日日體11 哭7 #〆能T C抑。電係具有導電性，而正反 2和〆心反态8之邏輯臨界電壓係相等的， 六 巩係產生於二恶正反器8中，當正反器7之 此 正反哭8之齡入蕾网、9, _ . ¥幻出寬I或二恕 輸電壓疋位於邏輯臨界電壓之附近。 Α 根據本發明第一實施例之比較器結構，整 口一斷波類型比較器部分盥一資 稱正 件之數量。因,b，當第i θ之習、Α儲存邛刀以減少電路元 器中之比較5|fi1 fi 4第次圖I快閃類型類比數位轉換 ^ σ 6 η和負料儲存電路71 - 7 η係被太私明楚一 貫施例之比較器取代時，在第 ’、 I月第一 電敗7 1 7 士 在弟2圖中，在個別的資料儲存 冤路7卜7η中之對應於開關 ：了 = 需要的。因此，例 >，在8你母主早獨開關會變成是不 以減少255個開關元件之數:為n，5 ’可 構時，在整個類比數位轉換哭+而虽開關凡件具有⑽㈠吉 體。 数位轉換态中，可以減少510個電晶 例之妒哭々4^ 貫施例之比較器。第二實施 處t ^ 本發明第一實施例之比較器之不同之 變成和^ ^輸入至控制輸入終端9之控制信號u㈣係改 /2 ’而用來控制開關19之開啟和關閉操作 ^2^1 ^ 係改變成控制信號0 2B，其係控制信號0 2 j換的信號。㊉了上述元件之外，其他元件係相同於 科^例，因此，以相同的參考號碼來標示，並且省略 對相同7L件的詳細描述。
I 第13頁
561693 五、發明說明（ίο) 二態正反器8係作為一常規正反器 制信號0 2係位於邏輯H位準， ° 末刼作，當一控 態，當控制信號2位V邏輯出會變成-高阻抗狀 開關1 9之開啟和關閉操作係由控制信號 ::編二當控制信號02B係位於邏輯H位準，而開關、 開啟的，备控制信號0 2B係位於邏輯[位準。 ’、 —現在，將描述此比較器之操作。第5圖為本發明第二 貫施例之比較器之操作之時序圖。首先，在從時間^至。 之取樣/月間控制k號0 2和0 2 B係分別位於邏輯η位準和 邏輯L位準，因此，比較器之操作係相同於本發的第一實 施例。 ’、人在彳文日才間12至13之放大期間，時間·^係設定在 時間t2之後，因此，三態正反器8執行放大操作之最小時 間會維持在13之前，而在從時間14至13之期間，控制信號 0 2係位於邏輯H位準，而控制信號0 2B係位於邏輯[位U 準。因此，三態正反器8係作為一常規正反器來操作，只 有在從時間t4至t3之期間，當三態正反器8放大正反器7之 輸出電壓，並且將其輸出，而三態正反器8之輸出電壓係 存放於由正反器丨7, 1 8所組成之觸發器。在此期間，開關 1 9會維持開啟，因此，位於由正反器丨7，丨8所組成之觸發 器中之資料不會存放於由正反器2 0，2 1所組成之後續階段 觸發器中，而由正反器20, 21所組成之觸發器會輪出存放 在先前期間之資料。 在從時間t4至t3之期間中，P通道金屬氧化半導體電
561693
日曰體1 1和N通道金屬氧化半導體電晶體16係具有導電性， 因此’當正反器7之輸出電壓或三態正反器8之輸入電壓係 二於邏輯臨界電壓的附近’而流過電流係產生於三態正反 :8中。然而，正反器7，|提供三態正反器8之輸入電 塗’會開始放大操作，在時間t4之前的時間t2，而正反哭 輸出電壓已經變得相當穩定，相較於在時間以的邏輯" 臨界電壓，因此，從時間14至13之時期，在三態正反器8 中的流過電流的流量小，相較於本發明第一實施例之比 器的電流。 此外’在從時間12至14之期間中，控制信號0 2係位 於邏輯L位準，而控制信號0 2B係位於邏輯Η位準，因此， —恕正反8係處於一而阻抗狀態，而流過電流會整個變 為零。 如上所述，根據本發明第二實施例之比較器結構，三 恕正反器8和開關1 9在從時間12至t 3之部分放大期間中係 被控制。因此，相較於本發明第一實施例之比較器，除了 減少電路元件數量之外，在放大期間中，三態正反器8的 流過電流可以減少，因此提供具有較小電流消耗量與較低 雜訊之比較器。 作為一具體的範例，在正反器7和三態正反器8流過的 電流相同的情況下，從時間12至14之時期係大約相等於四 分之一週期，其可以減少在單一個比較器中或整個類比數 位轉換器中，10%至20%之電流消耗量。 請參考第6圖。第6圖本發明第三實施例之比較器之電
7〇6l.4857.pF(N)；ahddub.ptd 第 15 頁 561693 五、發明說明（12) 路圖。第三實施例之比較器之結構與本發明第二實施例之 比較器的不同之處在於，比較器之輸入部份係改變成一平 衡型態部分。然而，除了上述元件之外，其他元件係相同 於第二實施例’因此，以相同的參考號碼來標示，並且省 略對相同元件的詳細描述。 i ^ 如第6圖所示，本發明第三實施例之比較器包含··一 h號電壓輸入終端1 ; 一參考電壓輸入終端2 ; = ’24 ;電容器25,26，·正反器27,2 8 ;開關29 3〇 ;電容器 31’ 32 ’開關33, 34, 35 ;電容器36 ;—三態正反器8 . 一栌 制輸入終端9 ;正反器17，18 ;開關19 ° ’工 及一輸出終端22。 xDdO,21，以 類比信號電壓係提供至開關？ q夕 山 於入故開關23之一端，經由信號電壓 : 1關23之另一端係連接至電容器25之一端， 而電谷益25之另-端係連接至正反器27之輸入。 正反，d係連/於正反器27之輸入和輸入之間，而三態 反裔8之輸入係連接至正反器27之輪出。 用於比車父的參者雷慰在担# 考電壓輸入終端2。開關24'之另：關24之一# ’經由參 一端，而電容_ Λ 一端係連接至電容器26之 σ 之另一端係連接至正反5|15之於入。 開關30係連接於正反 反斋15之輸入 器28之輸出係連接至電芎兩出和輸入之間，而正反 係供應之低電位來源電壓m6，—端’電容㈣之另一端 電谷為3 6係為_ ί Λ 反琴27 28之g恭'一虛擬dummy )電容器，用來匹配正 ，之負栽狀態’而電容器36之電容值係被設定，
561693 五、發明說明（13) 因此其會相等於三態正反器8之輸入13之電容值。 你、査:容「端係連接至正反器27之輸出’而開關34 糸連接於電谷态31之另一端和正反器28之輸入之 m電容！，一端係連接至正反器28之輸出，二開關33 係連接於電谷益32之另一端和正反器27之輪入之 電容器25之_端’其2θ系安置 於此側邊，以及電容器2 6之一端之鬥 ^ ^ 於此側邊。 之知之間，其中開關24係安置 開關23, 24, 29和30的開啟和關閉操作係由控制芦號必 1來控制’而那些開關係單獨地被關閉，當控制信號川系 位於邏輯Η位準’並且被開啟’當控制信號01係位 輯 L位準。 、 開關35的開啟和關閉操作係由控制信號 ， 控制信號01Β係控制信號01之被轉換的信號，而開二 是關閉的，當控制信號0 1 Β係位於邏輯η位準， 啟的，當控制信號Φ1Β係位於邏輯L位準。 W 疋歼 三態正反器8會作為-常規正反器來操作，當控 號0 2係位於邏輯Η位準，而其輸出合轡么一 ^ 曰更馬一南阻抗狀能 當控制信號0 2係位於邏輯L位準。 心 開關1 9的開啟和關閉操作係由控制信號0 2β 而開關是關閉的，當控制信號0 2Β係位於邏輯Η位役制， 且是開啟的，當控制信號0 2Β係位於邏輯L位準。準’並 開關3 3，3 4的開啟和關閉操作係由控制作穿/ 制，而那些開關係單獨地被關閉，當々剧Ά 來控 工w k琥0是位於邏
561693 五、發明說明（14) ___ ΪΗ位準’並且被開啟’當控制信號Ο係位於邏輯L位 現在’將描述比較器之操作榮7 PI A *欢 施例之比較器操作之時序H作。第7圖為本發明第三實 樣期間中，控制信心广：，先，在從時間u至t2之取 邏輯H，邏輯L邏L’幻，_和03係、分別位‘於 W，建，邏輯Η，以及邏輯fj位準，因μ， ί哭堊J 2 Γ :1#之類比信號電壓係經由開關23輸入至電 電壓輸入終端2之參考電壓係經由開關 在此期間中’正反器2 7之輸入和輸出係藉由開關2 g來 連接，而被維持在正反器27之邏輯臨界電壓，因此電容器 2。5會存放充電量，其對應於類比信號電壓與正反器2了之& 輯臨界電壓之間之電壓差。此外，在此期間中，正反器28 之輸入和輸出係藉由開關30來連接，而被維持在正反器28 之邏輯臨界電壓，因此電容器26會存放充電量，其對應於 類比#號電壓與正反器28之邏輯臨界電壓之間之電壓差。 此外，開關33, 34係關閉的，用來補償取消，因此， 電容器31，32係利用正反器27和28之邏輯臨界電壓之間之 電壓差來充電，此電壓差係由於電晶體之間的變化所導致 的。 再者，在從時間12至13的放大期間中，控制信號^工 和0 1 B係分別位於邏輯L以及邏輯Η位準，因此，開關 2 3，2 4，2 9和3 0係被開啟，而開關3 5係關閉的。因此，存放
ΗΙ IIH 7061 -4857-PF(N);ahddub.p t d 第18頁 3()1693 五、發明說明（15) 在電谷裔2 5，2 6申的充電量係被重新八 號電壓和參考電壓之間之電壓差的—配，因此在類比信 27,28之輸入，並且被放大。 +係提供至正反器 再者，在從時間t2至t4之期間中， 於邏輯L位準，因此，電容器31，32合:制“唬Μ係位 從時間t4，控制信號03係位於 被分開。然後， 27,28之輸出電壓係被大量放大。貝取4，而來自正反器 此外，在從時間t4至t3之期間+ 一 At 行放大操作。 ’二怨正反器8會執 19，’三態正反器8、正反器17，i8、開關 施例之比較器之操作方式。丨係相同於本發明第二實 如上所述’根據太私明楚-^ -平衡類型比較器電：弟：貫施例之比較器之結構， 明第二實施例之比較器，並^的數夏減少、，相較於本發 大期間之流過電&，提以減少三態正反器8在放 的比較器，並且對在2少電流消耗量和較低雜訊 ^ A ^ ^ 〇 T中的雜訊較不靈敏。 乡η圖。第8圖為本發明第四實施例之比車^ 電，圖。，四實施例之比較 上匕， =較器之不同之處在於，正反器18係改變 = 上述元件之外，其：Ht:三態正反器39、然而，除了 相同的參考號碼來dt同於第二實施：’因此，以 铩不並且省略對相同元件的詳細描
7061-4857-PF(N);ahddub.ptd 第19頁 561693
561693 五、發明說明（17) 、 因此’即使當三態正反器8，3 7之輸出電壓，以寫入資 料於分別的觸發器，彼此不相同時，可以防止三態正反器 ，3 7之流過電流。同樣的，即使當正反器1 7和三態正反器 9之輸出電壓彼此不相同時，也可以防止正反器1 7和三離 正反器39之流過電流。 “ ▲如上所述’根據本發明第四實施例之比較器之結構， 目車乂 =本發明第二實施例之比較器，除了可以減少電路元 =數里之外，在放大期間中，流過電流也可以減少，因此 H t、具有幸父小電流消耗量與較低雜訊之比較器。
-^ 弟y圖為本發明第五貫苑例之類比數位棘拖哭 之電路圖。如第9圖所示，本發明第五實施例齡j 轉換器广-類比信號輸入終端41; 一電随器二數: 2 ’ 一、.爲碼器43 ; —數位信號輸出終端44 ;以 U為一自然數）。 及比車父益 對於每一個別的比較器51-5n，在第3圖中之太 一實施例之比較器會被使用。 X明 每一比較器51-5n包含一信號電壓輸入終蠕工， 的類比信號電壓係經由一類比信號輸入終端4丨， 目同 別的信號電壓輸入終端丨。 序〗入至各
電阻器梯狀物42係用作為分割裝置，用來分一“ 位參考電壓VRH和低電位參考電壓VRL之間之電位^在鬲電 一組相互串聯的電阻器，以產生η個不同位準的參考利用 壓’並且分別提供結果參考電壓至其相對應的比較的、 51 一 5η之參考電壓輸入終端2。 乂為
561693
編碼器43會接收來自個別比較器5 1 -5ri之比較結果之 j出，以將其編碼成對應於比較結果之代 編碼的齡仞彳士啤π & m ^ 幻数位L 5虎至數位信號輸出終端4 4。 士上所述’根據本發明第五實施例之類比數位轉換哭 ^ Ί ’本發明第—實施例之比較器係用於每一個別的、匕 乂态曰1 —5n，以減少在整個類比數位轉換器中之電路元件 的數量。 ^ ^ ^ 本發明第一貫施例之比較器係用於本發明第五 貝施例之類比數位轉換器中個別的比較器51 — 5n，供選擇 地’本發明第二、三、四實施例之比較器之任何一個均可 j使用。使用第一實施例之比較器之效果係相同於第二、 三、四實施例之比較器所產生的效果。 較少數量的電路元件與對在階 器，並且減少在比較器中的流 量和雜訊，並且實現類比數位 本發明可以提供一具有 段中之雜訊較不靈敏的比較 過電流，可以降低電流消耗 轉換器作為比較器之應用。 、綜上所述，雖然本發明已以較佳實施例揭露如上，缺 其並非用以限定本發明，任何熟習此技藝者，在： 發明之精神和範圍β ’當可作各種之更動與潤飾， 發明之保護範圍當視後附之申請專利範圍所界定者為準。
561693 圖式簡單說明 第1圖為習知 _比數位轉換器之雷政闰 第2圖為習知Φ 心电路圖。 圖 圖 圖 弟 頰比數位轉換器之資料啟户+ 貝针储存電路之電路 第3圖為本發# 〜h、 明第一貫施例之比較哭之雷枚 第4圖為本發日Bp y丨 平乂 -之電路圖。 月第一貫轭例之比較器之操作之時序 第5圖為本發明第二實施例之比較器之操作之時序 第6圖丰發明第三實施例之比較器之電路圖。 第7圖為本發明第三實施例之比較器操作 第8圖為本發明第四實施例之比較器之電路圖。回。 第9圖為本發明第五實施例之類比數位轉換器 σ义更路 符號說明 1〜信號電壓輸入終端；2〜參考電壓輸入終端； 3、4〜開關； 5〜電容器； 6〜開關； 7〜正反器； 8〜三態正反器； 9〜控制輸入終端； 1 7、1 8〜正反器； 1 9〜開關； 20、21〜正反器； 22〜輸出終端； 4卜類比信號輸入終端； 4 2〜電阻器梯狀物； 4 3〜編碼器； 44〜數位信號輸出終端；
7061 -4857-PF(Ν);ahddub.p t d 561693 圖式簡單說明 5 1 - 5 η〜比較器。 第24頁 7061-4857-PF(N);ahddub.ptd 1111
Claims (1)
- 561693六、申請專利範圍 器，包含： 1 · 一種比較 一選擇單元 電壓； 一第一電容 元之輸出； 一第一正反 信號電壓和一參考 一端； 之間； 器，具有一端，用來接收一來自該選擇單 器，具有一輸入連接至該第一電容器之另 τ第-開關’係被提供於該第—正反器之輸入與輸出 二態正反 出； 輸出； 栓鎖單2. 二開關 阻抗狀 第二開 來操作3. 二開關 狀態， 啟的， 器，具有一輸入連接至該第一正反器之輸 •，栓鎖早兀’ *有一輸入連接至該三態正反器之 以及 第二開關 元之輸入 如申請專 係關閉的 態，當該 關係開啟 ，當該選 如申請專 係關閉的 當該選擇 當該選擇 ，提供 之間。 利範圍 ’而該 選擇單 的，而 擇單元 利範圍 ’而該 單元選 單元選 於該第一栓鎖單元之輸出與該第二 第1項之比較器，其中該第一和第 第一三態正反器之輸出會變為一高 元選擇該信號電壓時；而該第一和 該第一三態正反器會當作一正反器 選擇該參考電壓時。 第1項之比較器’其中該第一和第 三態正反器之輸出會變為一高阻抗 擇該信號電壓時；該第一開關係開 擇該參考電壓；而在該第一開關變7061-4857-PF(N);ahddub.ptd 第25頁 六、申請專利範圍 為一開啟狀 態變為作為 閉之狀態變 4.如申 早元包含一 反25之輸出 一第二三態 出，以及一 該第二 至該第二開 之輸出；以 三正反器之 入；以及 該第三 器，而該第 第一三態正 5· —種 一第三 一第一電容 一第一 您時’該 一正反器 為開啟之 請專利範 第二正反 ，以及一 正反器， 輪出連接 栓鎖單元 關之輸出 及一第三 輸出，以 三態正反器會從具有高 來操作之狀態，而該第狀態。 ^第3項之比較器，其， 器，具有一輪入連接至 輸出連接至該第二開關 具有一輸入連接至該第 至該第二正反器之輸入 包含一第三正反器，具 二以及一輸出連接至該 三態正反器，具有一輸 及一輪出連接至該第三 阻抗輪出之狀 二開關會從關 7該第一拴鎖 該第一三之一端； 態正 以及 二正反器之輸 有一輸入連接 第一检鎖單元 入連接至該第 正反器之輸 一端； 一第一 之間； 態 :態正反器之操作係同步於該帛一三態正反 二二態正反器之操作係以反向之階段同步於該 反器。 比較器，包含： 開關，係被提供於一用於一信號電壓之輸出盥 器之一端之間； 〃 正反器，具有一輸入連接至該第一電容器之另 開關，係被提供於該第一正反器之輸入與輸出 正反器，具有一輸入連接至該第一正反器之輸7061-4857-PF(N);ahddub.ptd 第26頁 561693 六、申請專利範圍 出； 端 間 電容器 第一正 八開關 器之輪 其 一電容 第八開 電壓與 一電容 壓與該 電容器 第一检鎖單元，具有一輸入連接至該三態正反器之 ，二開關，具有一端，被提供於該第一栓鎖單元之 w亥第二栓鎖單元之輸入之間； 第四開關，係被提供於用於一參考電壓之一輸 電容器之一端之間； 第四正反器，具有一輸入連接至該第二電容器之另 第五開關’被提供於該第四正反器之輸入與輸出之 第/、開關，被提供於該第一電容器之一端與該第二 之一端之間； 第七開關以及 反器之輸 以及一第 入與該第 中該信號 器之一端 關係開啟 該第一正 器之兩端 第四正& 之兩端， 第三電 第四正 器，係 器之輸 該參考 該第二 該第一 補償電 第五開 償電壓 號電壓 各器，係相互 反器之輸出之 相互串聯，位 出之間， 電壓係分別同 電容器之一端 開關會被開啟 $之間的電壓 關係被開啟， 之間之電壓差 與該參考電壓 串聯’位於該 間；以及一第 於該第四正反 時輸出至該第 ，當該第七和 ，以將該信號 差存放於該第 以將該參考電 存放於該第二 係分別同時輸 7〇61.4857-PF(N)；ahddub.I 第27頁 q f請專利範圍 匕該電容器之-端與該第二電容器之一端之後，，亥 被開啟==第2開關係被關閉，當該第六開關係 正反51 4·第和第五開關係被關閉得時，以利用該第— 之ιΐΓΓΞί該信號電M和該參考電麼之間之電-差 關會=之;.反巧;和第八開 出該第—正反卷之為 來操作，以輸 反為之輸出電壓於該三態正反器之輸出。 和表考^請專利範圍第5項之比較器，其中該信號電壓 、至該出至該第-電容器之-端：及 來操作之狀鲅^鐵a姑认當該三態正反器從當作一正反器 之高阻抗狀：合被唯;j %出具有一高阻抗之狀態時’輪* 的，在兮/ # p使該第一和第五開關係關閉 從該輪出λ呈=ί ΐ五開關係被關閉之後’該三態正反器會 之狀態，：狀？改變為當作-正反器來操作 之輪出。 以 反器之輸出電壓於該三態正反器 7· 一種類比數位轉換器，包括： 複數個比較器，用來拉· 比較器包含·· 妾收相同的信號電壓，每一該 選擇單元 電壓 一第一電容器，具有 元之輸出； …肖來選擇性地輪出-信號電壓和一參考 端 用來接收一來自該選擇』561693 六、申請專利範圍 一第一正反器，具有一輸入連接至該第一電容器之另 一端； 一第一開關，係被提供於該第一正反器之輸入與輸出 之間； 一第一三態正反器，具有一輸入連接至該第一正反器 之輸出， 一第一栓鎖單元，具有一輸入連接至該三態正反器之 輸出； 一第二開關，提供於該第一栓鎖單元之輸出與該第二 栓鎖單元之輸入之間； 一分割單元，用來提供一參考電壓至每一比較器；以 及 一編碼器，用來接收來自個別比較器之輸出，以輸出 一被編碼的數位信號.。7061 -4857-PF(N);ahddub.p t d 第29頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156542A JP3621358B2 (ja) | 2001-05-25 | 2001-05-25 | コンパレータ及びアナログディジタルコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW561693B true TW561693B (en) | 2003-11-11 |
Family
ID=19000537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091110430A TW561693B (en) | 2001-05-25 | 2002-05-17 | Comparator and analog-to-digital converter |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6624667B2 (zh) |
| EP (1) | EP1261128A3 (zh) |
| JP (1) | JP3621358B2 (zh) |
| KR (1) | KR20020090315A (zh) |
| CN (1) | CN1252925C (zh) |
| TW (1) | TW561693B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI470939B (zh) * | 2009-11-04 | 2015-01-21 | Pixart Imaging Inc | 類比至數位轉換器及其相關之校準比較器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10241982B4 (de) * | 2002-09-11 | 2004-10-07 | Infineon Technologies Ag | Digitale Signal-Verzögerungs-Einrichtung |
| KR100616711B1 (ko) | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| US20060119410A1 (en) * | 2004-12-06 | 2006-06-08 | Honeywell International Inc. | Pulse-rejecting circuit for suppressing single-event transients |
| KR101146395B1 (ko) * | 2005-06-30 | 2012-05-17 | 엘지디스플레이 주식회사 | 비교기 |
| US7212144B1 (en) * | 2006-01-18 | 2007-05-01 | Marvell World Trade Ltd. | Flash ADC |
| JP5186818B2 (ja) * | 2007-06-22 | 2013-04-24 | ミツミ電機株式会社 | チョッパ型コンパレータ |
| JP5104383B2 (ja) * | 2008-02-20 | 2012-12-19 | 富士通株式会社 | 電子回路装置 |
| JP5093895B2 (ja) * | 2008-03-12 | 2012-12-12 | 株式会社ジャパンディスプレイセントラル | レベルシフタ回路 |
| WO2010014094A1 (en) * | 2008-07-31 | 2010-02-04 | Georgia Tech Research Corporation | Multi-gigabit analog to digital converter |
| US8773169B2 (en) * | 2010-10-22 | 2014-07-08 | Analog Devices, Inc. | High frequency signal comparator for SHA-less analog-to-digital converters |
| US9557354B2 (en) * | 2012-01-31 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Switched capacitor comparator circuit |
| US8941430B2 (en) | 2012-09-12 | 2015-01-27 | Nvidia Corporation | Timing calibration for on-chip interconnect |
| US9075086B2 (en) * | 2013-05-24 | 2015-07-07 | Sierra Wireless, Inc. | Method and apparatus for determining time-varying limitations of a power source |
| US9160293B2 (en) | 2013-09-07 | 2015-10-13 | Robert C. Schober | Analog amplifiers and comparators |
| CN104506193B (zh) * | 2014-12-31 | 2017-11-03 | 格科微电子（上海）有限公司 | 模数转换电路、流水线模数转换电路及控制方法 |
| CN107623509B (zh) | 2016-07-14 | 2023-06-20 | 三星电子株式会社 | 包括三态反相器的触发器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612531A (en) * | 1985-02-12 | 1986-09-16 | Rca Corporation | Intermeshed resistor network for analog to digital conversion |
| US4691189A (en) * | 1986-05-23 | 1987-09-01 | Rca Corporation | Comparator with cascaded latches |
| JP2937027B2 (ja) * | 1994-09-07 | 1999-08-23 | 日本電気株式会社 | コンパレータ |
| JPH09186594A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | コンパレータ、アナログ−デジタルコンバータ、半導体装置及び電圧比較方法 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| JPH11205144A (ja) * | 1998-01-14 | 1999-07-30 | Toshiba Corp | チョッパ型比較器、ａ／ｄ変換器及びこれを用いた直並列型ａ／ｄ変換器 |
| JP3105862B2 (ja) * | 1998-02-27 | 2000-11-06 | 日本電気株式会社 | 電圧比較回路 |
| JPH11308082A (ja) * | 1998-04-20 | 1999-11-05 | Texas Instr Japan Ltd | チョッパ型コンパレータ |
| JP2000040964A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 比較回路およびａｄ変換回路 |
| KR20010108754A (ko) * | 2000-05-31 | 2001-12-08 | 박종섭 | 클럭 피드스루 및 애퍼처 불확정도를 줄인아날로그-디지털 변환 장치 |
-
2001
- 2001-05-25 JP JP2001156542A patent/JP3621358B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 TW TW091110430A patent/TW561693B/zh not_active IP Right Cessation
- 2002-05-20 US US10/151,415 patent/US6624667B2/en not_active Expired - Fee Related
- 2002-05-23 CN CNB021203555A patent/CN1252925C/zh not_active Expired - Fee Related
- 2002-05-23 KR KR1020020028614A patent/KR20020090315A/ko not_active Application Discontinuation
- 2002-05-24 EP EP02090186A patent/EP1261128A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI470939B (zh) * | 2009-11-04 | 2015-01-21 | Pixart Imaging Inc | 類比至數位轉換器及其相關之校準比較器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1261128A3 (en) | 2006-08-23 |
| JP3621358B2 (ja) | 2005-02-16 |
| US20020175715A1 (en) | 2002-11-28 |
| US6624667B2 (en) | 2003-09-23 |
| CN1388647A (zh) | 2003-01-01 |
| CN1252925C (zh) | 2006-04-19 |
| KR20020090315A (ko) | 2002-12-02 |
| JP2002353787A (ja) | 2002-12-06 |
| EP1261128A2 (en) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561693B (en) | Comparator and analog-to-digital converter | |
| TW200824298A (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
| TWI696351B (zh) | 類比數位轉換器與方法 | |
| TW200405357A (en) | Sense amplifier for a memory having at least two distinct resistance states | |
| TW201041317A (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
| TW201044794A (en) | Digital to analog converters having circuit architectures to overcome switch losses | |
| JP2916505B2 (ja) | 比較回路 | |
| TW589782B (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
| WO2018213992A1 (zh) | 电容式逐次逼近模数转换器 | |
| NL8201522A (nl) | Pulscodemodulatie-omzetter. | |
| CN110149117A (zh) | 一种自校准比较器失调电压消除电路 | |
| CN105099451A (zh) | 差分放大电路及使用该差分放大电路的流水线模数转换器 | |
| US6608503B2 (en) | Hybrid comparator and method | |
| Cenci et al. | A 28 nm 2 GS/s 5-b single-channel SAR ADC with gm-boosted StrongARM comparator | |
| TW200405223A (en) | Display element drive circuit and display device | |
| TW200525996A (en) | Circuit for generating reference voltage | |
| Nairn et al. | Ratio-independent current mode algorithmic analog-to-digital converters | |
| WO2023115883A1 (zh) | Rram阵列求和运算电路及方法 | |
| TW200912935A (en) | Sample-and-hold amplification circuits | |
| JP4757104B2 (ja) | 半導体集積回路 | |
| TWI313969B (en) | Chopper type comparator | |
| JP3986963B2 (ja) | 電圧範囲の圧縮および膨張を有する低電圧サンプルおよびホールド回路 | |
| US20210297077A1 (en) | Sampling Circuit and Sampling Method | |
| TWI286000B (en) | Digital to analog converter | |
| US11824525B2 (en) | T-switch with reduced current leakage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |