CN102130686B - 数模转换器及控制数模转换器的方法 - Google Patents

Abstract

本发明提供一种数模转换器及码映射方法。所述数模转换器包含：运算放大电路、开关电容电路、电阻串子电路以及直接电荷转移电路。运算放大电路包含差分输入端对以及差分输出端对；开关电容电路耦接于运算放大电路的差分输入端对；电阻串子电路耦接于开关电容电路以及运算放大电路的差分输入端对；以及直接电荷转移电路耦接于运算放大电路的差分输入端对以及差分输出端对。以上所述的数模转换器及码映射方法可以提高速率并降低功耗，且不必增加所需电容的数目。

Description

数模转换器及控制数模转换器的方法

技术领域

本发明是关于一种数模转换器（digital-to-analog converter，以下简称为DAC）及控制数模转换器的方法，特别是关于一种整合了开关电容电路以及直接电荷转移电路结构的数模转换器以及控制数模转换器的方法。

背景技术

在很多电子装置中，DAC是普通的电路元件，并且根据数字输入值，DAC可以产生应用于后端电路的模拟输出电压。传统的，高速DAC电路由电流引导（current steering）DAC结构来实现。尽管电流引导DAC结构具有速率高的优点，其也具有占用面积大以及功率消耗高的不足。因此，电流引导DAC结构只适用于低于10位且高于100MHz的应用，而不适用于低功率消耗的应用。

关于低功率消耗的应用，开关电容（switched capacitor，以下简称为SC）DAC结构或以电阻串（R-string）子DAC配置的SC DAC结构可以兼顾到性能、面积以及功率消耗。然而，这类结构的性能却受限于运算放大器（operational amplifier，以下简称为OPA）的回转率（slew-rate）。直接电荷转移的SC DAC结构可以解决以上所述的回转率问题，但与电阻串子DAC配置的SC DAC结构相比较来说，如果两者具有相同数目的量化电平（quantized level），则直接电荷转移的SC DAC结构需要更多的电容。因此，为了同时具备上述所有优点，而不增加DAC结构中的电容数量，需要改善现有的DAC结构。

发明内容

有鉴于此，特提供以下技术方案：

本发明的实施方式提供了一种数模转换器，用于将数字输入码转换为模拟输出，该数字输入码包含第一码段、第二码段以及第三码段，该数模转换器包含：运算放大电路，包含差分输入端对以及差分输出端对；开关电容电路，耦接于运算放大电路的差分输入端对；电阻串子电路，耦接于开关电容电路以及运算放大电路的差分输入端对；直接电荷转移电路，耦接于运算放大电路的差分输入端对以及差分输出端对；以及码转换电路，用于根据指定映射方式，将具有N位的该第一码段转换为具有P位的更新后的第一码段，其中N小于P，该第一码段用于控制该直接电荷转移电路，该第二码段用于控制该开关电容电路以及该第三码段用于控制该电阻串子电路。

本发明的实施方式另提供了一种控制数模转换器的方法，该数模转换器包含码转换电路及直接电荷转移电路，该方法包含：提供具有M位的数字输入码至该码转换电路；该码转换电路检查M位的第一位以产生检查结果并根据检查结果，决定是否对M位的第二位到第M位执行二补数运算；以及根据指定映射方式，该码转换电路将M位的第一位到第N位转换为P位并将该P位用以控制该直接电荷转移电路，其中N小于P。

以上所述的数模转换器及控制数模转换器的方法，兼具多种数模转换器结构的优点，可提高速率并降低功耗，且不必增加所需电容的数目。

附图说明

图1是根据本发明第一实施方式的DAC的方框图。

图2是根据本发明实施方式图1所示的DAC的详细电路结构的示意图。

图3是根据本发明实施方式图2所示的第一相位信号以及第二相位信号的波形图。

图4是根据本发明实施方式的图1所示的码转换电路的实例示意图。

图5是根据本发明实施方式的码映射算法的简化流程图。

图6是根据本发明实施方式图5所示的码映射算法的表格。

图7是传统码映射算法的表格。

图8是根据本发明实施方式的码映射方法的流程图。

具体实施方式

在本说明书以及权利要求书当中使用了某些词汇来指代特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。

请参阅图1，图1是根据本发明第一实施方式的DAC100的方框图。DAC100包含，但并不限于：OPA电路110、SC电路120、电阻串子电路130、直接电荷转移电路140以及码转换电路160。DAC100将数字输入码D_IN转换为模拟输出，其中数字输入码D_IN具有第一码段CS₁、第二码段CS₂以及第三码段CS₃。在一个实施方式中，数字输入码D_IN具有由D[9:0]所表示的10个位，其中，D[9:6]表示第一码段CS₁，D[5]表示第二码段CS₂，且D[4:0]表示第三码段CS₃。第一码段CS₁用于控制直接电荷转移电路140、第二码段CS₂用于控制SC电路120以及第三码段CS₃用于控制电阻串子电路130。

请继续参阅图1，OPA电路110具有差分输入端对IN_P及IN_N，以及差分输出端对OUT_P及OUT_N。SC电路120耦接于OPA电路110的差分输入端对IN_P及IN_N。电阻串子电路130耦接于SC电路120以及OPA电路110的差分输入端对IN_P及IN_N。直接电荷转移电路140耦接于OPA电路110的差分输入端对IN_P及IN_N以及差分输出端对OUT_P及OUT_N。码转换电路160用于根据指定映射方式（designated mapping manner），将具有N位的第一码段CS₁转换为具有P位的更新后的第一码段CS₁₁，其中N小于P。举例来说，N等于4，且P等于14。此外，需注意，N和P是可以基于实际的应用来调节的，而不是固定的数字。

以下将详细描述OPA电路110、SC电路120、电阻串子电路130、直接电荷转移电路140以及码转换电路160的结构及其操作。

请参阅图2。图2是根据本发明实施方式图1所示的DAC100的详细电路结构的示意图。在这个实施方式中，OPA电路110包含OPA200以及滤波电容对CF。OPA200包含以上所述的差分输入端对IN_P及IN_N，以及差分输出端对OUT_P及OUT_N。每个滤波电容CF耦接于OPA200的差分输入端对IN_P及IN_N中的一个，以及OPA200的差分输出端对OUT_P及OUT_N中的一个之间。SC电路120包含第一输入电容对C_IN1以及第一开关单元210。第一开关单元210耦接于第一输入电容对C_IN1，且具有多个开关，用于控制第一输入电容对C_IN1连接到第一参考电压VREF_P、连接到第二参考电压VREF_N或使第一输入电容对C_IN1相互连接。电阻串子电路130包含第二输入电容对C_IN2、第二开关单元220以及第三开关单元230。第二开关单元220耦接于第二输入电容对C_IN2且具有多个开关，用于控制将第二输入电容对C_IN2连接到第三参考电压VLSB_P或第四参考电压VLSB_N。第三开关单元230耦接于第一输入电容对C_IN1与滤波电容对CF之间，以及耦接于第二输入电容对C_IN2与滤波电容对CF之间，用于控制是否从第一输入电容对C_IN1以及第二输入电容对C_IN2将电荷转移到滤波电容对CF。

直接电荷转移电路140包含多个区块142。每个区块142包含第三输入电容对C_IN3、第四开关单元240以及第五开关单元250。第四开关单元240具有第一开关SW1以及第二开关SW2。第五开关单元250具有耦接于第三输入电容对C_IN3与滤波电容对CF之间的多个开关SW3-SW12，用于控制是否从第三输入电容对C_IN3将电荷转移到滤波电容对CF。图2显示了以上所述的开关连接方式，为了简洁起见，此处省略对其进一步的描述。需要特别注意，第一开关单元210、第二开关单元220以及第四开关单元240至少由第一相位信号Φ₁来控制，且第三开关单元230以及第五开关单元250至少由第二相位信号Φ₂来控制，其中，第二相位信号Φ₂是第一相位信号Φ₁的反信号。图3是根据本发明实施方式图2所示的第一相位信号Φ₁以及第二相位信号Φ₂的波形图。在第一相位信号Φ₁是逻辑高的时间周期中，开启相应的开关以对第一输入电容对C_IN1、第二输入电容对C_IN2以及第三输入电容对C_IN3充电。在第二相位信号Φ₂是逻辑高的时间周期中，开启相应的开关以在后一阶段，将电荷从第一输入电容对C_IN1、第二输入电容对C_IN2以及第三输入电容对C_IN3转移到滤波电容对CF。

请参阅图4，图4是根据本发明实施方式图1所示的码转换电路160的实例示意图。码转换电路160包含判断单元162、逻辑单元164以及码映射单元166。判断单元162用于检查数字输入码D_IN的特定位B_S1以产生检查结果CR1。逻辑单元164耦接于判断单元162，用于参考检查结果CR1以直接传递（pass）数字输入码D_IN或对数字输入码D_IN中除特定位B_S1以外的每个位执行二补数运算，从而产生输出OUT1。码映射单元166耦接于逻辑单元164，用于根据指定映射方式将输出OUT1的特定码段CS1’转换为更新后的第一码段CS₁₁，其中当逻辑单元164直接传递数字输入码D_IN时，特定码段CS₁’与第一码段CS₁相同，且当逻辑单元164对数字输入码D_IN中除特定位B_S1以外的每个位执行所述二补数运算时，特定码段CS₁’是第一码段CS₁的二补数。举例来说，数字输入码D_IN具有由D[9:0]所表示的10个位，且输出OUT1也具有由B[9:0]所表示的10个位，其中D[9]是数字输入码D_IN的所述特定位B_S1、D[9:6]表示第一码段CS₁、B[9:6]表示特定码段CS₁’以及D_M[13:0]表示更新后的第一码段CS₁₁。当特定位B_S1是逻辑低（即，D[9]=0）时，直接传递数字输入码D_IN。换句话说，输出OUT1与数字输入码D_IN相同。举例来说，如果“111111111”表示D[8:0]，则“111111111”表示B[8:0]。另一方面，当特定位B_S1是逻辑高（即，D[9]=1）时，逻辑单元164对数字输入码D_IN中除特定位B_S1以外的每个位执行二补数运算。举例来说，如果“111111111”表示D[8:0]，则“000000000”表示B[8:0]。图5显示了以上所述实例的码映射算法。图5是根据本发明实施方式的码映射算法的简化流程图。其中，图4所示的判断单元162执行步骤510，逻辑单元164执行步骤520以及步骤530，且码映射单元166执行步骤540。下文将对码映射单元166如何根据指定映射方式，将输出OUT1的特定码段CS₁’转换为更新后的第一码段CS₁₁（即，B[9:6]至D_M[13:0]的映射）的程序做出进一步的描述。

图6是根据本发明实施方式图5所示的码映射算法的表格。在这个实施方式中，数字输入码D_IN具有由D[9:0]所表示的10个位，且输出OUT1也具有由B[9:0]所表示的10个位，其中D[9]是数字输入码D_IN的特定位B_S1、D[9:6]表示第一码段CS₁、B[9:6]表示特定码段CS₁’以及D_M[13:0]表示更新后的第一码段CS₁₁。首先，检查数字输入码D_IN中作为符号位（sign bit）的特定位B_S1（即，D[9]），以产生检查结果CR1。如果检查结果CR1指示了D[9]是逻辑低，不改变D[8:0]；如果检查结果CR1指示了D[9]是逻辑高，对D[8:0]执行二补数运算以产生B[8:0]。举例来说，如果D[9]=0且D[8:6]=111,则B[8:6]=111（没有改变）。如果D[9]=1且D[8:6]=111,则B[8:6]=000（二补数）。然后，根据指定映射方式，将特定码段CS1’转换为更新后的第一码段CS11（即，B[9:6]到D_M[13:0]的映射）。对于D[9]=0，[8:6]=111表示最大正值且[8:6]=000表示最小正值。因此，将最大正值14赋值（assign）为D_M[13:0]=11111111111111且将最小正值+0赋值为D_M[13:0]=00000001111111。对于D[9]=1，[8:6]=111表示最大负值且[8:6]=000表示最小负值。将最大负值-14赋值为D_M[13:0]=00000000000000且将最小负值-0赋值为D_M[13:0]=00000001111111。可以类似的推导出其他部分。需要注意，特定位B_S1（即，D[9]）并不是只作为符号位，其也用于映射。

图7是根据传统码映射算法的表格。在这个表格中，D[9]只是作为符号位，且D[8:5]用于映射。由于D[8:5]=1111表示最大值，D[8:5]=0000表示最小值，且D[9]决定符号，因此将最大值+15赋值为D_M’[14:0]=111111111111111且将最小正值-15赋值为D_M’[14:0]=000000000000000。将本发明实施方式中的指定码映射算法与图7所示的传统码映射算法相比较，两者的区别在于：在本发明实施方式中的指定码映射算法中，特定位B_S1（即，D[9]）并不是只作为符号位，其也用于映射，也就是说，是否执行二补数操作是由特定位B_S1（即，D[9]）来决定。

请同时参阅图1、图2与图6。可以得出，第一码段CS₁（即，D[9:6]）或更新后的第一码段CS₁₁（即，D_M[13:0]）用于控制直接电荷转移电路140的多个区块142中的第五开关单元250；第二码段CS₂（即，D[5]）用于控制SC电路120的第一开关单元210；以及第三码段CS₃（即，D[4:0]）用于控制电阻串子电路130。

由于DAC100是通过将直接电荷转移电路140与SC电路120及电阻串子电路130合并来实现的，因此DAC100可以具有基于SC的DAC结构以及直接电荷转移的SC DAC结构所提供的所有优点。上述做法保证了全差分（fully differential）电路的完美匹配。此外，因为在直接电荷转移的SC DAC结构中，储存电荷从第三输入电容对C_IN3直接转移到滤波电容对CF，可以避免以上所述的回转率问题，并且可以改善本发明实施方式所提供的DAC100的失真问题。此外，为了达到相同数目的量化电平，以电阻串子DAC配置的SC DAC结构需要更少的电容。举例来说，DAC100为i位（i-bit）DAC，其中j个位用于直接电荷转移电路140之中，且剩余（即，i–j个）位用于SC电路120及电阻串子电路130之中。因此，电容的需求数目等于2^j，其中(2^j-2)个电容在直接电荷转移电路140中操作，一个电容在SC电路120中操作，且另一个电容在电阻串子电路130中操作。需注意，以图5以及图6所示的码映射算法配置的所述(2^j-2)个电容可以获得以下量化电平：-(2^j-2)，-(2^j-4)，…，(2^j-4)，(2^j-2)。此外，以剩余（residue）(i-j)个位配置的符号位可以获得其之间剩余的量化电平，即，-(2^j-1)，-(2^j-3)，…，(2^j-3)，(2^j-1)。因此，2^j个电容可以产生2^(j+1)个量化电平。如果i=10且j=4，总共有16（2⁴=16）个电容来获得32（2⁽⁴⁺¹⁾=32）个量化电平，其中14个电容用于直接电荷转移电路140中，1个电容用于SC电路120中，以及1个电容用于电阻串子电路130中。

在以上所述的实施方式中，i及j的数值仅用于描述本发明，并不用于限制本发明的保护范围。本领域的技术人员应该可以理解，根据本发明的精神也可以对i及j的数值进行多种等效变换。

以10位DAC为例，量化电平D_out可以通过下列方程式获得：

$\begin{array}{c}{D}_{\mathrm{out}}=\\ \left[\underset{i=0}{\overset{13}{\mathrm{\Σ}}}F\left(D_M\right[i\left]\right)\right]\×32+\mathrm{sign}(B_5\×32+B_4\×16+B_3\×8+B_2\×4+B_1\×2+B_0\×1)\end{array}$

图5及图6显示了指定码映射算法。首先检查符号位（即，D[9]）。如果D[9]=0，没有改变的D[8:0]用于产生B[8:0]。如果D[9]=1，对D[8:0]执行二补数运算来产生B[8:0]。随后，通过图6所示的4到14转换映射表，将B[9:6]转换为D_M[13:0]。D_M[13:0]用于控制直接电荷转移电路140中的14个电容，以产生偶数的量化电平，例如：+14，+12，…，-12，-14。结合B[5:0]与符号位D[9]可以获得剩余的奇数的量化电平，例如：+15，+13，…，-13，-15。

请参阅图8。图8是根据本发明实施方式的码映射方法的流程图。需要注意，只要可以获得基本相同的结果，以下步骤并不限定为根据图8所示的确切顺序来执行。所述码映射方法包含，但并不限于以下步骤：

步骤802：开始；

步骤804：提供具有M位的数字输入码；

步骤806：检查M位的数字输入码的第一位以产生检查结果；

步骤808：根据检查结果，决定是否对M位的数字输入码的第二位到第M位执行二补数运算。当检查结果指示M位的数字输入码的第一位为低时，进入步骤810；否则，进入步骤820；

步骤810：不改变M位的数字输入码的第二位到第M位。进入步骤830；

步骤820：对M位的数字码输入的第二位到第M位执行二补数运算。随后，进入步骤830；

步骤830：根据指定码映射方式，将M位的数字输入码的第一位到第N位转换为P位。

下文将结合图8所示的步骤、图5及图6所示的码映射算法以及图4所示的元件，描述每个元件是如何操作的。在步骤804中，提供具有10个位D[9:0]（M=10）的数字输入码D_IN。在步骤806中，判断单元162检查数字输入码D_IN的第1个位（即，D[9]），来产生检查结果CR1。当检查结果CR1指示了D[9]=0时，进入步骤810，没有改变的D[8:0]用于产生B[8:0]。当检查结果CR1指示了D[9]=1时，进入步骤820，对D[8:0]执行二补数运算以产生B[8:0]。在步骤830中，根据指定码映射方式（即，B[9:6]到D_M[13:0]映射），码映射单元166将M位的第一位到第N位转换为P位，其中N=4且P=14。

需注意，以上所述的步骤只是本发明实施方式中的一个，并不作为本发明保护范围的限制。根据本发明的精神，只要可以获得基本相同的结果，图8所示方法的步骤并非必须和图中所示的顺序一致，也并非必须连续，也就是说，其中可以插入其他步骤。

以上所述的实施方式只是用于描述本发明，并不用来限制本发明的保护范围。总而言之，本发明的实施方式提供了一种具有混合结构的DAC。通过将直接电荷转移的SC DAC结构与以电阻串子DAC配置的SC DAC结构合并来实现DAC100，这种做法可以具有直接电荷转移的SC DAC结构以及以电阻串子DAC配置的SC DAC结构所提供的所有优点。因为在直接电荷转移电路140中，储存电荷从第三输入电容对C_IN3直接转移到滤波电容对CF，可以避免以上所述的回转率问题，并且可以改善本发明实施方式所提供的DAC100的失真问题。此外，以图5及图6所示的码映射算法配置的(2^j-2)个电容可以获得偶数的量化电平：-(2^j-2)，-(2^j-4)，…，(2^j-4)，(2^j-2)。剩余(i-j)个位以及与其一同配置的符号位可以获得其之间剩余的奇数的量化电平：-(2^j-1)，-(2^j-3)，…，(2^j-3)，(2^j-1)。因此，2^j个电容能够产生2^(j+1)个量化电平。达到与以电阻串子DAC配置的SC DAC结构数目相同的量化电平，DAC100需要更少的电容。

虽然本发明已以具体实施方式揭露如上，然其并非用以限定本发明，任何本领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。

Claims (10)

1.一种数模转换器，用于将数字输入码转换为模拟输出，该数字输入码包含第一码段、第二码段以及第三码段，该数模转换器包含：

运算放大电路，包含差分输入端对以及差分输出端对；

开关电容电路，耦接于该运算放大电路的该差分输入端对；

电阻串子电路，耦接于该开关电容电路以及该运算放大电路的该差分输入端对；

直接电荷转移电路，耦接于该运算放大电路的该差分输入端对以及该差分输出端对；以及

码转换电路，用于根据预定映射方式，将具有N位的该第一码段转换为具有P位的更新后的第一码段，其中N小于P，该第一码段用于控制该直接电荷转移电路，该第二码段用于控制该开关电容电路以及该第三码段用于控制该电阻串子电路。

2.根据权利要求1所述的数模转换器，其特征在于，该运算放大电路进一步包含：

运算放大器，包含该差分输入端对以及该差分输出端对；以及

滤波电容对，每个滤波电容耦接于该运算放大电路的该差分输入端对中的一个与该运算放大电路的该差分输出端对中的一个之间。

3.根据权利要求2所述的数模转换器，其特征在于，该开关电容电路包含：

第一输入电容对；以及

第一开关单元，耦接于该第一输入电容对，该第一开关单元包含多个第一开关，该多个第一开关用于控制将该第一输入电容对连接到第一参考电压、连接到第二参考电压或将该第一输入电容对相互连接。

4.根据权利要求3所述的数模转换器，其特征在于，该电阻串子电路包含：

第二输入电容对；

第二开关单元，耦接于该第二输入电容对，该第二开关单元包含多个第二开关，该多个第二开关用于控制将该第二输入电容对连接到第三参考电压或第四参考电压；以及

第三开关单元，耦接于该第一输入电容对与该滤波电容对之间，且耦接于该第二输入电容对与该滤波电容对之间，用于控制是否从该第一输入电容对以及该第二输入电容对，将电荷转移到该滤波电容对。

5.根据权利要求4所述的数模转换器，其特征在于，该直接电荷转移电路包含多个区块，每个区块包含：

第三输入电容对；

第四开关单元，包含第三开关，耦接于该第一参考电压与该第三输入电容对中的一个之间，以及第四开关，耦接于该第二参考电压与该第三输入电容对中的另一个之间；以及

第五开关单元，包含耦接于该第三输入电容对与该滤波电容对之间的多个第五开关，该多个第五开关用于控制是否从该第三输入电容对将电荷转移到该滤波电容对。

6.根据权利要求5所述的数模转换器，其特征在于，该第一开关单元、该第二开关单元以及该第四开关单元由至少一个第一相位信号来控制，且该第三开关单元以及该第五开关单元由至少一个第二相位信号来控制，其中，该第二相位信号是该第一相位信号的反信号。

7.根据权利要求6所述的数模转换器，其特征在于，该第一码段用于控制该直接电荷转移电路的该多个区块中每一个的该第五开关单元，该第二码段用于控制该开关电容电路的该第一开关单元，以及该第三码段用于控制该电阻串子电路。

8.根据权利要求1所述的数模转换器，其特征在于，该码转换电路包含：

判断单元，用于检查该数字输入码的特定位以产生检查结果；

逻辑单元，耦接于该判断单元，用于参考该检查结果以传递该数字输入码或对该数字输入码中除该特定位以外的每个位执行二补数运算，从而产生输出；以及

码映射单元，耦接于该逻辑单元，用于将该输出的特定码段转换为该更新后的第一码段，其中当该逻辑单元直接传递该数字输入码时，该特定码段与该第一码段相同，且当该逻辑单元对该数字输入码中除该特定位以外的每个位执行该二补数运算时，该特定码段是该第一码段的二补数。

9.一种控制数模转换器的方法，该数模转换器包含码转换电路及直接电荷转移电路，其特征在于，该方法包含：

提供具有M位的数字输入码至该码转换电路；

该码转换电路检查该M位数字输入码的第一位以产生检查结果并根据该检查结果，决定是否对该M位数字输入码的第二位到第M位执行二补数运算；以及

根据预定映射方式，该码转换电路将该M位数字输入码的第一位到第N位的数字输入码转换为P位的数字输入码，并将该P位的数字输入码用以控制该直接电荷转移电路，其中N小于P。

10.根据权利要求9所述的控制数模转换器的方法，其特征在于，该根据该检查结果，决定是否对该M位数字输入码的第二位到第M位执行二补数运算的步骤包含：

当该检查结果指示该M位的第一位为低时，不改变该M位的第二位到第M位；以及

当该检查结果指示该M位的第一位为高时，对该M位的第二位到第M位执行该二补数运算。

Images