CN102332922A

CN102332922A - 提高数模转换器高频特性的电流源及驱动电路

Info

Publication number: CN102332922A
Application number: CN201110208582A
Authority: CN
Inventors: 李冉; 赵琦; 易婷; 洪志良
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2011-07-25
Filing date: 2011-07-25
Publication date: 2012-01-25
Anticipated expiration: 2031-07-25
Also published as: CN102332922B

Abstract

本发明属于模拟集成电流设计技术领域，具体为提高数模转换器高频特性的电流源及驱动电路。该结构包含：电流源模块，延迟单元，对称性译码模块：共有两路，一路连接于外部输入和锁存器模块之间，另一路连接于延迟单元和锁存器模块之间，将外部输入数据译码产生选择电流源数目的信号；锁存器模块，连接于对称性译码模块和开关驱动模块之间，将对称性译码模块产生的数据进行同步；开关驱动模块，增强锁存器同步的数据的驱动能力并驱动电流源模块的开关。本发明可以使数模转换器工作在千兆采样速度时显著提高频输入信号的杂散动态特性(SFDR)等性能。

Description

提高数模转换器高频特性的电流源及驱动电路

技术领域

本发明模拟集成电路设计技术领域，具体涉及一种提高数模转换器高频特性的电流源及驱动电路，可用于高速数模转化电路中。

背景技术

随着半导体工艺技术的不断更新，单片集成通讯系统要求越来越高的集成度，而片上系统中的数据转换器作为将芯片与外部世界连接的桥梁，正成为制约整个系统速度和精度的关键因素。用数字信号处理的方式替代传统结构中的一些模拟模块正成为单片集成系统的发展趋势。因此需要将处理得到的数字信号直接转换到外部接口，因此数据转化器需要在低频和高频下都具有非常高的精度与速度。

数模转换器按结构分有电阻分压型，电容分配型和电流驱动型型，其中电流驱动型能够达到较高的速度，所以电流驱动型数模转换器被广泛的应用于高速领域。但是有很多因素限制了电流驱动型数模转换器所能达到的速度和精度。电流源匹配精度是限制电流驱动型数模转换器静态和低频特性的最主要因素。由于芯片制造过程中的衬底掺杂浓度、氧化层厚度不均匀造成的系统误差和随机误差会使电流源的电流和理论值产生误差，进而影响数模转换器精度。目前有很多技术可以减小误匹配误差，例如采用建模计算出匹配至所需精度的最小电流源面积，采用特殊的版图技术减小系统误差，采用校准技术将实际的电流值校准至理论的电流值，进而提高精度。

电流源输出阻抗也会影响数模转换器的低频特性，图1图2给出了理想数模转化器的电流源结构以及用于简单分析的模型。电流驱动型数模转换器的电流源一般包括一个理想的电流源，以及一对决定电流流向的开关晶体管。而电流源的最主要的非理想因素是电流源有限输出阻抗，在图2中表示为电阻R_CS和电容C_CS. 对于静态特性，电流源输出阻抗对数模转换器积分非线性(INL)的影响为：

(1)

其中R_load为电流源输出端接的负载电阻，N为同时连接到负载电阻上的电流源的数目。从这里可以看出，为了减小INL，需要提高电流源的输出阻抗。采用多级共源共栅结构可以增加静态输出阻抗，但是在高频的时候会带来新的问题。

高频时电容会显示出与频率相关的阻抗特性，电流源等效输出阻抗可以表示为：

Figure DEST_PATH_603069DEST_PATH_IMAGE002

(2)

高频时谐波失真的影响会显示出来，对于差分输出的数模转换器，对性能最主要的影响为三阶谐波(HD₃)的影响，它的表达式为：

(3)

图3图4是采用了共源共栅结构的数模转换器电流源结构和寄生电容模型。其中M_cas为共源共栅管，C_cas为M_cas对地的等效电容。采用共源共栅结构时，低频电流源输出阻抗增加，但是高频时输出电阻会受到电容的影响，在高频时要求的寄生电容会非常小，因此如何同时在低频和高频时保证较高的电流源输出阻抗成为了一个限制数模转换器精度的难点。

当数模转换器工作在很高频率时，与输入相关的时钟负载效应会影响数模转换器的高频特性。所谓与输入相关的时钟负载效应是指对于控制锁存器的时钟信号而言，当时钟信号从无效变为有效，即锁存器从保持阶段变为采样阶段时，锁存器输入端的状态与上次采样状态无变化和有变化相比，时钟信号建立的时间会有差别，也就是对时钟信号产生了不同的负载效应。当数模转换器工作在较高频率同时输入信号频率较高时，在同一时刻会有较多数目的电流源进行切换，表现出的时钟负载会有较大差别。由于这种负载和输入信号相关，因此会产生与信号频率相关的谐波，从而降低了数模转换器在高频时的特性。

当电流源的开关切换时，会对开关的源端产生一定的毛刺和过冲影响，这种现象和开关的控制相关。在传统数模转化器电流源开关控制中，开关切换的频率和外部输入信号的频率相关，这种现象同样会产生与信号频率相关的谐波，影响数模转换器性能。

另外，在对外部输入数据进行译码时如果有数据信号通过耦合电容贯通到数模转换器的输出端也会恶化数模转换器的性能。

发明内容

本发明的目的是提出一种提高数模转换器高频特性的电流源及驱动电路。它能够减小数模转换器工作在高频时的等效输出阻抗，减小与输入相关的时钟负载效应，减小译码馈通效应，以及减小与输入有关的电流源毛刺效应，进而提高数模转换器工作在高时钟频率高输入信号频率时的性能指标。

本发明提出的提高数模转换器高频特性的电流源及驱动电路，包括：延迟单元，对称性译码模块，锁存器模块，开关驱动模块和电流源模块，其中：

延迟单元，连接于外部数字输入和对称译码模块之间，将外部输入的数字信号延迟半个时钟周期；

对称性译码模块，有两组，一组连接于外部输入和锁存器之间，另一组连接于延迟单元和锁存器模块之间。将外部输入数据进行译码，并产生选择电流源数目的信号，该信号的驱动强度与输入数据无关；

锁存器模块，连接于对称性译码模块和开关驱动模块之间，将对称性译码模块产生的数据进行同步，同时减小高速数据信号的有限建立效应；

开关驱动模块，连接于锁存器模块和电流源模块之间，增强锁存器同步的数据的驱动能力并驱动电流源模块的开关；

电流源模块，连接于开关驱动模块，产生数模转换器单位电流并通过开关输出差分电流信号，在低时钟和信号频率以及高时钟信号频率下提供高输出阻抗，保证动态特性。

本发明中，对一个电流源模块采用有两组对称性译码模块，两组锁存器模块和两组开关驱动模块，通过特定的时序控制电流源模块中的开关顺序，提高数模转换器高频特性。

本发明中，对称性译码模块将数模转换器的单位电流源按照矩阵排列，当前电流源开启的条件是：当前行、当前列电流源开启的信号有效，或者是下一列电流源开启的信号有效。采用互补译码方式，产生的查分译码信号强度和输入的行输入信号和列输入信号无关。

本发明中，锁存器模块包括两级锁存器，每一级锁存器都由最简单的传输管加两个反向器构成，锁存器的时钟控制信号采用局部缓冲结构，两级锁存器可以减小高速数据切换时的有限建立效应。同时可以减小与数据有关的时钟负载效应。

本发明中，开关驱动模块，采用交叉耦合的晶体管，得到高交叠点的开关控制信号，防止电流源开关因同时关闭产生较大的毛刺影响性能。

本发明中，电流源模块从上到下包括：两个输出晶体管、四个开关晶体管、共源共栅管和电流源晶体管；其中：

两个输出晶体管，漏端连接到输出端；四个开关晶体管，两个为一组，每组开关关晶体管的漏端接到输出晶体管的源端，开关晶体管的栅端由开关驱动模块控制；另外还有两路辅助电流源连接到输出晶体管的源端，它由两级共源共栅管和电流源晶体管构成。从输出到地共采用四级晶体管叠加的方式，提高低频输出阻抗。四个开关晶体管，开关顺序由开关驱动模块控制，每一个时钟周期内均有两个开关进行切换。两路辅助电流源连接到输出端晶体管的源端，保证输出晶体管一直保持开启的状态，减小输出晶体管源端电压变化，减小等效切换电容，提高高频输出阻抗。

本发明提供的提高数模转换器高频特性的电流源及驱动电路可以应用在上千兆赫兹采样频率的数模转换器结构中，在整个奈奎斯特频率内动态性能不会有较大的衰减。

附图说明

图1是理想数模转化器的电流源结构。

图2是图1电流源结构用于简单分析的模型。

图3是采用共源共栅结构的数模转换器电流源结构。

图4 是图3电流源结构的寄生电容模型。

图5是本发明电流源和驱动电路的结构框图。

图6是本发明中电流源结构的电路图。

图7 是图6电流源结构的寄生电容分析图。

图8是本发明开关驱动模块电路图。

图9是图8电路控制电流源开关的时序图(b)。

图10是本发明中对称性译码模块和锁存器模块电路图。

图11是根据本发明实例化的高速数模转换器结构框图。

图12是根据本发明实例化的高速数模转换器与传统数模转换器SFDR性能比较图。

具体实施方式

以下结合附图及实例对本发明进行进一步说明。

图5是本发明电流源和驱动电路的结构框图。外部数字码输入，一路直接输入到结构内部，另一路通过了延迟单元延迟半个时钟周期，这两路信号经过了对称性译码模块产生信号S1~S4，再通过锁存器模块产生信号SW1~SW4，然后通过开关驱动模块产生电流源控制信号G1~G4，电流源模块最终产生差分电流输出信号。其中，产生信号SW1~SW2的锁存器模块及产生信号G1~G2的开关驱动模块受到时钟CLK的控制，产生信号SW3~SW4的锁存器模块、产生信号G3~G4的开关驱动模块以及输入端的延迟单元受到反向时钟CLKB的控制。

图6是本发明数模转换器电流源结构的电路图。晶体管M1~M8构成了电流源的主电流通路，晶体管M1为决定电流源匹配精度的电流镜管，晶体管M2为共源共栅管，晶体管M3~M6为电流源开关管，晶体管M7~M8为输出共源共栅管，晶体管M9~M11和晶体管M12~M14为两路额外的电流源管，晶体管M11和M14的漏端分别连接到晶体管M7和M8的源端。晶体管M1、M9和M12接相同的偏置Vb1，晶体管M2、M10和M13接相同的偏置Vb2，晶体管M11和M14接相同的偏置Vb3，而且Vb3同开关信号的高电平相同。开关管M3~M6的栅极分别接控制信号G1~G4。电流源中所有的晶体管均工作在饱和区。电路中主电流源共有三级共源共栅结构，所以低频时的输出阻抗很高，可以满足INL的要求，但是在高频时寄生电容对主电流源通路产生较大的影响。

图7是电流源中主电流通路的结构以及寄生电容的分析图。当电流通过晶体管M7输出时，电流通路上的晶体管为M1、M2、M3(M6)和M7，其中晶体管M3和M6均连接到晶体管M7的源端。每个晶体管均会有栅漏寄生电容和栅源寄生电容，晶体管M3和M6的寄生电容会叠加到一起。开关切换时，图6中晶体管M7或M8会导通或截止，这样会使A点和B点产生较大的电压变化，图7中电容C_gs7和2C_gd3有明显的充放电效应，使输出端等效电阻变小，影响高频性能。由晶体管M9~M11和晶体管M12~M14构成的额外电流源连接到图6中A点和B点，使得晶体管M7和M8时钟保持开启状态，A点和B点的电压变化会很小，这样电容C_gs7和2C_gd3不会影响到输出电阻，2C_gs3成为影响输出电阻的主要因素，但是这个电容等效到输出端时会受到晶体管M3和M7本征增益g_m3r_o3和g_m7r_o7的衰减，一般为100倍左右，因此输出等效电阻就会得到很大的提高，同时提高了数模转换器高频特性。通过仿真，两路额外的电流源仅需主电流源5%左右的电流就可以保证A点和B点电压波动很小，因此功耗没有很大的损失。

图8、图9是本发明开关驱动模块电路图以及控制电流源开关的时序图。由锁存器产生的信号SW1(SW3),SW2(SW4)和时钟控制信号经过与门运算再经过由晶体管M1a~M7a及晶体管M1b~M7b构成的缓冲器产生控制信号G1(G2)和G3(G4)控制电流源模块。图1中A点在输入信号频率不同时产生的毛刺过冲和信号频率相关，因此会影响数模转换器高频特性。而本发明中输出控制信号的逻辑关系为(以G1为例)

Figure 2011102085829100002DEST_PATH_IMAGE008

(4)

控制信号和具体输入信号以及时钟均有关系，明确的时序关系如图9所示，CLK和CLKB是互补时钟信号，SW1和SW2是锁存器的输出信号，SW3和SW4是另一路锁存器的输出信号。SW3和SW4比SW1和SW2慢半个时钟周期，通过输入端的延迟单元得到。由图6可以得出信号G1和G3控制的开关输出连接到一起，信号G2和G4控制的开关输出连接到一起，在图9中，每一个时钟周期都有两个开关进行切换，而每个时钟周期输出电流可能发生变化也可能不变。无论是高频输入信号还是低频输入信号，对图6中C点的开关毛刺影响均相同，这样就避免了不同输入信号频率引起的谐波，保证了数模转换器的高频特性。

同时晶体管M3a和M3b改变的数字信号翻转时上升和下降的时间，使得最终输出控制信号具有高交叠的特性，可以避免电流源开关切换时同时关闭导致的较大的毛刺。

图10是本发明对称性译码模块和锁存器模块电路图。晶体管M1a~M4a及M1b~M4b构成了对称性译码模块。对称型译码模块的输出与如入信号的关系为(以S1和S2为例)

Figure 2011102085829100002DEST_PATH_IMAGE010

(5)

Figure 2011102085829100002DEST_PATH_IMAGE012

(6)

一个电流源开启的条件为当前行开启信号且当前列开启信号有效或者下一列开启信号有效。通过上面的表达式可以看出无论行列信号是否有效，S1和S2信号得到的开启驱动力均相同。

锁存器模块中包含了两级锁存器，图10中晶体管M5a和M5b以及反相器A3和A4构成了第一级锁存器，晶体管M6a和M6b以及反相器A5和A6构成了第二级锁存器。第一级锁存器由时钟信号CLK(CLKB)通过缓冲器A1驱动控制，第二级锁存器由时钟信号CLK(CLKB)通过反相器A2驱动控制。通过两级锁存器可以有效减小高速数据转换器中因有限数据建立效应引起的高频特性的恶化。

图11是利用本发明实例化的一个14位采样频率2GHz的高速高精度数模转换器框图，数模转换器为5+5+4结构，高5位采用温度计译码，共有31个电流源(MSB)，中5位采用温度计译码，共有31个电流源(ULSB)，低4位采用二进制译码，共有4个电流源(LLSB)。输入14位数据通过同步和延迟模块产生两路相差半个时钟周期的14位数据，高5位和中5位通过行列译码，对称型译码模块，锁存器和开关驱动模块产生MSB的控制信号G1~4[65:35]，ULSB控制信号G1~4[34:4]，低4位信号通过等效延迟模块，锁存器和开关驱动模块产生LLSB控制信号G1~4[3:0].所有电流源的通过差分电流信号Ioutn和Ioutp输出。图中对称性译码模块，锁存器，开关驱动模块和电流源均采用本发明中提出的结构。电路仿真采用TSMC 65nm 1P9M GP库。模拟电源电压2.5V，数字电源电压1.0V

图12是是根据本发明实例化的高速数模转换器与传统数模转换器SFDR性能比较图。传统的数模转换器采用非本发明采用了传统的译码、锁存、开关驱动和电流源电路。图中实线表示的是本发明实例化的数模转换器工作在2GHz频率下时动态性能(SFDR)的值，虚线表示的是传统型数模转换器工作在2GHz频率下时动态性能(SFDR)的值。通过比较可以看出本发明提出的提高数模转化器高频特性的电流源及驱动电路在接近于奈奎斯特输入频率(采样频率的一半)是可以提高25dB，同时在整个奈奎斯特区间内数模转换器的动态性能变化不大。本发明提出的提高数模转化器高频特性的电流源及驱动电路可以显著提高数模转换器的高频性能并且满足集成电路发展对数模转换器的要求。

Claims

1.一种提高数模转换器高频特性的电流源及驱动电路，其特征在于包括：延迟单元，对称性译码模块，锁存器模块，开关驱动模块和电流源模块，其中：

对称性译码模块，有两组，一组连接于外部输入和锁存器之间，另一组连接于延迟单元和锁存器之间，将外部输入数据进行译码并产生选择电流源数目的信号，该信号的驱动强度与输入数据无关；

2.根据权利要求1所述的提高数模转换器高频特性的电流源及驱动电路，其特征在于，该电路中对一个电流源模块有两组译码模块、两组锁存器和两组开关驱动模块，通过特定的时序控制电流源模块中的开关顺序，以提高数模转换器高频特性。

3.根据权利要求1所述的提高数模转换器高频特性的电流源及驱动电路，其特征在于所述的对称性译码模块，将数模转换器的单位电流源按照矩阵排列，当前电流源开启的条件：是当前行当前列电流源开启的信号有效，或者是下一列电流源开启的信号有效，采用互补译码方式，产生的查分译码信号强度和输入的行信号和列信号的值无关。

4.根据权利要求1所述的提高数模转换器高频特性的电流源及驱动电路，其特征在于所述的锁存器模块包括两级锁存器，每级锁存器都由传输管加两个反向器构成，锁存器的时钟控制信号采用局部缓冲结构。

5.根据权利要求1所述的提高数模转换器高频特性的电流源及驱动电路，其特征在于所述的开关驱动模块采用交叉耦合的晶体管，得到高交叠点的开关控制信号，防止电流源开关因同时关闭产生较大的毛刺影响性能。

6.根据权利要求1所述的提高数模转换器高频特性的电流源及驱动电路，其特征在于所述的电流源模块，电流源从上到下包括：两个输出晶体管，四个开关晶体管，共源共栅管和电流源晶体管；其中：

两个输出晶体管，漏端连接到输出端；

四个开关晶体管，两个为一组，每组开关晶体管的漏端接到输出晶体管的源端，开关晶体管的栅端由开关驱动模块控制；

另外还有两路额外电流源连接到输出晶体管的源端，它由两级共源共栅管和电流源晶体管构成，从输出到地共采用四级晶体管叠加的方式，提高低频输出阻抗；四个开关晶体管的开关顺序由开关驱动模块控制，每一个时钟周期内均有两个开关进行切换；两路辅助电流源连接到输出端晶体管的源端，保证输出晶体管一直保持开启的状态，减小输出晶体管源端电压变化，减小等效切换电容，提高高频输出阻抗。