CN103281085B - 数模转换器 - Google Patents

Abstract

本发明提供了一种数模转换器，包括开关单元，所述开关单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，第一运算放大器和第二运算放大器。运算放大器能够增加与其同侧MOS管的阻抗，降低了控制信号对输出端的耦合，进而提高了SFDR；两个运算放大器的分别连接一个MOS管，实现了开关单元一侧的MOS管关断时，与其同侧的运算放大器也同时关断，不消耗额外的功耗，使本发明所提供的数模转换器在实现高SFDR的基础上，不会增加太多功耗。

Description

数模转换器

技术领域

本发明涉及集成电路技术领域，更具体地说，涉及一种数模转换器。

背景技术

随着数字信号处理技术的不断发展，数模转换器成为现代通信系统中不可或缺的重要模块。它通常被用于信号通道上发射机与数字基带处理器之间，实现数字信号到模拟信号的转换功能。

由于数模转换器的输入信号通常是由多频率组成的复合信号，因此相邻通道的数模转换器可能接收到杂散干扰，从而降低通道的信号比甚至导致通道阻塞。

因此，当多通道数模转换器同时工作时，每个数模转换器满足最小无杂散动态范围(SpuriousFreeDynamicRange，简称SFDR)的要求是非常重要的。对于数模转换器，所谓SFDR是指载波频率与次最大失真成分的均方根值之比。

降低开关控制信号对输出端的耦合是提高数模转换器的SFDR的方向之一，现有技术中通常是在开关单元的左右两个MOS管开关的漏极上分别连接一个MOS管，以所连接的MOS管的漏极作为输出端，通过这样的方式增大开关单元的输出阻抗，从而降低开关控制信号对输出端的耦合。

但是，在实际应用过程中发现，上述降低开关控制信号对输出端耦合的方法的效果并不明显，开关控制信号对输出端的耦合仍有待降低。

发明内容

本发明提供一种数模转换器，以降低开关控制信号对输出端的耦合，提高数模转换器的SFDR。

为实现上述目的，本发明实施例提供了如下技术方案：

一种数模转换器，包括开关单元，所述开关单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，第一运算放大器和第二运算放大器，其中：

所述第一MOS管的漏极与所述第二MOS管的源极连接，所述第三MOS管的漏极与所述第四MOS管的源极连接；所述第一MOS管的源极和所述第三MOS管的源极连接所述数模转换器的电流源单元的输出端；所述第一MOS管的栅极连接控制信号的第一输出端，所述第三MOS管的栅极连接控制信号的第二输出端；所述第二MOS管的漏极和所述第四MOS管的漏极为所述开关单元的输出端；

所述第一运算放大器的第一输入端与所述第二MOS管的源极连接，所述第一运算放大器的第二输入端与电源连接，所述第一运算放大器的第三输入端与所述第五MOS管的漏极连接，所述第一运算放大器的第三输入端接收第一偏置电压，所述第一运算放大器的第四输入端接地；所述第一运算放大器的输出端与所述第二MOS管的栅极连接；

所述第二运算放大器的第一输入端与所述第四MOS管的源极连接，所述第二运算放大器的第二输入端与电源连接，所述第二运算放大器的第三输入端与所述第六MOS管的漏极连接，所述第二运算放大器的第三输入端接收第二偏置电压，所述第二运算放大器的第四输入端接地；所述第二运算放大器的输出端与所述第四MOS管的栅极连接；

所述第五MOS管的栅极连接所述控制信号的第一输出端，所述第五MOS管的源极连接电源；

所述第六MOS管的栅极连接所述控制信号的第二输出端，所述第六MOS管的源极连接电源。

优选的，所述第一运算放大器包括：第七MOS管和第八MOS管，所述第七MOS管的漏极和第八MOS管的漏极连接；所述第一运算放大器的第一输入端为所述第七MOS管的栅极，所述第一运算放大器的第二输入端为所述第八MOS管的源极，所述第一运算放大器的第三输入端为所述第八MOS管的栅极，所述第一运算放大器的第四输入端为所述第七MOS管的源极，所述第一运算放大器的输出端为所述第七MOS管漏极；

所述第二运算放大器包括：第九MOS管和第十MOS管，所述第九MOS管的漏极和第十MOS管的漏极连接；所述第二运算放大器的第一输入端为所述第九MOS管的栅极，所述第二运算放大器的第二输入端为所述第十MOS管的源极，所述第二运算放大器的第三输入端为所述第十MOS管的栅极，所述第二运算放大器的第四输入端为所述第九MOS管的源极，所述第二运算放大器的输出端为所述第九MOS管漏极。

优选的，所述第一运算放大器包括：第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，所述第十一MOS管的漏极连接所述第十二MOS管的源极，所述第十二MOS管的漏极连接所述第十三MOS管的漏极，所述第十三MOS管的源极连接所述第十四MOS管的漏极；所述第一运算放大器的第一输入端为所述第十二MOS管的栅极，所述第一运算放大器的第二输入端为所述第十四MOS管的源极，所述第一运算放大器的第三输入端为所述第十四MOS管的栅极，所述第一运算放大器的第四输入端为所述第十一MOS管的源极，所述第一运算放大器的输出端为所述第十二MOS管的漏极；且所述第十一MOS管接收第三偏置电压，所述第十三MOS管接收第四偏置电压；

所述第二运算放大器包括：第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管，所述第十五MOS管的漏极连接所述第十六MOS管的源极，所述第十六MOS管的漏极连接所述第十七MOS管的漏极，所述第十七MOS管的源极连接所述第十八MOS管的漏极；所述第二运算放大器的第一输入端为所述第十六MOS管的栅极，所述第二运算放大器的第二输入端为所述第十八MOS管的源极，所述第二运算放大器的第三输入端为所述第十八MOS管的栅极，所述第二运算放大器的第四输入端为所述第十五MOS管的源极，所述第二运算放大器的输出端为所述第十六MOS管的漏极；且所述第十五MOS管接收第五偏置电压，所述第十七MOS管接收第六偏置电压。

优选的，所述数模转换器还包括：第一偏置电路和第二偏置电路；

所述第一运算放大器的第三输入端连接所述第一偏置电路的输出端，所述第一偏置电路用于为所述第一运算放大器提供第一偏置电压；

所述第二运算放大器的第三输入端连接所述第二偏置电路的输出端，所述第二偏置电路用于为所述第二运算放大器提供第二偏置电压。

优选的，所述第一偏置电路包括：第一电流源和第十九MOS管，所述第一电流源的输出端与所述第十九MOS管的漏极连接，所述第一偏置电路的输出端为所述第十九MOS管的栅极；所述第一电流源的输出端和所述第十九MOS管的漏极的连接处与所述第五MOS管的漏极连接，所述第十九MOS管的源极连接电源，所述第一电流源的输入端接地；

所述第二偏置电路包括：第二电流源和第二十MOS管，所述第二电流源的输出端与所述第二十MOS管的漏极连接，所述第二偏置电路的输出端为所述第二十MOS管的栅极；所述第二电流源的输出端和所述第二十MOS管的漏极的连接处与所述第六MOS管的漏极连接，所述第二十MOS管的源极连接电源，所述第二电流源的输入端接地。

优选的，所述第一运算放大器和所述第二运算放大器同为单级运算放大器或同为多级运算放大器。

优选的，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管同为PMOS管或同为NMOS管。

优选的，所述数模转换器的温度计译码单元的输入端接收高位数字信号，所述温度计译码单元的输出端连接所述数模转换器的同步锁存单元的第一输入端，所述温度计译码单元将所接收的高位数字信号转换成温度计码，并将所述温度计码输出至所述同步锁存单元；

所述数模转换器的延时单元的输入端接收低位数字信号，所述延时单元的输出端连接所述同步锁存单元的第二输入端，所述延时单元使所接收的低位数字信号经过与所述温度计译码单元相同的门级延迟，并将所述经过门级延迟的低位数字信号输出至所述同步锁存单元；

所述同步锁存单元将所述温度计码和所述低位数字信号与时钟输入信号进行同步，并将经过同步的所述温度计码和所述低位数字信号作为控制信号输出至与所述控制信号的第一输出端和第二输出端连接的所述开关单元，所述同步锁存单元的第一输出端为所述控制信号的第一输出端，所述同步锁存单元的第二输出端为所述控制信号的第二输出端；

所述开关单元的输出端连接所述数模转换器的输出负载，所述开关单元根据所接收的控制信号控制由所述电流源单元向所述输出负载提供的输出电流；

所述数模转换器的电流源偏置单元的输出端连接所述电流源单元的输入端，所述电流偏置单元用于为所述电流源单元提供恒定的偏置电压。

优选的，在所述同步锁存单元和所述开关单元之间还包括：电平转移单元和开关驱动单元，且所述电流源单元的输入端与基准模块连接，所述基准模块，用于为所述电流源单元提供电压基准；

所述同步锁存单元的第一输出端连接所述电平转移单元的第一输入端，所述同步锁存单元的第二输出端连接所述电平转移单元的第二输入端，所述电平转移单元的第一输出端连接所述开关驱动单元的第一输入端，所述电平转移单元的第二输出端连接所述开关驱动单元的第二输入端，所述电平转移单元将经过同步的所述温度计码和所述低位数字信号的高电平转换为模拟电路的高电平，并将经过转换的所述温度计码和所述低位数字信号输出至所述开关驱动单元；

所述开关驱动单元用于增加所接收的所述温度计码与所述低位数字信号的驱动能力，以驱动所述开关单元开启或关断，所述开关驱动单元的第一输出端为所述控制信号的第一输出端，所述开关驱动单元的第二输出端为所述控制信号的第二输出端。

优选的，所述电流源单元包括多个MOS管，所述MOS管同为PMOS管或同为NMOS管。

与现有技术相比，本发明所提供的技术方案至少具有以下优点：

本发明所提供的数模转换器，其开关单元在两两连接成共源共栅结构的四个MOS管的两侧分别设置一个运算放大器，运算放大器的一个输入端与同侧的一个MOS管的栅极连接，运算放大器的输出端与该MOS管的源极连接。因此，当开关单元一侧的两个MOS管在开关单元控制信号的控制下开启时，与该侧MOS管连接的运算放大器能够增加该侧MOS管的阻抗，即增大了开关单元对输出端的阻抗，降低了开关控制信号对输出端的耦合，进而提高了数模转换器的SFDR。

并且，本发明所提供的数模转换器，其开关单元的两个运算放大器的分别再连接一个MOS管，该MOS管的栅极与控制信号的输入端连接，因此，当开关单元一侧的两个MOS管在开关控制信号的控制下关断时，与控制信号的输入端连接的这个MOS管开启或关断，使与其连接的运算放大器关断。从而实现了开关单元一侧的MOS管关断时，与其同侧的运算放大器也同时关断，不消耗额外的功耗，使本发明所提供的数模转换器在实现高SFDR的基础上，不会增加太多功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一所提供的数模转换器的开关单元的基本结构图；

图2为本发明实施例一所提供的数模转换器的开关单元的运算放大器接收偏置电压的一种实现方式；

图3为本发明实施例一所提供的数模转换器的基本结构图；

图4为本发明实施例一所提供的数模转换器的另一种基本结构图；

图5为本发明实施例二所提供的数模转换器的开关单元的一种具体结构图；

图6为本发明实施例三所提供的数模转换器的开关单元的另一种具体结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

本实施例提供了一种数模转换器，其开关单元的结构为：在两两连接成共源共栅结构的四个MOS管的两侧分别设置一个运算放大器，并给每个运算放大器连接一个控制其开启或关断的MOS管。具体的，如图1所示，为本发明所提供的数模转换器的开关单元的基本结构图，该开关单元包括：第一MOS管1、第二MOS管2、第三MOS管3、第四MOS管4、第五MOS管5和第六MOS管6，第一运算放大器101和第二运算放大器102，其中：

所述第一MOS管1的漏极与所述第二MOS管2的源极连接，形成共源共栅结构，所述第三MOS管3的漏极与所述第四MOS管4的源极连接，也形成共源共栅结构；所述第一MOS管1的源极和所述第三MOS管3的源极连接所述数模转换器的电流源单元的输出端；所述第一MOS管1的栅极连接控制信号的第一输出端Q，所述第三MOS管3的栅极连接控制信号的第二输出端Q_n；所述第二MOS管2的漏极和所述第四MOS管4的漏极为所述开关单元的输出端I_OUT。

所述第一运算放大器101的第一输入端与所述第二MOS管2的源极连接，所述第一运算放大器101的第二输入端与电源VDD连接，所述第一运算放大器101的第三输入端与所述第五MOS管5的漏极连接，所述第一运算放大器101的第三输入端接收第一偏置电压V_b1，所述第一运算放大器101的第四输入端接地；所述第一运算放大器101的输出端与所述第二MOS管2的栅极连接；

所述第二运算放大器102的第一输入端与所述第四MOS管4的源极连接，所述第二运算放大器102的第二输入端与电源VDD连接，所述第二运算放大器102的第三输入端与所述第六MOS管6的漏极连接，所述第二运算放大器102的第三输入端接收第二偏置电压V_b2，所述第二运算放大器102的第四输入端接地；所述第二运算放大器102的输出端与所述第四MOS管4的栅极连接；

所述第五MOS管5的栅极连接所述控制信号的第一输出端Q，所述第五MOS管5的源极连接电源VDD；

所述第六MOS管6的栅极连接所述控制信号的第二输出端Q_n，所述第六MOS管6的源极连接电源VDD。

下面详细介绍本实施例所提供的数模转换器的上述开关单元的工作过程，其中第一MOS管1、第二MOS管2、第三MOS管3和第四MOS管4同为NMOS管，开启电平为高电平，第五MOS管5和第六MOS管6同为PMOS管，开启电平为低电平。

当控制信号的第一输出端Q输出的为高电平，第一MOS管1开启，第五MOS管5关断，第一运算放大器101的第三输入端为低电平，第一运算放大器101开启，第二MOS管2开启，其漏极有电流输出；即当开关单元左侧的第一MOS管1和第二MOS管2在高电平下开启时，第一运算放大器101在第五MOS管5的控制下也开启，由于第一运算放大器101的第一输入端与第二MOS管2的源极连接，第一运算放大器101的输出端与第二MOS管2的栅极连接，所以，第一运算放大器101增大了第二MOS管2的输出阻抗，降低了开关单元左侧输出端对控制信号的耦合，提高了数模转换器的SFDR；

在控制信号的第一输出端Q输出高电平的同时，控制信号的第二输出端Q_n输出的为低电平，则第三MOS管3关断，第六MOS管6开启，第二运算放大器102的第三输入端为高电平，第二运算放大器102关断，第四MOS管4关断，其漏极没有电流输出；也就是说，当开关单元右侧的第三MOS管3和第四MOS管4在低电平下关断时，第二运算放大器102在第六MOS管6的控制下也关断，即开关单元右侧的第三MOS管3和第四MOS管4不工作时，与第四MOS管4相连接的第二运算放大器102同时关断，不会增加数模转换器多余的功耗。

反之，当控制信号的第一输出端Q输出为低电平，控制信号的第二输出端Q_n输出为高电平时，左侧的第一MOS管1和第二MOS管2关断，第一运算放大器101也同时关断，不增加数模转换器多余的功耗，右侧的第三MOS管3和第四MOS管4开启，第二运算放大器102也同时开启，增大第四MOS管4的输出阻抗，降低开关单元右侧输出端对控制信号的耦合。

简单来说，本实施例中的开关单元，在原有四个MOS管(即第一MOS管1、第二MOS管2、第三MOS管3和第四MOS管4)的基础上所增加的运算放大器(即第一运算放大器101和第二运算放大器102)的作用就是：在与运算放大器同侧的两个MOS管开启时，增大该侧MOS管的输出阻抗，从而增大该侧MOS管对控制信号的耦合，提高数模转换器的SFDR；而第五MOS管5和第六MOS管6的作用就是：根据所接收的控制信号控制与其同侧的运算放大器的开启或关断，以使运算放大器在同侧的MOS管关断时关断，不增加多余的功耗。

现有技术中的开关单元仅有四个MOS管，两两分别连成共源共栅结构，其输出阻抗为r_o1g_m2r_o2(或r_o3g_m4r_o4)，本实施例中，当增加运算放大器后，假设运算放大器的放大倍数为A，则输出阻抗变为A×r_o1g_m2r_o2(或A×r_o3g_m4r_o4)，即输出阻抗增大了A倍，因此数模转换器的SFDR大大提高；其中，r_o1、r_o2、r_o3和r_o4分别为第一MOS管1、第二MOS管2、第三MOS管3和第四MOS管4的输出阻抗，g_m2为第二MOS管2的跨导，g_m4为第四MOS管4的跨导。

需要说明的是，增大开关单元的输出阻抗之所以能够降低控制信号对输出端的耦合，这要是因为当控制信号发生变化时，输出端会产生毛刺，即对输出端产生耦合作用，开关单元的输出阻抗越大，输出端产生的毛刺会越小越少，控制信号对输出端的耦合作用越弱，则数模转换器的SFDR越高。

另外，本实施例仅以第一MOS管1、第二MOS管2、第三MOS管3和第四MOS管4同为NMOS管，第五MOS管5和第六MOS管6同为PMOS管为例进行说明，但是并不限定以上各MOS的管类型，如：第一MOS管1、第二MOS管2、第三MOS管3和第四MOS管4还可以同为PMOS管，可以根据电路面积、电压摆幅等不同需求进行设计。

本实施例中，所述第一运算放大器101和所述第二运算放大器102具有相同结构及尺寸，同为单级运算放大器或同为多级运算放大器，可以根据实际对数模转换器性能的需求选择合适的运算放大器。

第一运算放大器101的第三输入端接收第一偏置电压V_b1，第二运算放大器102的第三输入端接收第二偏置电压V_b2，第一偏置电压V_b1和第二偏置电压V_b2为恒定的偏置电压，保证了第一运算放大器101和第二运算放大器102正常工作。

第一偏置电压V_b1和第二偏置电压V_b2可以由外部电路提供，具体实现方式是：使第一运算放大器101的第三输入端连接外部电路，使第二运算放大器102的第三输入端连接外部电路，二者所连接的外部电路可以相同也可以不同；

第一偏置电压V_b1和第二偏置电压V_b2也可以由数模转换器内置的偏置电路提供，其实现的方式如图2所示，为本实施例所提供的数模转换器的开关单元第一偏置电压V_b1和第二偏置电压V_b2的一种实现方式，在数模转换器的开关单元左右两侧分别设置第一偏置电路103和第二偏置电路104。

第一偏置电路103与第一运算放大器101的第三输入端连接，所述第一偏置电路103用于为所述第一运算放大器101提供第一偏置电压V_b1；第二偏置电路104与第二运算放大器102的第三输入端连接，所述第二偏置电路104用于为所述第二运算放大器102提供第二偏置电压V_b2。

需要指出的是，第一运算放大器101、第二运算放大器102、第五MOS管5和第六MOS管由电源VDD提供电压，第一偏置电路103和第二偏置电路104由相应的电源提供电压，而第一MOS管1、第二MOS管2、第三MOS管3、第四MOS管4由控制信号控制自身开启或关断，也就是说，本实施例在现有技术基础上所增加的第一运算放大器101、第二运算放大器102、第五MOS管5、第六MOS管、第一偏置电路103和第二偏置电路104均不消耗开关单元额外的电压裕度，不会使开关单元的最低工作电压变大，保证了数模转换器可以在较低的工作电压下工作。

下面介绍本实施例所提供的数模转换器整体的工作过程，如图3所示，为本实施例所提供的数模转换器的基本结构图，所述数模转换器的温度计译码单元3001的输入端接收高位数字信号，所述温度计译码单元3001的输出端连接所述数模转换器的同步锁存单元3003的第一输入端，所述温度计译码单元3001将所接收的高位数字信号转换成温度计码，并将所述温度计码输出至所述同步锁存单元3003；

所述数模转换器的延时单元3002的输入端接收低位数字信号，所述延时单元3002的输出端连接所述同步锁存单元3003的第二输入端，所述延时单元3002使所接收的低位数字信号经过与所述温度计译码单元3001相同的门级延迟，并将所述经过门级延迟的低位数字信号输出至所述同步锁存单元3003；

所述同步锁存单元3003的第一输出端为所述控制信号的第一输出端，所述同步锁存单元3003的第二输出端为所述控制信号的第二输出端，所述同步锁存单元3003将所述温度计码和所述低位数字信号与时钟信号进行同步，并将经过同步的所述温度计码和所述低位数字信号作为控制信号输出至与所述控制信号的第一输出端和第二输出端连接的所述开关单元3006，所述开关单元3006包括多个所述开关单元；

所述开关单元3006的输出端连接所述数模转换器的输出负载3007，所述开关单元根据所接收的控制信号控制由所述电流源单元3009向所述输出负载3007提供的输出电流；

所述数模转换器的电流偏置单元3010的输出端连接所述电流源单元3009的输入端，所述电流偏置单元3010用于为所述电流源单元3009提供恒定的偏置电压。

其中，所述电流源单元3009包括多个MOS管，所述MOS管同为PMOS管或同为NMOS管。

本实施例中，开关单元3006及电流源单元3009采用了Q²randomwalk(Q²随机误差)走线方式，能够有效的抑制边缘误差及梯度误差对芯片性能的影响，提高数模转换器的静态性能；并且，数字信号输入高六位(即高位数字信号)采用温度计码，低四位(即低位数字信号)采用二进制码，在减小开关切换抖动对动态性能影响的同时，降低了芯片设计的复杂性及芯片面积；此外，十位数字信号输入码的延迟门个数相等，保证例如控制信号的同步性。

需要说明的是，在实际应用的过程中，数模转换器是由温度计译码阵列、延时阵列、同步锁存阵列、开关阵列、电流偏置阵列和电流源阵列构成；温度计译码阵列包括多个温度计译码单元3001，延时阵列包括多个延时单元3002，同步锁存阵列包括多个同步锁存单元3003，开关阵列包括多个开关单元3006，电流偏置阵列包括多个电流偏置单元3010，电流源阵列包括多个电流源单元3009；每组温度计译码单元3001、延时单元3002、同步锁存单元3003、开关单元3006、电流偏置单元3010和电流源单元3009均是按照上述连接方式进行连接的。

为了使数模转换器的性能更优，本实施例所提供的数模转换器优选的还可以包括：电平转移单元、开关驱动单元和基准模块，如图4所示，为本实施例所提供的数模转换器的另一种基本结构，所述电平转移单元3004和开关驱动单元3005位于所述同步锁存单元3003和所述开关单元3006之间，且所述电流源单元3009的输入端与基准模块3008连接，所述基准模块，用于为所述电流源单元3009提供电压基准；

所述同步锁存单元3003的第一输出端连接所述电平转移单元3004的第一输入端，所述同步锁存单元3003的第二输出端连接所述电平转移单元3004的第二输入端，所述电平转移单元3004的第一输出端连接所述开关驱动单元3005的第一输入端，所述电平转移单元3004的第二输出端连接所述开关驱动单元3005的第二输入端，所述电平转移单元3004将经过同步的所述温度计码和所述低位数字信号的高电平转换为模拟电路的高电平，并将经过转换的所述温度计码和所述低位数字信号输出至所述开关驱动单元3005；

所述开关驱动单元3005用于增加所接收的所述温度计码与所述低位数字信号的驱动能力，以驱动所述开关单元3006开启或关断，所述开关驱动单元3005的第一输出端为所述控制信号的第一输出端，所述开关驱动单元的第二输出端为所述控制信号的第二输出端。

其中，所述电平转移单元3005、开关驱动单元3005和基准模块3008可以根据对数模转换器的实际需要进行选择；在开关驱动单元3005中，可以对控制信号交点进行合理的调节，以防止数模转换器的电流源处于同时开启或关断的状态。

需要说明的是，数模转换器包括多组按照上述连接方式连接的电平转移单元3004、开关驱动单元3005和基准模块3008，多个电平转移单元3004构成数模转换器的电平转移阵列，多个开关驱动单元3005构成数模转换器的开关驱动阵列。

本实施例所提供的数模转换器中，温度计译码单元3001、延时单元3002和同步锁存单元3003用数字1.1V电源，电平转移单元3004和开关驱动单元3005用数字2.5V电源，开关单元3006等其余部分用模拟2.5V电源，通过分离数字1.1V、数字2.5V、模拟2.5V三个电源域，降低电源、衬底之间的干扰。

本实施例所提供的数模转换器采用上述结构的开关单元，提高自身SFDR，最终在带宽为50MHz范围内，数模转换器的SFDR可以达到70dB以上，这比相同条件下的现有技术的数模转换器的SFDR(一般在60dB以下)提高了至少17％。

实施例二

本实施例在实施例一的基础上，提供了第一运算放大器101、第二运算放大器102、第一偏置电路103和第四偏置电路104的具体实现方式。

如图5所示，为本实施例所提供的数模转换器的开关单元的一种具体结构，第一运算放大器201和第二运算放大器202为单级运算放大器，分别由两个MOS管组成。

具体的，所述第一运算放大器201包括：第七MOS管7和第八MOS管8，所述第七MOS管7的漏极和第八MOS管8的漏极连接；所述第一运算放大器201的第一输入端为所述第七MOS管7的栅极，所述第一运算放大器201的第二输入端为所述第八MOS管8的源极，所述第一运算放大器201的第三输入端为所述第八MOS管8的栅极，所述第一运算放大器201的第四输入端为所述第七MOS管7的源极，所述第一运算放大器201的输出端为所述第七MOS管7漏极；

所述第二运算放大器202包括：第九MOS管9和第十MOS管10，所述第九MOS管9的漏极和第十MOS管10的漏极连接；所述第二运算放大器202的第一输入端为所述第九MOS管9的栅极，所述第二运算放大器202的第二输入端为所述第十MOS管10的源极，所述第二运算放大器202的第三输入端为所述第十MOS管10的栅极，所述第二运算放大器202的第四输入端为所述第九MOS管9的源极，所述第二运算放大器202的输出端为所述第九MOS管9的漏极。

本实施例中第一偏置电路203和第二偏置电路204分别由一个MOS管和一个电流源组成。

具体的，所述第一偏置电路203包括：第一电流源13和第十九MOS管19，所述第一电流源13的输出端与所述第十九MOS管19的漏极连接，所述第一偏置电路203的输出端为所述第十九MOS管19的栅极；所述第一电流源13的输出端和所述第十九MOS管19的漏极的连接处与所述第五MOS管5的漏极连接，所述第十九MOS管19的源极连接电源VDD，所述第一电流源13的输入端接地；

所述第二偏置电路204包括：第二电流源14和第二十MOS管20，所述第二电流源14的输出端与所述第二十MOS管20的漏极连接，所述第二偏置电路204的输出端为所述第二十MOS管20的栅极；所述第二电流源14的输出端和所述第二十MOS管20的漏极的连接处与所述第六MOS管6的漏极连接，所述第二十MOS管20的源极连接电源，所述第二电流源14的输入端接地。

其中，第一电流源13使第一偏置电路203具有恒定的偏置电流，由于第八MOS管8和第十九MOS管19组成了电流镜形式，所以第一运算放大器201能够镜像第一偏置电路203内的偏置电流，第一运算放大器201在开启时也具有恒定的偏置电流，能够稳定的工作；同理，第二运算放大器202能够镜像第二偏置电路204内的偏置电流；可见，第一偏置电路203和第二偏置电路204的作用就是为第一运算放大器201和第二运算放大器202提供偏置电压，使第一运算放大器201和第二运算放大器202内具有恒定的偏置电流，保证二者稳定工作。

下面以第一MOS管1、第二MOS管2、第三MOS管3、第四MOS管4、第七MOS管7和第九MOS管9为NMOS管，第五MOS管5、第六MOS管6、第十九MOS管19和第二十MOS管20为PMOS管为例对本实施例所提供的开关单元的具体工作过程进行说明，但是本发明并不限定上述各MOS管的管类型，所有基于本发明基本思想的设计均在本发明的保护范围之内。

当控制信号的第一输出端Q输出的为高电平，第一MOS管1开启，第五MOS管5关断，第五MOS管5的漏极为低电平，第十九MOS管19的栅极为低电平，第十九MOS管19开启，第一偏置电路203开启，内部有恒定的偏置电流流过，其输出端具有恒定的偏置电压，同时第八MOS管8的栅极也为低电平，第八MOS管8开启，第一运算放大器101开启，镜像第一偏置电路203的偏置电流，开始稳定工作，第二MOS管开启，其漏极有电流输出；即当开关单元左侧的第一MOS管1和第二MOS管2在高电平下开启时，第五MOS管5控制第一运算放大器201开启，使第一运算放大器201增大第二MOS管2的输出阻抗，降低开关单元左侧输出端对控制信号的耦合，提高数模转换器的SFDR；

在控制信号的第一输出端Q输出高电平的同时，控制信号的第二输出端Q_n输出的为低电平，则第三MOS管3关断，第六MOS管6开启，第六MOS管6的漏极为高电平，第十MOS管10关断，第二运算放大器102关断，同时第二十MOS管20关断，第二偏置电路204关断，第四MOS管4关断，其漏极没有电流输出；也就是说，当开关单元右侧的第三MOS管3和第四MOS管4在低电平下关断时，第二运算放大器202和第二偏置电路204在第六MOS管6的控制下也关断，即开关单元右侧的第三MOS管3和第四MOS管4不工作时，第二运算放大器202和第二偏置电路204同时关断，不会增加数模转换器多余的功耗。

采用本实施例所提供的开关单元，输出阻抗为g_m7(r_o7||r_o8)×r_o1g_m2r_o2(或g_m9(r_o9||r_o10)×r_o3g_m4r_o4)，相对于现有技术中开关单元的输出阻抗(r_o1g_m2r_o2(或r_o3g_m4r_o4))，本实施例的输出阻抗增大了g_m7(r_o7||r_o8)(或g_m9(r_o9||r_o10))倍，因此数模转换器的SFDR大大提高；其中，r_o1、r_o2、r_o3、r_o4、r_o7、r_o8、r_o9和r_o10分别为第一MOS管1、、第三MOS管3、第四MOS管4、第七MOS管7、第八MOS管8、第九MOS管9和第十MOS管10的输出阻抗，g_m2为第二MOS管2的跨导，g_m4为第四MOS管4的跨导，g_m7为第七MOS管7的跨导，g_m9为第九MOS管9的跨导。

实施例三

基于实施例一，本实施例提供了第一运算放大器和第二运算放大器的另一种具体的实现方式，相对于实施例二的开关单元，本实施例的开关单元的输出阻抗进一步提高了一倍左右。

如图6所示，开关单元的第一运算放大器301包括：第十一MOS管11、第十二MOS管12、第十三MOS管13和第十四MOS管14，所述第十一MOS管11的漏极连接所述第十二MOS管12的源极，所述第十二MOS管12的漏极连接所述第十三MOS管13的漏极，所述第十三MOS管13的源极连接所述第十四MOS管14的漏极；所述第一运算放大器301的第一输入端为所述第十二MOS管12的栅极，所述第一运算放大器301的第二输入端为所述第十四MOS管14的源极，所述第一运算放大器301的第三输入端为所述第十四MOS管14的栅极，所述第一运算放大器301的第四输入端为所述第十一MOS管11的源极，所述第一运算放大器301的输出端为所述第十二MOS管12的漏极；且所述第十一MOS管11接收第三偏置电压V_b3，所述第十三MOS管13接收第四偏置电压V_b4；

所述第二运算放大器302包括：第十五MOS管15、第十六MOS管16、第十七MOS管17和第十八MOS管18，所述第十五MOS管15的漏极连接所述第十六MOS管16的源极，所述第十六MOS管16的漏极连接所述第十七MOS管17的漏极，所述第十七MOS管17的源极连接所述第十八MOS管的18漏极；所述第二运算放大器302的第一输入端为所述第十六MOS管16的栅极，所述第二运算放大器302的第二输入端为所述第十八MOS管18的源极，所述第二运算放大器302的第三输入端为所述第十八MOS管18的栅极，所述第二运算放大器302的第四输入端为所述第十五MOS管15的源极，所述第二运算放大器302的输出端为所述第十六MOS管16的漏极；且所述第十五MOS管15接收第五偏置电压V_b5，所述第十七MOS管接收第六偏置电压V_b6。

其中，第十一MOS管11和第十二MOS管12，第十三MOS管13和第十四MOS管14，第十五MOS管15和第十六MOS管16，第十七MOS管17和第十八MOS管18，以上四组MOS管分别连接成共源共栅结构。

下面以第一MOS管1、第二MOS管2、第三MOS管3、第四MOS管4、第十一MOS管11、第十二MOS管12、第十五MOS管15和第十六MOS管16为NMOS管，第五MOS管5、第六MOS管6、第十三MOS管13、第十四MOS管14、第十七MOS管17和第十八MOS管18为PMOS管为例对本实施例所提供的开关单元的具体工作过程进行说明，但是本发明并不限定上述各MOS管的管类型，所有基于本发明基本思想的设计均在本发明的保护范围之内。

当控制信号的第一输出端Q输出的为高电平，第一MOS管1开启，第五MOS管5关断，第五MOS管5的漏极为低电平，第十四MOS管14的栅极为低电平，第十四MOS管14开启，第十三MOS管13的栅极接收第四偏置电压V_b4，第十三MOS管13开启，同时第十二MOS管12的栅极为高电平，第十二MOS管12开启，第十一MOS管11的栅极接收第三偏置电压V_b3，第十一MOS管11开启，第二MOS管开启，其漏极有电流输出；即当开关单元左侧的第一MOS管1和第二MOS管2在高电平下开启时，第五MOS管5控制第一运算放大器301开启，使第一运算放大器301增大第二MOS管2的输出阻抗，降低开关单元左侧输出端对控制信号的耦合，提高数模转换器的SFDR；

在控制信号的第一输出端Q输出高电平的同时，控制信号的第二输出端Qn输出的为低电平，则第三MOS管3关断，第六MOS管6开启，第六MOS管6的漏极为高电平，第十八MOS管18关断，第二运算放大器302关断，第十六MOS管16的漏极为低电平，第四MOS管4关断，其漏极没有电流输出；也就是说，当开关单元右侧的第三MOS管3和第四MOS管4在低电平下关断时，第二运算放大器302在第六MOS管6的控制下也关断，即开关单元右侧的第三MOS管3和第四MOS管4不工作时，第二运算放大器302同时关断，不会增加数模转换器多余的功耗。

本实施例提供的开关单元，所增加的运算放大器在实施例二的单个运算放大器的两个MOS管的基础上，又分别在两个MOS管的源极增加一个MOS管，使本实施例中的运算放大器由4个MOS管构成，且两两构成共源共栅结构，在实施例二的运算放大器增加输出阻抗的基础上，又进一步提高了开关单元的输出阻抗，使本实施例所提供的数模转换器的开关单元的输出阻抗更高，控制信号对输出端的耦合作用变得更小，数模转换器的SFDR大大提高。

需要说明的是，本实施例中，所述第一偏置电压V_b1、第二偏置电压V_b2、第三偏置电压V_b3、第四偏置电压V_b4、第五偏置电压V_b5和第六偏置电压V_b6的作用均是为与各自连接的MOS管提供恒定的偏置电压，保障它们稳定的工作，可以通过在数模转换器内部增加相应的提供恒定偏置电压的偏置电路实现，也可以由外部电路提供；出于减小芯片面积的考虑，本实施例优选的使第十一MOS管11、第十三MOS管13、第十四MOS管14、第十五MOS管15、第十七MOS管17和第十八MOS管18的各自的栅极分别连接外部电路，由外部电路为它们提供偏置电压，它们所连接的外部电路可以相同，也可以不同。

综合实施例一～三，本发明所提供的数模转换器，通过在开关单元的两侧增加运算放大器，增大了开关单元的输出阻抗，降低了控制信号对输出端的耦合作用，使本发明的数模转换器的SFDR较现有技术中的大大提高；

并且，给所增加的两个运算放大器分别连接一个具有开关作用的MOS管，使运算放大器在该MOS管的控制下，在开关MOS管工作时开启，在开关MOS管不工作时关断，使本发明所提供的数模转换器具有了低功耗的设计，在提高SFDR的基础上，不会消耗太多的功率；

另外，本发明在现有技术基础上所增加的运算放大器、第五MOS管、第六MOS管和偏置电路均不消耗开关单元额外的电压裕度，不会使开关单元的电压裕度变小，保证了数模转换器安全稳定的工作。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种数模转换器，其特征在于，包括开关单元，所述开关单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，第一运算放大器和第二运算放大器，其中：

所述第一MOS管的漏极与所述第二MOS管的源极连接，所述第三MOS管的漏极与所述第四MOS管的源极连接；所述第一MOS管的源极和所述第三MOS管的源极连接所述数模转换器的电流源单元的输出端；所述第一MOS管的栅极连接控制信号的第一输出端，所述第三MOS管的栅极连接控制信号的第二输出端；所述第二MOS管的漏极和所述第四MOS管的漏极为所述开关单元的输出端；

所述第一运算放大器的第一输入端与所述第二MOS管的源极连接，所述第一运算放大器的第二输入端与电源连接，所述第一运算放大器的第三输入端与所述第五MOS管的漏极连接，所述第一运算放大器的第三输入端接收第一偏置电压，所述第一运算放大器的第四输入端接地；所述第一运算放大器的输出端与所述第二MOS管的栅极连接；

所述第二运算放大器的第一输入端与所述第四MOS管的源极连接，所述第二运算放大器的第二输入端与电源连接，所述第二运算放大器的第三输入端与所述第六MOS管的漏极连接，所述第二运算放大器的第三输入端接收第二偏置电压，所述第二运算放大器的第四输入端接地；所述第二运算放大器的输出端与所述第四MOS管的栅极连接；

所述第五MOS管的栅极连接所述控制信号的第一输出端，所述第五MOS管的源极连接电源；

所述第六MOS管的栅极连接所述控制信号的第二输出端，所述第六MOS管的源极连接电源。

2.根据权利要求1所述的数模转换器，其特征在于，所述第一运算放大器包括：第七MOS管和第八MOS管，所述第七MOS管的漏极和第八MOS管的漏极连接；所述第一运算放大器的第一输入端为所述第七MOS管的栅极，所述第一运算放大器的第二输入端为所述第八MOS管的源极，所述第一运算放大器的第三输入端为所述第八MOS管的栅极，所述第一运算放大器的第四输入端为所述第七MOS管的源极，所述第一运算放大器的输出端为所述第七MOS管漏极；

所述第二运算放大器包括：第九MOS管和第十MOS管，所述第九MOS管的漏极和第十MOS管的漏极连接；所述第二运算放大器的第一输入端为所述第九MOS管的栅极，所述第二运算放大器的第二输入端为所述第十MOS管的源极，所述第二运算放大器的第三输入端为所述第十MOS管的栅极，所述第二运算放大器的第四输入端为所述第九MOS管的源极，所述第二运算放大器的输出端为所述第九MOS管漏极。

3.根据权利要求1所述的数模转换器，其特征在于，所述第一运算放大器包括：第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，所述第十一MOS管的漏极连接所述第十二MOS管的源极，所述第十二MOS管的漏极连接所述第十三MOS管的漏极，所述第十三MOS管的源极连接所述第十四MOS管的漏极；所述第一运算放大器的第一输入端为所述第十二MOS管的栅极，所述第一运算放大器的第二输入端为所述第十四MOS管的源极，所述第一运算放大器的第三输入端为所述第十四MOS管的栅极，所述第一运算放大器的第四输入端为所述第十一MOS管的源极，所述第一运算放大器的输出端为所述第十二MOS管的漏极；且所述第十一MOS管接收第三偏置电压，所述第十三MOS管接收第四偏置电压；

所述第二运算放大器包括：第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管，所述第十五MOS管的漏极连接所述第十六MOS管的源极，所述第十六MOS管的漏极连接所述第十七MOS管的漏极，所述第十七MOS管的源极连接所述第十八MOS管的漏极；所述第二运算放大器的第一输入端为所述第十六MOS管的栅极，所述第二运算放大器的第二输入端为所述第十八MOS管的源极，所述第二运算放大器的第三输入端为所述第十八MOS管的栅极，所述第二运算放大器的第四输入端为所述第十五MOS管的源极，所述第二运算放大器的输出端为所述第十六MOS管的漏极；且所述第十五MOS管接收第五偏置电压，所述第十七MOS管接收第六偏置电压。

4.根据权利要求1所述的数模转换器，其特征在于，还包括：第一偏置电路和第二偏置电路；

所述第一运算放大器的第三输入端连接所述第一偏置电路的输出端，所述第一偏置电路用于为所述第一运算放大器提供第一偏置电压；

所述第二运算放大器的第三输入端连接所述第二偏置电路的输出端，所述第二偏置电路用于为所述第二运算放大器提供第二偏置电压。

5.根据权利要求4所述的数模转换器，其特征在于，所述第一偏置电路包括：第一电流源和第十九MOS管，所述第一电流源的输出端与所述第十九MOS管的漏极连接，所述第一偏置电路的输出端为所述第十九MOS管的栅极；所述第一电流源的输出端和所述第十九MOS管的漏极的连接处与所述第五MOS管的漏极连接，所述第十九MOS管的源极连接电源，所述第一电流源的输入端接地；

所述第二偏置电路包括：第二电流源和第二十MOS管，所述第二电流源的输出端与所述第二十MOS管的漏极连接，所述第二偏置电路的输出端为所述第二十MOS管的栅极；所述第二电流源的输出端和所述第二十MOS管的漏极的连接处与所述第六MOS管的漏极连接，所述第二十MOS管的源极连接电源，所述第二电流源的输入端接地。

6.根据权利要求1所述的数模转换器，其特征在于，所述第一运算放大器和所述第二运算放大器同为单级运算放大器或同为多级运算放大器。

7.根据权利要求1所述的数模转换器，其特征在于，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管同为PMOS管或同为NMOS管。

8.根据权利要求1所述的数模转换器，其特征在于，所述数模转换器的温度计译码单元的输入端接收高位数字信号，所述温度计译码单元的输出端连接所述数模转换器的同步锁存单元的第一输入端，所述温度计译码单元将所接收的高位数字信号转换成温度计码，并将所述温度计码输出至所述同步锁存单元；

所述数模转换器的延时单元的输入端接收低位数字信号，所述延时单元的输出端连接所述同步锁存单元的第二输入端，所述延时单元使所接收的低位数字信号经过与所述温度计译码单元相同的门级延迟，并将所述经过门级延迟的低位数字信号输出至所述同步锁存单元；

所述同步锁存单元将所述温度计码和所述低位数字信号与时钟输入信号进行同步，并将经过同步的所述温度计码和所述低位数字信号作为控制信号输出至与所述控制信号的第一输出端和第二输出端连接的所述开关单元，所述同步锁存单元的第一输出端为所述控制信号的第一输出端，所述同步锁存单元的第二输出端为所述控制信号的第二输出端；

所述开关单元的输出端连接所述数模转换器的输出负载，所述开关单元根据所接收的控制信号控制由所述电流源单元向所述输出负载提供的输出电流；

所述数模转换器的电流偏置单元的输出端连接所述电流源单元的输入端，所述电流偏置单元用于为所述电流源单元提供恒定的偏置电压。

9.根据权利要求8所述的数模转换器，其特征在于，在所述同步锁存单元和所述开关单元之间还包括：电平转移单元和开关驱动单元，且所述电流源单元的输入端与基准模块连接，所述基准模块，用于为所述电流源单元提供电压基准；

所述同步锁存单元的第一输出端连接所述电平转移单元的第一输入端，所述同步锁存单元的第二输出端连接所述电平转移单元的第二输入端，所述电平转移单元的第一输出端连接所述开关驱动单元的第一输入端，所述电平转移单元的第二输出端连接所述开关驱动单元的第二输入端，所述电平转移单元将经过同步的所述温度计码和所述低位数字信号的高电平转换为模拟电路的高电平，并将经过转换的所述温度计码和所述低位数字信号输出至所述开关驱动单元；

所述开关驱动单元用于增加所接收的所述温度计码与所述低位数字信号的驱动能力，以驱动所述开关单元开启或关断，所述开关驱动单元的第一输出端为所述控制信号的第一输出端，所述开关驱动单元的第二输出端为所述控制信号的第二输出端。

10.根据权利要求8所述的数模转换器，其特征在于，所述电流源单元包括多个MOS管，所述MOS管同为PMOS管或同为NMOS管。