CN107835023A - 一种逐次逼近型数模转换器 - Google Patents

Abstract

本发明公开了一种逐次逼近型数模转换器，包括第一信号输入端、第二信号输入端、第一电容器阵列、第二电容器阵列、比较器、逻辑芯片、输出锁存器；第一信号输入端连接第一电容器阵列，用于输入第一信号到第一电容器阵列；第二信号输入端连接第二电容器阵列，用于输入第二信号到第二电容器阵列；第一电容器阵列连接比较器的同相输入端、第二电容器阵列连接比较器的反相输入端；比较器的输出端依次连接逻辑芯片与输出锁存器，用于将第一信号与第二信号比较，将比较结果进行输出；其中，第一电容器阵列与第二信号输入端之间设置有第一开关；第二电容器阵列与第一信号输入端之间设置有第二开关。相对于传统电容阵列，减少了面积并实现零电压切换功耗。

Description

一种逐次逼近型数模转换器

技术领域

本发明属于数模转换领域，具体涉及一种逐次逼近型数模转换器。

背景技术

逐次逼近式模拟数字转换器(SAR，successive approximation register)，是在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。随着可穿戴设备的推广和精密的生物仪器的发展，由于逐次逼近型模数转换器的结构简单，功耗低等优点，而得到广泛的应用。

随着工艺的发展，管级电路所消耗的能耗日益骤减，对比之下SAR-ADC主要功耗来源于电容阵列采样和切换的过程中所消耗的能耗。同时，基于传统电容阵列的逐次逼近型模数转换器，由于电容阵列相对较大的面积，导致了传统逐次逼近型模数转换器的精度无法做到很高，且较大的电容面积，会引起功耗的增加。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种精度较高、电容面积较小、不增加额外功耗的逐次逼近型数模转换器。本发明要解决的技术问题通过以下技术方案实现：

一种逐次逼近型数模转换器，包括第一信号输入端、第二信号输入端、第一电容器阵列、第二电容器阵列、比较器、逻辑芯片、输出锁存器；

所述第一电容器阵列设置于所述第一信号输入端和所述比较器的同相输入端之间，所述第二电容器阵列设置于所述第二信号输入端和所述比较器的反相输入端之间，所述逻辑芯片设置于所述比较器的输出端和所述输出锁存器之间；所述第一信号输入端用于输入第一信号，所述第二信号输入端用于输入第二信号；所述比较器用于将所述第一信号与所述第二信号比较，将比较结果进行输出；

其中，还包括第一开关和第二开关，所述第一开关设置于所述第一电容器阵列与所述第二信号输入端之间；所述第二开关设置于所述第二电容器阵列与所述第一信号输入端之间。

进一步地，所述第一信号输入端与所述第一电容器阵列设置有第三开关，所述第二信号输入端与所述第二电容器阵列设置有第四开关。

进一步地，所述第一电容器阵列、所述第二电容器阵列均包括：一保持电容器、若干依次并行连接的加权电容器组，其中，第一加权电容器组包括一个电容量为C的电容，第二加权电容器组包括一个电容量为2C的电容；第N-1加权电容器组C_N-2包括N-2个电容，且电容量分别为2^N-3C、2^N-4C、…2C、2C，使得第N-1加权电容器组C_N-2总电容量为2^N-2C，其中，N≥4。

进一步地，所述第一电容器阵列的加权电容器组的下极板、所述第一电容器阵列的保持电容器的下极板连接第一信号输入端，所述第一电容器阵列的加权电容器组上极板连接第一单刀多掷开关组，所述第一单刀多掷开关组选择性连接电源端、浮动端或所述第二信号输入端，所述第一电容器阵列的保持电容器的上极板接地；

其中，所述第一单刀多掷开关组与所述第二信号输入端通过所述第一开关连接。

进一步地，所述第一电容器阵列的加权电容器组C₀与C₁之间还设置有第五开关。

进一步地，所述第二电容器阵列的加权电容器组的下极板、所述第二电容器阵列的保持电容器的下极板连接所述第二信号输入端，所述第二电容器阵列的加权电容器组上极板连接第二单刀多掷开关组，所述第二单刀多掷开关组选择性连接电源端、浮动端或所述第一信号输入端，所述第二电容器阵列的保持电容器的上极板接地；

其中，所述第二单刀多掷开关组与所述第一信号输入端通过所述第二开关连接。

进一步地，所述第二电容器阵列的加权电容器C₀与C₁之间还设置有第六开关。

与现有技术相比，本发明的有益效果：

本发明的逐次逼近型数模转换器通过将第一开关S1和第二开关S2作为复用开关实现两列电容阵列的切换，当开关S1闭合时，正相端电容阵列转换为反相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换；当开关S2闭合时，反相端电容阵列转换为正相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换，通过上述复用转换实现零功耗电压切换，相对于传统差分电容阵列，减少了面积并实现了零电压切换功耗。

附图说明

图1为本发明实施例提供的一种逐次逼近型数模转换器模块框图；

图2为本发明另一实施例提供的一种逐次逼近型数模转换器模块框图；

图3为本发明实施例提供的一种逐次逼近型数模转换器电路结构图；

图4为本发明一个具体实施例中的4-bit逐次逼近控制的开关时序电路原理图；

图5为图4的开关时序电路原理图的A、B部分示意图；

图6为图5的开关时序电路原理图的C、D部分示意图；

图7为图5的开关时序电路原理图的E、F部分示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

图1为本发明实施例提供的一种逐次逼近型数模转换器模块框图，包括第一信号输入端V_ip、第二信号输入端V_in、第一电容器阵列1、第二电容器阵列2、比较器3、逻辑芯片4、输出锁存器5；

所述第一电容器阵列1设置于所述第一信号输入端V_ip和所述比较器3的同相输入端之间，所述第二电容器阵列2设置于所述第二信号输入端V_in和所述比较器3的反相输入端之间，所述逻辑芯片4设置于所述比较器3的输出端和所述输出锁存器5之间；所述第一信号输入端V_ip用于输入第一信号，所述第二信号输入端V_in用于输入第二信号；所述比较器3用于将所述第一信号与所述第二信号比较，将比较结果进行输出；

其中，还包括第一开关S1和第二开关S2，所述第一开关S1设置于所述第一电容器阵列1与所述第二信号输入端V_in之间；所述第二开关S2设置于所述第二电容器阵列2与所述第一信号输入端V_ip之间。

本发明的逐次逼近型数模转换器通过将第一开关S1和第二开关S2作为复用开关实现两列电容阵列的切换，当第一开关S1闭合时，正相端电容阵列转换为反相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换；当开关第二S2闭合时，反相端电容阵列转换为正相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换，通过上述复用转换实现零功耗电压切换。

在一个具体实施方式中，所述第一信号输入端V_ip与所述第一电容器阵列1之间设置有第三开关S3，所述第二信号输入端V_in与所述第二电容器阵列2之间设置有第四开关S4。

在一个具体实施方式中，所述第一电容器阵列1、所述第二电容器阵列2均包括：一保持电容器Cx、若干依次并行连接的加权电容器组C₀、C₁...C_N-2，其中，第一加权电容器组C₀包括一个电容量为C的电容，第二加权电容器组C₁包括一个电容量为2C的电容；第N-1加权电容器组C_N-2包括N-2个电容，且电容量分别为2^N-3C、2^N-4C、…2C、2C，使得第N-1加权电容器组C_N-2总电容量为2^N-2C，其中，N≥4。

本发明每端的电容阵列都是由一个保持电容和满足二进制加权的子电容组成，例如第一组包括1个电容量为C的电容；第二组包括1个电容量为2C的电容；第三组包括2个电容量为2C的电容；第四组包括一个电容量为4C的电容和2个电容量为2C的电容；第五组包括一个电容量为8C的电容、一个电容量为4C的电容和2个电容量为2C的电容；依次类推使电容组满足二进制加权。

在一个具体实施方式中，所述第一电容器阵列1的加权电容器组C₀、C₁...C_N-2的下极板、所述第一电容器阵列1的保持电容器Cx的下极板连接第一信号输入端V_ip，所述第一电容器阵列1的加权电容器组C₀、C₁...C_N-2上极板连接第一单刀多掷开关组SP，所述第一单刀多掷开关组SP选择性连接电源端V_ref、浮动端float或所述第二信号输入端V_in，所述第一电容器阵列1的保持电容器Cx的上极板接地GND；

其中，所述第一单刀多掷开关组SP与所述第二信号输入端V_in通过所述第一开关S1连接。

在一个具体实施方式中，所述第一电容器阵列的加权电容器组C₀与C₁之间还设置有第五开关S5。

在一个具体实施方式中，所述第二电容器阵列2的加权电容器组C₀、C₁...C_N-2的下极板、所述第二电容器阵列2的保持电容器Cx的下极板连接所述第二信号输入端V_in，所述第二电容器阵列2的加权电容器组C₀、C₁...C_N-2上极板连接第二单刀多掷开关组SN，所述第二单刀多掷开关组SN选择性连接电源端V_ref、浮动端float或所述第一信号输入端V_ip，所述第二电容器阵列1的保持电容器Cx的上极板接地GND；

其中，所述第二单刀多掷开关组SN与所述第一信号输入端V_ip通过所述第二开关S2连接。

在一个具体实施方式中，所述第二电容器阵列的加权电容器C0与C1之间还设置有第六开关S6。

本发明转换器在工作时，比较器两端的电容阵列的初始值相同，以正相端为例，保持电容接地GND，二进制加权子电容接电源端V_ref。

在采样阶段，转换开关S1和S2断开，输入信号开关S3，S4闭合，转换开关S5，S6闭合，比较器正相端电容阵列的所有电容的下极板通过采样开关S3连接输入模拟信号，电容阵列的保持电容的上极板连接地GND，其余电容上极板连接电源端V_ref，比较器反相端电容阵列的所有电容的下极板通过采样开关S4连接输入模拟信号，电容阵列的保持电容的上极板连接地GND，其余电容上极板连接电源端V_ref，在本实施例中，下极板指的是连接信号输入端的一侧，上极板指与下极板相对的另一侧。

采样结束后，控制输入信号的开关S3，S4断开，进行初次比较，初次比较完成后逐次逼近控制逻辑根据初次比较器结果，若正相输入信号电位大于反相输入信号电位，则转换开关S6断开，S2闭合，此时反相端电容阵列除最低位电容和保持电容外，其余电容的上极板由电源端V_ref切换到比较器的正相端，下极板切换地GND，此时反相端电容阵列转换为正相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换。然后正相端电容阵列的主电容阵列和副电阵列中除最低位电容外所有电容浮动float，然后控制正相输入端电容的最低位电容的主电容的上极板由电源端V_ref切换至地GND，反相输入端电容不变，完成零功耗电压切换；反之则转换开关S5断开，S1闭合，此时正相端电容阵列除最低位电容和保持电容外，其余电容的上极板由电源端V_ref切换到比较器的反相端，下极板切换地GND，此时正相端电容阵列转换为反相端电容阵列的副电容阵列，原正相端电容阵列为主电容阵列，完成电容复用转换。

然后反相端电容阵列的主电容阵列和副电阵列中除最低位电容外所有电容浮动float，然后控制反相输入端电容的最低位电容的主电容的上极板由电源端V_ref切换至地GND，正相输入端电容不变，完成零功耗电压切换；第二次比较完成后逐次逼近控制逻辑根据第二次比较结果，对次低位电容电压进行切换，在第一次比较结果为正相端大于反相端的前提下，若正相输入信号电位大于反相输入信号电位，则控制正相输入端电容的次低位电容的主电容由浮动float切换至地GND，反相输入端电容阵列不变,完成零功耗电压切换；反之则控制正相输入端电容的次低位电容的副电容由浮动float切换至地GND，反相输入端电容阵列不变,完成零功耗电压切换；以此方式依次逐级实现全部位数的比较。最后输出比较得到的二进制码，同时电容阵列复位至初始值。

为了更好地说明本实施方案，本示例以4-bit逐次逼近控制的开关时序为例进行说明，参看图4-7。

4-bit模数转换中，正相端电容阵列和反相端电容阵列均包括C₀、C₁、C₂三组电容器，包括逐级并联的四个电容器C、2C、2C、2C，采样阶段完成电容采集V_ip、V_in信号。

第一时序，进行第一次比较，比较器判断V_ip、V_in的大小，若V_ip＞V_in，执行A切换，正相端电容阵列作为主电容阵列、反相端电容阵列作为副电容阵列，完成电容复用转换，并使C₁、C₂浮动，完成零功耗电压切换；反之若V_ip＜V_in，执行B切换，反相端电容阵列作为主电容阵列、正相端电容阵列作为副电容阵列，完成电容复用转换，并使C₁、C₂浮动，完成零功耗电压切换。

第二时序，进行第二次比较，对于A情形，若判断V_ip＞V_in+1/2V_ref，执行C切换，使正相端电容阵列次低位C1电容由浮动切换为GND，反相端电容阵列不变，完成零功耗电压切换；反之若判断V_ip＜V_in+1/2V_ref，执行D切换，使反相端电容阵列次低位C1电容由浮动切换为GND，正相端电容阵列不变，完成零功耗电压切换；对于B情形，若判断V_ip＞V_in-1/2V_ref，执行E切换，使正相端电容阵列次低位C1电容由浮动切换为GND，反相端电容阵列不变，完成零功耗电压切换；反之若判断V_ip＜V_in-1/2V_ref，执行F切换，使反相端电容阵列次低位C1电容由浮动切换为GND，正相端电容阵列不变，完成零功耗电压切换。

第三时序，进行第三次比较，依照上述方法，对C2电容进行比较切换，依次实现全部位数的比较，输出比较得到的二进制码，并使电容阵列复位到初始值。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种逐次逼近型数模转换器，其特征在于，包括第一信号输入端(V_ip)、第二信号输入端(V_in)、第一电容器阵列(1)、第二电容器阵列(2)、比较器(3)、逻辑芯片(4)、输出锁存器(5)；

所述第一电容器阵列(1)设置于所述第一信号输入端(V_ip)和所述比较器(3)的同相输入端之间，所述第二电容器阵列(2)设置于所述第二信号输入端(V_in)和所述比较器(3)的反相输入端之间，所述逻辑芯片(4)设置于所述比较器(3)的输出端和所述输出锁存器(5)之间；所述第一信号输入端(V_ip)用于输入第一信号，所述第二信号输入端(V_in)用于输入第二信号；所述比较器(3)用于将所述第一信号与所述第二信号比较，将比较结果进行输出；

其中，还包括第一开关(S1)和第二开关(S2)，所述第一开关(S1)设置于所述第一电容器阵列(1)与所述第二信号输入端(V_in)之间；所述第二开关(S2)设置于所述第二电容器阵列(2)与所述第一信号输入端(V_ip)之间。

2.根据权利要求1所述的逐次逼近型数模转换器，其特征在于，所述第一信号输入端(V_ip)与所述第一电容器阵列(1)之间设置有第三开关(S3)，所述第二信号输入端(V_in)与所述第二电容器阵列(2)之间设置有第四开关(S4)。

3.根据权利要求1所述的逐次逼近型数模转换器，其特征在于，所述第一电容器阵列(1)、所述第二电容器阵列(2)均包括：一保持电容器(Cx)、若干依次并行连接的加权电容器组(C₀、C₁...C_N-2)，其中，第一加权电容器组C₀包括一个电容量为C的电容，第二加权电容器组C₁包括一个电容量为2C的电容；第N-1加权电容器组C_N-2包括N-2个电容，且电容量分别为2^N-3C、2^N-4C、…2C、2C，使得第N-1加权电容器组C_N-2总电容量为2^N-2C，其中，N≥4。

4.根据权利要求3所述的逐次逼近型数模转换器，其特征在于，所述第一电容器阵列(1)的加权电容器组(C₀、C₁...C_N-2)的下极板、所述第一电容器阵列(1)的保持电容器(Cx)的下极板连接第一信号输入端(V_ip)，所述第一电容器阵列(1)的加权电容器组(C₀、C₁...C_N-2)上极板连接第一单刀多掷开关组(SP)，所述第一单刀多掷开关组(SP)选择性连接电源端(V_ref)、浮动端(float)或所述第二信号输入端(V_in)，所述第一电容器阵列(1)的保持电容器(Cx)的上极板接地(GND)；

其中，所述第一单刀多掷开关组(SP)与所述第二信号输入端(V_in)通过所述第一开关(S1)连接。

5.根据权利要求4所述的逐次逼近型数模转换器，其特征在于，所述第一电容器阵列的加权电容器组C₀与C₁之间还设置有第五开关(S5)。

6.根据权利要求3所述的逐次逼近型数模转换器，其特征在于，所述第二电容器阵列(2)的加权电容器组(C₀、C₁...C_N-2)的下极板、所述第二电容器阵列(2)的保持电容器(Cx)的下极板连接所述第二信号输入端(V_in)，所述第二电容器阵列(2)的加权电容器组(C₀、C₁...C_N-2)上极板连接第二单刀多掷开关组(SN)，所述第二单刀多掷开关组(SN)选择性连接电源端(V_ref)、浮动端(float)或所述第一信号输入端(V_ip)，所述第二电容器阵列(1)的保持电容器(Cx)的上极板接地(GND)；

其中，所述第二单刀多掷开关组(SN)与所述第一信号输入端(V_ip)通过所述第二开关(S2)连接。

7.根据权利要求6所述的逐次逼近型数模转换器，其特征在于，所述第二电容器阵列的加权电容器C₀与C₁之间还设置有第六开关(S6)。