CN101741389A - 一种分段电流舵数模转换器 - Google Patents

Abstract

本发明公开了一种高速高精度数模转换电路，包括基准电压产生电路、基准电压到基准电流转换电路、编码电路、电流源矩阵和开关阵列，其中编码电路采用两级流水式编码结构，该两级流水编码电路与开关阵列之间连接有开关驱动电路阵列，在时钟输入信号与两级编码电路之间连接两级时钟延时电路，为两级流水式编码电路提供时钟信号；电流源矩阵、电流开关和编码电路采用“5+4+5”的分段结构，即高5位和中4位采用温度码结构，低5位采用二进制码结构。本发明有效减小芯片面积和功耗，降低编码电路的复杂度，提高转换速率，减小毛刺，提高数字模拟转换器的动态特性。用于数字处理系统，音视频转换系统及通信系统。

Description

一种分段电流舵数模转换器

技术领域

本发明属于微电子领域，特别涉及一种分段电流舵数字模拟转换器，用于通信，高速信号处理系统。

背景技术

数模转换器(DAC)被认为是通用的混合信号集成电路之一，在数字系统中有着广泛的应用。数字处理技术的快速发展，对数模转换器提出了更高的要求。例如，更高的速度，更高的精度，更低的功耗和工作电压等等。数模转换器(DAC)广泛应用于通信系统和音视频处理系统中。随着集成电路与制造工艺相兼容，高速高精度数模转换器成了模拟集成电路研究的热点。电流舵数模转换器因其具有速度高，面积小，与标准CMOS工艺相兼容等特点成为高速高精度数模转换器的最佳实现方式。

电流舵CMOS数模转换器有三种实现方式：第一种是二进权值型、第二种是温度计编码型、第三种是分段型。其中二进制权值型数模转换器电路结构简单，无需额外的译码电路，总谐波失真(THD)大，单调性不好。温度计译码型数模转换器具有较低的总谐波失真(THD)和较好的单调性，但是需要复杂的译码电路，芯片面积较大，分段型数模转换器综合了以上两种结构的优点，既可以实现高速度，高精度，又可以保单调性和THD。分段型是将整个数模转换器分成两个或多个子DAC，P-MSB位采用温度计译码型，Q-LSB采用二进制权值型，在N位DAC中，分成两段，第一段有P位，第二段有Q位，其中N＝P+Q，为了对面积，速度和精度进行优化，现有的14位数模转换器设计中多采用两段式结构或三段式结构，即高位采用温度计译码型，低位采用二进制权值译码型。但现有的14位数模转换器采用的具体分段方式各异。如采用3段式“6+4+4”结构。分别为高6位，中4位和低4位，其中高6位和中4位采用温度码型，低4位采用二进制型。附图1是“6+4+4”分段电流舵数模转换器的电路结构图，从图1中可以看出，高6位和4位采用温度型电流源，低4位采用二进制型电流源，分别采用互补电流开关导向输出到端口IOUT或者端口NIOUT，电流开关由数字信号控制。同时从图1还可以得知，占电路最大面积的是16*16的电流源矩阵，包括255个单位电流源。

这种“6+4+4”分段电流舵DAC的转换原理是：当输入一组数字DB0～DB13时，高6位进入第一触发器(REG1)，输出DOUT8～DOUT13，中4位进入第二触发器(REG2)，输出DOUT4～DOUT7，低4位进入第三触发器(REG3)，输出DOUT3～DOUT0。DOUT8～DOUT13进入高5位译码电路，输出HOUT0～HOUT63，DOUT4～DOUT7进入中4位译码电路，输出MOUT0～MOUT15，DOUT0～DOUT3进入延时电路，输出LOUT0～LOUT3，数字信号HOUT0～HOUT63，MOUT0～MOUT15，LOUT0～LOUT3分别输入到第一锁存器(LATCH1)，第二锁存器(LATCH2)和第三锁存器(LATCH3)，经锁存器同步锁存输出到电流源开关，控制电流流向输出端口IOUT或者NIOUT。在端口IOUT和NIOUT将输入电流求和形成数字输入转换成的电流量。

这种数模转换器电路由于高6位采用温度计码型，中4位采用温度码型，低4位采用二进制码型，高6位和中4位采用温度码型使得译码电路较为复杂，延时较大且输出信号不易同步，而且耗费了较大的面积；同时由于高6位开关阵列包含63个由两个PMOS构成的电流开关和63个电流源，中4位开关阵列包含由15个电流开关和15个电流源，因而也耗费了很大的面积和功耗；此外由于此种转换器的同步锁存器其交叉点可调范围很小，造成输出信号摆幅较大；采用这种结构的译码电路和版图布线会造成译码输出信号延时较长，可能使同步锁存器的互补输出产生错误，严重时会使两个互补信号同时为1，差分开关均断开，引起毛刺，使数字模拟转换器的信噪比和无杂波动态范围等动态特性降低。

发明内容

本发明的目的在于克服上述已有技术的不足，提供一种新的数字模拟转换电路，以有效减小芯片面积和功耗，降低编码电路的复杂度，提高转换速率，保证编码输出信号的同步翻转，减小毛刺，提高数字模拟转换器的动态特性。

实现本发明目的的技术关键是采用“5+4+5”的分段形式，采用两级流水式编码电路并在编码电路与电流开关间加入开关驱动电路。

本发明包括基准电压产生电路、基准电压到基准电流转换电路、编码电路、电流源矩阵和开关阵列，其中编码电路采用两级流水式编码结构，该两级流水编码电路与开关阵列之间连接有开关驱动电路阵列，在时钟输入信号与两级编码电路之间连接两级时钟延时电路，为两级流水式编码电路提供时钟信号；电流源矩阵、电流开关和编码电路采用“5+4+5”的分段结构。

所述的两级流水式编码电路，包括：

高5位第一级编码电路，用于与五路数字输入信号(D13～D9)相连，输出高5位预编码信号(EH0～EH13)；

高5位第二级编码电路，用于与高5位预编码信号(EH0～EH13)相连，输出高5位编码信号(H0～H30)；

中4位第一级编码电路，用于与四路数字输入信号(D8～D5)相连，输出中4位预编码信号(EM0～EM6)；

中4位第二级译码电路；用于与中4位预编码信号(EM0～EM6)相连，输出中4位编码信号(M0～M14)；

低5位第一级延时电路，用于与五路数字输入信号(D4～D0)相连，输出低5位延时信号(EL4～EL0)；

低5位第二级延时电路，用于与低5位延时信号(EL4～EL0)相连，输出低5位编码信号(L4～L0)；

锁存器阵列，由53个并行的时钟控制锁存器组成，用于与高5位、中4位、低5位第二级编码输出信号相连，将编码输出信号进行同步锁存并产生51对并行的互补输出信号。

所述的开关驱动电路阵列，包含开关驱动电路及开关驱动偏置电路，该开关驱动电路包含4个反相器(I1，I2，I3，I4)及两个PMOS管(P1，P2)和四个NMOS管(N1，N2，N3，N4)；该开关驱动电路偏置电路包含9个PMOS管(P1，P2，P3，P4，P5，P6，P7，P8，P9)和6个NMOS管(N1，N2，N3，N4)，开关驱动偏置电路为开关驱动电路提供固定偏置电压Vs。

所述的电流矩阵所采用的“5+4+5”分段结构，采用31个完全相同的电流源做为高5位电流源矩阵，采用15个完全相同的电流源作为中4位电流源矩阵，并将一个与中4位电流源相同的电流源按照16∶8∶4∶2∶1∶1比例分为6条支路作为低5位电流源矩阵，其中高5位电流源由16个与中4位电流源完全相同的电流源并联组成。

本发明与现有技术相比具有如下优点：

1)本发明由于采用“5+4+5”的分段结构，即高5位和中4位采用温度码，低5位采用二进制码，可以有效的减小了电流源阵列的面积，降低了编码电路的复杂度，减小了编码电路的面积和功耗。

2)本发明编码电路由于采用两级流水式译码电路，提高了编码电路的效率，提高了编码电路的速度，并易于实现编码电路输出信号的同步翻转。

3)本发明由于在电流开关阵列前加入电流开关驱动电路，调整开关驱动信号的电压摆幅和信号的交叉点有效降低了时钟馈通效应和毛刺，提高了数模转换电路输出信号的信噪比和无杂波动态范围。

附图说明

图1为现有“6+4+4”分段电流舵数字模拟转换电路的结构图；

图2为本发明“5+4+5”分段电流舵数字模拟转换电路的结构图；

图3为本发明电路中的电流源及电流开关单元电路结构图；

图4为本发明电路中的基准电压到基准电流转换电路结构图；

图5为图4所示基准电压到基准电流转换电路中电流源偏置模块内部结构图；

图6为发明电路中的开关驱动电路偏置电路结构图；

图7为发明电路中的电流源开关驱动电路结构图；

图8为发明电路中开关驱动电路输出信号示意图。

具体实施方式

参照图2，本发明的分段电流舵数模转换电路包括：基准电压产生电路、基准电压到基准电流转换电路、编码电路、电流源矩阵、开关驱动电路阵列、开关阵列和两级时钟延时电路。其中编码电路采用两级流水式编码结构，开关驱动电路阵列连接在两级流水编码电路与开关阵列之间；开关阵列与电流源矩阵相连，控制电流源输出电流流向输出端口IA或IB；电流源矩阵、电流开关阵列和编码电路采用“5+4+5”的分段结构，即高5位和中4位采用温度码结构，低5位采用二进制码结构；在时钟输入信号与两级编码电路之间连接两级时钟延时电路，为两级流水式编码电路提供时钟信号，基准电压产生基准电压输出到基准电压到基准电流转换电路产生基准电流作为电流源矩阵的比例镜像电流。

所述的编码电路的两级流水式编码结构，包括MSB第一级编码电路，MSB第二级编码电路，ISB第一级编码电路，ISB第二级编码电路，LSB第一级延时电路，LSB第二级延时电路，三个锁存器和锁存器阵列。MSB第一级编码电路与高5位数字输入信号DB13～DB9相连，并对其进行预编码，输出高5位的预编码信号EH0～EH13，该输出的预编码信号经第一锁存器(1)锁存后输入到MSB第二级编码电路进行编码，输出高5位数字输入信号的温度码编码信号H0～H30，MSB第二级编码电路输出信号经锁存器阵列锁存产生31对互补信号，输出到开关驱动阵列；ISB第一级编码电路与中4位数字输入信号DB8～DB5相连并对其进行预编码，输出中4位的预编码信号EM0～EM6，该输出的预编码信号经第二锁存器(2)锁存后输入到ISB第二级编码电路进行编码，输出中4位数字输入信号的温度码编码信号M0～M14，ISB第二级编码电路的输出信号经锁存器阵列锁存后产生15对互补输出信号，输出到开关驱动阵列；LSB第一级延时电路与低5位数字输入信号DB4～DB0相连并对其进行延时，输出低5位的第一级延时信号EL4～EL0，该延时信号经第三锁存器(3)锁存后输入到LSB第二级延时电路进行延时，输出低5位数字输入信号的延时信号L0～L4，LSB第二级延时电路输出信号经锁存器阵列锁存后产生5对互补输出信号，输出到开关驱动阵列。

开关驱动阵列将编码电路的每一路输出信号进行降低摆幅和降低交叉点处理后驱动电流开关。

参照图3所示，本发明所述电路中电流源和电流开关，包含第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，其中第一PMOS管P1源端和衬底端及第二PMOS管P2的衬底端与电源VDD相连；第一PMOS管P1的栅端与固定电位Vg1相连；第二PMOS管P2的栅端与固定电位Vg2相连；第三PMOS管P3与第四PMOS管P4的衬底端与固定电位Vw相连，第三PMOS管P3和第四PMOS管P4的源端与第二PMOS管P2的漏端相连，第三PMOS管P3的栅端与控制信号bi相连，第四PMOS管P4的栅端与控制信号nbi相连；第三PMOS管P3的漏极与端口IA相连，第四PMOS管P4的漏极与端口IB相连。第一PMOS管P1和第二PMOS管P2作为共源共栅结构电流源，其中第一PMOS管P1作为电流源管，第二PMOS管P2作为共源共栅管；第三PMOS管P3及第四PMOS管P4作为电流开关。开关驱动电路通过输出的一路互补反相信bi与nbi控制电流开关的导通状态，进而控制电流源输出电流流向按如下三种情况进行：

当bi＝1，nbi＝0时，第三PMOS管P3关断，第四PMOS管P4开启，电流源输出的电流经第四PMOS管P4被导向到端口IB；

当bi＝0，nbi＝1时，第三PMOS管P3开启，第四PMOS管P4关断，电流源的输出电流经第三PMOS管P3被导向到端口IA。

本发明的具体工作过程如下：高5位温度码电流源中有高5位数字输入信号DB13-DB9对应的十进制数个电流源的输出电流流向端口IB，其余高位温度码电流源的输出电流流向端口IA；中4位温度码电流源中有中4位数字输入信号DB8-DB5对应的十进制数个电流源的输出电流流向端口IB，其余中4位温度码电流源输出电流流向端口IA，低5位数字输入信号DB4-DB0直接控制低位电流源开关，低5位二进制电流源中与低5位数字输入信号DB4-DB0中值为1的相应的电流源的输出电流导向端口IB，其余低五位二进制电流源的输出电流流向IA。根据叠加原理，将高5位、中4位和低5位输出到端口IA和IB的电流相加，得到每个端口总的输出电流，模拟电流通过外接电阻即得到模拟电压。这个电流和电压就是该时刻输入对应的模拟输出电流和电压。假设最低位LSB电流为I，则

高5位温度码电流源电流是：I_H＝2⁹I

中4位温度码电流源电流是：I_M＝2⁵I

低5位二进制电流源电流是：I_L＝2ⁿI(n为0-4)

IB端口的输出总电流为：

I＝2I⁹(H₃₀+H₂₉+…+H₁+H₀)+I⁵(M₁₄+M₁₃+…+M₁+M₀)+I(L₄2⁴+L₃2³+L₂2²+L₁2¹+L₀2⁰)

IA端口的输出总电流为所有电流源输出电流减去IB端口的输出总电流。

参照图4，本发明的分段式电流舵数模转换电路的基准电压到基准电流转换电路包含：运算放大器、电流源偏置模块和外接可调电阻R_S，运算放大器正向输入端与基准电压Vref相连，反相输入端与可调电阻Rs相连并通过端口FS-ADJ与电流源偏置模块相连，运算放大器输出端通过端口Vg1与电流源偏置模块相连。其中电流源偏置模块如图5所示，它包含第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6和第七PMOS管P7。第一NMOS管N1、第二NMOS管N2、该第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6。第一电容C1。该P1管、P2管、P3管、P4管、P5管、P6管的源端和衬底端及N7管的衬底端与电源电压VDD相连；该N1管，N2管，N5管、N6管的源端和衬底端及N3管、N4管的衬底端与地电位GND相连；该P1管、P3管、P4管的栅端与固定电位Vb相连；该P1管的漏端与N1管的栅端和漏端及N2管、N5管的栅端、N6管的栅端相连；该P2管的栅端与P3管的漏端、N3管的漏端相连并通过C1电容与电源VDD相连；该P4管的漏端与N4管的漏端相连；该N3管、N4管的源端与N5管的漏端相连；该N4管的栅端与P5管的栅端和漏端及N6管的漏端相连；该P8管的衬底端与固定电位Vw相连，栅端与地电位GND相连，源端与P7管的漏端相连，漏端通过端口FS-ADJ与电流源偏置模块并与外接可调电阻Rs相连；该P6管的栅端与端口Vg1相连；该P2管、N7管的漏端及P7管的栅端与端口Vg2相连。端口Vg1与电流源中电流源管栅极相连为其提供栅极电压，端口Vg2与电流源中共源共栅管栅极相连为其提供栅极电压。

由于运算放大器的的电压钳位作用，将FS-ADJ端电压钳位在基准电压Vref，所以流过外接电阻Rs的电流Iref可通过I_ref＝V_ref/R_S公式确定。该电流Iref作为电流源的基准电流，因此可以通过调整外接电阻Rs阻值来调节电流源基准电流的大小。

参见图6，本发明分段式电流舵数模转换电路的开关驱动阵列包含开关驱动电路及开关驱动偏置电路，其中开关驱动电路如图7所示，它包含第一反相器I1、第二反相器I2、第三反相器I3、第四反相器I4和第一PMOS管P1、第二PMOS管P2及第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4。第一反相器I1的输入端与编码电路锁存器阵列的一路输出互补信号DB_IN相连，输出端与第一PMOS管P1的栅端连接，并通过第二反相器I2与第一NMOS管N1和第四NMOS管N4的栅端相连；第三反相器I3的输入端与编码电路锁存器阵列的一路输出互补信号DB_INB相连，输出端与第二PMOS管P2相连，并通过第四反相器I4与第二NMOS管N2和第三NMOS管N3的栅极相连；第一NMOS管N1和第二NMOS管N2的衬底端与地电位GND相连，第一NMOS管N1的漏端，第一PMOS管P1的源端和衬底端均与固定电位Vs相连，第一PMOS管P1的漏端，第一NMOS管N1的漏端及第二NMOS管N2的漏端均与输出信号DB_OUT相连；第三NMOS管N3和第四NMOS管N4的衬底端与地电位GND相连；第二PMOS管P2的源端和衬底端及第三NMOS管N3的漏端均与固定电位Vs相连；第二PMOS管P2的漏端，第三NMOS管N3的漏端及第四NMOS管N4的漏端均与输出信号DB_OUTB相连；所述的两个反相器I1～12，PMOS管P1，NMOS管N1，NMOS管N2与所述的两个反相器I3～I4，PMOS管P2，PMOS管P3，PMOS管P4构成对称结构。开关驱动电路可通过增大第一PMOS管P1、第二PMOS管P2的宽长比、减小第二NMOS管N2和第四NMOS管N4的宽长比来降低开关驱动电路输出信号的交叉点，电路的最低交叉点由所采用工艺的噪声系数及工艺精度确定，并可以通过增加第一NMOS管N1和第三NMOS管N3的宽长比来调整输出信号翻转速度。

参照图6，本发明开关驱动偏置电路，包含9个PMOS管P1～P9和6个NMOS管N1～N6。开关驱动偏置电路为开关驱动电路提供固定偏置电压Vs，开关驱动偏置电路的第一PMOS管到第七PMOS管P1～P7的衬底端均接电源VDD；第八PMOS管P8和第九PMOS管P9的衬底与各自源端相连；第一PMOS管P1和第四PMOS管P4栅极与固定电位Vg1相连；第二PMOS管P2和第三PMOS管P3的栅极与固定电位Vb相连；第一NMOS管N1，第二NMOS管N2，第四NMOS管N4，第五NMOS管N5，第六NMOS管N6的衬底端与地电位GND相连；第三NMOS管N3的源端与固定电位Vs端相连；第一PMOS管P1和第二PMOS管P2的漏端相连并与第一NMOS管N1的栅和漏端及第八PMOS管P8栅极相连；第五PMOS管P5的栅端和漏端与第六PMOS管P6，第七PMOS管P7的栅端及第八PMOS管P8源端相连；第三PMOS管P3，第四PMOS管P4的漏端与第四NMOS管N4的栅端和漏端，第二NMOS管N2和第六NMOS管N6的栅端相连；第八PMOS管P8的源端与第五PMOS管P5的漏端相连，第六PMOS管P6的漏端，第九PMOS管P9的源端与第三NMOS管N3的源端相连；第八PMOS管P8，第九PMOS管P9的漏端与第二NMOS管N2的漏端相连；第九PMOS管P9的栅端与地电位GND相连，电流开关偏置电路提供固定偏置电压Vs，将电流源开关的驱动信号摆幅降到Vs到GND，从而可以得到如图8所示的低摆幅、低交差点电流开关驱动信号，通过该低摆幅信号可有效降低毛刺，减小时钟馈通效应，提高电路的信噪比和无杂波动态范围。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进，这些改进也应视为本发明的保护范围。

Claims (10)

1.一种分段电流舵数模转换电路，包括基准电压产生电路、基准电压到基准电流转换电路、编码电路、电流源矩阵和开关阵列，其特征在于编码电路采用两级流水式编码结构，该两级流水编码电路与开关阵列之间连接有开关驱动电路阵列，在时钟输入信号与两级编码电路之间连接两级时钟延时电路，为两级流水式编码电路提供时钟信号；电流源矩阵、电流开关和编码电路采用“5+4+5”的分段结构，即高5位和中4位采用温度码结构，低5位采用二进制码结构。

2.根据权利要求1所述的分段电流舵数模转换电路，其特征在于所述的两级流水式编码电路，包括：

高5位第一级编码电路，用于与五路数字输入信号(D13～D9)相连，输出高5位预编码信号(EH0～EH13)；

高5位第二级编码电路，用于与高5位预编码信号(EH0～EH13)相连，输出高5位编码信号(H0～H30)；

中4位第一级编码电路，用于与四路数字输入信号(D8～D5)相连，输出中4位预编码信号(EM0～EM6)；

中4位第二级译码电路；用于与中4位预编码信号(EM0～EM6)相连，输出中4位编码信号(M0～M14)；

低5位第一级延时电路，用于与五路数字输入信号(D4～D0)相连，输出低5位第一级延时信号(EL4～EL0)；

低5位第二级延时电路，用于与低5位第一级延时信号(EL4～EL0)相连，输出低5位第二级延时信号(L4～L0)；

锁存器阵列，由53个并行的时钟控制锁存器组成，用于与高5位、中4位、低5位第二级编码输出信号相连，将编码输出信号进行同步锁存并产生51对并行的互补输出信号。

3.根据权利要求1所述的分段电流舵数模转换电路，其特征在于所述的开关驱动电路阵列，包含开关驱动电路及开关驱动偏置电路，该开关驱动电路包含4个反相器(I1，I2，I3，I4)及两个PMOS管(P1，P2)和四个NMOS管(N1，N2，N3，N4)；该开关驱动电路偏置电路包含9个PMOS管(P1，P2，P3，P4，P5，P6，P7，P8，P9)和6个NMOS管(N1，N2，N3，N4)，开关驱动偏置电路为开关驱动电路提供固定偏置电压Vs。

4.根据权利要求3所述的分段电流舵数模转换电路，其特征在于，第一反相器(I1)的输入端与编码电路锁存器阵列的一路输出互补信号DB_IN相连，输出端与第一PMOS管(P1)的栅端连接，并通过第二反相器(I2)与第一NMOS管(N1)和第四NMOS管(N4)的栅端相连。

5.根据权利要求3所述的分段电流舵数模转换电路，其特征在于，第三反相器(I3)的输入端与编码电路锁存器阵列的一路输出互补信号DB_INB相连，输出端与第二PMOS管(P2)相连，并通过第四反相器(I4)与第二NMOS管(N2)和第三NMOS管(N3)的栅极相连。

6.根据权利要求3所述的分段电流舵数模转换电路，其特征在于：第一NMOS管(N1)、第二NMOS管(N2)的衬底端与地电位(GND)相连，第一NMOS管(N1)漏端，第一PMOS管(P1)的源端和衬底端与固定电位Vs相连，第一PMOS管(P1)的漏端，第一NMOS管(N1)的漏端及第二NMOS管(N2)的漏端与输出信号DB_OUT相连。

7.根据权利要求3所述的分段电流舵数模转换电路，其特征在于：第三NMOS管(N3)和第四NMOS管(N4)的衬底端与地电位(GND)相连，第二PMOS管(P2)的源端和衬底端及第三NMOS管(N3)的漏端与固定电位Vs相连，第二PMOS管(P2)的漏端，第三NMOS管(N3)的漏端及第四NMOS管(N4)的漏端与输出信号DB_OUTB相连。

8.根据权利要求3所述的分段电流舵数模转换电路，其特征在于：第一反相器(I1)，第二反相器(I2)，第一PMOS管(P1)，第一NMOS管(N1)，第二NMOS管(N2)与第三反相器(I3)，第四反相器(I4)，第二PMOS管(P2)，第三PMOS管(P3)，第四PMOS管(P4)构成对称结构。

9.根据权利要求3所述的分段电流舵数模转换电路，其特征在于：开关驱动偏置电路的第一PMOS管到第七PMOS管(P1，P2，P3，P4，P5，P6，P7)的衬底端均接电源(VDD)；第八PMOS管(P8)和第九PMOS管(P9)的衬底与各自源端相连；第一PMOS管(P1)和第四PMOS管(P4)栅极与固定电位Vg1相连；第二PMOS管(P2)和第三PMOS管(P3)的栅极与固定电位Vb相连；第一NMOS管(N1)，第二NMOS管(N2)，第四NMOS管(N4)，第五NMOS管(N5)，第六NMOS管(N6)的衬底端与地电位GND相连；第三NMOS管(N3)的源端与其源端相连并连接到Vs端；第一PMOS管(P1)和第二PMOS管(P2)的漏端相连并与第一NMOS管(N1)的栅、漏端及第八PMOS管(P8)栅极相连；第五PMOS管(P5)的栅端与其漏端相连并与第六PMOS管(P6)，第七PMOS管(P7)的栅端及第八PMOS管(P8)源端相连；第三PMOS管(P3)，第四PMOS管(P4)的漏端相连并与第四NMOS管(N4)的栅端、漏端，第二NMOS管(N2)和第六NMOS管(N6)的栅端相连；第八PMOS管(P8)的源端与第五PMOS管(P5)的漏端相连，第六PMOS管(P6)的漏端与第九PMOS管(P9)的源端相连并与第三NMOS管(N3)的源端相连；第八PMOS管(P8)，第九PMOS管(P9)的漏端与第二NMOS管(N2)的漏端相连；第九PMOS管(P9)的栅端接地电位(GND)。

10.根据权利要求1所述的分段电流舵数模转换器电路，其特征在于所述的电流矩阵所采用的“5+4+5”分段结构，采用31个完全相同的电流源做为高5位电流源矩阵，采用15个完全相同的电流源作为中4位电流源矩阵，并将一个与中4位电流源相同的电流源按照16∶8∶4∶2∶1∶1比例分为6条支路作为低5位电流源矩阵，其中高5位电流源由16个与中4位电流源完全相同的电流源并联组成。

Images