CN103684457B - 分段式电流舵dac中电流源阵列的校准方法 - Google Patents

分段式电流舵dac中电流源阵列的校准方法 Download PDF

Info

Publication number
CN103684457B
CN103684457B CN201310688537.7A CN201310688537A CN103684457B CN 103684457 B CN103684457 B CN 103684457B CN 201310688537 A CN201310688537 A CN 201310688537A CN 103684457 B CN103684457 B CN 103684457B
Authority
CN
China
Prior art keywords
current
data bit
bit section
current source
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310688537.7A
Other languages
English (en)
Other versions
CN103684457A (zh
Inventor
张涛
苏小波
蒋颖丹
赵霖
季惠才
封晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201310688537.7A priority Critical patent/CN103684457B/zh
Publication of CN103684457A publication Critical patent/CN103684457A/zh
Application granted granted Critical
Publication of CN103684457B publication Critical patent/CN103684457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种分段式电流舵DAC中电流源阵列的校准方法，在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，使得高数据位段中每个电流源输出电流具有一致性；电流源阵列的高数据位段与中数据位段间具有较小的分段误差；中数据位段与低数据位段间具有较小的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能，能有效弥补电路工艺偏差造成的电流源间的偏差与失配，提高DAC的积分非线性误差、微分非线性误差、无杂散动态范围的线性性能，降低DAC总输出电流带来的不利影响，操作方便，适应范围广，安全可靠。

Description

分段式电流舵DAC中电流源阵列的校准方法
技术领域
本发明涉及一种校准方法，尤其是一种分段式电流舵DAC中电流源阵列的校准方法，属于微电子的技术领域。
背景技术
分段式电流舵DAC通常包含一个开关阵列和一个电流源阵列，其输入数据采用分段编码方式，通常低位数据采用二进制编码，高位输入数据采用温度计编码，通过分段编码得到DAC开关阵列控制信号，进一步控制电流源阵列相应电流源的开关，从而得到整个DAC的电流型输出。
电流源阵列由多个独立的电流源组成，这些独立的电流源与DAC输入数据一一对应，根据数据编码的不同，这些电流源的大小通常成一定的比例关系，其中二进制编码数据位对应的电流源大小成二进制比例关系，而温度计编码数据位对应的电流源大小需要有较好的一致相同性。
与统一的二进制编码相比，分段式电流舵DAC输入数据通过采用分段编码，能够避免出现较大的单个电流源，避免大电流源打开与关断瞬间带来的不利影响，并且能够有效的控制电流源阵列的面积。但同时，分段式电流舵DAC对分段处电流源的匹配以及温度计编码数据所对应的电流源大小的一致性要求较高。由于电路工艺偏差带来的电流源大小的失配与偏差是不可避免的，上述非理想因素对分段式电流舵DAC的INL（积分非线性误差）、DNL（微分非线性误差）等线性性能、SFDR（无杂散动态范围）等动态性能有较大的影响。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种分段式电流舵DAC中电流源阵列的校准方法，其能有效弥补电路工艺偏差造成的电流源间的偏差与失配，提高DAC的积分非线性误差、微分非线性误差、无杂散动态范围的线性性能，降低DAC总输出电流带来的不利影响，操作方便，适应范围广，安全可靠。
按照本发明提供的技术方案，所述分段式电流舵DAC中电流源阵列的校准方法，包括电流源阵列、开关阵列、二进制编码器及温度计编码装置；其特征是：所述温度计编码装置包括高数据位温度计编码器及中数据位温度计编码器；将电流源阵列分为高数据位段、中数据位段及低数据位段；电流源阵列的高数据位段通过开关阵列中的高数据位开关及高数据位温度计编码器接收高数据位输入数据，电流源阵列的中数据位段通过开关阵列中的中数据位开关及中数据位温度计编码器接收中数据位输入数据，电流源阵列的低数据位段通过开关阵列的低数据位开关及二进制编码器接收低数据位输入数据；
电流源阵列的输出端还与电流校准阵列连接，其中，电流源阵列的高数据位段中的每个电流源与电流校准阵列内一个独立的校准控制单元连接校准，以对高数据位段中的每个电流源的输出电流进行单独校准；电流源阵列的中数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对中数据位段中所有电流源输出的电流总和进行校准；电流源阵列中的低数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对低数据位段中所有电流源输出的电流总和进行校准；
在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，通过电流校准阵列对电流源阵列的高数据位段输出高数据位校准电流，以使得在高数据位校准电流作用下电流源阵列内高数据位段中每个电流源输出电流具有一致性；在对电流源阵列的高数据位段校准后，根据电流源阵列中高数据位段内校准后的每个电流源的输出电流，通过电流校准阵列对电流源阵列的中数据位段输出中数据位校准电流，以使得在中数据位校准电流作用下减小电流源阵列的高数据位段与中数据位段的分段误差；在对电流源阵列的中数据位段校准后，根据电流源阵列的中数据位段校准后的电流总和，通过电流校准阵列对电流源阵列的低数据位段输出低数据位校准电流，以使得在低数据位校准电流作用下减小电流源阵列的中数据位段与低数据位段的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能。
在对电流源阵列的高数据位段校准时，测量高数据位段中每个电流源的输出电流并得到所有输出电流中的最大电流值，高数据位段内每个电流源均以最大电流值为标准，将每个电流源的输出电流与最大电流值比较，得到每个电流源所需的高数据位段校准值，根据高数据位段校准值使得与高数据位段连接的每个校准控制单元输出所需的高数据位校准电流，以使得电流源阵列内高数据位段每个电流源的输出电流具有一致性。
在对电流源阵列的中数据位段校准时，测量并计算得到校准后高数据位段所有电流源输出电流的高数据位段平均电流值，将中数据位段所有电流源输出的电流总和与所述高数据位段平均电流值比较，得到中数据位段校准值；根据中数据位段校准值，使得与中数据位段连接的校准控制单元输出所需的中数据位段校准电流，以减小高数据位段与中数据位段间的分段误差。
在对电流源阵列的低数据位段校准时，测量并计算得到校准后中数据位段所有电流源输出电流的中数据位段平均电流值，将低数据位段所有电流源输出的电流总和与所述中数据位段平均电流值比较，得到低数据位段校准值；根据低数据位段校准值，使得与低数据位段连接的校准控制单元输出所需的低数据位段校准电流，以减小中数据位段与低数据位段间的分段误差。
所述电流校准阵列内的校准控制单元包括熔丝或EEPROMs。
所述电流校准阵列内校准控制单元采用熔丝时，所述校准控制单元包括三个熔丝，每个熔丝的两端分别与逻辑控制电路及校准电流源开关逻辑控制电路连接，校准电流源开关逻辑控制电路与校准电流源连接，以通过校准电流源开关逻辑控制电路控制校准电流源输出对应的校准电流。
本发明的优点：将电流源阵列分为高数据位段、中数据位段及低数据位段，电流源阵列的输出端与电流校准阵列连接，在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，使得高数据位段中每个电流源输出电流具有一致性；电流源阵列的高数据位段与中数据位段间具有较小的分段误差；中数据位段与低数据位段间具有较小的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能，能有效弥补电路工艺偏差造成的电流源间的偏差与失配，提高DAC的积分非线性误差、微分非线性误差、无杂散动态范围的线性性能，降低DAC总输出电流带来的不利影响，操作方便，适应范围广，安全可靠。
附图说明
图1为本发明在具体实施时的一种结构示意图。
图2为本发明电流校准阵列中校准控制单元的结构示意图。
图3为本发明对高数据位段进行校准的示意图。
图4为本发明对中数据位段进行校准的示意图。
图5为本发明对低数据位段进行校准的示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能有效弥补电路工艺偏差造成的电流源间的偏差与失配，提高电流舵DAC的积分非线性误差、微分非线性误差、无杂散动态范围的线性性能，本发明包括电流源阵列、开关阵列、二进制编码器及温度计编码装置；所述温度计编码装置包括高数据位温度计编码器及中数据位温度计编码器；将电流源阵列分为高数据位段、中数据位段及低数据位段；电流源阵列的高数据位段通过开关阵列中的高数据位开关及高数据位温度计编码器接收高数据位输入数据，电流源阵列的中数据位段通过开关阵列中的中数据位开关及中数据位温度计编码器接收中数据位输入数据，电流源阵列的低数据位段通过开关阵列的低数据位开关及二进制编码器接收低数据位输入数据；
电流源阵列的输出端还与电流校准阵列连接，其中，电流源阵列的高数据位段中的每个电流源与电流校准阵列内一个独立的校准控制单元连接校准，以对高数据位段中的每个电流源的输出电流进行单独校准；电流源阵列的中数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对中数据位段中所有电流源输出的电流总和进行校准；电流源阵列中的低数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对低数据位段中所有电流源输出的电流总和进行校准；
在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，通过电流校准阵列对电流源阵列的高数据位段输出高数据位校准电流，以使得在高数据位校准电流作用下电流源阵列内高数据位段中每个电流源输出电流具有一致性；在对电流源阵列的高数据位段校准后，根据电流源阵列中高数据位段内校准后的每个电流源的输出电流，通过电流校准阵列对电流源阵列的中数据位段输出中数据位校准电流，以使得在中数据位校准电流作用下减小电流源阵列的高数据位段与中数据位段的分段误差；在对电流源阵列的中数据位段校准后，根据电流源阵列的中数据位段校准后的电流总和，通过电流校准阵列对电流源阵列的低数据位段输出低数据位校准电流，以使得在低数据位校准电流作用下减小电流源阵列的中数据位段与低数据位段的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能。
具体地，本发明实施例中，将电流源阵列分为高数据位段、中数据位段及低数据位段，为了能够与电流源阵列的连接匹配，开关阵列也包括高数据位开关、中数据位开关及低数据位开关，其中，高数据位开关、中数据位开关及低数据位开关仅仅是位于与电流源阵列的高数据位段、中数据位段及低数据位段的匹配连接，实现高数据位温度计编码器、低数据位温度计编码器及二进制编码器输出相应的控制编码，以对电流源阵列的高数据位段、中数据位段、低数据位段实现所需的输出控制。电流源阵列高数据位段的电流源采用温度计码控制，中数据位段采用温度计码控制，低数据位段采用二进制码控制。
进一步地，电流校准阵列通过对高数据位段、中数据位段及低数据位段进行校准，能够使得校准后高数据位段内每个电流源输出的电流具有较好的一致性，高数据位段与中数据位段间具有较低的分段误差，中数据位段与低数据位段间具有较低的分段误差，高数据位段、中数据位段及低数据位段的输出能够满足所需的线性性能要求。所述电流舵DAC的线性性能根据实际使用要求或工作场合来对应设定，电流舵DAC的线性性能确定后，通过使得高数据位段内电流源输出电流的一致性、高数据位段与中数据位段的分段误差，中数据位段与低数据位段的分段误差控制来实现满足所设定的线性性能。
本发明在具体实施时，在对电流源阵列的高数据位段校准时，测量高数据位段中每个电流源的输出电流并得到所有输出电流中的最大电流值，高数据位段内每个电流源均以最大电流值为标准，将每个电流源的输出电流与最大电流值比较，得到每个电流源所需的高数据位段校准值，根据高数据位段校准值使得与高数据位段连接的每个校准控制单元输出所需的高数据位校准电流，以使得电流源阵列内高数据位段每个电流源的输出电流具有一致性。
在对电流源阵列的中数据位段校准时，测量并计算得到校准后高数据位段所有电流源输出电流的高数据位段平均电流值，将中数据位段所有电流源输出的电流总和与所述高数据位段平均电流值比较，得到中数据位段校准值；根据中数据位段校准值，使得与中数据位段连接的校准控制单元输出所需的中数据位段校准电流，以减小高数据位段与中数据位段间的分段误差。所述高数据位段平均电流值可以为校准后高数据位段所有电流源输出电流的算术平均值。
进一步地，对于中数据位段采用多个分段时，高数据位段对应的校准方法不发生改变；需要改变的仅仅是，在计算中数据位段内每个分段电流源的理论输出值时，分别以其高一级的分段位对应的校准后的电流源输出电流的算术平均值作为计算依据；在计算低位数据分段对应的电流源理论输出值时，以其高一级的中位数据分段位对应的校准后的电流源输出电流的算术平均值作为计算依据。
在对电流源阵列的低数据位段校准时，测量并计算得到校准后中数据位段所有电流源输出电流的中数据位段平均电流值，将低数据位段所有电流源输出的电流总和与所述中数据位段平均电流值比较，得到低数据位段校准值；根据低数据位段校准值，使得与低数据位段连接的校准控制单元输出所需的低数据位段校准电流，以减小中数据位段与低数据位段间的分段误差。所述中数据位段平均电流值可以为校准后中数据位段所有电流源输出电流的算术平均值。
所述电流校准阵列内的校准控制单元包括熔丝或EEPROMs。所述电流校准阵列内校准控制单元采用熔丝时，所述校准控制单元包括三个熔丝，每个熔丝的两端分别与逻辑控制电路及校准电流源开关逻辑控制电路连接，校准电流源开关逻辑控制电路与校准电流源连接，以通过校准电流源开关逻辑控制电路控制校准电流源输出对应的校准电流。本发明实施例中，每个校准电流源输出的校准电流可以不同，如一个校准电流源输出的校准电流为I，一个校准电流源输出的校准电流为2I，一个校准电流源输出的校准电流为3I。电流校准阵列内所有的校准控制单元均可以采用上述结构，逻辑控制电路接收熔丝锁定控制码及熔丝熔断控制码，当熔丝熔断控制码有效时，逻辑控制电路能控制对应连接的熔丝熔断，当熔丝锁定控制码有效时，逻辑控制电路控制对应连接的熔丝锁定。逻辑控制电路可以采用常规的电路结构，当熔丝熔断后，与熔断熔丝连接的校准电流源开关逻辑控制电路控制对应连接的校准电流源输出校准电流值，校准电流源开关逻辑控制电路的电路可以采用常规的开关控制电路，此处不再赘述。
如图1所示：以分段式电流舵DAC具有14位数据输入，采用三段分段编码，校准控制单元采用熔丝来实现。其中，数据输入位为B13(MSB)~B0(LSB)，B13~B9为高位数据,采用温度计编码，高位数据输入到高数据位温度计编码器内，以对电流源阵列的高数据位段进行控制，本实施例中，电流源阵列的高数据位段对应有31个大小相同的电流源，每个电流源分别对应1个独立的熔丝校准单元；B8~B5为中位数据,采用温度计编码，中位数据输入到中数据位温度计编码器，以对电流源阵列的中数据位段进行控制，本实施例中，电流源阵列的中数据位段对应有15个大小相同的电流源，15个电流源采用1个独立的熔丝校准单元校准；B4~B0为低位数据,采用二进制编码，低位数据输入二进制编码器内，以对电流源阵列的低数据位段进行控制，本实施例中，电流源阵列的低数据位段对应于5个成二进制关系的电流源，5个电流源采用1个独立的熔丝校准单元校准。本实施例中，由于校准控制单元采用熔丝来实现，熔丝校准单元即为校准控制单元。
本实施例中，所述高位数据、中位数据及低位数据的数据端还与电流校准阵列连接，用于向电流校准阵列中输入熔丝锁定控制码及熔丝熔断控制码，以实现对电流校准阵列内相应校准控制单元的控制。进一步地，考虑到电流舵DAC的数据码（测试码）和熔丝锁定控制码、熔丝熔断控制码都是通过数据位B13~B0输入，为避免混乱，电流舵DAC中设计了模式控制，当模式控制输入高电平时，数据码（测试码）使能，当模式控制端输入低电平时，熔丝控制码（熔丝锁定控制码、熔丝熔断控制码）使能。在电流舵DAC数据码（测试码）输入前，需要先设置模式控制端为高电平；在熔丝控制码输入前，需要先设置模式控制端为低电平，下述过程说明时不再对此进行说明。
如图2所示：本实施例中，上述提到的每个校准控制单元中包含三个熔丝，分别提供I、2I、4I三档校准电流值值（I为设计值，根据DAC的具体要求设计，本DAC中I的设计值为2uA），熔丝通过熔丝控制码来控制熔断，控制码通过数据位B13~B0输入，经熔丝控制编码电路编码后控制熔丝熔断，每个熔丝都对应于唯一的一个控制码。校准过程中，可以根据校准值的需要，熔断每个熔丝校准单元中的一个、两个或三个熔丝实现校准值I~7I的组合校准。
综上所述，本实施例中电流源阵列中一共包含51个电流源，其中低位数据B0~B4所对应的采用二进制编码的5个电流源输出电流的理论值应为ILSB，2ILSB、4ILSB、8ILSB、16ILSB，即低数据位段总输出电流值为31ILSB。中数据位段B5~B8所对应采用温度计编码的15个电流源输出电流的理论值应相等，每个电流源输出的电流值均应为32ILSB，总输出电流值为（15×32）ILSB；高位数据B9~B13所对应的采用温度计编码的31个电流源输出的电流值理论上应相等，每个电流源输出的电流值均应为512ILSB。由于工艺偏差等因素，实际的电流舵DAC中电流源输出的电流值往往偏离理论值，这个偏离一般用百分比来衡量。对于高数据位段的电流源，其电流值较大，电流源间的偏差绝对值较大。对于中数据位段的电流源其每个电流源输出的电流值较小，电流源间的偏差绝对值较小，但是其总输出电流较大，同时，高数据位段间电流源输出电流值的偏差较大，因此造成高数据位段与中数据位段分段处的电流偏差较大。对于低数据位段，其每个电流源输出的电流值偏差较小，但是低数据位段与高数据位段间的分段偏差较大。针对上述影响，本实施例中，对于高数据位段的31个电流源采用逐个校准，减少31个电流源间的偏差，使得高数据位段内电流源输出的电流值具有一致性，对于中数据位段的15个电流源整体输出的电流值进行校准，减少与高数据位段电流源输出的偏差；对于低数据位段的5个电流源整体输出的电流值进行校准，减少与中数据位段间的偏差。
具体校准方式如下：
1）、通过在数据输入端口B13~B0加入全1码，结合数字万用表等仪器测量DAC的输出，得到DAC的满幅输出电流，记为I F；通过在DAC数据输入端口B13~B0加入全0码，结合数字万用表等仪器测量DAC的输出，得到DAC零点输出电流，记为I 0；通过理论公式(I F- I 0)/(2N-1)计算得到DAC的单位输出电流I LSB，公式中N为DAC的位数，本实施例中N为14；
2）、在高数据位温度计编码器的输入端加入测试码，通过数字万用表等仪器，测量电流舵DAC高5位数据B13~B9对应的31个电流源的输出电流值，即高数据位段内31个电流源输出的电流值，记为I a1~ I a31，找出其中最大的电流源记为I amax，以I amax作为校准的基准，将I amax分别与I a1~ I a31作差，即计算I amax-I a1、I amax-I a2、I amax-I a3 、… I amax-I a31，分别得到31个电流源对应的校准值；根据校准值，通过B13~B9输入所需的控制码，熔断相应的熔丝，熔丝熔断后，每个校准控制单元输出对应的校准电流值，实现高数据位段内对应电流源的校准，通过校准使31个电流源达到较好的一致性，提高高位数据的线性性能；上述熔丝控制码通过B13~B9输入到电流校准阵列内，对电流校准阵列内的熔丝进行熔断控制，电流校准的情况如图3所示，实心柱表示校准前31个电流源的输出，空心注表示校准值，两者结合在一起得到校准后的输出。图3不仅仅局限于14位DAC中，同时能够对本发明所阐述的分段式电流舵DAC高位数据分段对应电流源的校准方法作一个有效的说明。
3）、通过数字万用表等仪器，再次测量上述校准过的高数据位段内电流源输出电流值，并求算术平均，记为I a0；通过数字万用表等仪器测量出中数据位段对应的15个电流源的输出电流之和，记为I b，根据I a0计算出中数据位段对应的15个电流源的输出电流之和的理论值，本实施例中，14位DAC中，理论值应为15 I a0/16，记为I b1，计算I b1- I b ，差值即为中数据位段对应电流源的校准值，根据校准值，通过B9~B5输入端口输入控制码，熔断相应的熔丝，实行中数据位段对应电流源的校准，通过校准使高数据位段对应的31个电流源与中数据位段电流源的误差减小，从而减小高数据位段与中数据位段之间的分段误差，提高电流舵DAC的线性性能；本步骤中，通过B8~B5数据线向电流校准阵列输入所需的控制码，以实现对相应熔丝的熔断。电流校准的情况如图4所示，实心柱表示校准前15个电流源的输出，空心柱表示校准值，由于实行统一校准，校准值均分到15个电流源上，两者结合在一起得到校准后的输出。图4不仅仅局限于14位DAC中，同时能够对本发明所阐述的分段式电流舵DAC中位数据分段对应电流源的校准方法作一个有效的说明；
4）、通过数字万用表等仪器，再次测量上述校准过的电流舵DAC中数据位段对应的15个电流源的总输出电流，并求算术平均，记为I b0；通过数字万用表等仪器测量出低数据位段对应的5个二进制电流源的输出电流之和，记为I c，根据I b0计算出低数据位段对应的电流源的输出电流之和的理论值，本实施例中，14位电流舵DAC中，理论值应为31 I b0/32，记为I c1，计算I c1- I c ，差值即为低数据位段对应电流源的校准值，根据校准值，通过电流舵DAC数据输入端口输入所需控制码，熔断相应的熔丝，实行低数据位段对应电流源的校准，通过校准使中数据位段与低数据位段之间的分段误差减小，提高电流舵DAC的线性性能；本步骤中，通过B4~B0数据线向电流校准阵列输入所需的控制码，以实现对相应熔丝的熔断。电流校准的情况如图5所示，实心柱表示校准前5个二进制电流源的输出，空心柱表示校准值，由于实行统一校准，校准值均分到5个电流源上，两者结合在一起得到校准后的输出。图5不仅仅局限于14位DAC中，同时能够对本发明所阐述的分段式电流舵DAC低位数据分段对应电流源的校准方法作一个有效的说明
5）、在实施完上述分段校准和总输出电流校准后，通过在电流舵DAC数据输入端加入锁定熔丝对应的控制码，熔断锁定熔丝，整个电流舵DAC熔丝阵列即被锁定，剩下的熔丝无法再被熔断，整个过程也为不可逆过程，电流舵DAC熔丝校准完成。
本发明将电流源阵列分为高数据位段、中数据位段及低数据位段，电流源阵列的输出端与电流校准阵列连接，在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，使得高数据位段中每个电流源输出电流具有一致性；电流源阵列的高数据位段与中数据位段间具有较小的分段误差；中数据位段与低数据位段间具有较小的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能，能有效弥补电路工艺偏差造成的电流源间的偏差与失配，提高DAC的积分非线性误差、微分非线性误差、无杂散动态范围的线性性能，降低DAC总输出电流带来的不利影响，操作方便，适应范围广，安全可靠。
以上所述的具体实施例，对本发明的目的、原理和技术方案等方面进行了进一步的详述。需要说明的是，本发明所强调和阐述的是权利要求中所阐述的分段校准的方法，而熔丝仅仅是实施这种校准方法的一种控制单元，其它诸如寄存器控制、EEPROMs等控制单元亦可作为控制单元，因此上述熔丝控制单元不包含在本发明所强调和阐述的权利等内容中。
同时，以上具体实施例并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1. 一种分段式电流舵DAC中电流源阵列的校准方法，包括电流源阵列、开关阵列、二进制编码器及温度计编码装置；其特征是：所述温度计编码装置包括高数据位温度计编码器及中数据位温度计编码器；将电流源阵列分为高数据位段、中数据位段及低数据位段；电流源阵列的高数据位段通过开关阵列中的高数据位开关及高数据位温度计编码器接收高数据位输入数据，电流源阵列的中数据位段通过开关阵列中的中数据位开关及中数据位温度计编码器接收中数据位输入数据，电流源阵列的低数据位段通过开关阵列的低数据位开关及二进制编码器接收低数据位输入数据；
电流源阵列的输出端还与电流校准阵列连接，其中，电流源阵列的高数据位段中的每个电流源与电流校准阵列内一个独立的校准控制单元连接校准，以对高数据位段中的每个电流源的输出电流进行单独校准；电流源阵列的中数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对中数据位段中所有电流源输出的电流总和进行校准；电流源阵列中的低数据位段的所有电流源与电流校准阵列内的一个独立的校准控制单元连接校准，以对低数据位段中所有电流源输出的电流总和进行校准；
在对电流源阵列校准时，对电流源阵列的高数据位段、中数据位段及低数据位段依次逐段校准，通过电流校准阵列对电流源阵列的高数据位段输出高数据位校准电流，以使得在高数据位校准电流作用下电流源阵列内高数据位段中每个电流源输出电流具有一致性；在对电流源阵列的高数据位段校准后，根据电流源阵列中高数据位段内校准后的每个电流源的输出电流，通过电流校准阵列对电流源阵列的中数据位段输出中数据位校准电流，以使得在中数据位校准电流作用下减小电流源阵列的高数据位段与中数据位段的分段误差；在对电流源阵列的中数据位段校准后，根据电流源阵列的中数据位段校准后的电流总和，通过电流校准阵列对电流源阵列的低数据位段输出低数据位校准电流，以使得在低数据位校准电流作用下减小电流源阵列的中数据位段与低数据位段的分段误差，且通过对高数据位段、中数据位段及低数据位段校准后，使得电流源阵列的输出达到所需的线性性能。
2.根据权利要求1所述的分段式电流舵DAC中电流源阵列的校准方法，其特征是：在对电流源阵列的高数据位段校准时，测量高数据位段中每个电流源的输出电流并得到所有输出电流中的最大电流值，高数据位段内每个电流源均以最大电流值为标准，将每个电流源的输出电流与最大电流值比较，得到每个电流源所需的高数据位段校准值，根据高数据位段校准值使得与高数据位段连接的每个校准控制单元输出所需的高数据位校准电流，以使得电流源阵列内高数据位段每个电流源的输出电流具有一致性。
3.根据权利要求1所述的分段式电流舵DAC中电流源阵列的校准方法，其特征是：通过数字万用表等仪器，再次测量上述校准过的高数据位段内电流源输出电流值，并求算术平均，记为I a0；通过数字万用表等仪器测量出中数据位段对应的15个电流源的输出电流之和，记为I b，根据I a0计算出中数据位段对应的15个电流源的输出电流之和的理论值， 14位电流舵DAC中，理论值应为15 I a0/16，记为I b1，计算I b1- I b，差值即为中数据位段对应电流源的校准值；根据中数据位段校准值，使得与中数据位段连接的校准控制单元输出所需的中数据位段校准电流，以减小高数据位段与中数据位段间的分段误差。
4.根据权利要求1所述的分段式电流舵DAC中电流源阵列的校准方法，其特征是：通过数字万用表等仪器，再次测量上述校准过的电流舵DAC中数据位段对应的15个电流源的总输出电流，并求算术平均，记为I b0；通过数字万用表等仪器测量出低数据位段对应的5个二进制电流源的输出电流之和，记为I c，根据I b0计算出低数据位段对应的电流源的输出电流之和的理论值， 14位电流舵DAC中，理论值应为31 I b0/32，记为I c1，计算I c1- I c，差值即为低数据位段对应电流源的校准值；根据低数据位段校准值，使得与低数据位段连接的校准控制单元输出所需的低数据位段校准电流，以减小中数据位段与低数据位段间的分段误差。
5.根据权利要求1所述的分段式电流舵DAC中电流源阵列的校准方法，其特征是：所述电流校准阵列内的校准控制单元包括熔丝或EEPROMs。
6.根据权利要求5所述的分段式电流舵DAC中电流源阵列的校准方法，其特征是：所述电流校准阵列内校准控制单元采用熔丝时，所述校准控制单元包括三个熔丝，每个熔丝的两端分别与逻辑控制电路及校准电流源开关逻辑控制电路连接，校准电流源开关逻辑控制电路与校准电流源连接，以通过校准电流源开关逻辑控制电路控制校准电流源输出对应的校准电流。
CN201310688537.7A 2013-12-13 2013-12-13 分段式电流舵dac中电流源阵列的校准方法 Active CN103684457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310688537.7A CN103684457B (zh) 2013-12-13 2013-12-13 分段式电流舵dac中电流源阵列的校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310688537.7A CN103684457B (zh) 2013-12-13 2013-12-13 分段式电流舵dac中电流源阵列的校准方法

Publications (2)

Publication Number Publication Date
CN103684457A CN103684457A (zh) 2014-03-26
CN103684457B true CN103684457B (zh) 2016-09-07

Family

ID=50320916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310688537.7A Active CN103684457B (zh) 2013-12-13 2013-12-13 分段式电流舵dac中电流源阵列的校准方法

Country Status (1)

Country Link
CN (1) CN103684457B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181473A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种电流源校准电路
US9258010B1 (en) * 2014-08-29 2016-02-09 Cisco Technology, Inc. Monotonic segmented digital to analog converter
CN104333382A (zh) * 2014-10-28 2015-02-04 长沙瑞达星微电子有限公司 一种电流舵dac的校准方法
CN104617953B (zh) * 2015-02-05 2017-07-14 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
WO2017096516A1 (en) * 2015-12-08 2017-06-15 Texas Instruments Incorporated Calibration of interpolating string digital-to-analog converters
CN106877872B (zh) * 2017-01-04 2020-11-27 思特威(深圳)电子科技有限公司 一种电流舵数模转换器的控制装置及编码方法
CN109902325B (zh) * 2017-12-11 2020-10-20 北京紫光展锐通信技术有限公司 一种dac电流源阵列的排列方式及共源电流源阵列版图
CN109921798B (zh) * 2019-03-20 2023-04-25 成都振芯科技股份有限公司 分段式电流舵数模转换器电路及校准方法
CN110958021B (zh) * 2019-12-26 2023-08-29 北京时代民芯科技有限公司 一种高速高精度电流舵数模转换器自校准系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955980A (en) * 1997-10-03 1999-09-21 Motorola, Inc. Circuit and method for calibrating a digital-to-analog converter
CN101741389A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 一种分段电流舵数模转换器
CN102075188A (zh) * 2010-12-31 2011-05-25 北京时代民芯科技有限公司 一种dac数字静态校准电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581760B2 (en) * 2011-10-03 2013-11-12 Blackberry Limited Digital to analog converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955980A (en) * 1997-10-03 1999-09-21 Motorola, Inc. Circuit and method for calibrating a digital-to-analog converter
CN101741389A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 一种分段电流舵数模转换器
CN102075188A (zh) * 2010-12-31 2011-05-25 北京时代民芯科技有限公司 一种dac数字静态校准电路

Also Published As

Publication number Publication date
CN103684457A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103684457B (zh) 分段式电流舵dac中电流源阵列的校准方法
CN101322313B (zh) 包含校正数模转换器的数字校正连续逼近例程转换器及其模数转换方法
CN104617953B (zh) 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法
US7710303B2 (en) Analog-to-digital converter offset and gain calibration using internal voltage references
US20200127675A1 (en) Soc baseband chip and mismatch calibration circuit for a current steering digital-to-analog converter thereof
US10873341B2 (en) Capacitor array, successive approximation register analog-to-digital converter and capacitor array board
CN101777914A (zh) 高精度电流舵数模转换器及其误差校准方法
WO2023061309A1 (zh) 一种运算放大电路失调电压的校准方法、装置及系统
CN106899299A (zh) 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法
US9553599B1 (en) Techniques for reducing offsets in an analog to digital converter
US8947275B2 (en) Method and apparatus for calibrating digital background through capacitor division and swapping for reducing capacitor mismatch effect of analog-to-digital converter
Murmann On the use of redundancy in successive approximation A/D converters
JP3597303B2 (ja) Ａ／ｄコンバータのテスト方法及びテスト装置
CN107852165A (zh) 用于电流舵dac的校准技术
CN104467857B (zh) 逐次逼近模数转换器系统
CN106877869A (zh) 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法
US8421659B2 (en) Minimum differential non-linearity trim DAC
CN105322965A (zh) 具有延迟偏差检测和校准功能的数模转换器
TWI462489B (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
CN101771415A (zh) Dac变量跟踪校准
CN204376877U (zh) 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统
CN104333382A (zh) 一种电流舵dac的校准方法
CN107835019B (zh) 一种高精度数模转换器的工厂校准系统及校准方法
CN115589227B (zh) 一种用少位数代替多位数的数模转换线路及控制方法
CN113114246A (zh) 高精度微电流线性校准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant