CN109902325B - 一种dac电流源阵列的排列方式及共源电流源阵列版图 - Google Patents

一种dac电流源阵列的排列方式及共源电流源阵列版图 Download PDF

Info

Publication number
CN109902325B
CN109902325B CN201711316470.9A CN201711316470A CN109902325B CN 109902325 B CN109902325 B CN 109902325B CN 201711316470 A CN201711316470 A CN 201711316470A CN 109902325 B CN109902325 B CN 109902325B
Authority
CN
China
Prior art keywords
current source
current
sub
array
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711316470.9A
Other languages
English (en)
Other versions
CN109902325A (zh
Inventor
韩特
乔峻石
赖玠玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ziguang Zhanrui Communication Technology Co Ltd
Original Assignee
Beijing Ziguang Zhanrui Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ziguang Zhanrui Communication Technology Co Ltd filed Critical Beijing Ziguang Zhanrui Communication Technology Co Ltd
Priority to CN201711316470.9A priority Critical patent/CN109902325B/zh
Priority to PCT/CN2018/120001 priority patent/WO2019114639A1/zh
Priority to EP18889604.7A priority patent/EP3726402A4/en
Priority to US16/609,578 priority patent/US10756750B2/en
Publication of CN109902325A publication Critical patent/CN109902325A/zh
Application granted granted Critical
Publication of CN109902325B publication Critical patent/CN109902325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/38—Circuit design at the mixed level of analogue and digital signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Analogue/Digital Conversion (AREA)
  • Software Systems (AREA)

Abstract

本申请公开了一种DAC电流源阵列的排列方式及共源电流源阵列版图，用于改善DAC线性度及相关性能。该排列方式包括：确定共源电流源阵列的行数R以及列数C；将共源电流源阵列划分为M个子阵列；对N比特DAC进行分段，以得到2X‑1组温度计型编码电流源以及Y组二进制型编码电流源；将2X‑1组温度计型编码电流源分布至M个子阵列中，并使得每个子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列；基于Y组中的各组中二进制型编码电流源的个数将Y组二进制型编码电流源排列至M个子阵列中；将偏置电流源均匀排列至共源电流源阵列；将共源电流源阵列中除二进制编码电流源、温度计型编码电流源以及偏置电流源之外的其余部分排列冗余电流源。

Description

一种DAC电流源阵列的排列方式及共源电流源阵列版图
技术领域
本申请涉及电子技术领域，特别涉及一种DAC电流源阵列的排列方式及共源电流源阵列版图。
背景技术
单元阵列的一致性是决定DAC(digital to analog converter，数模转换器)静态性能DNL(Differential Nonlinearity，微分非线性)/INL(Integral nonlinearity)以及动态性能SFDR(Spurious-free dynamic range，无杂散动态范围)/SNDR(Signal to Noiseand Distortion Ratio，信号噪声失真比)的关键因素。因此，在高分辨率current-steering DAC(Digital-to-Analog Converter，数字模拟转换器)应用中，对电流源单元阵列的匹配精确程度提出了极高的要求。
然而，在实际芯片制造过程中，氧化膜厚度、掺杂、应力等参数通常随芯片位置不同而有所差异，且通常呈现线性梯度变化的规律；另外，在芯片使用时，芯片内不同位置的温度、电源电压压降各不相同，这些非理想因素都会导致电流源阵列的非随机性匹配误差，进而影响current-steering DAC的线性度、分辨率等各项性能指标。在电流源阵列的版图设计中采用特定的电流源单元及偏执电流镜的排列组合方式，能够显著降低由工艺、温度、电压变化带来的一阶及二阶非随机性误差。
参阅图1，图1为现有技术提供了一种common centroid电流源阵列设计方法的示意图。其实现方式为，根据电流源阵列中心位置，上下左右依次对称排列电流源单元，以此实现对非随机性误差的抑制。
相比顺序排列的电流源阵列，现有common centroid形式阵列能够在一定程度上降低电流源阵列非随机性误差对DAC性能的影响，但其抑制误差的能力较弱，仍不足以满足高性能应用场景的需求。
申请内容
本申请实施例提供了一种DAC电流源阵列的排列方式及共源电流源阵列版图，用于抑制DAC的非随机性误差，改善DAC线性度及相关性能。
本申请实施例第一方面提供了一种电流舵型数模转换器DAC电流源阵列的排列方式，所述DAC的比特位为N，具体包括：
确定所述共源电流源阵列的行数R以及列数C，其中，所述R与所述C的乘积大于2N-1；
将所述共源电流源阵列划分为M个子阵列，所述M为大于等于4的正整数，且所述M个子阵列相互对称；
对所述N比特DAC进行分段，以得到2X-1组温度计型编码电流源以及Y组二进制型编码电流源，其中，所述Y为所述N比特中的低比特位数，所述X为所述N比特中的高比特位数，所述X加上所述Y等于所述N；所述N比特中的高比特位使用温度计型编码方式，所述N比特中的低比特位使用二进制型编码方式；
将所述2X-1组温度计型编码电流源分布至所述M个子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列；
基于所述Y组中的各组中二进制型编码电流源的个数将所述Y组二进制型编码电流源排列至所述M个子阵列中；
将偏置电流源均匀排列至所述共源电流源阵列；
将所述共源电流源阵列中除所述二进制编码电流源、所述温度计型编码电流源以及偏置电流源之外的其余部分排列冗余电流源。
可选地，所述2X-1组中的每组包括2Y个温度计型编码电流源单元，所述X为所述N比特中的高比特，所述X加上所述Y等于所述N，所述Y组中各组包含的二进制编码电流源单元的个数分别为；2Y-1、2Y-2、……、4、2、1。
可选地，所述将所述2X-1组温度计型编码电流源分布至所述M个子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列包括：
将所述2X-1组中的每组2Y个温度计型编码电流源单元均匀分配至所述M个子阵列中；
将所述2X-1组温度计型编码电流源以共心的方式排列至每个所述子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源相对称。
可选地，所述基于所述Y组中的各组中二进制型电流源单元的个数将所述Y组二进制型编码电流源排列至所述M个子阵列中包括：
当所述Y组中存在有二进制编码电流源单元的个数大于或等于所述M的第一组时，将所述第一组中的所有二进制编码电流源单元均匀排列至每个所述子阵列，且所述第一组中的所有二进制编码电流源单元的排列位置相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称；
当所述Y组中存在有二进制编码电流源单元的个数小于所述M的第二组时，将所述第二组中的所有二进制编码电流源单元相对于所述共源电流源阵列呈中心对称式排列；
当所述Y组中存在有二进制编码电流源单元的个数为1的第三组时，将所述第三组中的1个二进制编码电流源单元靠近所述共源电流源阵列的中心横轴或中心纵轴。
可选地，所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称。
可选地，所述共源电流源阵列中的所有电流源单元的栅极连接至所述偏置电流源产生的偏置电压，所述共源电流源阵列中的所有电流源单元的源极连接至电源电压。
可选地，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连。
可选地，所述冗余单元的漏极、源极以及栅极连接至电源电压。
可选地，所述偏置电流源通过参考电流产生偏置电压。
本申请实施例第二方面提供了一种共源电流源阵列版图，应用于N比特电流舵型数模转换器DAC，具体包括：
M个子阵列；
每个所述子阵列中包括：2X-1组温度计型编码电流源、Y组二进制型编码电流源、偏置电流源以及冗余电流源，所述M为大于等于4的正整数，且所述M个子阵列相互对称，所述2X-1组中的每组包括2Y个温度计型编码电流源单元，所述Y组中各组包含的二进制编码电流源的个数分别为；2Y-1、2Y-2、……、4、2、1，所述X为所述N比特中的高比特位数，所述Y为所述N比特中的低比特位数，所述N比特中的高比特位使用温度计型编码方式，所述N比特中的低比特位使用二进制型编码方式；
所述M个子阵列还包括基于所述Y组中的各组中二进制型电流源单元的个数排列的二进制型编码电流源；
每个所述子阵列中的每组温度计型编码电流源中排布有2Y/M个温度计型编码电流源单元，且每个所述子阵列中的所述2X-1组温度计型编码电流源以共心的方式排列，并将每个所述子阵列中的温度计型编码对应的电流源与其他子阵列中的温度计型编码电流源相对称；
所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称，所述偏置电流源用于产生偏置电压。
可选地，所述阵列版图还包括：
电源电压；
所述电源电压连接所述冗余单元的漏极、源极以及栅极。
可选地，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连。
可选地，所述共源电流源阵列中的所有电流源单元的栅极连接至所述偏置电流源产生的偏置电压，所述共源电流源阵列中的所有电流源单元的源极连接至电源电压。
附图说明
图1为现有技术提供的一种common centroid电流源阵列排布方式的示意图；
图2为本申请实施例所提供的一种DAC电流源阵列的排列方式流程示意图；
图3为本申请实施例所提供的一种共源电流源阵列版图；
图4a为本申请实施例提供的一阶线性误差的示意图；
图4b为本申请实施例提供的二阶抛物线误差的示意图；
图4c为本申请实施例提供的叠加于DAC电流源阵列的典型非随机性误差的示意图。
具体实施方式
本申请实施例提供了一种DAC电流源阵列的排列方式及共源电流源阵列版图，用于抑制DAC的非随机性误差，改善DAC线性度及相关性能。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样标定的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图2，图2为本申请实施例提供的一种DAC电流源阵列的排列方式，该DAC的比特位为N，包括：
201、确定共源电流源阵列的行数R以及列数C。
本实施例中，可以首先确定共源电流源阵列的行数R以及列数C，其中，行数与列数的乘积RC需大于2N-1，(例如，该数模转换器为10-bit current-steering DAC，则N为10)，以便能够容纳N比特的电流源单元，行数与列数的比值R/C与电流源单元晶体管的宽长比W/L成正比或反比(依据晶体管栅极的方向而定)，以使共源电流源阵列的横向、纵向跨度相近，例如，以上述所说的10-bit current-steering DAC为例进行说明，所选取的共源电流阵列行数R＝48，所选取的共源电流阵列列数C＝24。
202、将共源电流源阵列划分为M个子阵列。
本实施例中，当确定了共源电流源阵列的行数R以及列数C之后，可以将共源电流源阵列划分为M个子阵列，其中，M为大于等于4的正整数，且M个子阵列关于整个共源电流源阵列的中心横轴以及中心纵轴相互对称。以上述所说的10-bit current-steering DAC为例进行说明，此处将共源电流源阵列划分为相互对称的4个子阵列。
203、对N比特DAC进行分段，以得到2X-1组温度计型编码电流源以及Y组二进制型编码电流源。
本实施例中，对N比特DAC进行分段，以得到2X-1组温度计型编码电流源以及Y组二进制型编码电流源，其中，Y为N比特中的低比特位数，2X-1组中的每组包括2Y个温度计型编码电流源单元，X为N比特中的高比特位数，X加上Y等于N，Y组中各组包含的二进制编码电流源单元的个数分别为；2Y-1、2Y-2、……、4、2、1。以上述所说的10-bit current-steering DAC为例进行说明，其中N＝10，高5bit采用温度计编码方式，低5bit采用二进制编码方式，即X＝5，Y＝5。其中，温度计编码部分对应2X-1＝31组电流源(T1～T31)，每组包含2Y＝32个最小电流源单元；二进制编码部分对应Y＝5组电流源(B1～B5)，分别包含1、2、4、8、16个最小电流源单元。
需要说明的，通过步骤202可以将共源电流源划分为M个子阵列，通过步骤203可以对N比特DAC进行分段，然而，这两个步骤之间并没有先后执行顺序的限制，可以先执行步骤202，也可以先执行步骤203，或者同时执行，具体不做限定。
204、将2X-1组温度计型编码电流源分布至M个子阵列中，并使得每个子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列。
本实施例中，将2X-1组中的每组2Y个温度计型编码电流源单元均匀分配至M个子阵列中，将2X-1组温度计型编码电流源以共心的方式排列至每个子阵列中，并使得每个子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源相对称。以上述所说的10-bit current-steering DAC为例进行说明，4个子阵列中，每个子阵列中包含31个小组(T1～T31)，其中每个小组中的温度计型编码电流源的个数为8个，每个子阵列中的31个小组温度计型编码电流源以共心的方式排列，且每个子阵列中的温度计型编码电流源与其他3个子阵列中的温度计型编码电流源相对于共源电流源阵列的中心横轴以及中心纵轴相互对称。
204、基于Y组中的各组中的二进制型编码电流源的个数将Y组二进制型编码电流源排列至M个子阵列中。
本实施例中，当Y组中存在有二进制编码电流源单元的个数大于或等于M的第一组时，将第一组中的所有二进制编码电流源单元均匀排列至每个子阵列，且第一组中的所有二进制编码电流源单元的排列位置相对于共源电流源阵列的中心横轴以及中心纵轴相互对称；当Y组中存在有二进制编码电流源单元的个数小于所述M的第二组时，将第二组中的所有二进制编码电流源单元相对于所述共源电流源阵列呈中心对称式排列；当Y组中存在有二进制编码电流源单元的个数为1的第三组时，将第三组中的1个二进制编码电流源单元靠近共源电流源阵列的中心横轴或中心纵轴。以上述所说的10-bit current-steeringDAC为例进行说明，其中，组内二进制型编码电流源个数大于等于4的(4、8、16)，均分至4个子阵列，其排列位置相对于整个共源电流源阵列的中心横轴以及中心纵轴相互对称；组内电流源个数小于4的(2)，其排列位置相对于整个共源电流源阵列呈中心对称式排列；组内电流源个数为1的，其排列位置靠近整个电流源的中心横轴以及中心纵轴的交界处。
205、将偏置电流源均匀排列至共源电流源阵列。
本实施例中，偏置电流源均匀的排列至共源电流源阵列中，具体的偏置电流源均分至各子阵列中，其分布位置相对于子阵列中心呈中心对称式排列，同时相对于整个电流源阵列的中心横轴、中心纵轴相互对称。
206、将共源电流源阵列中除二进制编码电流源、温度计型编码电流源以及偏置电流源之外的其余部分排列冗余电流源。
本实施例中，在共源电流源阵列中排列了2X-1组温度计型编码电流源、Y组二进制编码电流源以及偏置电流源之后，可以将M个子阵列中的剩余的位置用来排列冗余电流源。
需要说明的是，为了保证共源电流源阵列的生产一致性，M个子阵列的外围需增加若干行以及若干列冗余电流源。
需要说明的是，共源电流源阵列中的所有电流源单元的栅极连接至偏置电流源产生的偏置电压，该共源电流源阵列中的所有电流源单元的源极连接至电源电压，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连，冗余电流源的漏极、源极以及栅极均连接至电源电压，偏置电流源通过参考电流产生偏置电压。
上述从共源电流源阵列中的电流源的排列方式的角度对本申请实施例进行描述，下面从共源电流源阵列版图的角度对本申请实施例进行描述。
为了便于理解，下面以10-bit current-steering DAC为例进行说明，请参阅图3，图3为本申请实施例提供的一种共源电流源阵列版图的实施例示意图，该共源电流源阵列版图，应用于10-bit current-steering DAC，具体包括：
M个子阵列；
每个所述子阵列中包括：2X-1组温度计型编码电流源、Y组二进制型编码电流源、偏置电流源以及冗余电流源，M为大于等于4的正整数，且M个子阵列相互对称，2X-1组中的每组包括2Y个温度计型编码电流源单元，Y组中各组包含的二进制编码电流源的个数分别为；2Y-1、2Y-2、……、4、2、1，X为N比特中的高比特位数，Y为N比特中的低比特位数，N比特中的高比特位使用温度计型编码方式，N比特中的低比特位使用二进制型编码方式；
M个子阵列还包括基于所述Y组中的各组中二进制型电流源单元的个数排列的二进制型编码电流源；
每个所述子阵列中的每组温度计型编码电流源中排布有2Y/M个电流源单元，且每个所述子阵列中的所述2X-1组温度计型编码电流源以共心的方式排列，并将每个所述子阵列中的温度计型编码对应的电流源与其他子阵列中的温度计型编码电流源相对称；
所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称，所述偏置电流源用于产生偏置电压。
具体，结合参阅图3，可知，在本申请实施例提供的共源电流源阵列版图中，基于10-bit current-steering DAC，其中N＝10，高5bit采用温度计编码方式，低5bit采用二进制编码方式，即X＝5，Y＝5。其中，温度计编码部分对应2X-1＝31组电流源(T1～T31)，每组包含2Y＝32个最小电流源单元；二进制编码部分对应Y＝5组电流源(B1～B5)，分别包含1、2、4、8、16个最小电流源单元。其中，分为4个子阵列，在子阵列中，以common centroid形式排列31组温度计编码电流源，即31组温度计编码电流源相对于子阵列中心点呈共心式排列。同时，31组温度计编码电流源的排列相对于整个电流源阵列的中心横轴、中心纵轴相互对称，即图3中所示的X轴和Y轴；
继续参阅图3，二进制编码电流源分为5组，各组中电流源的排列方式具体如图3所述，组内电流源个数大于等于4的，均分至各子阵列，其排列位置相对于整个共源电流源阵列的中心横轴、中心纵轴相互对称(图3中的B3、B4以及B5)；组内电流源个数小于4的(图3中的B2)，其排列位置相对于整个共源电流源阵列呈中心对称式排列；组内电流源个数为1的(图3中的B1)，其排列位置靠近整个共源电流源的中心横轴与中心纵轴交点处。
继续参阅图3，偏置电流源BIAS(即图3中BS)均分至各个子阵列中，其分布位置相对于子阵列中心呈中心对称式排列，同时相对于整个共源电流源阵列的中心横轴、中心纵轴相互对称。共源电流源阵列中的其余单元为冗余电流源(dummy cell)，即图3中所述的D。为了保证电流源阵列的生产一致性，整个阵列外围需增加若干行以及若干列列冗余电流源，图3中以增加4行以及8列冗余电流源为例进行说明，具体不做限定，也可以是其他行或列。
可选地，共源电流源阵列还包括电源电压(图中未示出)；
冗余单元的漏极、源极以及栅极连接至电源电压。
可选地，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连。
可选地，共源电流源阵列中的所有电流源单元的栅极连接至偏置电流源产生的偏置电压，共源电流源阵列中的所有电流源单元的源极连接至电源电压。
上面说明了如何对共源电流源阵列中的电流源进行排列，以及排列得到的共源电流源阵列版图，下面对共源电流源阵列中的典型非随机性误差进行验证。
参阅图4a-图4c，图4a为本申请实施例提供的一阶线性误差的示意图，图4b为本实施例提供的二阶抛物线误差的示意图，图4c为本申请实施例提供的叠加于DAC电流源阵列的包含了一阶线性误差及二阶抛物线误差的典型非随机性误差的示意图。
在不考虑其他噪声源的情况下，假设由一阶线性误差引起的电流源单元电流偏差为-5％至5％；同样的，由二阶线性误差引起的电流源单元电流偏差为-5％至5％，具体的验证方式为，将图4c分别叠加至图1以及图3所示的共源电流源阵列，当使用图1中现有技术提供的共源电流源阵列版图，所得DAC的DNL＝3.543LSB，INL＝8.481LSB，SFDR＝42.5dBc，SNDR＝42.14dB。当使用图3本申请实施例提提供的共源电流源阵列版图，所得DAC的，DNL＝1.186LSB，降低66.5％；INL＝0.664LSB，降低92.2％；SFDR＝69.6dBc，提高27.1dB；SNDR＝59.11dB，提高16.97dB(具体验证方式，现有技术已经有详细说明，具体此处不再赘述，此处仅以得出的结果验证进行说明)。表明本发明能够显著抑制非随机性误差，改善DAC线性度及相关性能。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (11)

1.一种电流舵型数模转换器DAC电流源阵列的排列方法，所述DAC的比特位为N，其特征在于，包括：
确定共源电流源阵列的行数R以及列数C，其中，所述R与所述C的乘积大于2N-1；
将所述共源电流源阵列划分为M个子阵列，所述M为大于等于4的正整数，且所述M个子阵列相互对称；
对所述N比特DAC进行分段，以得到2X-1组温度计型编码电流源以及Y组二进制型编码电流源，其中，所述Y为所述N比特中的低比特位数，所述X为所述N比特中的高比特位数，所述X加上所述Y等于所述N；所述N比特中的高比特位使用温度计型编码方式，所述N比特中的低比特位使用二进制型编码方式；
将所述2X-1组温度计型编码电流源分布至所述M个子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列；
基于所述Y组中的各组中二进制型编码电流源的个数将所述Y组二进制型编码电流源排列至所述M个子阵列中；
将偏置电流源均匀排列至所述共源电流源阵列；
将所述共源电流源阵列中除所述二进制编码电流源、所述温度计型编码电流源以及偏置电流源之外的其余部分排列冗余电流源；
所述基于所述Y组中的各组中二进制型电流源单元的个数将所述Y组二进制型编码电流源排列至所述M个子阵列中包括：
当所述Y组中存在有二进制编码电流源单元的个数大于或等于所述M的第一组时，将所述第一组中的所有二进制编码电流源单元均匀排列至每个所述子阵列，且所述第一组中的所有二进制编码电流源单元的排列位置相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称；
当所述Y组中存在有二进制编码电流源单元的个数小于所述M的第二组时，将所述第二组中的所有二进制编码电流源单元相对于所述共源电流源阵列呈中心对称式排列；
当所述Y组中存在有二进制编码电流源单元的个数为1的第三组时，将所述第三组中的1个二进制编码电流源单元靠近所述共源电流源阵列的中心横轴或中心纵轴；
所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称。
2.根据权利要求1所述的排列方法，其特征在于，所述2X-1组中的每组包括2Y个温度计型编码电流源单元，所述Y组中各组包含的二进制编码电流源单元的个数分别为；2Y-1、2Y -2、……、4、2、1。
3.根据权利要求1所述的排列方法，其特征在于，所述将所述2X-1组温度计型编码电流源分布至所述M个子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源对称排列包括：
将所述2X-1组中的每组2Y个温度计型编码电流源单元均匀分配至所述M个子阵列中；
将所述2X-1组温度计型编码电流源以共心的方式排列至每个所述子阵列中，并使得每个所述子阵列中的温度计型编码电流源与其他子阵列中的温度计型编码电流源相对称。
4.根据权利要求1至3中任一项所述的排列方法，其特征在于，所述共源电流源阵列中的所有电流源单元的栅极连接至所述偏置电流源产生的偏置电压，所述共源电流源阵列中的所有电流源单元的源极连接至电源电压。
5.根据权利要求1至3中任一项所述的排列方法，其特征在于，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连。
6.根据权利要求4所述的排列方法，其特征在于，冗余单元的漏极、源极以及栅极连接至所述电源电压。
7.根据权利要求1至3中任一项所述的排列方法，其特征在于，所述偏置电流源通过参考电流产生偏置电压。
8.一种共源电流源阵列版图，应用于N比特电流舵型数模转换器DAC，其特征在于，包括：
M个子阵列；
每个所述子阵列中包括：2X-1组温度计型编码电流源、Y组二进制型编码电流源、偏置电流源以及冗余电流源，所述M为大于等于4的正整数，且所述M个子阵列相互对称，所述2X-1组中的每组包括2Y个温度计型编码电流源单元，所述Y组中各组包含的二进制编码电流源的个数分别为；2Y-1、2Y-2、……、4、2、1，所述X为所述N比特中的高比特，所述Y为所述N比特中的低比特；所述N比特中的高比特位使用温度计型编码方式，所述N比特中的低比特位使用二进制型编码方式；
所述M个子阵列还包括基于所述Y组中的各组中二进制型电流源单元的个数排列的二进制型编码电流源；
每个所述子阵列中的每组温度计型编码电流源中排布有2Y/M个温度计型编码电流源单元，且每个所述子阵列中的所述2X-1组温度计型编码电流源以共心的方式排列，并将每个所述子阵列中的温度计型编码对应的电流源与其他子阵列中的温度计型编码电流源相对称；
所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称，所述偏置电流源用于产生偏置电压；
当所述Y组中存在有二进制编码电流源单元的个数大于或等于所述M的第一组时，所述第一组中的所有二进制编码电流源单元均匀排列在每个所述子阵列内，且所述第一组中的所有二进制编码电流源单元的排列位置相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称；
当所述Y组中存在有二进制编码电流源单元的个数小于所述M的第二组时，所述第二组中的所有二进制编码电流源单元相对于所述共源电流源阵列呈中心对称式排列；
当所述Y组中存在有二进制编码电流源单元的个数为1的第三组时，所述第三组中的1个二进制编码电流源单元靠近所述共源电流源阵列的中心横轴或中心纵轴；
所述偏置电流源相对于所述共源电流源阵列的中心呈中心对称排列，且所述偏置电流源相对于所述共源电流源阵列的中心横轴以及中心纵轴相互对称。
9.根据权利要求8所述的阵列版图，其特征在于，所述阵列版图还包括：
电源电压；
所述电源电压连接冗余单元的漏极、源极以及栅极。
10.根据权利要求8所述的阵列版图，其特征在于，每组温度计型编码电流源中的各个温度计型编码电流源单元的漏极相连，每组二进制编码电流源中的各个二进制编码电流源单元的漏极相连。
11.根据权利要求9所述的阵列版图，其特征在于，所述共源电流源阵列中的所有电流源单元的栅极连接至所述偏置电流源产生的偏置电压，所述共源电流源阵列中的所有电流源单元的源极连接至电源电压。
CN201711316470.9A 2017-12-11 2017-12-11 一种dac电流源阵列的排列方式及共源电流源阵列版图 Active CN109902325B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711316470.9A CN109902325B (zh) 2017-12-11 2017-12-11 一种dac电流源阵列的排列方式及共源电流源阵列版图
PCT/CN2018/120001 WO2019114639A1 (zh) 2017-12-11 2018-12-10 一种dac电流源阵列的排列方式及共源电流源阵列版图
EP18889604.7A EP3726402A4 (en) 2017-12-11 2018-12-10 LAYOUT METHOD OF DAC POWER SOURCE ARRANGEMENT AND COMMON SOURCE POWER SOURCE ARRANGEMENT LAYOUT
US16/609,578 US10756750B2 (en) 2017-12-11 2018-12-10 Method for arranging current source array of digital-to-analog converter and layout of common-source current source array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711316470.9A CN109902325B (zh) 2017-12-11 2017-12-11 一种dac电流源阵列的排列方式及共源电流源阵列版图

Publications (2)

Publication Number Publication Date
CN109902325A CN109902325A (zh) 2019-06-18
CN109902325B true CN109902325B (zh) 2020-10-20

Family

ID=66818980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711316470.9A Active CN109902325B (zh) 2017-12-11 2017-12-11 一种dac电流源阵列的排列方式及共源电流源阵列版图

Country Status (4)

Country Link
US (1) US10756750B2 (zh)
EP (1) EP3726402A4 (zh)
CN (1) CN109902325B (zh)
WO (1) WO2019114639A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210028159A1 (en) * 2019-07-25 2021-01-28 National Cheng Kung University Symmetrical layout structure of semiconductor device
EP4262092A4 (en) * 2020-12-31 2024-02-14 Huawei Tech Co Ltd DIGITAL-ANALOG CONVERTER AND ELECTRONIC DEVICE
KR20220154519A (ko) * 2021-05-13 2022-11-22 삼성전자주식회사 전류 구동 디지털-아날로그 컨버터 및 이를 포함하는 집적 회로
CN113489494B (zh) * 2021-07-14 2023-02-28 上海安路信息科技股份有限公司 数模转换阵列的排布方法、系统和n比特数模转换阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN106330183A (zh) * 2016-08-22 2017-01-11 电子科技大学 一种dac电流源阵列排布方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568145A (en) * 1994-10-19 1996-10-22 Analog Devices, Inc. MOS current source layout technique to minimize deviation
US6650265B1 (en) * 2001-04-30 2003-11-18 Engim, Inc. Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters
US20030227402A1 (en) * 2002-03-22 2003-12-11 Sarnoff Corporation Method and apparatus for reducing systematic errors in a current steering digital-to-analog converter
US7019677B1 (en) * 2004-09-08 2006-03-28 Cirrus Logic, Inc. Current steering digital to analog converters with self-calibration, and systems and methods using the same
TW200807890A (en) * 2006-07-21 2008-02-01 Beyond Innovation Tech Co Ltd Electronic apparatus for current source array and layout method thereof
US8610612B2 (en) * 2012-02-24 2013-12-17 Integrated Device Technology, Inc. Tree structured supply and bias distribution layout
US8847806B2 (en) * 2012-11-29 2014-09-30 Intel Mobile Communications GmbH Digital to analog converter comprising mixer
US8872686B2 (en) * 2013-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low glitch current digital-to-analog converter
US9094042B2 (en) 2013-08-09 2015-07-28 Silicon Laboratories Inc. DAC current source matrix patterns with gradient error cancellation
CN103684457B (zh) 2013-12-13 2016-09-07 中国电子科技集团公司第五十八研究所 分段式电流舵dac中电流源阵列的校准方法
CN105356882B (zh) 2015-12-04 2019-03-15 上海兆芯集成电路有限公司 电流源装置
CN105448963B (zh) * 2015-12-04 2019-06-04 上海兆芯集成电路有限公司 晶体管以及电流源装置
CN105897274B (zh) 2016-01-18 2019-01-15 南京德睿智芯电子科技有限公司 一种8位元高精度dac电流源阵列及其布局方法
CN106209107A (zh) 2016-07-28 2016-12-07 上海华力微电子有限公司 电流舵数模转换器电流源阵列的版图结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN106330183A (zh) * 2016-08-22 2017-01-11 电子科技大学 一种dac电流源阵列排布方法

Also Published As

Publication number Publication date
WO2019114639A1 (zh) 2019-06-20
CN109902325A (zh) 2019-06-18
US20200067520A1 (en) 2020-02-27
EP3726402A4 (en) 2021-08-18
US10756750B2 (en) 2020-08-25
EP3726402A1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
CN109902325B (zh) 一种dac电流源阵列的排列方式及共源电流源阵列版图
US6720898B1 (en) Current source array for high speed, high resolution current steering DACs
US5949362A (en) Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
US8456342B2 (en) Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters
US7068201B1 (en) Digital-to-analog converter
US8013770B2 (en) Decoder architecture with sub-thermometer codes for DACs
Kuo et al. A switching sequence for linear gradient error compensation in the DAC design
CN103095303B (zh) 一种电流型与电压型组合数模转换器
Zeng et al. New calibration technique for current-steering DACs
Li et al. A high resolution and high accuracy R-2R DAC based on ordered element matching
Yenuchenko et al. A switching sequence for unary digital-to-analog converters based on a knight’s tour
CN101694843B (zh) 电流舵型数模转换器的高位电流源单元非平衡设计方法
US5568145A (en) MOS current source layout technique to minimize deviation
JP4757006B2 (ja) 電流源セル配置構造およびｄａ変換器
US10014874B1 (en) System and method of minimizing differential non-linearity (DNL) for high resolution current steering DAC
CN105897274B (zh) 一种8位元高精度dac电流源阵列及其布局方法
US20030227402A1 (en) Method and apparatus for reducing systematic errors in a current steering digital-to-analog converter
US9712183B2 (en) Axially and centrally symmetric current source array
CN102638270B (zh) 14位集成电路dac电流源阵列及其布局方法
Shahsavari et al. A highly linear 8-Bit M–2M digital-to-analog converter for neurostimulators
CN106130550B (zh) 一种10位元高精度dac电流源阵列及其布局方法
Pilipko et al. Development and Efficiency Analysis of a Switching Scheme for INL Reduction in Unary DACs
CN115529037A (zh) 电流源阵列及其构造方法、电流型数模转换器
Moody et al. 10 bit current steering DAC in 90 nm technology
Zaki et al. A Compact 12-bit Current-Steering D/A Converter for HDRC® Image Sensors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100089 18 / F, block B, Zhizhen building, No.7, Zhichun Road, Haidian District, Beijing

Applicant after: Beijing Ziguang zhanrui Communication Technology Co.,Ltd.

Address before: 100084, Room 516, building A, Tsinghua Science Park, Beijing, Haidian District

Applicant before: BEIJING SPREADTRUM HI-TECH COMMUNICATIONS TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant