CN113489494B - 数模转换阵列的排布方法、系统和n比特数模转换阵列 - Google Patents
数模转换阵列的排布方法、系统和n比特数模转换阵列 Download PDFInfo
- Publication number
- CN113489494B CN113489494B CN202110796680.2A CN202110796680A CN113489494B CN 113489494 B CN113489494 B CN 113489494B CN 202110796680 A CN202110796680 A CN 202110796680A CN 113489494 B CN113489494 B CN 113489494B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog conversion
- matrix
- arrangement
- conversion units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及集成电路布图设计,公开了一种数模转换阵列的排布方法、系统和n比特数模转换阵列。该数模转换阵列包含2n‑1个数模转换单元。该方法包括:将该2n‑1个数模转换单元划分为n级排列组,其中第i级排列组包含2n‑1个数模转换单元,i≤n;确定元素数≥2n‑1且最接近2n‑1的正方形矩阵或近似正方形矩阵作为排布矩阵;将该2n‑1个数模转换单元排布填充到该排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到该排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布。本申请的实施方式使得每组数模转换单元周围环境一致性提高,匹配度加强,DAC的精度得到提升。
Description
技术领域
本申请涉及集成电路布图设计,特别涉及数模转换阵列的排布技术。
背景技术
数模转换器(DAC)是将数字量转换成模拟量的模块,输入是数字量,输出是模拟量。数模转换器是数字系统和模拟系统之间的常用接口电路,是计算机数字世界与自然模拟世界之间的桥梁,是通用的基础元器件,在混合信号处理中起着不可缺少的作用。
在高速接口电路中,DAC的速度和精度在混合信号处理系统中起着重要作用。而现有的常用布图方法,例如蛇形结构的DAC布图,每个数模转换单元在x方向串联排布,每一组单元不能做到周围环境一致,DAC的精度会有影响。
发明内容
本申请的目的在于提供一种数模转换阵列的排布方法、系统和n比特数模转换阵列,使得每组数模转换单元周围环境一致性提高,匹配度加强,DAC的精度得到提升。
本申请公开了一种数模转换阵列的排布方法,所述数模转换阵列包含2n-1个数模转换单元;
所述方法包括:
将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;
确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;
将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布。
在一个优选例中,所述将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中时,还包括以下步骤:
按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的外环层向内环层依次选取一个或多个环层进行排布填充。
在一个优选例中,所述正方形矩阵的元素数最接近2n-1,所述近似正方形矩阵的元素数≤所述正方形矩阵的元素数。
在一个优选例中,所述正方形矩阵为a×a矩阵,所述近似正方形矩阵为(a-1)×(a+1)矩阵;
所述将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中时,还包括以下步骤:
若确定所述(a-1)×(a+1)矩阵为所述排布矩阵,则首先将第一级排列组的单个数模转换单元填充到所述矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
在一个优选例中,所述方法还包括:
所有数模转换单元被填充排布后,所述排布矩阵中存在未被填充的元素位,用Dummy补充填充;
所述排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy用于保护相邻的数模转换单元。
本申请还公开了一种数模转换阵列的排布系统,所述数模转换阵列包含2n-1个数模转换单元;所述系统包括:
排布矩阵确定模块,用于将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n,并且确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;
排布填充模块,用于将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布。
在一个优选例中,所述排布填充模块还用于按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的外环层向内环层依次选取一个或多个环层进行排布填充。
在一个优选例中,所述正方形矩阵的元素数最接近2n-1,所述近似正方形矩阵的元素数≤所述正方形矩阵的元素数。
在一个优选例中,所述正方形矩阵为a×a矩阵,所述近似正方形矩阵为(a-1)×(a+1)矩阵;
所述排布填充模块还用于若确定所述(a-1)×(a+1)矩阵为所述排布矩阵,则首先将第一级排列组的单个数模转换单元填充到所述矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充;
所述排布填充模块还用于所有数模转换单元被填充排布后,所述排布矩阵中存在未被填充的元素位,用Dummy补充填充,以及所述排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy用于保护相邻的数模转换单元。
本申请还公开了一种n比特数模转换阵列,所述n比特数模转换阵列包含2n-1个数模转换单元,所述2n-1个数模转换单元按照比特位由小到大被划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;
所述2n-1个数模转换单元被排布填充在排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,其中所述排布矩阵为元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵。
本申请实施方式中,与现有技术相比,至少包含以下优点和有益效果:
本发明利用每组数模转换单元的数字排布规律,改串联排布为环形排布,相同比特位对应的各数模单元的模拟信号的输出一致,使得电学性能一致,并且不同比特位对应的数模单元之间的匹配度提高,使得每组数模转换单元周围工艺环境一致性提高,匹配度加强,DAC的精度得到提升。在先进工艺条件下,尽量避免管子尺寸减小,单位面积集成度提高带来的工艺影响,使DAC电路具有更优化的性能。
本申请的说明书中记载了大量的技术特征,分布在各个技术方案中,如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话,会使得说明书过于冗长。为了避免这个问题,本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征,都可以自由地互相组合,从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载),除非这种技术特征的组合在技术上是不可行的。例如,在一个例子中公开了特征A+B+C,在另一个例子中公开了特征A+B+D+E,而特征C和D是起到相同作用的等同技术手段,技术上只要择一使用即可,不可能同时采用,特征E技术上可以与特征C相组合,则,A+B+C+D的方案因技术不可行而应当不被视为已经记载,而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请第一实施方式的数模转换阵列的排布方法流程示意图;
图2是根据本申请的一个示例的6比特IDAC排布结果示意图;
图3是根据本申请的一个示例的2比特IDAC排布结果示意图;
图4是根据本申请的一个示例的3比特IDAC排布结果示意图;
图5是根据本申请的一个示例的4比特IDAC排布结果示意图;
图6是根据本申请的一个示例的5比特IDAC排布结果示意图;
图7是根据本申请的一个示例的7比特IDAC排布结果示意图;
图8是根据本申请第二实施方式的数模转换阵列的排布系统结构示意图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
术语解释:
IDAC:Current Digital to Analog Converter电流源数模转换电路。
Idac unit:数模转换单元
Dummy:伪单元,其与idac unit单元图形一致的单元,使相邻idac unit避免受到工艺偏差影响,起到保护idac unit单元的作用。
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请的第一实施方式涉及一种数模转换阵列的排布方法,该数模转换阵列包含2n-1个数模转换单元,该数模转换阵列的排布方法流程如图1所示,包括以下步骤:
在步骤101中:将该2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n。
之后,进入步骤102:确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵。
可选地,该正方形矩阵的元素数最接近2n-1,该近似正方形矩阵的元素数≤该正方形矩阵的元素数。
可选地,该正方形矩阵为a×a矩阵,该近似正方形矩阵为(a-1)×(a+1)矩阵。其中a是根据元素数≥2n-1且最接近2n-1的正方形矩阵计算得到。
之后,进入步骤103:将该2n-1个数模转换单元排布填充到该排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到该排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布。
其中,呈环状均匀排布包括但不限于呈环状对称排布、中心对称排布等。
步骤103中,属于同一排列组的数模转换单元可以被排布到该排布矩阵的一个或多个环层内,需要保证多个环层内中的每个环层内的属于同一排列组的数模转换单元呈环状均匀排布,因此若被排布到多个环层内则该多个环层可以相邻,也可以不相邻(不限于间隔一个或多个环层),不管逐层排布还是间隔层排布,只要属于同一排列组的数模转换单元在相应环层越接近环形排布,匹配效果就越好,例如图7所示,G级排列组的间隔层排布更能让G组的单元接近环形排布。
可选地,该步骤103还包括以下步骤:
按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。例如,如图7所示示例,先选取G排列组进排布,因为倒数第一层和第三层可以使得G排列组呈中心对称地排布,因此选择倒数第一层和第三层进行排布;然后选取F组进行排布,因为倒数第二层和第三层剩余部分可以使得F排列组在相应层呈中心对称地排布,因此选择倒数第二层和第三层进行排布F;以此列推。
可选地,该步骤103还包括以下步骤:若确定该(a-1)×(a+1)矩阵为该排布矩阵,则首先将第一级排列组的单个数模转换单元填充到该矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
可选地,该数模转换阵列的排布方法还包括以下步骤:
所有数模转换单元被填充排布后,该排布矩阵中存在未被填充的元素位,用Dummy补充填充。
可选地,该数模转换阵列的排布方法还包括以下步骤:
该排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy用于保护相邻的数模转换单元。
为了能够更好地理解本申请的技术方案,下面结合一个具体的例子来进行说明,该例子中罗列的细节主要是为了便于理解,不作为对本申请保护范围的限制。
以一个6-bit IDAC为例,如下表1所示:每组idac unit的数量依次为1,2,4,8,16,32,通过数字规律可以观察到每组idac unit的数量为2的指数倍(本申请也称为比特位),idac unit总数为1+2+4+8+16+32=63,为2n-1。
找到一个最接近正方形的阵列形式,8x8(64)或7x9(63),然后把idac unit从数量多的组到数量少的组,由外到内均匀分布在阵列中,数量为1个的那组idac unit尽量放在中心位置,当idac unit总数不能填满idac unit矩阵时,可以用Dummy补充。
表1
根据本申请的排布方法得到的排布结果如图2所示(以7x9矩阵作为排布矩阵为例)。观察图2,可以看出:每个idac unit所处位置的四周idac unit一致性较高,即本申请的排布方法可以尽最大可能做到了对每个idac unit来说四周环境的一致性,大大提高了每组idac unit之间的匹配度。
同时,本申请的排布方法具有通用性,对于不同bit的数模转换阵列来说,可以看到他们都可以通过正方形矩阵或近似正方形的环形排布法实现,如表2所示(此表格中bit数的举例在于阐述此方法的推广思路,具体bit数以电路实际需求为准):
表2
从图2-7中可以看到:bit数越大,正方形矩阵环形排布法的作用越明显,相同比特位对应的各数模单元的模拟信号的输出一致,使得电学性能一致,并且不同比特位对应的数模单元之间的匹配度提高,使得每组数模转换单元周围工艺环境一致性提高,匹配度加强,DAC的精度得到提升。并且版图工程师可以结合版图设计工具的管子排布工具,实现DAC版图的快速、高质量布局。
本申请的第二实施方式涉及一种数模转换阵列的排布系统,该数模转换阵列包含2n-1个数模转换单元,其结构如图8所示,该数模转换阵列的排布系统包括输入模块、排布矩阵确定模块、排布填充模块和输出模块。
该输入模块用于输入2n-1个数模转换单元;该排布矩阵确定模块用于将该2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n,并且确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;该排布填充模块,用于将该2n-1个数模转换单元排布填充到该排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到该排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布;该输出模块用于输出排布结果。
可选地,该排布填充模块还用于按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
可选地,该正方形矩阵的元素数最接近2n-1,该近似正方形矩阵的元素数≤该正方形矩阵的元素数。
可选地,该正方形矩阵为a×a矩阵,该近似正方形矩阵为(a-1)×(a+1矩阵。
可选地,该排布填充模块还用于若确定该(a-1)×(a+1)矩阵为该排布矩阵,则首先将第一级排列组的单个数模转换单元填充到该矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
可选地,该排布填充模块还用于所有数模转换单元被填充排布后,该排布矩阵中存在未被填充的元素位,用Dummy补充填充,以及该排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy用于保护相邻的数模转换单元。
需要指出:第一实施方式是与本实施方式相对应的方法实施方式,第一实施方式中的技术细节可以应用于本实施方式,本实施方式中的技术细节也可以应用于第一实施方式。
本申请还公开了一种n比特数模转换阵列,该n比特数模转换阵列包含2n-1个数模转换单元,该2n-1个数模转换单元按照比特位由小到大被划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;该2n-1个数模转换单元被排布填充在排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到该排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,其中该排布矩阵为元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵。
可选地,该2n-1个数模转换单元被对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
可选地,该正方形矩阵的元素数最接近2n-1,该近似正方形矩阵的元素数≤该正方形矩阵的元素数。
可选地,该正方形矩阵为a×a矩阵,该近似正方形矩阵为(a-1)×(a+1)矩阵。
在确定该(a-1)×(a+1)矩阵为该排布矩阵的实施例中,则第一级排列组的单个数模转换单元位于该矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从该排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
可选地,Dummy用于补充填充该排布矩阵中存在未被填充的元素位,以及该排布矩阵最外环层四周扩展排布有Dummy用于保护相邻的数模转换单元。
需要指出,本实施方式是根据第一实施方式的排布方法的实施结果,第一实施方式中的技术细节可以应用于本实施方式。
需要说明的是,本领域技术人员应当理解,上述数模转换阵列的排布系统的实施方式中所示的各模块的实现功能可参照前述数模转换阵列的排布方法的相关描述而理解。上述数模转换阵列的排布系统的实施方式中所示的各模块的功能可通过运行于处理器上的程序(可执行指令)而实现,也可通过具体的逻辑电路而实现。本申请实施例上述数模转换阵列的排布系统如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。这样,本申请实施例不限制于任何特定的硬件和软件结合。
相应地,本申请实施方式还提供一种计算机可读存储介质,其中存储有计算机可执行指令,该计算机可执行指令被处理器执行时实现本申请的各方法实施方式。计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于,相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读存储介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
此外,本申请实施方式还提供一种数模转换阵列的排布系统,其中包括用于存储计算机可执行指令的存储器,以及,处理器;该处理器用于在执行该存储器中的计算机可执行指令时实现上述各方法实施方式中的步骤。其中,该处理器可以是中央处理单元(Central Processing Unit,简称“CPU”),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,简称“DSP”)、专用集成电路(Application SpecificIntegrated Circuit,简称“ASIC”)等。前述的存储器可以是只读存储器(read-onlymemory,简称“ROM”)、随机存取存储器(random access memory,简称“RAM”)、快闪存储器(Flash)、硬盘或者固态硬盘等。本发明各实施方式所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。
需要说明的是,在本专利的申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本申请提及的所有文献都被认为是整体性地包括在本申请的公开内容中,以便在必要时可以作为修改的依据。此外应理解,以上所述仅为本说明书的较佳实施例而已,并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本说明书一个或多个实施例的保护范围之内。
Claims (11)
1.一种数模转换阵列的排布方法,其特征在于,所述数模转换阵列包含2n-1个数模转换单元;
所述方法包括:
将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;
确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;
将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,并且按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的外环层向内环层依次选取一个或多个环层进行排布填充。
2.如权利要求1所述的方法,其特征在于,所述正方形矩阵的元素数最接近2n-1,所述近似正方形矩阵的元素数≤所述正方形矩阵的元素数。
3.如权利要求2所述的排布方法,其特征在于,所述正方形矩阵为a×a矩阵,所述近似正方形矩阵为(a-1)×(a+1)矩阵。
4.如权利要求1-3中任意一项所述的方法,其特征在于,所述方法还包括:
所有数模转换单元被填充排布后,所述排布矩阵中存在未被填充的元素位,用Dummy补充填充;
所述排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy 用于保护相邻的数模转换单元。
5.一种数模转换阵列的排布方法,其特征在于,所述数模转换阵列包含2n-1个数模转换单元;
所述方法包括:
将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;
确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵,所述近似正方形矩阵为(a-1)×(a+1)矩阵;
将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,以及若确定所述(a-1)×(a+1)矩阵为所述排布矩阵,则首先将第一级排列组的单个数模转换单元填充到所述矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则s依次选取一个或多个环层进行排布填充。
6.一种数模转换阵列的排布系统,其特征在于,所述数模转换阵列包含2n-1个数模转换单元;
所述系统包括:
排布矩阵确定模块,用于将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n,并且确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;
排布填充模块,用于将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,并且按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的外环层向内环层依次选取一个或多个环层进行排布填充。
7.如权利要求6所述的系统,其特征在于,所述正方形矩阵的元素数最接近2n-1,所述近似正方形矩阵的元素数≤所述正方形矩阵的元素数。
8.如权利要求7所述的系统,其特征在于,所述正方形矩阵为a×a矩阵,所述近似正方形矩阵为(a-1)×(a+1)矩阵。
9.如权利要求6-8中任一项所述的系统,其特征在于,所述排布填充模块还用于所有数模转换单元被填充排布后,所述排布矩阵中存在未被填充的元素位,用Dummy补充填充,以及所述排布矩阵被完全填充后,在其最外环层四周扩展一层以填充Dummy用于保护相邻的数模转换单元。
10.一种数模转换阵列的排布系统,其特征在于,所述数模转换阵列包含2n-1个数模转换单元;
所述系统包括:
排布矩阵确定模块,用于将所述2n-1个数模转换单元划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n,并且确定元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵;
排布填充模块,用于将所述2n-1个数模转换单元排布填充到所述排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布;所述排布填充模块还用于若确定(a-1)×(a+1)矩阵为所述排布矩阵,则首先将第一级排列组的单个数模转换单元填充到所述矩阵的最中间元素位,并且按照所属排列组级数由小到大的顺序选取剩余数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的内环层向外环层依次选取一个或多个环层进行排布填充。
11.一种n比特数模转换阵列,其特征在于,所述n比特数模转换阵列包含2n-1个数模转换单元,所述2n-1个数模转换单元按照比特位由小到大被划分为n级排列组,其中第i级排列组包含2n-1个数模转换单元,i≤n;
所述2n-1个数模转换单元被排布填充在排布矩阵的各元素位中,属于同一排列组的数模转换单元被排布到所述排布矩阵的一个或多个环层内且在每个环层呈环状均匀排布,并且按照所属排列组级数由大到小的顺序选取数模转换单元,对于每个排列组的数模转换单元,根据属于同一排列组的数模转换单元呈环状均匀排布在相应环层的规则从所述排布矩阵的外环层向内环层依次选取一个或多个环层进行排布填充,其中所述排布矩阵为元素数≥2n-1且最接近2n-1的正方形矩阵或近似正方形矩阵作为排布矩阵。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110796680.2A CN113489494B (zh) | 2021-07-14 | 2021-07-14 | 数模转换阵列的排布方法、系统和n比特数模转换阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110796680.2A CN113489494B (zh) | 2021-07-14 | 2021-07-14 | 数模转换阵列的排布方法、系统和n比特数模转换阵列 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113489494A CN113489494A (zh) | 2021-10-08 |
CN113489494B true CN113489494B (zh) | 2023-02-28 |
Family
ID=77939367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110796680.2A Active CN113489494B (zh) | 2021-07-14 | 2021-07-14 | 数模转换阵列的排布方法、系统和n比特数模转换阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113489494B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102571098B (zh) * | 2011-12-26 | 2014-11-12 | 成都国腾电子技术股份有限公司 | D/a转换器电流源阵列的版图排列结构及其排布方法 |
CN103647556B (zh) * | 2013-11-29 | 2017-03-15 | 上海华力微电子有限公司 | 电流舵数模转换器电流源阵列的版图结构 |
CN107395206B (zh) * | 2017-07-26 | 2020-05-12 | 中国科学技术大学 | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 |
CN109902325B (zh) * | 2017-12-11 | 2020-10-20 | 北京紫光展锐通信技术有限公司 | 一种dac电流源阵列的排列方式及共源电流源阵列版图 |
US20210028159A1 (en) * | 2019-07-25 | 2021-01-28 | National Cheng Kung University | Symmetrical layout structure of semiconductor device |
-
2021
- 2021-07-14 CN CN202110796680.2A patent/CN113489494B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113489494A (zh) | 2021-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3289477B1 (en) | Dot product engine with negation indicator | |
US9214953B1 (en) | Generalized data weighted averaging method for equally weighted multi-bit D/A elements | |
JP4311511B2 (ja) | デジタル−アナログ変換の方法および装置 | |
CN104813587B (zh) | 增强的二阶噪声整形分路和动态元件匹配技术 | |
CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
CN113489494B (zh) | 数模转换阵列的排布方法、系统和n比特数模转换阵列 | |
CN106844288A (zh) | 一种随机字符串生成方法及装置 | |
CN114499538A (zh) | 多比特输入数据编码方法、装置、电子设备及存储介质 | |
JP3585113B2 (ja) | 電流源セル配置構造、電流源セル選択方法及び電流加算型da変換器 | |
US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
US10635397B2 (en) | System and method for long addition and long multiplication in associative memory | |
JPH06236255A (ja) | 並列桁上げ発生ネットワーク、並列加算器ネットワーク、桁上げ発生モジュール、マルチビット加算器ネットワークおよびモジュラー桁上げ伝ぱんユニット | |
US20050062630A1 (en) | Spectral shaping dynamic encoder for a dac | |
CN112913144B (zh) | 用于差分输出电压的模数转换器以及模数转换方法 | |
WO2022243781A1 (en) | In-memory computation in homomorphic encryption systems | |
JP4142044B2 (ja) | ルックアップテーブル及びデータ取得方法 | |
KR20230036815A (ko) | 곱셉 누적기를 이용한 컴퓨팅 장치 및 방법 | |
WO2003055076A3 (en) | Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter | |
KR102442943B1 (ko) | 인-메모리 확률적 라운더 | |
US9712183B2 (en) | Axially and centrally symmetric current source array | |
JP6043052B2 (ja) | Da変換装置 | |
US8779959B1 (en) | Method of dynamic element matching and an apparatus thereof | |
CN115114633A (zh) | 一种加密方法及装置 | |
JP4915616B2 (ja) | 電流源回路、及びディジタル・アナログ変換器 | |
US8756485B1 (en) | Programmable gray code bit change generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |