CN102571098B - D/a转换器电流源阵列的版图排列结构及其排布方法 - Google Patents

D/a转换器电流源阵列的版图排列结构及其排布方法 Download PDF

Info

Publication number
CN102571098B
CN102571098B CN201110441494.3A CN201110441494A CN102571098B CN 102571098 B CN102571098 B CN 102571098B CN 201110441494 A CN201110441494 A CN 201110441494A CN 102571098 B CN102571098 B CN 102571098B
Authority
CN
China
Prior art keywords
current source
row
msb
highest significant
significant position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110441494.3A
Other languages
English (en)
Other versions
CN102571098A (zh
Inventor
李运伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU ARTEC ELECTRONICS CORP
Original Assignee
CHENGDU ARTEC ELECTRONICS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU ARTEC ELECTRONICS CORP filed Critical CHENGDU ARTEC ELECTRONICS CORP
Priority to CN201110441494.3A priority Critical patent/CN102571098B/zh
Publication of CN102571098A publication Critical patent/CN102571098A/zh
Application granted granted Critical
Publication of CN102571098B publication Critical patent/CN102571098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种D/A转换器电流源阵列的版图排布结构及其排布方法。阵列由大量电流源单元组成,每个单元内包含两个PMOS管。电流源单元以行列式进行分布。温度计编码部分—最高有效位电流源(MSB)单元按对角线进行中心双对称分布,奇数列和偶数列的对角线方向相反。二进制编码部分—最低有效位电流源(LSB)单元位居阵列的对角线上,并采用中心对称。这种设计方法可以最大限度的抵消两维梯度误差,减少工艺误差和温度场误差,从而最大限度减少匹配误差给电流源阵列带来的不利影响。

Description

D/A转换器电流源阵列的版图排列结构及其排布方法
技术领域
本发明涉及D/A转换器,具体涉及D/A转换器电流源阵列的排列结构及其排布方法。
背景技术
现代通信系统,网络技术的高速发展,迫切需求高分辨率,高采样率的D/A转换器(DAC)。分段式电流舵DAC是实现高速转换的最理想也是应用最广泛的结构,作为其核心部分的电流源阵列的设计将直接影响到整个DAC的工作性能。
随着电流舵DAC输出位权重的增加,需要的电流源数目,阵列面积也随之变大,阵列不同区域受到的工艺误差和温度场误差也就越明显,当数字输入代码从全0递增到全1,电流源依次打开,梯度误差和温度场误差会不断积累,最终会严重影响DAC性能。对电流舵DAC而言,积分非线性误差(INL)是由电流源的匹配性质决定,INL是表征制造工艺与DAC规格之间关系的一个重要指标。所以在分段式DAC的电流源版图设计中,主要考虑版图对INL的影响。
电流源匹配误差在版图设计中主要表现为:
1、随机匹配误差,随机误差是由匹配特性决定,取决于单位电流源的尺寸,通常尽可能增加单位电流源管子的尺寸以降低随机匹配误差给电路带来的不利影响,但同时会让电流源阵列具有较大的面积。随着DAC精度的提高,电流源增多,面积随之增大,阵列中的梯度误差及温度场误差也会变得更加明显,需要通过优化各电流源的排布顺序,来弥补梯度误差造成的非线性以及温度场误差的影响。
2、两维的梯度误差,即X方向和Y方向的梯度误差,且具有线性特性。在电流源阵列中,由于各单元、器件之间通过金属连接,金属连线存在电阻,沿着电源线方向,电压存在一个梯度的变化,这个电压梯度变化就会导致电流源电流产生梯度误差。(如图1所示)             
3、温度场误差,芯片工作会散发热量,使得芯片上的温度以某一点为中心向四周逐渐降低,导致芯片各个电流源有一定的温度场误差,对大面积的电流源阵列而言,尤其明显。(如图2所示)要减少此种误差的影响,需要各单元中心对称分布,温度场误差也称为对称误差。
电流源矩阵版图设计的焦点问题是,为了保证DAC具有较好的线性度,需要通过一些特定的排列组合方式尽量减少随机误差,抵消两维的梯度误差以及温度场误差。
常规排布法分为行列式排布法和随机分布法,随机分布法需要编写一种平衡各单元随机分布误差的算法进行单元布局(如国外用到的QRandom Walk),以使电流源分布误差恰好抵消,但工作量太大,且算法编写较为复杂,尤其是布局完成后的连线通常需要特定工具进行布线以达到各信号支路寄生电阻电容的精确匹配。
对大多数DAC电流源阵列版图设计而言,行列式排布法是最普遍采用的办法,梯度偏差被平均到X和Y两个方向,在行列两个方向上分别优化电流源开关的顺序,是一种非常简单且有效的办法。
电流源阵列内各最高有效位(MSB)单元采用温度计式编码结构,由大量的电流源单元组成,根据温度计编码原理,每一个输入位的误差与更高输出位有叠加效果,各单元需做精确的相互匹配,按常规行列式分布法,采用单向对角线进行分布于阵列,最低有效位(LSB)采用二进制编码,这种编码方式不像温度计编码那样要求每一个输入位与其他输入位需有精确的匹配要求,通常将其位居阵列中心或边缘。(如图3所示)        
图3为常规分布法举例,其中1~8表示MSB电流源,8为伪电流源,LSB表示LSB电流源,每个电流源有8个电流源单元。各单元采用对角线分布,可以抵消掉X和Y方向线性梯度误差的影响,但应用于较大面积的电流源阵列中时,有如下问题出现:
a.  随着LSB数量,面积的增大,电流源布局带来的梯度误差,温度场误差愈加明显。
b.  对大规模分布的MSB电流源而言,对角线的单向性会让阵列对称性不佳,由此导致温度场误差的出现。
发明内容
本发明克服了现有技术的不足,提供一种D/A转换器电流源阵列的版图排布结构及其排布方法本发明首先将MSB电流源、LSB电流源进行共同匹配考虑,将其集成在一起进行中心双对角线对称分布,MSB的奇数列和偶数列按相反方向的对角线分布,可使LSB、MSB梯度误差完全抵消,同时让MSB各部分关于中心对称,减少温度场误差对MSB的影响,同时本发明将LSB电流源在对角线上进行中心对称分布,可有效减少LSB的温度场误差,解决了现有技术中存在的技术问题。
为解决上述的技术问题,本发明采用以下技术方案:
一种D/A转换器电流源阵列的版图排列结构,包括多个电流源整齐排布而成的n×n阵列,而所述的多个电流源由n-1列最高有效位电流源MSB和一列最低有效位电流源LSB集成在一起组成,所述的一列最低有效位电流源LSB包括n个电流源单元,n个最低有效位电流源LSB排布在所述n×n阵列的右上方至左下方的对角线上,所述的每列最高有效位电流源MSB由n 个电源流单元组成,分为奇数列最高有效位电流源MSB1、MSB3 、MSB5……和偶数列最高有效位电流源MSB2、MSB4 、MSB6……,所述的奇数列最高有效位电流源中的1列最高有效位电流源(MSB1)以所述n×n阵列的左上方至右下方的对角线上为对称轴进行排布,其余奇数列最高有效位电流源MSB3 、MSB5……以1列最高有效位电流源MSB1为对称轴进行排布,而偶数列最高有效位电流源MSB2、MSB4 、MSB6……以n个最低有效位电流源LSB排布成的对角线为对称轴进行排布。
更进一步的是:
所述的一组最低有效位电流源LSB在其自己所在的对角线上每个LSB电流源单元按中心对称的方式排布。
所述的排列结构按7位最低有效位电流源LSB和5位最高有效位电流源MSB进行划分,所述的最低有效位电流源LSB用二进制权重编码,输入位0~7的最低有效位电流源LSB分别为L1/4、L1/2、一个L1电流源单元、2个L2电流源单元、4个L4电流源单元、8个L8电流源单元、16个L16电流源单元,其中L1/4和L1/2占据1个电流源单元位,其余每个最低有效位电流源占据一个电流源单元位。
所述的排列结构中的每列最高有效位电流源MSB分别由32个电流源单元组成,所述的最低有效位电流源LSB也由32个电流源单元组成;排布结构的第一列由1-31数列最高有效位电流源MSB1、MSB3 、MSB5……MSB31和最低有效位电流源LSB的顺序从上到下放置, 32个1数列最高有效位电流源MSB1以阵列的左上方至右下方的对角线上为对称轴进行排布,奇数列最高有效位电流源MSB3、MSB5、MSB7……以第一列中的相同数位最高有效位电流源MSB3、MSB5、MSB7……为基准往右下方45度方向进行排布,偶数列最高有效位电流源MSB2、MSB4 、MSB6……和最低有效位电流源LSB往右上方45度方向进行排布,排至第32列为止;
所述的阵列中的第1行中的剩余空格,从左至右分布放置最高有效位电流源MSB31、MSB 29、MSB 27…MSB 5、MSB 3,并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列;
所述的阵列中的第32行剩余空格,分别放置最高有效位电流源MSB2、MSB4、MSB 6…MSB 30,以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。               
所述的n×n阵列四周放置与MSB电流源单元尺寸相同的pmos管用作伪电流源D以降低工艺误差。
所述的n×n阵列的源极电源连接以及栅极信号连接由总线引入,使用等长两分法,连至每一行接入点,用第二层金属将行内各单元相应端口横向连接;所述的n×n阵列的漏极信号连接以每四行电流源单元为一组,每组区域内按需要走相应数目的等长等宽的金属线,由于源极电源线与栅极信号线采用第二层金属走线,漏极信号线采用第四层金属可减少其与第二层金属交叠部分的耦合电容,并用第三层金属将阵列中各单元纵向连接到漏极信号总线之上。
本发明还包括上述D/A转换器电流源阵列的版图排列结构的排布方法,包括以下步骤:
步骤a,排布从第一列开始,将奇数列最高有效位电流源MSB1、MSB3 、MSB5……往右下方45度方向进行排布,偶数列最高有效位电流源MSB2、MSB4 、MSB6……和最低有效位电流源LSB往右上方45度方向进行排布,排至第n列为止;
步骤b,完成步骤a后,第1行剩余空格,从左至右,分布放置奇数列最高有效位电流源MSB1、MSB3 、MSB5……,并按所述n×n阵列的左上方至右下方的对角线上方向往下进行排布,排至第n列为止;
步骤 c,在第n行剩余空格,分别放置,偶数列最高有效位电流源MSB2、MSB4 、MSB6……,并按n个LSB电流排布成的对角线的方向往上进行排布,排至第n列为止。
上述的最低有效位电流源LSB在其自己所在的对角线上每个LSB电流源单元按中心对称的方式排布。
更具体的是当阵列为32×32时,包括以下步骤:
步骤a1,排布从第一列开始,按1-31列最高有效位电流源MSB1、MSB3 、MSB5……MSB31和最低有效位电流源LSB的顺序从上到下放置,将奇数列最高有效位电流源MSB1、MSB3 、MSB5……往右下方45度方向进行排布,将偶数列最高有效位电流源MSB2、MSB4 、MSB6……和最低有效位电流源LSB往右上方45度方向进行排布,排至第32列为止;
步骤b1.完成步骤a1后,在第1行剩余空格,从左至右分布放置最高有效位电流源MSB31、MSB 29、MSB 27…MSB 5、MSB 3,并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列;
步骤c1.第32行剩余空格,分别放置最高有效位电流源MSB2、MSB4、MSB 6…MSB 30,如图7所示,以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。               
这种排布法可使MSB的各奇偶单元均匀分布于阵列中,且在排布上关于1-1和LSB-LSB的两个对角线方向对称,双对角线分布结构可抵消掉MSB部分2个对角线方向带来的梯度误差。同时各部分关于对角线交点中心对称,可建少温度场误差的影响。
所述的最低有效位电流源LSB包括L1/4、L1/2、一个L1电流源单元、2个L2电流源单元、4个L4电流源单元、8个L8电流源单元、16个L16电流源单元,将L1/4和L1/2相邻放置,与L1一起位于对角线的中心,2个L2、4个L4、8个L8、16个L16关于所述对角线的中心对称排布,有效消除最低有效位电流源LSB的梯度误差及温度场误差。
与现有技术相比,本发明的有益效果是:使LSB、MSB梯度误差完全抵消,同时让MSB各部分关于中心对称,减少温度场误差对MSB的影响,同时本发明将LSB电流源在对角线上进行中心对称分布,可有效减少LSB的温度场误差。
附图说明
图1为线性梯度误差示意图;
图2为温度场误差示意图;
图3为常规行列分布法示意图;
图4为本发明具体实施例中12位分段式DAC电流源最高有效位电流源MSB排列示意图;
图5为本发明具体实施例中12位分段式DAC电流源阵列示意图;
图6为本发明具体实施例中第1行排列示意图;
图7为本发明具体实施例中第32行排列示意图;
图8为电源连接示意图;
图9为信号总线连接方式示意图;
图10为信号连接示意图;
图11为常规方法的电流源梯度误差仿真示意图;
图12为本发明的电流源梯度误差仿真示意图。
具体实施方式
下面结合附图对本发明作进一步阐述。
在本发明中,DAC的12位分段结构按7位最低有效位电流源LSB和5位最高有效位电流源MSB进行划分。
在本例电路设计中,电流源单元由2个W=5u ,L=5u的 pmos管组成,并以此作为单位电流源。(在图5中用一个方格表示一个单位电流源)
本发明包括一种D/A转换器电流源阵列的版图排列结构及其排布方法,在本实施例中按7位最低有效位电流源LSB和5位最高有效位电流源MSB进行划分,所述的最低有效位电流源LSB用二进制权重编码,输入位0~7的最低有效位电流源LSB,如图5中所示,最低有效位电流源LSB包括L1/4、L1/2(在图中分别用1/4和1/2表示)、一个L1电流源单元、2个L2电流源单元、4个L4电流源单元、8个L8电流源单元、16个L16电流源单元,将L1/4和L1/2相邻放置,与L1一起位于对角线的中心,2个L2、4个L4、8个L8、16个L16关于所述对角线的中心对称排布,有效消除最低有效位电流源LSB的梯度误差及温度场误差。
如图4所示,本实施例的阵列为32×32阵列,上述的排列结构中的每列最高有效位电流源MSB分别由32个电流源单元组成,所述的最低有效位电流源LSB也由32个电流源单元组成;排布结构的第一列由1-31数列最高有效位电流源MSB1、MSB3 、MSB5……MSB31(在图中分别用数字1、3、5、7…31表示)和最低有效位电流源LSB的顺序从上到下放置, 32个1数列最高有效位电流源MSB1以阵列的左上方至右下方的对角线上为对称轴进行排布,奇数列最高有效位电流源MSB3、MSB5、MSB7……以第一列中的相同数位最高有效位电流源MSB3、MSB5、MSB7……为基准往右下方45度方向进行排布。具体来说,例如:如图5所示,3数列最高有效位电流源MSB3(在图中用数字3表示),以第一列中排列在第三行的最高有效位电流源MSB3,为基准往右下方45度方向进行排布,5数列最高有效位电流源MSB5(在图中用数字5表示),以第一列中排列在第5行的最高有效位电流源MSB5,为基准往右下方45度方向进行排布,并以此类推,排到31数列最高有效位电流源MSB31为止。
如图4所示,偶数列最高有效位电流源MSB2、MSB4 、MSB6……和最低有效位电流源LSB往右上方45度方向进行排布,排至第32列为止。具体来说,例如:如图5所示,2数列最高有效位电流源MSB2(在图中用数字2表示),以第一列中排列在第2行的最高有效位电流源MSB2为基准往右方45度方向进行排布,4数列最高有效位电流源MSB4(在图中用数字4表示),以第一列中排列在第4行的最高有效位电流源MSB4为基准往右上方45度方向进行排布,并以此类推,而最低有效位电流源LSB正好排在左下到右上方的对角线上。
如图4所示,在阵列中的第1行中的剩余空格,从左至右分布放置奇数列最高有效位电流源MSB31、MSB 29、MSB 27…MSB 5、MSB 3(在图中分别用数字31、29、27、…5、3表示),并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列。具体来说,例如:31数列最高有效位电流源MSB31(在图中用数字31表示)排在第1行的第三列,并且以此为基准往右下方45度方向排布31数列最高有效位电流源MSB31,直至排满;29数列最高有效位电流源MSB29(在图中用数字29表示)排在第1行的第五列,并且以此为基准往右下方45度方向排布29数列最高有效位电流源MSB29,直至排满,并以此类推。
如图4所示,阵列中的第32行的剩余空格中,分别放置偶数列最高有效位电流源MSB2、MSB4、MSB 6…MSB 30(在图中分别用数字2、4、6、8…30表示),以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。 具体来说,例如:2数列最高有效位电流源MSB2(在图中用数字2表示)排在第32行的第三列,并且以此为基准往右上方45度方向排布2数列最高有效位电流源MSB2,直至排满;4数列最高有效位电流源MSB4(在图中用数字4表示)排在第32行的第五列,并且以此为基准往右上方45度方向排布4数列最高有效位电流源MSB4,直至排满,并以此类推。
   如图5所示, 上述的阵列四周放置与MSB电流源单元尺寸相同的pmos管用作伪电流源D以保证阵列边缘的电流源与阵列内部的电流源外部环境一致,减少版图布局引起的边缘误差,防止制造过程中的工艺误差。
本发明还包括上述D/A转换器电流源阵列的版图排列结构的排布方法,包括以下步骤:
当阵列为32×32时, 
步骤a1,排布从第一列开始,按1-31列最高有效位电流源MSB1、MSB3 、MSB5……MSB31和最低有效位电流源LSB的顺序从上到下放置,将奇数列最高有效位电流源MSB1、MSB3 、MSB5……往右下方45度方向进行排布,将偶数列最高有效位电流源MSB2、MSB4 、MSB6……和最低有效位电流源LSB往右上方45度方向进行排布,排至第32列为止;
步骤b1.完成步骤a1后,在第1行剩余空格,从左至右分布放置最高有效位电流源MSB31、MSB 29、MSB 27…MSB 5、MSB 3(在图中分别用数字31、29、27、…5、3表示),如图6所示,并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列;
步骤c1.第32行剩余空格,分别放置最高有效位电流源MSB2、MSB4、MSB 6…MSB 30(在图中分别用数字2、4、6、8…30表示),,如图7所示,以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。               
如图4所示,这种排布法可使MSB的各奇偶单元均匀分布于阵列中,且在排布上相对于两个对角线方向对称,双对角线分布结构可抵消掉最高有效位电流源MSB部分2个对角线方向带来的梯度误差。同时各部分关于对角线交点中心对称,可建少温度场误差的影响。
除了在布局上的匹配外,各电流源金属连线的匹配也是必须充分考虑的,否则连线上的失配同样会导致电流源之间的不匹配。
连线设计原则是保证各电流源的电源具有相同的电压降,信号的连线部分有相同的电阻电容寄生。本申请以6层金属工艺为例:
电源连接:为保证总线节点VDD到达每一行接入点的电源线长度相等,可采用如图8所示的方法,从节点VDD开始以两行为一组进行等长两分式走线,使用等长两分法,连至每一行接入点B1,用第二金属将行内各单元源极电源端口横向连接。由图5、图6、图7可知,MSB单元1~31,LSB单元在每一行,每一列都只出现一次,且每一行的各单元到行左侧边界的距离有很大差异。但由于阵列以双对角线分布,使得误差也按对角线分布,误差经过32行的累积抵消,恰好可保证每个电流源的32个单元到阵列左侧边界的总长度恰好保持一致。等长的电源线保证了各电流源之间电源电压降的匹配。
信号连接:
栅极信号连接:由于每个单元的栅极信号由同一信号线提供,其输入连线也可采用电源的连接方法,保证总压降的匹配。
漏极信号连接:由于每一行有32个不同电流源单元,共需32条信号线连接到阵列边缘,规模较庞大,本申请以每4行为一组,将32行单元分为8组,8组横向信号线按其信号归属,用具有等长等宽的纵向信号线以总线的形式连接,保证各信号连线的总长度保持完全一致。(如图9所示的方法)
组内各电流源用34条等长等宽的金属线进行连接。信号线采用第四层金属走线以减少和电源线交叠部分产生的耦合电容(如图10所示)。用第三层金属将各单元漏极连接到信号总线之上。
其中,中间1~32为信号线,两侧为金属dummy线(如图10所示)。线间距按工艺手册规定最小间距排布,线宽取值比最小宽度略大。这种连法可保证各信号线具有相等的寄生电阻电容,以使各信号线达到匹配。
    阵列中各电流源排布的匹配,各电流源之间电源线,信号线的匹配,决定了整个DAC电流源阵列的工作性能。本发明内容可以非常有效的解决随机匹配误差,两维的梯度误差以及温度场误差问题,从而获得很好的积分非线性误差(INL)表现。
采用MATLAB语言,基于电流源梯度误差的讨论,建模进行仿真,图11为常规排布法,图12为本文所使用的排布法,对比可知,本文所使用的抵消梯度误差的方法将INL的非典型值控制在±0.4以内,而常规排布法的INL非典型值为±1左右,证明本文所使用的方法,可使阵列获得很好的匹配度,从而有效降低积分非线性误差。

Claims (7)

1.一种D/A转换器电流源阵列的版图排列结构,包括多个电流源整齐排布而成的n×n阵列,而所述的多个电流源由n-1列最高有效位电流源(MSB)和一列最低有效位电流源(LSB)集成在一起组成,其特征在于:所述的一列最低有效位电流源(LSB)包括n个电流源单元,n个最低有效位电流源(LSB)排布在所述n×n阵列的右上方至左下方的对角线上,每列最高有效位电流源(MSB)由n 个电流源单元组成,分为奇数列最高有效位电流源(MSB1、MSB3 、MSB5……)和偶数列最高有效位电流源(MSB2、MSB4 、MSB6……),所述的奇数列最高有效位电流源中的1列最高有效位电流源(MSB1)以所述n×n阵列的左上方至右下方的对角线上为对称轴进行排布,其余奇数列最高有效位电流源(MSB3 、MSB5……)以1列最高有效位电流源(MSB1)为对称轴进行排布,而偶数列最高有效位电流源(MSB2、MSB4 、MSB6……)以最低有效位电流源(LSB)排布成的对角线为对称轴进行排布;
所述的一列最低有效位电流源(LSB)在其自己所在的对角线上每个LSB电流源单元按中心对称的方式排布;
所述的排列结构按7位最低有效位电流源(LSB)和5位最高有效位电流源(MSB)进行划分,所述的最低有效位电流源(LSB)用二进制权重编码,输入位0~7的最低有效位电流源(LSB)分别为L1/4、L1/2、一个L1电流源单元、2个L2电流源单元、4个L4电流源单元、8个L8电流源单元、16个L16电流源单元,其中L1/4和L1/2占据1个电流源单元位,其余每个最低有效位电流源占据一个电流源单元位;
所述的排列结构中的每列最高有效位电流源(MSB)分别由32个电流源单元组成,所述的最低有效位电流源(LSB)也由32个电流源单元组成;排布结构的第一列由1-31数列最高有效位电流源(MSB1、MSB 2、MSB3 、MSB 4、MSB5……MSB31)和最低有效位电流源(LSB)的顺序从上到下放置, 32个1数列最高有效位电流源(MSB1)以阵列的左上方至右下方的对角线上为对称轴进行排布,其余奇数列最高有效位电流源(MSB3、MSB5、MSB7……)以第一列中的相同数位最高有效位电流源(MSB3、MSB5、MSB7……)为基准往右下方45度方向进行排布,偶数列最高有效位电流源(MSB2、MSB4 、MSB6……)和最低有效位电流源(LSB)往右上方45度方向进行排布,排至第32列为止;
所述的阵列中的第1行中的剩余空格,从左至右分别放置最高有效位电流源(MSB31、MSB 29、MSB 27…MSB 5、MSB 3),并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列;
所述的阵列中的第32行剩余空格,分别放置最高有效位电流源(MSB2、MSB4、MSB 6…MSB 30),以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。 
2.根据权利要求1所述的D/A转换器电流源阵列的版图排列结构,其特征在于:所述的n×n阵列四周放置与MSB电流源单元尺寸相同的pmos管用作伪电流源(D)以降低工艺误差。
3.根据权利要求1所述的D/A转换器电流源阵列的版图排列结构,其特征在于:所述的n×n阵列的源极电源连接以及栅极信号连接由总线引入,使用等长两分法,连至每一行接入点(B1),用第二层金属将行内各单元相应端口横向连接;所述的n×n阵列的漏极信号连接以每四行电流源单元为一组,每组区域内按需要走相应数目的等长等宽的金属线,由于源极电源线与栅极信号线采用第二层金属走线,漏极信号线采用第四层金属,可减少其与第二层金属交叠部分的耦合电容,并用第三层金属将阵列中各单元纵向连接到漏极信号总线之上。
4.如权利要求1所述的D/A转换器电流源阵列的版图排列结构的排布方法,其特征在于:所述的方法包括以下步骤:
步骤a,排布从第一列开始,将奇数列最高有效位电流源(MSB1、MSB3 、MSB5……)往右下方45度方向进行排布,偶数列最高有效位电流源(MSB2、MSB4 、MSB6……)和最低有效位电流源(LSB)往右上方45度方向进行排布,排至第n列为止;
步骤b,完成步骤a后,第1行剩余空格,从左至右,分别放置奇数列最高有效位电流源(MSB1、MSB3 、MSB5……),并按所述n×n阵列的左上方至右下方的对角线上方向往下进行排布,排至第n列为止;
步骤 c,在第n行剩余空格,分别放置,偶数列最高有效位电流源(MSB2、MSB4 、MSB6……),并按n个LSB电流排布成的对角线的方向往上进行排布,排至第n列为止。
5.根据权利要求3所述的D/A转换器电流源阵列的版图排列结构的排布方法,其特征在于:所述的一列最低有效位电流源(LSB)在其自己所在的对角线上每个LSB电流源单元按中心对称的方式排布。
6.如权利要求5所述的D/A转换器电流源阵列的版图排列结构的排布方法,其特征在于:所述的最低有效位电流源(LSB)包括L1/4、L1/2、一个L1电流源单元、2个L2电流源单元、4个L4电流源单元、8个L8电流源单元、16个L16电流源单元,将L1/4和L1/2相邻放置在1个电流源单元里,与L1一起位于对角线的中心,2个L2、4个L4、8个L8、16个L16关于所述对角线的中心对称排布,有效消除最低有效位电流源(LSB)的梯度误差及温度场误差。
7.如权利要求1所述的D/A转换器电流源阵列的版图排列结构的排布方法,其特征在于:包括以下步骤:
步骤a1,排布从第一列开始,按1-31列最高有效位电流源(MSB1、MSB 2、MSB3 、MSB 4、MSB5……MSB31)和最低有效位电流源(LSB)的顺序从上到下放置,将奇数列最高有效位电流源(MSB1、MSB3 、MSB5……)往右下方45度方向进行排布,将偶数列最高有效位电流源(MSB2、MSB4 、MSB6……)和最低有效位电流源(LSB)往右上方45度方向进行排布,排至第32列为止;
步骤b1.完成步骤a1后,在第1行剩余空格,从左至右分别放置奇数列最高有效位电流源(MSB31、MSB 29、MSB 27…MSB 5、MSB 3),并以第1行为基准,按相同数位最高有效位电流源的往右下方45度方向进行排布,排至第32列;
步骤c1.第32行剩余空格,分别放置偶数列最高有效位电流源(MSB2、MSB4、MSB 6…MSB 30),以第32行为基准,按相同数位最高有效位电流源以右上方45度方向往上进行排布,排至第32列。       
CN201110441494.3A 2011-12-26 2011-12-26 D/a转换器电流源阵列的版图排列结构及其排布方法 Active CN102571098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110441494.3A CN102571098B (zh) 2011-12-26 2011-12-26 D/a转换器电流源阵列的版图排列结构及其排布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110441494.3A CN102571098B (zh) 2011-12-26 2011-12-26 D/a转换器电流源阵列的版图排列结构及其排布方法

Publications (2)

Publication Number Publication Date
CN102571098A CN102571098A (zh) 2012-07-11
CN102571098B true CN102571098B (zh) 2014-11-12

Family

ID=46415675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110441494.3A Active CN102571098B (zh) 2011-12-26 2011-12-26 D/a转换器电流源阵列的版图排列结构及其排布方法

Country Status (1)

Country Link
CN (1) CN102571098B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105356882B (zh) * 2015-12-04 2019-03-15 上海兆芯集成电路有限公司 电流源装置
CN105897274B (zh) * 2016-01-18 2019-01-15 南京德睿智芯电子科技有限公司 一种8位元高精度dac电流源阵列及其布局方法
CN106130550B (zh) * 2016-06-21 2019-06-07 南京德睿智芯电子科技有限公司 一种10位元高精度dac电流源阵列及其布局方法
CN106330183B (zh) * 2016-08-22 2019-04-05 电子科技大学 一种dac电流源阵列排布方法
CN107612549B (zh) * 2017-09-05 2020-08-18 成都易源芯辰微电子科技有限公司 一种双绞式共用中心电容阵列及其版图设计方法
US12003250B2 (en) 2021-06-10 2024-06-04 Samsung Electronics Co., Ltd. Digital-to-analog converter including current cell array
CN113489494B (zh) * 2021-07-14 2023-02-28 上海安路信息科技股份有限公司 数模转换阵列的排布方法、系统和n比特数模转换阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN102130687A (zh) * 2010-12-29 2011-07-20 上海贝岭股份有限公司 一种数模转换器的电流源开关阵列的序列排布方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456830B1 (ko) * 2002-10-22 2004-11-10 삼성전자주식회사 트랜지스터 어레이 및 이 어레이의 배치방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN102130687A (zh) * 2010-12-29 2011-07-20 上海贝岭股份有限公司 一种数模转换器的电流源开关阵列的序列排布方法

Also Published As

Publication number Publication date
CN102571098A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102571098B (zh) D/a转换器电流源阵列的版图排列结构及其排布方法
CN103023504B (zh) 一种逐次逼近型adc版图结构
CN109376870B (zh) 一种超导量子比特芯片
CN101097913B (zh) 电容阵列、电容与电容阵列布局方法
JP5820412B2 (ja) 半導体集積回路
CN109214130B (zh) 一种saradc系统采样mom电容的版图设计方法
CN107565969B (zh) 电容阵列、逐次逼近型模数转换器以及电容阵列板
CN102280436B (zh) 薄膜金属层接线结构及其制造方法和阵列基板
CN102130687B (zh) 一种数模转换器的电流源开关阵列的序列排布方法
CN103929180B (zh) 一种数模转换器以及数模转换器中电流源阵列的控制方法
CN109902325B (zh) 一种dac电流源阵列的排列方式及共源电流源阵列版图
JPH02177345A (ja) 半導体集積回路装置
CN102176440B (zh) 一种放置在划片槽内的改进型可寻址测试芯片及制作方法
CN105790254B (zh) 一种基于多叉树的馈线拓扑表示方法
CN201966893U (zh) 一种二进制电流舵式数模转换器的电流镜阵列版图布局结构
JP2008288559A (ja) 半導体集積回路及び半導体集積回路のレイアウト方法
Karmokar et al. Constructive common-centroid placement and routing for binary-weighted capacitor arrays
US8232903B2 (en) Finger-split and finger-shifted technique for high-precision current mirror
CN102638270B (zh) 14位集成电路dac电流源阵列及其布局方法
CN105897274B (zh) 一种8位元高精度dac电流源阵列及其布局方法
US9099463B2 (en) Layout structure and version control circuit for integrated circuits
CN113543470B (zh) 基于电阻串数模转换器的版图结构和芯片
WO2020036479A1 (en) Binary weighted capacitor array with split capacitor layout
CN111129304B (zh) Mom电容器、电容阵列结构及其版图设计方法
KR20170079439A (ko) 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant