CN109376870B - 一种超导量子比特芯片 - Google Patents

Abstract

本申请公开了一种超导量子比特芯片，包括准一维网链结构布局的超导量子比特阵列和操控读取微波电路，每个网状单元内包含n个量子比特，相邻网络之间共享m(m和n为自然数，n＞m≥2)个共享型量子比特用于网状单元间互联；网状单元内的每个超导量子比特耦合到同一个共平面超导微波谐振腔，用于网络内量子比特的互联；每个量子比特各自耦合于一个共平面超导微波谐振腔，并进一步耦合于共平面微波传输线，连接于外部电路，用于量子比特状态读取。本申请可有效防止量子比特互联断点的可能，极大地提高互联可靠性，并可增加纠错编码设计的灵活性，有效降低量子比特操控和读取电路的复杂度，具有重要的科学研究和工业应用前景。

Description

一种超导量子比特芯片

技术领域

本发明涉及但不限于超导量子计算技术领域，尤其涉及一种超导量子比特芯片。

背景技术

量子计算机是一种使用量子逻辑进行通用计算的设备。相比传统计算机，量子计算机在解决重要特定问题时运算时间可大幅度减少，因而受到广泛关注。量子计算机的核心是大量相互作用的量子比特构成的量子芯片。

基于超导材料制成的量子芯片可以利用现有的半导体工艺技术实现大规模的集成，超导量子比特在相互作用控制、选择性操作以及纠错等进行量子计算所需要的关键性指标方面展现出较其他物理体系更为优越的性能，是最有希望实现量子计算机的平台之一。

超导量子芯片的架构方式，即超导量子比特在芯片上的布局操控方式，是量子计算机的关键设计之一，它对量子芯片制造工艺的复杂度、容错性，对量子纠错编码设计的灵活性，对量子计算机的性能、占用的物理资源等问题都有重要的影响。随着芯片上量子比特数目的增多，这个影响变得更为显著，合理的量子计算机芯片架构是实现可扩展大规模超导量子计算机的关键因素。

附图1(a)和附图1(b)所示为两种目前常见的量子比特在芯片上的布局示意图。附图1(a)为一维量子比特布局(如Google，Rigetti Computing等公司近期采用)，其中近邻量子比特之间互相直接耦合，芯片平面内另一个维度可以用来布控量子比特操控和状态读取的相关电路，这种布局方式的量子线路简单直观，但量子比特互联的可靠度较低，一旦链路中某个量子比特失效，量子比特之间的两两耦合会被打破，因而这种量子芯片的容错性较差。附图1(b)为二维布局的量子比特(IBM，Intel等公司计划采用的方案)，又称作表面编码方式(surface code)，其优点在于量子芯片容错性相对较高，可以运行量子纠错算法，但是这种量子比特布局的芯片电路复杂度很高，仍然存在量子比特互联断点的可能，而且控制和读取电路需要在第三个维度布线完成互联，需要三维集成电路，从而导致芯片制造工艺极其复杂，影响了芯片的可靠性。

可以预见，对于采用上述两种架构的量子芯片，随着超导量子比特数目的增多，对量子比特完全操控所需引入的控制线布局、信号交叉影响以及微波设备的需求也会呈现快速增长，这无疑会成为大规模量子计算机实现的制约条件。

发明内容

为了解决上述技术问题，本发明提出一种新型超导量子比特芯片，该发明包括：采用准一维的网链结构布局超导量子比特；可对网链结构中的任意一个量子比特进行量子态读取和单比特量子逻辑门操作；可对网状单元内的任意两个量子比特进行双比特量子逻辑门操作；可实现相邻网状单元间的双量子比特逻辑门操作，实现量子比特全互联；网状单元内的超导量子比特个数能够根据纠错编码的要求而灵活调整，从而构建可容错的逻辑量子比特，实现容错量子计算。

为了达到本发明目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种超导量子比特芯片，包括：准一维布局的超导量子比特阵列和操控读取微波电路；

其中，所述超导量子比特阵列包括：两个或两个以上呈链式排列的网状单元；

每个所述网状单元内包含n个超导量子比特，所述n个超导量子比特包括共享型超导量子比特和非共享型超导量子比特；相邻网状单元之间共享m个共享型超导量子比特；其中，所述共享型超导量子比特用于网状单元间互联，m和n为自然数，n>m≥2；

所述操控读取微波电路包括：

耦合于每个超导量子比特的独立的操控用共平面微波传输线，用于对超导量子比特进行微波脉冲激发；

磁通量控制线，分别用于调节每个共享型超导量子比特本征频率；

其中，所述网状单元内的每个超导量子比特耦合到同一个互联用共平面超导微波谐振腔，所述互联用共平面超导微波谐振腔用于网状单元内超导量子比特的互联；每个超导量子比特各自耦合于一个读取用共平面超导微波谐振腔，所述读取用共平面超导微波谐振腔耦合于读取用共平面微波传输线，所述读取用共平面微波传输线连接于外部电路，用于超导量子比特状态读取。

因为网状单元内的每个超导量子比特都与互联用共平面超导微波谐振腔存在耦合，所以，即使网状单元内的某个或几个超导量子比特损坏，剩余的超导量子比特间仍可实现全互联；相邻网状单元之间的共享型超导量子比特数m≥2，所以即使有一个超导量子比特损坏，网状单元间的超导量子比特仍可以通过其余的共享型超导量子比特传导媒介进行双量子比特逻辑门操作，这样可以极大地提高互联可靠性。

本申请的超导量子比特芯片可对网链结构中的任意一个超导量子比特进行量子态读取。在一实施例中，各所述超导量子比特和与本超导量子比特耦合的读取用共平面超导微波谐振腔处于失谐状态，各超导量子比特的状态分别通过所耦合的所述读取用共平面超导微波谐振腔的本征频率移动读取，这样可实现量子态的非破坏性测量。

在一实施例中，所述操控用共平面微波传输线还用于对其所耦合的超导量子比特进行单比特量子逻辑门操作；其中，所述单比特量子逻辑门操作通过施加在所述操控用共平面微波传输线上的微波信号的参数实现；所述参数包括以下一种或多种：长度、强度、相位。

在一实施例中，所述网状单元内的任意两个超导量子比特通过交叉共振(Cross-resonance)逻辑门操作和单比特量子逻辑门操作的组合，进行双量子逻辑门操作。

在一实施例中，相邻网状单元的超导量子比特之间，以所述相邻网状单元所共享的共享型超导量子比特为中介(bus)进行双量子比特逻辑门操作，即实现量子比特-量子比特bus-量子比特逻辑门操作。

在一实施例中，所述网状单元内的超导量子比特个数n可根据纠错编码的参数灵活设置，以构建可容错的逻辑比特。逻辑比特是指借助量子纠错算法保护实现的量子信息错误概率显著降低的物理量子比特组合。

在一实施例中，所述网状单元内的非共享型超导量子比特的频率固定。对于共享型超导量子比特，设置单独的磁通量控制线用于超导量子比特本征频率调节。网状单元内其余的超导量子比特频率固定，不需设置单独的磁通量控制线，从而减少超导量子比特控制线总数，避免芯片上微波信号的交叉影响。

在一实施例中，所述超导量子比特包括基于金属薄膜制备的非线性电感元件约瑟夫森结、结电容和金属岛电容。

在一实施例中，所处超导量子比特的量子态允许存在小于1的保真度。

在一实施例中，单量子比特逻辑门和双量子比特逻辑门操作允许存在小于1的保真度。

本发明实施例的技术方案，具有如下有益效果：

本发明实施例提供的超导量子比特芯片可有效防止量子比特互联断点的可能，极大地提高互联可靠性，并可增加纠错编码设计的灵活性，有效降低量子比特操控、微波电路读取的复杂度，具有重要的科学研究和工业应用前景。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1(a)为相关技术中的一种量子比特在芯片上的布局示意图；

图1(b)为相关技术中的另一种量子比特在芯片上的布局示意图；

图1(c)为本发明实施例的一种超导量子芯片的结构示意图；

图2(a)为本发明实施例的一种超导量子比特芯片的量子比特操控和测量电路部分局部结构示意图；

图2(b)为图2(a)中203、204和205部分的局部放大结构示意图；

图2(c)为图2(a)中206部分的局部放大结构示意图；

图2(d)为本发明实施例的一种网状单元内用于双量子比特逻辑门操作的微波谐振腔208部分的结构示意图；

图3为本发明实施例的一种一维网链结构布局的可纠错超导量子比特芯片示意图；

其中，附图标记说明如下：201：读取用共平面超导微波谐振腔；202：共平面微波传输线；203：单量子比特逻辑门操作微波传输线末端图；204：第一耦合端口；205：第二耦合端口；206：微波传输线交叉布线所用的空气桥(air bridge)；207：用于点焊连接微波传输线至芯片外电路的金属电极；208：互联用共平面超导微波谐振腔；209：超导量子比特所处位置；210：磁通量控制线；★：本征频率可调节的双约瑟夫森结量子比特；○：本征频率固定的单约瑟夫森结量子比特。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是在可接受的误差容限或设计约束内近似于相应的值。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

本发明实施例提供了一种超导量子比特芯片，包括准一维网链结构布局的超导量子比特阵列和操控读取微波电路，其中：

如附图1(c)所示，在本发明的一实施例中，图中每个○或★代表一个超导量子比特，超导量子比特由基于金属薄膜的电容和约瑟夫森结非线性电感元件构成。○代表本征频率固定的单约瑟夫森结量子比特，★代表本征频率可调节的双约瑟夫森结量子比特。

每个网状单元内包含n个超导量子比特，相邻网状单元之间共享m(n>m≥2)个★型超导量子比特用于网状单元间互联。对于共享型超导量子比特，设置单独的磁通量控制线210(如附图2(d)所示)用于量子比特本征频率调节。网状单元内其余的○型量子比特频率固定，不需设置单独的磁通量控制线，从而可以减少量子比特控制线总数，避免器件芯片上的微波信号交叉影响。

在本发明的一实施例中，如附图2(a)和附图2(d)所示，每个超导量子比特各自耦合于一个读取用共平面超导微波谐振腔201，读取用共平面超导微波谐振腔201进一步耦合于读取用共平面微波传输线202，读取用共平面微波传输线202通过点焊连接金属电极207至外部电路，用于量子比特状态读取。

在本发明的一实施例中，如附图2(d)所示，网状单元内的每个超导量子比特耦合到同一个互联用共平面超导微波谐振腔208，用于网状单元内超导量子比特的互联。

在本发明的一实施例中，如附图2(a)和附图2(d)所示，设计独立的操控用共平面微波传输线202耦合于每个超导量子比特，用于量子比特微波脉冲激发，进行单量子比特逻辑门操作。微波传输线末端203，如附图2(a)和附图2(b)所示。微波传输线可使用“airbridge”方式交叉布线206，如附图2(a)和附图2(c)所示。制备超导量子比特在附图2(b)的209所示区域。超导量子比特通过耦合端口204耦合于读取用共平面超导微波谐振腔201，通过耦合端口205耦合于互联用共平面超导微波谐振腔208。

在本发明的一实施例中，可对网链结构中的任意一个超导量子比特进行量子态读取。如附图2(a)和附图2(b)所示，超导量子比特通过耦合端口204耦合于读取用共平面超导微波谐振腔201。超导量子比特和与其耦合的读取用共平面超导微波谐振腔处于失谐状态，谐振腔本征频率移动取决于量子比特的状态，这样可实现量子态的非破坏性测量。

在本发明的一实施例中，通过控制施加在耦合于超导量子比特的操控用共平面微波传输线上的微波信号的长度、强度和相位，可对网链结构中的任意一个超导量子比特进行单比特量子逻辑门操作。如附图2(a)和附图2(b)所示，每个超导量子比特以电容耦合的方式，耦合于独立的操控用共平面微波传输线202，用于量子比特微波脉冲激发，进行单量子比特逻辑门操作。

在本发明的一实施例中，可对网状单元内的任意两个量子比特进行双比特量子逻辑门操作。网状单元内的每个超导量子比特耦合到同一个互联用共平面超导微波谐振腔208，用于网络内量子比特的互联，如附图2(d)所示。由于网状单元内的所有量子比特均耦合于同一个互联用共平面超导微波谐振腔，其中的任意双量子比特逻辑门操作通过交叉共振(Cross-resonance)逻辑门和单比特量子逻辑门组合操作完成。其中交叉共振逻辑门是指在控制量子比特上施加目标量子比特本征频率的微波信号，完成受控的量子逻辑门。因网状单元内的每个超导量子比特都与互联用共平面超导微波谐振腔存在耦合，所以，即使网状单元内的某个或几个超导量子比特损坏，剩余的超导量子比特间仍可实现全互联。

在本发明的一实施例中，可实现相邻网状单元间的双量子比特逻辑门操作。该逻辑门操作需要借助用于网状单元间互联的★类型量子比特为中介实现。第一个网状单元内的超导量子比特可以与互联用的★类型量子比特完成双比特交换门操作，进而对该★型量子比特与第二个网状单元内的超导量子比特进行双比特交换门操作，再配合单量子比特逻辑门操作，可以实现相邻网状单元间任意两个超导量子比特的双比特逻辑门操作，即实现量子比特-量子比特bus-量子比特逻辑门操作。相邻网状单元之间的共享★型量子比特数m≥2，所以即使有一个超导量子比特损坏，网状单元间的超导量子比特仍可以通过其余的★型量子比特传导媒介进行双量子比特逻辑门操作，这样可以极大地提高互联可靠性。

在本发明的一实施例中，网状单元内的超导量子比特个数可根据纠错编码的要求而灵活调整，以构建可容错的逻辑比特。

在本发明的一个实例中，如附图3所示，如果采用3data qubit-2ancillar qubit纠错策略，每个网状单元包含4个★型data qubit和4个○型ancillar qubit，组成2个表面编码逻辑比特；每个逻辑比特包含3个data qubit和2个ancillar qubit，用于进行ZZZ极化测量，如附图3虚线框所示。

如果采用4data qubit-1ancillar qubit纠错策略，每个网状单元包含6个★型data qubit和2个○型ancillar qubit，组成2个表面编码逻辑比特；每个逻辑比特包含4个data qubit和1个ancillar qubit，进行ZZZZ和XXXX极化测量。逻辑比特间互联通过★型data qubit间耦合而实现。★型data qubit和○型ancillar qubit间通过微波谐振腔媒介进行CNOT门操作，实现极化测量。

这种基于网链结构的可扩展超导量子比特芯片架构设计与现有的超导量子比特布局方案有显著的区别。现有的容错表面编码布局设计，如TU Delft 17-qubit和IBM 4-qubit设计，采用4data qubit—1ancillar qubit的极化测量方式，只能实现data qubit和ancillar qubit之间的耦合。Google公司的5-qubit(2个ancillar qubit)和9-qubit(4个ancillar qubit)一维布局设计，也只能实现最近邻量子比特间耦合。

而本发明中的超导量子比特布局设计，采用超导微波谐振腔作为传导媒介，可实现网状单元内的任意两个超导量子比特间耦合，这和以往的设计方案显著不同。而且，网状单元间的超导量子比特也可以通过互联用★型量子比特完成双量子比特逻辑门操作，即可以实现网链结构中的超导量子比特全互联，这种架构可以方便地用于容错量子计算。

本发明实施例提出的超导量子芯片，采用准一维的网链结构布局超导量子比特，可对网链结构中的任意一个量子比特进行量子态读取和单比特量子逻辑门操作；可对网状单元内的任意两个量子比特进行双比特量子逻辑门操作；可实现相邻网状单元间的双量子比特逻辑门操作，实现量子比特全互联；网状单元内的超导量子比特个数能够根据纠错编码的要求而灵活调整，从而可以构建可容错的逻辑量子比特，实现容错量子计算。

本发明实施例提出的超导量子芯片，可以提高超导量子计算机芯片制造工艺的容错性。该芯片可以有效防止量子比特互联断点的可能，极大地提高互联可靠性，并可增加纠错编码设计的灵活性，有效降低量子比特操控、微波电路读取的复杂度，具有重要的科学研究和工业应用前景。

另外，根据本发明上述实例的超导量子芯片，还可以具有如下附加的技术特征：在一些示例中，所述超导量子比特为基于金属薄膜的电容和非线性电感元件构成。在一些示例中，所述量子态读取为量子非破坏性测量。在一些示例中，所处量子比特的量子态允许存在小于1的保真度。在一些示例中，单量子比特逻辑门和双量子比特逻辑门操作允许存在小于1的保真度。在一些示例中，逻辑比特是指借助量子纠错算法保护实现的量子信息错误概率显著降低的物理量子比特组合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种超导量子比特芯片，其特征在于，包括：准一维布局的超导量子比特阵列和操控读取微波电路；

其中，所述超导量子比特阵列包括：两个或两个以上呈链式排列的网状单元；

每个所述网状单元内包含n个超导量子比特，所述n个超导量子比特包括共享型超导量子比特和非共享型超导量子比特；相邻网状单元之间共享m个共享型超导量子比特；其中，所述共享型超导量子比特用于网状单元间互联，m和n为自然数，n>m≥2；

所述操控读取微波电路包括：

耦合于每个超导量子比特的独立的操控用共平面微波传输线，用于对超导量子比特进行微波脉冲激发；

磁通量控制线，分别用于调节每个共享型超导量子比特本征频率；

其中，所述网状单元内的每个超导量子比特耦合到同一个互联用共平面超导微波谐振腔，所述互联用共平面超导微波谐振腔用于网状单元内超导量子比特的互联；每个超导量子比特各自耦合于一个读取用共平面超导微波谐振腔，所述读取用共平面超导微波谐振腔耦合于读取用共平面微波传输线，所述读取用共平面微波传输线连接于外部电路，用于超导量子比特状态读取。

2.根据权利要求1所述的超导量子比特芯片，其特征在于，各所述超导量子比特和与本超导量子比特耦合的读取用共平面超导微波谐振腔处于失谐状态，各超导量子比特的状态分别通过所耦合的所述读取用共平面超导微波谐振腔的本征频率移动读取。

3.根据权利要求1所述的超导量子比特芯片，其特征在于，所述操控用共平面微波传输线还用于对其所耦合的超导量子比特进行单比特量子逻辑门操作；其中，所述单比特量子逻辑门操作通过施加在所述操控用共平面微波传输线上的微波信号的参数实现；所述参数包括以下一种或多种：长度、强度、相位。

4.根据权利要求1所述的超导量子比特芯片，其特征在于，所述网状单元内的任意两个超导量子比特通过交叉共振逻辑门操作和单比特量子逻辑门操作的组合，进行双量子逻辑门操作。

5.根据权利要求1所述的超导量子比特芯片，其特征在于，相邻网状单元的超导量子比特之间，以所述相邻网状单元所共享的共享型超导量子比特为中介进行双量子比特逻辑门操作。

6.根据权利要求1所述的超导量子比特芯片，其特征在于，所述网状单元内的超导量子比特个数n根据纠错编码的参数设置。

7.根据权利要求1所述的超导量子比特芯片，其特征在于，所述网状单元内的非共享型超导量子比特的频率固定。

8.根据权利要求1至7任一所述的超导量子比特芯片，其特征在于：所述超导量子比特包括基于金属薄膜制备的非线性电感元件约瑟夫森结、结电容和金属岛电容。

9.根据权利要求1至7任一所述的超导量子比特芯片，其特征在于：所处超导量子比特的量子态允许存在小于1的保真度。

Images