CN107564868A - 一种超导量子计算芯片的集成封装结构和方法 - Google Patents

Abstract

本发明公开了一种超导量子计算芯片的集成封装结构和方法，所述集成封装结构，包括超导量子计算芯片，还包括与所述超导量子计算芯片封装在一起的倒装封装芯片，所述超导量子计算芯片的绝缘衬底上具有多个相互耦合的超导量子比特，以及与所述超导量子比特相连，用于对超导量子比特进行操控和读出的第一通讯线路；所述倒装封装芯片具有多个超导谐振腔，所述超导谐振腔与超导量子比特及第一通讯线路相对应，对每个所述超导量子比特和第一通讯线路进行电磁屏蔽。本发明实施例可以对每一超导量子比特和第一通讯线路进行电磁屏蔽，减少输入输出引线之间的串扰和对量子比特的影响，从而提高量子比特的退相干时间，达到规模化量子计算的要求。

Description

一种超导量子计算芯片的集成封装结构和方法

技术领域

本发明涉及超导量子计算领域，尤指一种超导量子计算芯片的集成封装结构和方法。

背景技术

量子计算机利用量子态叠加这一量子力学基本原理，能够实现经典计算机难以完成的信息处理任务。在目前的研究中，由于与现今非常成熟的传统硅集成电路加工工艺相兼容，器件参数在设计加工制备过程中也能够得到很好的精确控制，并且能够实现集成化，采用超导量子比特的超导量子计算是构建量子计算机最具有前景的方案之一。

怎样保持量子比特的量子性，也就是保持其相干性，同时能够对特定的量子比特进行调控，是面临超导量子计算芯片的一大难题。由于超导量子计算的核心器件，超导量子比特是一种宏观的人造原子，其和环境的耦合很强，很难保持其量子性。国际学术界已经将量子芯片上的一个单独的量子比特的退相干时间延长到可以进行纠错的阈值。要实现规模化的量子计算，必须能够对计算过程中产生的错误进行纠错，这就要求芯片上集成的量子比特数目达到一定的量，同时量子比特的退相干时间达到一定的阈值。但是处于同一个芯片平面衬底上的多个量子比特，不可避免的会相互作用，影响其退相干时间，目前具有多量子比特的芯片退相干时间还达不到进行纠错的阈值，也即毫秒量级。

发明内容

为了解决上述技术问题，本发明提供了一种超导量子计算芯片的集成封装结构和方法，以解决超导量子计算芯片上的多个超导量子比特之间以及与输入输出线路之间的相互作用的问题。

为了达到本发明目的，本发明实施例提供了一种超导量子计算芯片的集成封装结构，包括超导量子计算芯片，还包括与所述超导量子计算芯片封装在一起的倒装封装芯片，其中，

所述超导量子计算芯片的绝缘衬底上具有多个相互耦合的超导量子比特，以及与所述超导量子比特相连，用于对超导量子比特进行操控和读出的第一通讯线路；

所述倒装封装芯片具有多个超导谐振腔，所述超导谐振腔与超导量子比特及第一通讯线路相对应，对每个所述超导量子比特和第一通讯线路进行电磁屏蔽。

可选地，每个超导量子比特与一组第一通讯线路相连，每组第一通讯线路包括量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路；

所述超导谐振腔与所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路一一对应，分别对所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路进行电磁屏蔽。

可选地，所述倒装封装芯片具有多个穿硅通孔TSV，所述TSV中设置有金属互联柱，所述金属互联柱的一端与所述第一通讯线路相连，另一端与第二通讯线路相连，所述第二通讯线路位于所述倒装封装芯片的外表面。

可选地，所述金属互联柱通过金属键合的方式与所述第一通讯线路相连。

可选地，所述超导谐振腔的截止频率远离所述超导量子比特和第一通讯线路的本征频率。

本发明实施例还提供了一种超导量子计算芯片的集成封装方法，包括：

分别制备超导量子计算芯片和具有多个超导谐振腔的倒装封装芯片；

将所述超导量子计算芯片和倒装封装芯片封装在一起，其中，所述倒装封装芯片中的超导谐振腔与超导量子计算芯片中的超导量子比特及用于对超导量子比特进行操控和读出的第一通讯线路相对应，所述超导谐振腔对每个所述量子比特和第一通讯线路进行电磁屏蔽。

可选地，所述制备所述倒装封装芯片的步骤包括：

在衬底上制备穿硅通孔TSV；

在衬底的一面上制备超导谐振腔；

在衬底的另一面制备有用于和外界电路连接的第二通讯线路，所述第二通讯线路包括共面波导和引线盘。

可选地，所述衬底为表面生长了氮化硅的硅衬底，所述在衬底的一面上制备超导谐振腔包括：

用光刻胶制作掩模图形，利用等离子体刻蚀去掉没有光刻胶保护的氮化硅，使用深硅刻蚀工艺形成谐振腔；

在所述谐振腔的表面蒸镀一层超导薄膜，形成超导谐振腔。

可选地，在所述制备超导量子计算芯片的步骤中，在所述超导量子计算芯片上设置用于金属键合的金属触点；

在所述制备倒装封装芯片的步骤中，在所述TSV中制作互联金属柱；

在所述将所述超导量子计算芯片和倒装封装芯片封装在一起的步骤中，通过金属键合的方式，将所述金属触点和互联金属柱连接在一起。

可选地，所述超导量子计算芯片上，每个超导量子比特与一组第一通讯线路相连，每组第一通讯线路包括量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路；

所述超导谐振腔与所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路一一对应，分别对所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路进行电磁屏蔽。

本发明实施例的超导量子计算芯片的集成封装结构，包括超导量子计算芯片，其特征在于，还包括与所述超导量子计算芯片封装在一起的倒装封装芯片，其中，所述超导量子计算芯片的绝缘衬底上具有多个相互耦合的超导量子比特，以及与所述超导量子比特相连，用于对超导量子比特进行操控和读出的第一通讯线路；所述倒装封装芯片具有多个超导谐振腔，所述超导谐振腔与超导量子比特及第一通讯线路相对应，对每个所述超导量子比特和第一通讯线路进行电磁屏蔽。本发明实施例可以对每一超导量子比特和第一通讯线路进行电磁屏蔽，减少输入输出引线之间的串扰和对量子比特的影响，从而提高量子比特的退相干时间，达到规模化量子计算的要求。进一步地，通过采用TSV方式将控制和读出信号引出超导量子计算芯片，解决了控制读出信号的引入引出问题。本发明实施例采用成熟的半导体集成电路制备工艺，具备规模化生产的可能。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例的超导量子计算芯片的集成封装前的结构示意图；

图2为本发明实施例的超导量子计算芯片的集成封装后的结构示意图；

图3为本发明实施例的超导量子计算芯片的示意图；

图4为本发明实施例的倒装封装芯片输入输出连线示意图；

图5为本发明实施例的超导量子计算芯片的集成封装后连线示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

为了实现规模化的量子计算，要求芯片上集成的量子比特数目达到一定的数量，根据国际上已发表文献的估算，量子芯片上集成的量子比特数超过50个的量子计算机就能够演示比经典超级计算机功能更强大的计算能力。此外为了纠正运算过程中产生的错误，就需要进行量子纠错，一般采用若干个物理量子比特形成一个逻辑量子比特，不管应用何种纠错方式，都需要集成更多的量子比特，以满足量子纠错的要求，这样量子芯片上需要集成上百个甚至上千个量子比特。此外，为了进行量子计算，需要能够对每一位量子比特独立地进行调控。现有的超导量子计算芯片封装技术采用金属线超声焊接，或者是采用机械加工的连接端子将控制和读出信号和量子比特连接起来，实现对量子比特的操控和读出，这些方法不可避免地会产生信号的串扰现象，影响量子计算过程，而且很难在一个芯片上连接上千条金属线或机械加工的连接端子。在计算芯片上只有几个或十几个量子比特的时候，这些方法勉强可行。国际上科学家已经用这样的方法演示了基本的量子算法，单个芯片集成的量子比特数目最多达到10个。但要实现规模化量子计算，芯片上必须集成上百个甚至几千个的量子比特，就不能再用已有的方法。

如图1和图2所示，本发明实施例的超导量子计算芯片的集成封装结构，包括超导量子计算芯片10，以及与所述超导量子计算芯片10封装在一起的倒装封装芯片20，其中，

所述超导量子计算芯片的绝缘衬底14上具有多个相互耦合的超导量子比特11，以及与所述超导量子比特11相连，用于对超导量子比特11进行操控和读出的第一通讯线路12；

所述倒装封装芯片20具有多个超导谐振腔21，所述超导谐振腔21与超导量子比特11及第一通讯线路12相对应，对每个所述超导量子比特11和第一通讯线12路进行电磁屏蔽。

本发明实施例可以对每一超导量子比特和第一通讯线路进行电磁屏蔽，减少输入输出引线之间的串扰和对量子比特的影响，从而提高量子比特的退相干时间，达到规模化量子计算的要求。

其中，所述超导谐振腔21的截止频率远离所述超导量子比特11和第一通讯线路12的本征频率。

其中，超导量子比特11的工作频率一般为几个GHz，第一通讯线路12的工作频率一般低于GHz，所以超导谐振腔21的截止频率可选择大于等于10GHz，例如10GHz～100GHz。

如图3所示，在超导量子计算芯片10中，超导量子比特11采用两维平面阵列排列，每个超导量子比特11与一组第一通讯线路12相连，每组第一通讯线路12包括量子比特操控微波输入线路121(标XY的连线)、量子比特操控直流输入线路122(标Z的连线)和量子比特状态读出线路123(标T的连线)。

所述超导谐振腔21与所述超导量子比特11、量子比特操控微波输入线路121、量子比特操控直流输入线路122和量子比特状态读出线路123一一对应，分别对所述超导量子比特11、量子比特操控微波输入线路121、量子比特操控直流输入线路122和量子比特状态读出线路123进行电磁屏蔽。

如图1和图2所示，所述倒装封装芯片具有多个TSV(Through-Silicon Via，穿硅通孔)22，所述TSV22中设置有金属互联柱，所述金属互联柱的一端与所述第一通讯线路12相连，另一端与第二通讯线路23相连，所述第二通讯线路23位于所述倒装封装芯片的外表面。

TSV倒装封装芯片是半导体集成电路领域一项新的封装技术，采用半导体集成电路制造工艺制备，可以规模化生产。本发明实施例通过采用TSV方式将控制和读出信号引出超导量子计算芯片，解决了控制读出信号的引入引出问题。本发明实施例采用成熟的半导体集成电路制备工艺，具备规模化生产的可能。

在本发明实施例中，所述金属互联柱通过金属键合的方式与所述第一通讯线路12相连。

其中，所述第一通讯线路12包含用于金属键合的金属触点13，封装的时候，通过金属键合的方式，金属触点13和互联金属柱连接在一起。

如图4和图5所示，第二通讯线路23通过金属互联柱与第一通讯线路12相连，第二通讯线路23与第一通讯线路12中的量子比特操控微波输入线路121、量子比特操控直流输入线路122和量子比特状态读出线路123相对应，包含用于和外界电路连接的引线盘(图中XY、Z、T位置)，可以通过所述引线盘连接到外围控制测试电路，对超导量子计算芯片进行控制和测试。

另外，第二通讯线路23中，与量子比特操控微波输入线路121相连的对应线路，以及与量子比特状态读出线路123相连对应线路为共面波导。

本发明实施例的技术方案采用集成电路加工制备工艺，集成的数目受芯片大小和集成电路工艺的限制，采用紫外光刻，在10mm*10mm的芯片上，可以达到100个以上量子比特，退相干时间达到毫秒量级，可以达到进行纠错的阈值。

需要说明的是，图1～图5仅为本发明实施例的超导量子计算芯片的集成封装结构的局部示意图，在实际应用中，超导量子计算芯片上的超导量子比特比图示中的更多，相应地，第一通讯线路和第二通讯线路所包含的线路数目也会随着超导量子比特数目的变化而变化。

本发明实施例的超导量子计算芯片的集成封装方法，包括：

步骤1，分别制备超导量子计算芯片和具有多个超导谐振腔的倒装封装芯片；

步骤2，将所述超导量子计算芯片和倒装封装芯片封装在一起，其中，所述倒装封装芯片中的超导谐振腔与超导量子计算芯片中的超导量子比特及用于对超导量子比特进行操控和读出的第一通讯线路相对应，所述超导谐振腔对每个所述量子比特和第一通讯线路进行电磁屏蔽。

其中，步骤1中，超导量子计算芯片采用半导体平面加工工艺在绝缘衬底上制备，包括如下步骤：

a)选取绝缘衬底晶圆，例如蓝宝石和制备了氧化硅或氮化硅绝缘层的硅衬底，经过清洗工艺和退火工艺处理。

b)利用半导体微加工光刻剥离工艺，制备用于金属键合的金属触点和对准标记。

c)通过深紫外光(三层膜工艺)或电子束光刻(双角度蒸发工艺)套刻制备具有耦合结构的两维量子比特阵列。

d)按照超导量子计算芯片的设计尺寸划片备用。其中，超导量子计算芯片的尺寸在10mm╳10mm左右。

其中，步骤1中，具有多个超导谐振腔的倒装封装芯片的制备包括如下步骤：

A)选取绝缘衬底晶圆，例如衬底厚度在500微米以下，直径2-6英寸

的双面抛光且表面生长了500nm以下氮化硅的硅衬底。

B)在衬底上制备TSV以及互联金属柱。其中，可包括：

B1)用光刻胶制作掩模图形，利用等离子体刻蚀去掉没有光刻胶保护的氮化硅，使用深硅刻蚀工艺形成TSV。其中，TSV的直径可以是5～20微米。

B2)利用真空旋涂在晶圆和TSV表面涂覆一层有机隔离层。

B3)磁控溅射形成电镀种子层。

B4)在TSV中制备互联金属柱。

其中，可以采用如下方式：电镀形成互联铜柱，然后通过光学套刻在铜柱顶端制备金互联层。

B5)根据需要，决定是否去除有机物隔离层。其中，如果需要尽可能小的同轴传输线介质电容，可以将有机物隔离层去除，形成空气间隙。

C)在衬底的一面制备超导谐振腔。其中，可包括：

C1)用光刻胶制作掩模图形，利用等离子体刻蚀去掉没有光刻胶保护的氮化硅，使用深硅刻蚀工艺形成谐振腔。

C2)在所述谐振腔的表面蒸镀一层超导薄膜，形成超导谐振腔。

其中，超导谐振腔与所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路一一对应，用于分别对所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路进行电磁屏蔽。

D)在倒装封装芯片衬底的另一面，制备有用于和外界电路连接的第二通讯线路，所述第二通讯线路包括共面波导和引线盘。

其中，可利用光学曝光和正胶金属剥离工艺制备共面波导和引线盘结构。

E)按照超导量子计算芯片的设计尺寸将倒装封装芯片划片备用。

其中，步骤2中，将所述超导量子计算芯片和倒装封装芯片封装在一起，可采用低温真空金属键合法，通过金属键合机将超导量子计算芯片和倒装封装芯片封装在一起。

本发明实施例可以对每一超导量子比特和第一通讯线路进行电磁屏蔽，减少输入输出引线之间的串扰和对量子比特的影响，从而提高量子比特的退相干时间，达到规模化量子计算的要求。进一步地，通过采用TSV方式将控制和读出信号引出超导量子计算芯片，解决了控制读出信号的引入引出问题。本发明实施例采用成熟的半导体集成电路制备工艺，具备规模化生产的可能。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种超导量子计算芯片的集成封装结构，包括超导量子计算芯片，其特征在于，还包括与所述超导量子计算芯片封装在一起的倒装封装芯片，其中，

所述超导量子计算芯片的绝缘衬底上具有多个相互耦合的超导量子比特，以及与所述超导量子比特相连，用于对超导量子比特进行操控和读出的第一通讯线路；

所述倒装封装芯片具有多个超导谐振腔，所述超导谐振腔与超导量子比特及第一通讯线路相对应，对每个所述超导量子比特和第一通讯线路进行电磁屏蔽。

2.根据权利要求1所述的集成封装结构，其特征在于，

每个超导量子比特与一组第一通讯线路相连，每组第一通讯线路包括量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路；

所述超导谐振腔与所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路一一对应，分别对所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路进行电磁屏蔽。

3.根据权利要求1或2所述的集成封装结构，其特征在于，

所述倒装封装芯片具有多个穿硅通孔TSV，所述TSV中设置有金属互联柱，所述金属互联柱的一端与所述第一通讯线路相连，另一端与第二通讯线路相连，所述第二通讯线路位于所述倒装封装芯片的外表面。

4.根据权利要求3所述的集成封装结构，其特征在于，

所述金属互联柱通过金属键合的方式与所述第一通讯线路相连。

5.根据权利要求1或2所述的集成封装结构，其特征在于，

所述超导谐振腔的截止频率远离所述超导量子比特和第一通讯线路的本征频率。

6.一种超导量子计算芯片的集成封装方法，包括：

分别制备超导量子计算芯片和具有多个超导谐振腔的倒装封装芯片；

将所述超导量子计算芯片和倒装封装芯片封装在一起，其中，所述倒装封装芯片中的超导谐振腔与超导量子计算芯片中的超导量子比特及用于对超导量子比特进行操控和读出的第一通讯线路相对应，所述超导谐振腔对每个所述量子比特和第一通讯线路进行电磁屏蔽。

7.根据权利要求6所述的集成封装方法，其特征在于，所述制备所述倒装封装芯片的步骤包括：

在衬底上制备穿硅通孔TSV；

在衬底的一面上制备超导谐振腔；

在衬底的另一面制备有用于和外界电路连接的第二通讯线路，所述第二通讯线路包括共面波导和引线盘。

8.根据权利要求7所述的集成封装方法，其特征在于，所述衬底为表面生长了氮化硅的硅衬底，所述在衬底的一面上制备超导谐振腔包括：

用光刻胶制作掩模图形，利用等离子体刻蚀去掉没有光刻胶保护的氮化硅，使用深硅刻蚀工艺形成谐振腔；

在所述谐振腔的表面蒸镀一层超导薄膜，形成超导谐振腔。

9.根据权利要求7所述的集成封装方法，其特征在于，

在所述制备超导量子计算芯片的步骤中，在所述超导量子计算芯片上设置用于金属键合的金属触点；

在所述制备倒装封装芯片的步骤中，在所述TSV中制作互联金属柱；

在所述将所述超导量子计算芯片和倒装封装芯片封装在一起的步骤中，通过金属键合的方式，将所述金属触点和互联金属柱连接在一起。

10.根据权利要求6～9中任意一项所述的集成封装方法，其特征在于，

所述超导量子计算芯片上，每个超导量子比特与一组第一通讯线路相连，每组第一通讯线路包括量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路；

所述超导谐振腔与所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路一一对应，分别对所述超导量子比特、量子比特操控微波输入线路、量子比特操控直流输入线路和量子比特状态读出线路进行电磁屏蔽。