CN115835768A - 一种超导量子芯片制备用保护层及超导量子芯片 - Google Patents

Abstract

本发明提供一种超导量子芯片制备用保护层及超导量子芯片，所述保护层用于防止超导芯片的氧化，所述保护层作为势阱，用于捕获超导芯片中的准粒子。所述保护层具有优异的抗氧化性以及耐腐蚀性能，有效地防止超导金属层的表面自然氧化及减小超导量子芯片的表面微波损耗，同时能捕获准粒子，提高超导量子比特相干时间。此外，所述保护层兼具优异的导电性和导热性，膨胀系数低，有助于芯片间粘合、导电及稳定。

Description

一种超导量子芯片制备用保护层及超导量子芯片

技术领域

本发明属于量子芯片领域，涉及一种超导量子芯片制备用保护层及超导量子芯片。

背景技术

超导量子计算方案是目前最有可能实现的方案之一，是量子计算领域研究的热点。为了体现量子优越性，实现实用规模的超导量子计算，超导量子处理器需要大量超导量子芯片。目前，超导量子计算的关键难点是对超导量子比特高精度高相干调控下实现可扩展。在超导量子芯片中，大多数超导材料是金属的，容易被氧化，在其表面上形成一层自然氧化层且氧化层不稳定，是限制超导量子比特相干时间提高和增加微波损耗的主要因素。另外，超导金属层上的准粒子也是引起超导量子比特退相干通道之一。此外，在后续的多层芯片堆叠（3D封装）中，超导量子芯片中的超导金属氧化层不仅会降低铟柱质量，还会削弱铟柱与芯片上电极的粘附性和导电性。这些将增加微波损耗体积，影响芯片的相干性和稳定。总之，如何减少超导量子芯片中的准粒子和消除超导金属表面自然氧化层成为超导量子芯片中亟需解决的问题。

当前，主要通过增强磁屏蔽效果和在约瑟夫森结区附近的电极上沉积常规金属（捕获结区附近的准粒子）来减少超导量子芯片中的准粒子的。但这些无法去除超导量子芯片上的首层超导金属层中的准粒子。另外，首层超导金属表面自然氧化层的去除和防止形成技术的研究还不多。

由以上分析可知，需要新技术解决首层超导金属层中的准粒子及其表面自然氧化层对超导量子芯片造成的影响。

发明内容

为解决现有技术中存在的技术问题，本发明提供一种超导量子芯片制备用保护层及超导量子芯片，所述保护层具有优异的抗氧化性以及耐腐蚀性能，可以有效防止超导金属层的表面自然氧化及减小超导量子芯片的表面微波损耗，同时能捕获准粒子，提高超导量子比特相干时间。此外，所述保护层兼具优异的导电性和导热性，膨胀系数低，有助于芯片间粘合、导电及稳定。

为达到上述技术效果，本发明采用以下技术方案：

本发明目的之一在于提供一种超导量子芯片制备用保护层，所述保护层用于防止超导芯片的氧化，所述保护层作为势阱，用于捕获超导芯片中的准粒子。

本发明中，保护层防止了超导金属层的氧化层的形成，保证了高质量铟柱制备。此外，保护层具有优良的抗氧化性、耐腐蚀性、导电性、导热性和低的膨胀系数等优点，有助于芯片间粘合、导电及稳定。

作为本发明优选的技术方案，所述保护层为具有抗氧化以及耐腐蚀性能的超导金属或贵金属。

作为本发明优选的技术方案，所述具有抗氧化以及耐腐蚀性能的超导金属包括Re_1-xMo_x(0＜x＜1)、Ir、Ru、Pd或Os中的任意一种或至少两种的组合。

作为本发明优选的技术方案，所述具有抗氧化以及耐腐蚀性能的贵金属包括Au、Pt或Ag中的任意一种或至少两种的组合。

本发明中，所述保护层的厚度可以是2~8 nm，如2.5 nm、3 nm、3.5 nm、4 nm、4.5nm、5 nm、5.5 nm、6 nm、6.5 nm、7 nm或7.5 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述保护层设置于所述超导量子芯片的超导金属层表面。

作为本发明优选的技术方案，所述超导金属层包括α-Ta层、Nb层、NbN_x层、NbTiN_x层或TiN_x层，其中0＜x≤1

作为本发明优选的技术方案，所述超导金属层的厚度大于30 nm，如40 nm、50 nm、60 nm、70 nm、80 nm、90 nm、100 nm、110 nm、120 nm、130 nm、140 nm、150 nm、160 nm、170nm、180 nm或190 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述保护层的超导能隙小于所述超导金属层的超导能隙。

本发明中，保护层的超导能隙小于超导金属层的超导能隙，可以捕获准粒子，减少退相干通道，提高超导量子芯片性能，还具有良好的抗氧化性，能保护底层超导金属层不被氧化

本发明中，所述超导金属层设置于衬底层表面。

本发明中，所述衬底层包括硅衬底层或Al₂O₃层。所述硅衬底层包括Si(100)层、Si(111)层或Si(110)层中的任意一种。所述Al₂O₃衬底包括Al₂O₃(0001)层、Al₂O₃(11-21)层、Al₂O₃(10-10)层或Al₂O₃(1-102)层中的任意一种。

本发明中，当所述衬底层为硅衬底层时，所述衬底层与所述超导金属层之间设置有中间层。

所述中间层包括非晶氮化物薄膜或超导氮化物薄膜中的任意一种。

所述非晶氮化物薄膜包括富硅SiN_x，x<1。

所述超导氮化物薄膜包括TiN_x、NbN_x、NbTiN_x或TaN_x中的任意一种，0＜x≤1。

所述中间层的厚度为2~20 nm，如3 nm、nm、4 nm、5 nm、6 nm、7 nm、8 nm、9 nm、10nm、11 nm、12 nm、13 nm、14 nm、15 nm、16 nm、17 nm、18 nm或19 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述保护层的制备方法包括溅射法、分子束外延生长法、激光脉冲沉积法或电子束蒸发法中的一种或至少两种的组合。

本发明目的之二在于提供一种超导量子芯片，所述超导量子芯片包括上述任意的超导量子芯片制备用保护层。

与现有技术相比，本发明至少具有以下有益效果：

（1）本发明提供一种超导量子芯片制备用保护层及超导量子芯片，保护层防止了表面氧化层的形成，保证了高质量铟柱制备；此外，制备的保护层具有优良的抗氧化性、耐腐蚀性、导电性、导热性和低的膨胀系数等优点，有助于芯片间粘合、导电及稳定；

（2）本发明提供一种超导量子芯片制备用保护层及超导量子芯片，保护层与刻蚀氧化层技术相比，不仅省去了刻蚀工艺步骤，还避免了因刻蚀引入的缺陷问题(可导致超导芯片退相干)，保证了高质量3D芯片制备。

附图说明

图1为本发明提供的含有保护层的超导量子芯片首层材料的制备方法的流程示意图；

图2为本发明提具体方式中制备铟柱以及倒装焊接芯片的流程示意图；

图3a为实施例12中制备的Ta/Nb/Si(100)的AFM图；

图3b为实施例12中制备的Ta/Nb/Si(100)的XRD图；

图4a为实施例13中制备的Ta/Nb/Si(100)的AFM图；

图4b为实施例13中制备的Ta/Nb/Si(100)的XRD图；

图5a为实施例14中制备的Ta/Nb/Si(100)的AFM图；

图5b为实施例14中制备的Ta/Nb/Si(100)的XRD图。

下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。

具体实施方式

为更好地说明本发明，便于理解本发明的技术方案，本发明的典型但非限制性的实施例如下：

实施例1

本实施例提供一种超导量子芯片制备用保护层，所述超导量子芯片制备用保护层的制备方法包括以下步骤：

对厚度为400μm的硅衬底层进行化学清洁处理以及真空退火处理，所述真空退火处理的真空度为1×10^-10 torr，温度为500℃，时间为45min，得到清洁的硅衬底层；

在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，300℃反应40 min，得到厚度为2 nm的SiN_x层；所述N等离子体产生的条件为N₂流量10 sccm，射频功率为80 W；

在所述SiN_x层采用溅射法制备α-Ta多晶层，溅射法的衬底温度为200℃，压强为1.2 Pa，直流功率为50 W，靶基距为70 mm，沉积厚度为100 nm；

在所述Ta多晶层溅射制备Re_1-xMo_x超导合金层，所述溅射的压强为1 mtorr，直流电源功率为50 W，靶基距为70 mm，Re_1-xMo_x (0＜x＜1)超导合金的厚度为2 nm。

实施例2

本实施例提供一种超导量子芯片制备用保护层，所述超导量子芯片制备用保护层的制备方法包括以下步骤：

对厚度为600μm的硅衬底层进行化学清洁处理以及真空退火处理，所述真空退火处理的真空度为1×10^-9 torr，温度为800℃，时间为15min，得到清洁的硅衬底层；

在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，900℃反应20 min，得到厚度为5 nm的SiN_x层；所述N等离子体产生的条件为N₂流量15 sccm，射频功率为200 W；

在所述SiN_x层采用溅射法制备α-Ta多晶层，溅射法的衬底温度为800℃，压强为0.6 Pa，直流功率为200 W，靶基距为110 mm，沉积厚度为200 nm；

在所述Ta多晶层溅射制备Re_1-xMo_x超导合金层，所述溅射的压强为20 mtorr，直流电源功率为250 W，靶基距为110 mm，Re_1-xMo_x(0＜x＜1)超导合金的厚度为8 nm。

实施例3

本实施例提供一种超导量子芯片制备用保护层，所述超导量子芯片制备用保护层的制备方法包括以下步骤：

对厚度为500μm的硅衬底层进行化学清洁处理以及真空退火处理，所述真空退火处理的真空度为5×10^-10 torr，温度为700℃，时间为30min，得到清洁的硅衬底层；

在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，600℃反应30 min，得到厚度为3 nm的SiN_x层；所述N等离子体产生的条件为N₂流量12 sccm，射频功率为150 W；

在所述SiN_x层采用溅射法制备α-Ta多晶层，溅射法的衬底温度为500℃，压强为1.0 Pa，直流功率为150 W，靶基距为90 mm，沉积厚度为150 nm；

在所述Ta多晶层溅射制备Re_1-xMo_x超导合金层，所述溅射的压强为1 mtorr，直流电源功率为150 W，靶基距为90 mm，Re_1-xMo_x(0＜x＜1)超导合金的厚度为5 nm。

实施例4

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Ir超导金属层外，其余条件均与实施例3相同。

实施例5

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Ru超导金属层外，其余条件均与实施例3相同。

实施例6

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Pd超导金属层外，其余条件均与实施例3相同。

实施例7

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Os超导金属层外，其余条件均与实施例3相同。

实施例8

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Au贵金属层外，其余条件均与实施例3相同。

实施例9

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Pt贵金属层外，其余条件均与实施例3相同。

实施例10

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Re_1-xMo_x(0＜x＜1) 超导合金层替换为Ag贵金属层外，其余条件均与实施例3相同。

实施例11

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将硅衬底替换为Al₂O₃衬底外，其余条件均与实施例3相同。

实施例12

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，超导Nb种子层的制备方法为溅射法，所述溅射法的压强为1 mTorr，直流功率为50 W，所述溅射法的靶基距为70 mm，所述溅射法的沉积厚度为5 nm。α-Ta(110)多晶层的制备方法为磁控溅射法，衬底温度为室温，压强为1.2 Pa，直流功率为50 W，靶基距为70 mm，沉积厚度为100 nm，加在衬底上的偏置RF功率为0 W。制备的α-Ta/Nb/Si(100)薄膜表征结果展示在图3a和3b中。其余条件均与实施例1相同。从图3a和3b可以看出，制备的α-Ta/Nb/Si(100)表面平整干净，结晶性好。

实施例13

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，超导Nb层的制备方法为溅射法，所述溅射法的压强为3 mTorr，直流功率为200 W，所述溅射法的靶基距为110 mm，所述溅射法的沉积厚度为15 nm。α-Ta(110)多晶层的制备方法为磁控溅射法，衬底温度为室温，压强为0.6 Pa，直流功率为100 W，靶基距为110 mm，沉积厚度为100 nm，加在衬底上的偏置RF功率为45 W。制备的α-Ta/Nb/Si(100)薄膜表征结果展示在图4a和4b中。其余条件均与实施例2相同。从图4a和4b可以看出，成功制备出表面平整洁净，结晶性好的α-Ta/Nb/Si(100)的薄膜。

实施例14

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，超导Nb层的制备方法为溅射法，所述溅射法的压强为2 mTorr，直流功率为100 W，所述溅射法的靶基距为70 mm，所述溅射法的沉积厚度为8 nm。α-Ta(110)多晶层的制备方法为磁控溅射法，衬底温度为室温，压强为1.0 Pa，直流功率为150 W，靶基距为90 mm，沉积厚度为150 nm，加在衬底上的偏置RF功率为45 W。制备的α-Ta/Nb/Si(100)薄膜表征结果展示在图5a和5b中。其余条件均与实施例3相同。从图5a和5b可以看出，制备的α-Ta/Nb/Si(100)薄膜具有良好的结晶性和表面平整度。

实施例15

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Nb替换为NbN_x(0＜x≤1)外，其余条件均与实施例14相同。

实施例16

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Nb替换为NbTiN_x(0＜x≤1)外，其余条件均与实施例14相同。

实施例17

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将Nb替换为TiN_x(0＜x≤1)外，其余条件均与实施例14相同。

实施例18

本发明提供一种含有保护层的超导量子芯片首层材料的制备方法，所述制备方法中，除了将硅衬底替换为Al₂O₃衬底外，其余条件均与实施例14相同。

对比例1

本对比例除了不制备 Re_1-xMo_x超导合金层外，其余条件均与实施例3相同。

对比例2

本对比例除了不制备Ir超导金属层外，其余条件均与实施例4相同。

对比例3

本对比例除了不制备Pt贵金属层外，其余条件均与实施例9相同。

对比例4

本对比例除了不制备 Re_1-xMo_x超导合金层外，其余条件均与实施例14相同。

对比例5

本对比例除了不制备 Re_1-xMo_x超导合金层外，其余条件均与实施例18相同。

实施例1-18以及对比例1-5中使用的化学清洗流程如下：

1）把Si片依次放入丙酮和异丙醇的中超声5 min，重复3次后完成有机清洗，除去Si片表面有机杂质；

2）将有机清洗后Si片先后放入温度为70 ℃的RCA1和RCA2溶液的烧杯中，各自浸泡15 min完成无机清洗，除去Si片表面粒子和金属等污染物。RCA1溶液是体积比为1:1:5的NH₄OH、H₂O₂和H₂O混合溶液，RCA2溶液是体积比为1:1:4的HCl、H₂O₂和H₂O混合溶液；

3）将无机清洗后的Si片放入温度为130 ℃的HNO₃溶液中，浸泡10 min来刻蚀Si片表面，形成氧化层；

4）将Si片放入2.5% HF，浸泡 2min，除去表面氧化层及使其疏水；

5）先将Si片放入温度为90 ℃ NH₄OH溶液中，浸泡10 min，使其表面形成一层薄的氧化层；再将Si片放入2.5%HF中，浸泡15-30 s以便除去表面氧化层。NH₄OH溶液是体积比为1:1:3的NH₄OH、H₂O₂和H₂O混合液；

6）将Si片放入温度为90 ℃ HCl溶液中，浸泡10 min，完成酸洗过程。HCl溶液是体积比为3:1:1的HCl、H₂O₂和H₂O混合溶液。

在实施例1-18以及对比例1-5提供的含有保护层的超导量子芯片首层材料的耐腐蚀性和电导率进行测试，其结果如表1所示。

利用二次离子质谱仪来测量超导金属层是否出现氧化，无氧化记为N，出现氧化记为Y。采用截面透射电子显微镜(TEM)和能谱仪(EDS)观测薄膜截面形貌和元素分布，无元素间扩散记为N，出现元素间扩散记为Y。

表1

申请人声明，本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种超导量子芯片制备用保护层，其特征在于，所述保护层用于防止超导芯片的氧化，所述保护层作为势阱，用于捕获超导芯片中的准粒子。

2.根据权利要求1所述的超导量子芯片制备用保护层，其特征在于，所述保护层为具有抗氧化以及耐腐蚀性能的超导金属或贵金属。

3.根据权利要求2所述的超导量子芯片制备用保护层，其特征在于，所述具有抗氧化以及耐腐蚀性能的超导金属包括Re_1-xMo_x、Ir、Ru、Pd或Os中的任意一种或至少两种的组合，其中0＜x＜1。

4.根据权利要求2所述的超导量子芯片制备用保护层，其特征在于，所述具有抗氧化以及耐腐蚀性能的贵金属包括Au、Pt或Ag中的任意一种或至少两种的组合。

5.根据权利要求1所述的超导量子芯片制备用保护层，其特征在于，所述保护层设置于所述超导量子芯片的超导金属层表面。

6.根据权利要求5所述的超导量子芯片制备用保护层，其特征在于，所述超导金属层包括α-Ta层、Nb层、NbN_x层、NbTiN_x层或TiN_x层，其中0＜x≤1。

7.根据权利要求5所述的超导量子芯片制备用保护层，其特征在于，所述超导金属层的厚度大于30 nm。

8.根据权利要求5所述的超导量子芯片制备用保护层，其特征在于，所述保护层的超导能隙小于所述超导金属层的超导能隙。

9.根据权利要求1所述的超导量子芯片制备用保护层，其特征在于，所述保护层的制备方法包括溅射法、分子束外延生长法、激光脉冲沉积法或电子束蒸发法中的一种或至少两种的组合。

10.一种超导量子芯片，其特征在于，所述超导量子芯片包括权利要求1-9任一项所述的超导量子芯片制备用保护层。

Images