CN115458673A - 一种超导量子芯片首层结构及其制备方法 - Google Patents

Abstract

本发明提供一种超导量子芯片首层结构及其制备方法，属于量子芯片领域，所述首层结构包括依次连接的硅衬底层、中间层以及超导金属层；所述中间层用于阻挡硅和超导金属层之间的互扩散；所述中间层可用于捕获超导金属层中的准粒子。所述首层结构及其制备方法解决了硅与超导金属层之间的互溶问题，实现了超导金属薄膜的高温制备。利用所述方法制备的超导金属薄膜晶粒大、界面锐利和表面平整，有利于降低微波损耗体积、提高超导量子芯片性能。

Description

一种超导量子芯片首层结构及其制备方法

技术领域

本发明属于量子芯片领域，涉及一种超导量子芯片首层结构及其制备方法。

背景技术

量子芯片是量子计算的基本信息单位。它是一个量子二能级系统，可以形成量子叠加态和量子纠缠态，有望提供经典计算机难以比拟的超强计算能力。目前，研究人员提出了多种在真实物理体系中实现量子计算的方案。其中超导量子方案是由约瑟夫森结以及一定的电容或电感组成的电路，具有易制备、可设计、易耦合、易扩展、易操控和测量等优点，成为最有潜力的技术方案。提高超导量子芯片的相干时间、集成度、连通性是解决超导量子计算核心性能问题的关键因素，成为了实现大规模超导量子计算商业应用的重要研究方向。

当前，α-Ta(110)和Nb超导金属层在超导量子芯片上有广阔的应用前景，如在α-Ta(110)/Al₂O₃首层结构上制备的超导芯片的相干时间是当前文献中报道的最高值。然而，未来商用的规模化超导芯片的高度集成和封装需要在硅基片上完成；因此，如何在高阻硅基片上生长出大面积连续均匀的高质量α-Ta(110) 和Nb超导金属层亟待解决。然而，当前的α-Ta/Si(100)和Nb/Si(100) 超导金属层主要是通过Sputtering或MBE技术室温制备的，其结晶性比较差、晶粒比较小、表面缺陷比较多。这些可能会影响超导量子芯片的性能。通常情况下，高温制备有利于薄膜质量提高，但高温下在Si衬底上直接制备α-Ta(和Nb)会导致硅与其之间互扩散，形不成α-Ta(和Nb)超导金属层。所以，急需利用新方法在Si衬底上制备出高质量的α-Ta和Nb金属超导层。另外，捕获α-Ta(110) 和Nb超导金属层中的准粒子可以有效阻止超导量子芯片退相干，提高其性能。

由以上分析可知，α-Ta/Si(100) 和Nb/Si(100)薄膜在提高超导量子芯片质量、集成度、连通性等核心技术中扮演重要角色，而掌握高质量α-Ta/Si(100)和Nb/Si(100)超导金属薄膜的生长方法是提供高质量首层结构的基础。故而，有必要对α-Ta/Si和Nb/Si超导金属层制备进行全面、系统的研究，并在其上设计和制备多芯片层叠结构，推动其未来量子计算商业化应用。

发明内容

为解决现有技术中存在的技术问题，本发明提供一种超导量子芯片首层结构及其制备方法，所述首层结构及其制备方法解决了硅与超导金属层高温互溶问题，实现了超导金属薄膜的高温制备。利用所述方法制备的超导金属薄膜晶粒大、界面锐利和表面平整，有利于降低微波损耗体积、提高超导量子芯片性能。

为达到上述技术效果，本发明采用以下技术方案：

本发明目的之一在于提供一种超导量子芯片首层结构，所述首层结构包括依次连接的硅衬底层、中间层以及超导金属层；

所述中间层用于阻挡硅和超导金属层之间的互扩散；

所述中间层可用于捕获超导金属层中的准粒子。

本发明中，所述中间层具有制备简单、高温化学性稳定、微波损耗小等特性；表面洁净和致密，具有良好的界面阻挡效应，既可以阻挡硅和超导金属层之间的互扩散，又不影响超导芯片性能，甚至可以捕获超导金属层中的准粒子和降低微波损耗，提高超导芯片性能。

作为本发明优选的技术方案，所述硅衬底层包括Si(100)层、Si(110)层或Si(111)层中的任意一种或至少两种组合。

作为本发明优选的技术方案，所述中间层包括介质氮化物薄膜或超导氮化物薄膜中的任意一种或至少两种组合。

本发明中，所述中间层的正切损耗tanδ₀ <<1。

所述介质氮化物薄膜包括富硅SiN_x，x<1。

本发明中，所述SiN_x的正切损耗tanδ₀＜5×10^-3，粗糙度＜0.5 nm，如0.1 nm、0.2nm、0.3 nm或0.4 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明中，富硅SiN_x几乎不含H等杂质。

所述超导氮化物薄膜包括TiN_x、NbN_x、NbTiN_x或TaN_x中的任意一种，0<x≤1。

所述超导氮化物薄膜的超导能隙小于所述超导金属层的超导能隙。

本发明中，所述超导氮化物薄膜的粗糙度＜1.5 nm，如0.5 nm、0.6 nm、0.8 nm、1.0 nm、1.2 nm或1.4 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

所述中间层的厚度小于50 nm，如3 nm、4 nm、5 nm、6 nm、7 nm、8 nm、9 nm、10 nm、11 nm、12 nm、13 nm、14 nm、15 nm、16 nm、17 nm、18 nm或19 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明中，选择SiN_x作为阻挡层原因是其制备简单、无定形（非晶，可以很好地阻止Si与超导金属之间的扩散），基本不影响超导量子芯片性能；选择超导薄膜TiN_x、NbN_x、NbTiN_x和TaN_x作为中间层的原因是其无微波损耗，还可捕获超导金属层中的准粒子，减少退相干通道，提高芯片性能。

本发明中，当TiN_x作为α-Ta超导金属层的中间层时，x的取值范围为0.5≤x＜0.9，TiN_x的超导能隙小于α-Ta超导金属的超导能隙，可以捕获超导量子芯片中的准粒子。当TiN_x作为Nb超导金属层的中间层时，x的取值范围为0.5≤x≤1，TiN_x的超导能隙小于Nb超导金属的超导能隙，可以捕获超导量子芯片中的准粒子。

作为本发明优选的技术方案，所述超导金属层包括Ta超导金属层或Nb超导金属层。

本发明中，所述超导金属层的材质范围不限于Ta或Nb，如Al，Re(铼)，V（钒），Hf(铪)等也可适用于超导量子芯片首层结构。

所述Ta超导金属层为α-Ta(110)单晶、α-Ta(100)单晶、α-Ta(111)单晶层或α-Ta多晶层。

所述Nb超导金属层为Nb(110)单晶、Nb(100)单晶、Nb(111)单晶层或Nb多晶层。

所述超导金属层的厚度大于30 nm，如60 nm、70 nm、80 nm、90 nm、100 nm、110nm、120 nm、130 nm、140 nm、150 nm、160 nm、170 nm、180 nm或190 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明目的之二在于提供一种上述首层结构的制备方法，所述制备方法包括：

对所述衬底层进行预处理，得到清洁的硅衬底层；

在所述清洁的硅衬底层表面制备中间层；

在中间层表面制备超导金属层。

作为本发明优选的技术方案，所述预处理包括依次进行的化学清洁处理以及真空退火处理。

本发明中，所述化学清洁处理包括有机和无机清洗，有机清洗主要包括丙酮和异丙醇清洗，无机清洗主要包括RCA1、RCA2、HNO₃、HF和HCl清洗等。

优选地，所述真空退火处理的真空度小于5×10^-10 torr，如2×10^-10 torr、3×10^-10 torr或4×10^-10 torr等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述真空退火处理的温度为500~800℃，如550℃、600℃、650℃、700℃或750℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述真空退火处理的时间为15~45 min，如20 min、25 min、30 min、35min或40 min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述制备中间层的方法包括磁控溅射法、分子束外延法、激光脉冲沉积法或电子束蒸发法中的一种或至少两种的组合。

作为本发明优选的技术方案，所述中间层为介质氮化物薄膜时的制备方法为磁控溅射法。

所述中间层为富硅SiN_x薄膜时的制备方法包括磁控溅射法和反应氮化法，所述反应氮化法包括N等离子体氮化法。

本发明中，所述硅衬底层的温度为20~1000℃，如350℃、400℃、450℃、500℃、550℃、600℃、650℃、700℃、750℃、800℃或850℃等，溅射功率≥ 10 W，如90 W、100 W、120 W、150 W、180 W、200 W、220 W、250 W或280 W等，腔体内N压强≤20 mtorr，如6×10^-6 torr、5×10^-5 torr、3×10^-4 torr、1 mtorr、10 mtorr或18 mtorr，但并不仅限于所列举的数值，上述各数值范围内其他未列举的数值同样适用。

本发明中，N等离子体氮化法具体可以是在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，反应得到所述SiN_x层。

其中，UHV条件指超高真空条件。

优选地，所述反应的时间可以是20~40 min，如22 min、25 min、28 min、30 min、32min、35 min或38 min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述N等离子体产生的条件为沉积压强< 20 mtorr，N₂流量< 100 sccm，可以是6×10^-6 torr、5×10^-5 torr、3×10^-4 torr、1 mtorr、10 mtorr或18 mtorr等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明中，产生N等离子体的过程还包括通过滤网滤掉损伤Si衬底的带电N离子。

本发明中，所述富硅SiN_x层作为中间层时的制备方法可以是：将所述清洁的硅衬底层置于N等离子体氛围下，依次进行第一保温处理、第二保温处理以及第三保温处理，冷却后得到所述富硅SiN_x层。

优选地，所述第二保温处理的温度＞所述第三保温处理的温度＞所述第一保温处理的温度。

优选地，所述第一保温处理的温度为400~600℃，如420℃、450℃、480℃、500℃、520℃、550℃或580℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述第一保温处理的时间为20~40 min，如22 min、25 min、28 min、30min、32 min、35 min或38 min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述第二保温处理的温度为800~1000℃，如820℃、850℃、880℃、900℃、920℃、950℃或980℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述第二保温处理的时间为20~40 min，如22 min、25 min、28 min、30min、32 min、35 min或38 min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述第三保温处理的温度为600~800℃，如620℃、650℃、680℃、700℃、720℃、750℃或780℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述第三保温处理的时间为20~40 min，如22 min、25 min、28 min、30min、32 min、35 min或38 min等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述中间层为超导氮化物薄膜时的制备方法为反应溅射法和/或直接磁控溅射法。

本发明中，所述硅衬底层的温度为20~1000℃，如50℃、250℃、300℃、400℃、550℃、620℃、650℃、680℃、700℃、720℃、750℃或780℃等，溅射功率≥ 50 W，如60 W、80 W、100 W、120 W、150 W或180 W等，但并不仅限于所列举的数值，上述各数值范围内其他未列举的数值同样适用。

本发明中，所述超导TiN_x、NbN_x、NbTiN_x或TaN_x作为中间层时的制备方法包括溅射法。

优选地，所述溅射法的压强≤30 mtorr，如0.5 mtorr、1、mtorr、5 mtorr、10mtorr、或15 mtorr等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的N₂流量为< 100 sccm，如3.5 sccm、10 sccm、15 sccm、20sccm或30 sccm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的靶基距为70 ~ 110 mm，如75 mm、80 mm、85 mm、90 mm、95mm、100 mm或105 mm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的沉积厚度小于50 nm，如6 nm、7 nm、8 nm、9 nm、10 nm、11nm、12 nm、13 nm、14 nm、15 nm、16 nm、17 nm、18 nm或19 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

作为本发明优选的技术方案，所述超导金属层的制备方法包括溅射法、分子束外延生长法、激光脉冲沉积法或电子束蒸发法中的任意一种或至少两种的组合。

优选地，所述溅射法的衬底温度为20~800℃，如250℃、300℃、350℃、400℃、450℃、500℃、550℃、600℃、650℃、700℃或750℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的沉积压强≤30 mtorr，如1 mtorr、3、mtorr、5 mtorr、10mtorr、或15 mtorr等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的直流溅射功率为50~200 W，如60 W、80 W、100 W、120 W、150W或180 W等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的靶基距为70~110 mm，如75 mm、80 mm、85 mm、90 mm、95 mm、100 mm或105 mm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

优选地，所述溅射法的沉积厚度大于30 nm，如110 nm、120 nm、130 nm、140 nm、150 nm、160 nm、170 nm、180 nm或190 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明中，所述分子束外延生长法的衬底温度为20~800℃，如250℃、300℃、350℃、400℃、450℃、500℃、550℃、600℃、650℃、700℃或750℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

所述分子束外延生长法的沉积速率为0.05-2 Å/s，如0.06 Å/s、0.1 Å/s、0.15 Å/s、0.2 Å/s、0.25 Å/s、0.3 Å/s、0.4 Å/s、0.5 Å/s、0.6 Å/s、0.8 Å/s、1.0 Å/s、1.2 Å/s、1.5 Å/s或1.8 Å/s等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

所述分子束外沿生长法的沉积厚度大于30 nm，如60 nm、80 nm、100 nm、120 nm、150 nm或180 nm等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明中，冷却指冷却至室温，如冷却至15℃、20℃、25℃或30℃等，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。

本发明目的之三在于提供一种超导量子芯片，所述超导量子芯片包括上述的超导量子芯片首层结构。

本发明中，通过超导量子芯片首层结构制备超导量子芯片还包括在所述的超导金属薄膜上制备约瑟夫森结阵列及超导电路，完成多芯片结构制备；利用硅通孔和铟柱倒装焊技术，把多芯片与其他功能芯片集体封装，制成多层层叠芯片。

与现有技术相比，本发明至少具有以下有益效果：

（1）本发明提供一种超导量子芯片首层结构及其制备方法，所述制备方法创新性地通过界面工程改性硅衬底，制备的中间层不仅解决了硅与超导金属层之间的互溶问题，实现了金属薄膜的高温制备，还可以捕获超导金属层中的准粒子；

（2）本发明提供一种超导量子芯片首层结构及其制备方法，所述制备方法可以制备金属单晶超导薄膜；

（3）本发明提供一种超导量子芯片首层结构及其制备方法，所述制备方法由于高温制备和阻挡层（或缓冲层）的存在，制备得到的金属多晶薄膜和金属单晶超导薄膜具有晶粒大、界面锐利以及表面平整的特点，有利于超导量子芯片性能提高；

（4）本发明提供一种超导量子芯片首层结构及其制备方法，与现有技术相比，所述首层结构在多超导量子芯片集成和连通等方面具有明显优势，为未来大规模商业化超导量子芯片提供结构基础。

附图说明

图1本发明中超导量子芯片首层结构的制备方法流程示意图；

图2 本发明中实施例7制备的α-Ta/Si(100)薄膜的AFM；

图3 本发明中实施例7制备的α-Ta/Si(100)薄膜的XRD图；

图4 本发明中实施例8制备的α-Ta/Si(100)薄膜的AFM；

图5本发明中实施例8制备的α-Ta/Si(100)薄膜的XRD图；

图6 本发明中实施例9制备的α-Ta/Si(100)薄膜的AFM；

图7 本发明中实施例9制备的α-Ta/Si(100)薄膜的XRD图；

图中1-衬底层，2-中间层，3-超导金属层。

下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。

具体实施方式

为更好地说明本发明，便于理解本发明的技术方案，本发明的典型但非限制性的实施例如下：

实施例1

本实施例提供一种超导量子芯片首层结构的制备方法，其流程如图1所示，所述制备方法包括以下步骤：

对厚度为400 μm的衬底层1进行化学清洁处理以及真空退火处理，所述衬底层1为硅衬底层，所述真空退火处理的真空度为1×10^-10 torr，温度为500℃，时间为45min，得到清洁的硅衬底层；

在UHV条件下制备中间层2，所述中间层2为SiN_x层，将所述清洁的硅衬底层置于N等离子体氛围下，300℃反应40 min，得到厚度为2 nm的SiN_x层；所述N等离子体产生的条件为N气压强为5 ×10^-6 torr，N₂流量10 sccm，射频功率为80 W；

在所述SiN_x层采用溅射法制备超导金属层3，所述超导金属层3为α-Ta多晶层，溅射法的衬底温度为200℃，压强为1.2 mtorr，直流功率为50 W，靶基距为70 mm，沉积厚度为100 nm；

实施例2

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法包括以下步骤：

对厚度为600 μm的硅衬底层进行化学清洁处理以及真空退火处理，所述真空退火处理的真空度为1×10^-9 torr，温度为800℃，时间为15min，得到清洁的硅衬底层；

在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，900℃反应20 min，得到厚度为5 nm的SiN_x层；所述N等离子体产生的条件为N气压强为5 ×10^-5 torr，N₂流量15 sccm，射频功率为200 W；

在所述SiN_x层采用溅射法制备α-Ta多晶层，溅射法的衬底温度为400℃，压强为0.6 mtorr，直流功率为200 W，靶基距为110 mm，沉积厚度为200 nm。

实施例3

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法包括以下步骤：

对厚度为500μm的硅衬底层进行化学清洁处理以及真空退火处理，所述真空退火处理的真空度为5×10^-10 torr，温度为700℃，时间为30min，得到清洁的硅衬底层；

在UHV条件下，将所述清洁的硅衬底层置于N等离子体氛围下，600℃反应30 min，得到厚度为3 nm的SiN_x层；所述N等离子体产生的条件为N气压强为5 ×10^-3 torr，N₂流量12 sccm，射频功率为150 W；

在所述SiN_x层采用溅射法制备α-Ta多晶层，溅射法的衬底温度为500℃，压强为1.0 mtorr，直流功率为150 W，靶基距为90 mm，沉积厚度为150 nm。

实施例4

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，SiN_x层的制备方法为；将所述清洁的硅衬底层置于N等离子体氛围下，依次在400℃进行第一保温处理40min，在800℃下进行第二保温处理40min，在600℃下进行第三保温处理40min，冷却至室温后得到所述SiN_x层。其余条件均与实施例1相同。

实施例5

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，SiN_x层的制备方法为；将所述清洁的硅衬底层置于N等离子体氛围下，依次在600℃进行第一保温处理20min，在1000℃下进行第二保温处理20min，在800℃下进行第三保温处理20min，冷却至室温后得到所述SiN_x层。其余条件均与实施例2相同。

实施例6

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，SiN_x层的制备方法为；将所述清洁的硅衬底层置于N等离子体氛围下，依次在500℃进行第一保温处理30min，在900℃下进行第二保温处理30min，在700℃下进行第三保温处理30min，冷却至室温后得到所述SiN_x层。其余条件均与实施例3相同。

实施例7

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中， TiN_x超导层的制备方法为溅射法，衬底温度为600℃，压强为1.2 mtorr，直流功率为50 W，靶基距为70 mm，沉积厚度为5 nm。其余条件均与实施例1相同，其AFM图和XRD图展示在图2和图3中。

实施例8

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，TiN_x超导层的制备方法为溅射法，衬底温度为800℃，压强为0.6 mtorr，直流功率为200 W，靶基距为110 mm，沉积厚度20 nm。其余条件均与实施例2相同，其表面形貌和结晶性表征结果如图4和图5所示。

实施例9

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，TiN_x层的制备方法为溅射法，衬底温度为700℃，压强为0.8 mtorr，直流功率为150 W，靶基距为90mm，沉积厚度为12 nm。其余条件均与实施例3相同，相关AFM和XRD结果如图6和图7所示。

实施例10

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，TiN_x层的制备方法为溅射法，衬底温度为600℃，压强为1.2 mtorr，直流功率为50 W，靶基距为70mm，沉积厚度为5 nm。α-Ta(110)单晶层的制备方法为所述分子束外沿生长法，衬底温度为200℃，沉积速率为0.05 Å/s，沉积厚度为50 nm。

实施例11

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，TiN_x层的制备方法为溅射法，衬底温度为800℃，压强为0.6 mtorr，直流功率为200 W，靶基距为110 mm，沉积厚度20 nm。α-Ta(110)单晶层的制备方法为所述分子束外沿生长法，衬底温度为800℃，沉积速率为2 Å/s，沉积厚度为200 nm。

实施例12

本实施例提供一种超导量子芯片首层结构的制备方法，所述制备方法中，TiN_x层的制备方法为溅射法，衬底温度为700℃，压强为0.8 mtorr，直流功率为150 W，靶基距为90mm，沉积厚度为12 nm。α-Ta(110)单晶层的制备方法为所述分子束外沿生长法，衬底温度为500℃，沉积速率为1 Å/s，沉积厚度为150 nm。

对比例1

本对比例除了不制备SiN_x层外，其余条件均与实施例3相同。

对比例2

本对比例除了不制备TiN_x层外，其余条件均与实施例9同。

对比例3

本对比例除了不制备TiN_x层外，其余条件均与实施例12同。

实施例1-12以及对比例1-3中使用的化学清洗流程如下：

1）把Si片依次放入丙酮和异丙醇的中超声5 min，重复3次后完成有机清洗，除去Si片表面有机杂质；

2）将有机清洗后Si片先后放入温度为70 ℃的RCA1和RCA2溶液的烧杯中，各自浸泡15 min完成无机清洗，除去Si片表面粒子和金属等污染物。RCA1溶液是体积比为1:1:5的NH₄OH、H₂O₂和H₂O混合溶液，RCA2溶液是体积比为1:1:4的HCl、H₂O₂和H₂O混合溶液；

3）将无机清洗后的Si片放入温度为130 ℃的HNO3溶液中，浸泡10 min来刻蚀Si片表面，形成氧化层；

4）将Si片放入2.5% HF，浸泡 2min，除去表面氧化层及使其疏水；

5）先将Si片放入温度为90 ℃ NH₄OH溶液中，浸泡10 min，使其表面形成一层薄的氧化层；再将Si片放入2.5%HF中，浸泡15-30 s以便除去表面氧化层。NH₄OH溶液是体积比为1:1:3的NH₄OH、H₂O₂和H₂O混合液；

6）将Si片放入温度为90 ℃ HCl溶液中，浸泡10 min，完成酸洗过程。HCl溶液是体积比为3:1:1的HCl、H₂O₂和H₂O混合溶液。

对实施例1-12以及对比例1-3供的超导量子芯片首层结构的晶粒度以及平整度进行测试，其结果如表1所示。利用XRD评估结晶性，利用AFM评估表面平整度。

表1

从表1的测试结果可以看出，本发明实施例1-9提供的一种含有阻挡层（或缓冲层）的超导量子芯片首层结构的制备方法制备得到的首层结构的晶粒约为30 nm，且表面平整度小于1.6 nm，有利于超导量子芯片性能提高。实施例10-12采用分子束外沿生长法制备α-Ta(110)单晶层，其晶粒大于100 nm，而表面平整度小于0.3 nm，主要原因在于缓冲层准单晶TiN(100)可缓解Si(100)和Ta(110)晶格适配度，有利于高质量Ta(110)薄膜的外延生长。对比例1-3分别与实施例3、9和12相比，未制备SiN_x层或TiN_x层等阻挡层（或缓冲层），导致Si与金属之间互扩散，未形成Ta或Nb等超导金属薄膜。

申请人声明，本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种超导量子芯片首层结构，其特征在于，所述首层结构包括依次连接的硅衬底层、中间层以及超导金属层；

所述中间层用于阻挡硅和超导金属层之间的互扩散；

所述中间层可用于捕获超导金属层中的准粒子。

2.根据权利要求1所述的首层结构，其特征在于，所述衬底层包括Si(100)层、Si(110)层或Si(111)层中的任意一种或至少两种组合。

3.根据权利要求1所述的首层结构，其特征在于，所述中间层包括介质氮化物薄膜和/或超导氮化物薄膜；

所述介质氮化物薄膜包括富硅SiN_x，x<1；

所述超导氮化物薄膜包括TiN_x、NbN_x、NbTiN_x或TaN_x中的任意一种或至少两种的组合，0<x≤1；

所述超导氮化物薄膜的超导能隙小于所述超导金属层的超导能隙；

所述中间层的厚度小于50 nm。

4.根据权利要求1所述的首层结构，其特征在于，所述超导金属层包括Ta超导金属层或Nb超导金属层；

所述Ta超导金属层为α-Ta(110)单晶层、α-Ta(100)单晶层、α-Ta(111)单晶层或α-Ta多晶层；

所述Nb超导金属层为Nb(110)单晶层、Nb(100)单晶层、Nb(111)单晶层或Nb多晶层；

所述超导金属层的厚度大于30 nm。

5.一种如权利要求1-4任一项所述的首层结构的制备方法，其特征在于，所述制备方法包括：

对所述衬底层进行预处理，得到清洁的硅衬底层；

在所述清洁的硅衬底层表面制备中间层；

在中间层表面制备超导金属层。

6.根据权利要求5所述的制备方法，其特征在于，所述预处理包括依次进行的化学清洁处理以及真空退火处理。

7.根据权利要求5所述的制备方法，其特征在于，所述制备中间层的方法包括磁控溅射法、分子束外延法、激光脉冲沉积法或电子束蒸发法中的任意一种或至少两种的组合。

8.根据权利要求7所述的制备方法，其特征在于，所述中间层为介质氮化物薄膜时的制备方法包括磁控溅射法；

所述中间层为富硅SiN_x薄膜时的制备方法包括磁控溅射法和/或反应氮化法，所述反应氮化法包括N等离子体氮化法；

所述中间层为超导氮化物薄膜时的制备方法包括反应磁控溅射法和/或直接磁控溅射法。

9.根据权利要求5所述的制备方法，其特征在于，所述超导金属层的制备方法包括磁控溅射法、分子束外延法、激光脉冲沉积法或电子束蒸发法中的任意一种或至少两种的组合。

10.一种超导量子芯片，其特征在于，所述超导量子芯片包括权利要求1-4任一项所述的超导量子芯片首层结构。

Images