CN116458007A - 嵌入式微带传输线 - Google Patents

嵌入式微带传输线 Download PDF

Info

Publication number
CN116458007A
CN116458007A CN202180069139.XA CN202180069139A CN116458007A CN 116458007 A CN116458007 A CN 116458007A CN 202180069139 A CN202180069139 A CN 202180069139A CN 116458007 A CN116458007 A CN 116458007A
Authority
CN
China
Prior art keywords
superconducting
superconducting material
layer
chip
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180069139.XA
Other languages
English (en)
Inventor
I·劳尔
W·兰德斯
S·斯里尼瓦桑
N·圣达雷桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116458007A publication Critical patent/CN116458007A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/084—Suspended microstriplines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06—Films or wires on bases or cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/83—Element shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Waveguides (AREA)

Abstract

提供了关于在一个或多个超导微波电子器件中实施的嵌入式微带传输线的技术。例如，在此描述的一个或多个实施例可以包括一种装置，该装置可以包括超导材料层，其位于介电衬底的凸起部分上。凸起部分可从介电衬底的表面延伸。该装置还可以包括介电膜，其覆盖该超导材料层的至少一部分以及该介电衬底的凸起部分。

Description

嵌入式微带传输线
背景技术
本发明涉及嵌入式微带传输线的结构和/或制造，更具体地，涉及可以嵌入在超导接地平面下方以减少超导微波电子器件内的串扰(crosstalk)的一个或多个微带传输线。
发明内容
以下呈现发明内容以提供对本发明的一个或多个实施例的基本理解。本发明内容并不旨在标识关键或重要的元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一的目的是以简化的形式呈现概念，作为稍后呈现的更详细描述的序言。在这里描述的一个或多个实施例中，描述了关于嵌入式微带传输线的系统、装置和/或方法。
根据实施例，提供了一种装置。该装置可以包括位于介电衬底的凸起部分上的超导材料层。凸起部分可从介电衬底的表面延伸。该装置还可以包括介电膜，该介电膜覆盖超导材料层的至少一部分以及介电衬底的凸起部分。
根据实施例，提供了一种方法。该方法可以包括将超导材料层沉积到介电衬底上。该方法还可以包括通过蚀刻到超导材料层和介电衬底中而将超导材料层定位在介电衬底的凸起部分上；此外，该方法可以包括在该超导材料层和该介电衬底上沉积介电薄膜。
根据实施例，提供了另一种装置。该装置可以包括第一芯片，该第一芯片包括定位在第一介电衬底上的超导量子位。该装置还可以包括结合到第一芯片上的第二芯片，该第二芯片可以包括：超导材料层，该超导材料层被定位在第二介电衬底的凸起部分上；以及介电膜，该介电膜覆盖超导材料层的至少一部分和凸起部分。凸起部分可从介电衬底的表面延伸。
附图简要说明
图1示出了根据本文描述的一个或多个实施例的可以嵌入在一个或多个超导微波器件的接地平面之下的示例非限制性的微带传输线结构的示图。
图2示出了根据本文描述的一个或多个实施例的在制造的第一阶段期间的示例非限制性微带传输线的示图。
图3示出了根据本文描述的一个或多个实施例的在制造的第二阶段期间的示例非限制性微带传输线的示图。
图4示出了根据本文描述的一个或多个实施例的在制造的第三阶段期间的示例非限制性微带传输线的示图。
图5示出了根据本文描述的一个或多个实施例的在制造的第四阶段期间的示例非限制性微带传输线的示图。
图6示出了根据本文描述的一个或多个实施例的堆叠式量子计算设备的示例、非限制性侧视图的示图。
图7示出了根据本文描述的一个或多个实施例的来自量子计算设备的芯片的示例、非限制性俯视图的示图，其可包括可操作地耦接至共面波导传输线的嵌入式微带传输线。
图8示出了根据本文描述的一个或多个实施例的来自量子计算设备的芯片的示例、非限制性俯视图的示图，其可包括可操作地耦接至信号凸块的嵌入式微带传输线。
图9A-9B示出了根据本文描述的一个或多个实施例的来自量子计算设备的示例、非限制性芯片的示图，其可包括可操作地耦接到信号凸块的嵌入式微带传输线。
图10示出了根据本文描述的一个或多个实施例的来自量子计算设备的芯片的示例、非限制性俯视图的示图，其可包括可操作地耦接到量子位上的嵌入式微带传输线。
图11示出了根据本文描述的一个或多个实施例的可以便于制造嵌入式微带传输线的示例非限制性方法的流程图。
图12示出了根据本文描述的一个或多个实施例的可以便于制造嵌入式微带传输线的示例非限制性方法的流程图。
具体实施方式
以下详细说明仅是说明性的并且不旨在限制实施例和/或实施例的应用或使用。此外，无意图被在先前背景技术或发明内容部分或具体实施方式部分中呈现的任何明确或隐含的信息约束。
现在参考附图描述一个或多个实施例，其中相同的附图标记在全文中用于指代相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，明显的是，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例。另外，在附图中描绘的具有类似阴影、交叉影线和/或着色的特征可以包括共享的组合物和/或材料。
超导微波电子器件利用传输线用于承载信号和/或作为电路元件(如滤波器和/或谐振器)的构建块。常规地，由于制造的简单性和/或作为低损耗正切元件，已经采用了由超导材料制成的共面波导(“CPW”)传输线。然而，CPW传输线可能经历大量的串扰，这会限制传输线在芯片上的小型化和/或放置。为了防止不可接受的串扰水平，CPW传输线必须在物理上相对远地间隔开。进一步，常规技术使用例如气桥接地带和/或接地凸块屏蔽CPW传输线。由此，超导微波电子器件的表面积可以被传输线基本上覆盖。例如，量子处理器芯片的相当大部分可以由传输线构成。由此，电路架构(例如，量子处理器中的量子位的数量和/或放置)可能受到CPW传输线和/或屏蔽元件的大小、数量和/或位置的限制。
本发明的各个实施例涉及嵌入式微带传输线的装置、系统和/或方法。例如，在此描述的一个或多个实施例可以关于定位在超导接地平面下方的微带传输线。微带传输线可位于凹陷衬底的凸起部分和/或可被低损耗介电膜覆盖。该微带传输线的结构能够实现降低串扰的屏蔽。在不同实施例中，与常规技术相比，嵌入式微带传输线经历的串扰的减少可以实现更高密度的传输线。进一步，在一个或多个实施例中，嵌入式微带传输线可以用于一个或多个量子计算设备，例如读出谐振器。
如本文所描述的，术语“沉积工艺”和/或“多个沉积工艺”可以指生长、涂覆、沉积和/或以其他方式将一种或多种第一材料转移到一种或多种第二材料上的任何工艺。示例性沉积工艺可以包括但不限于：物理气相沉积(“PVD”)、化学气相沉积(“CVD”)、电化学沉积(“ECD”)、原子层沉积(“ALD”)、低压化学气相沉积(“LPCVD”)、等离子体增强化学气相沉积(“PECVD”)、高密度等离子体化学气相沉积(“HDPCVD”)、次大气压化学气相沉积(“SACVD”)、快速热化学气相沉积(“RTCVD”)、原位自由基辅助沉积、高温氧化物沉积(“HTO”)、低温氧化物沉积(“LTO”)、有限反应处理CVD(“LRPCVD”)、超高真空化学气相沉积(“UHVCVD”)、金属有机化学气相沉积(“MOCVD”)、物理气相沉积(“PVD”)、化学氧化、溅射、电镀、蒸发、旋涂、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积、其组合和/或类似物。
如本文所描述的，术语“蚀刻工艺”、“多个蚀刻工艺”、“去除工艺”和/或“多个去除工艺”可以指从一种或多种第二材料中去除一种或多种第一材料的任何工艺。示例蚀刻和/或去除工艺可以包括但不限于：湿法蚀刻、干法蚀刻(例如，反应离子蚀刻(“RIE”)、深反应离子蚀刻(“DRIE”)等)、化学机械平面化(“CMP”)、其组合等。
如本文所描述的，术语“光刻工艺”和/或“多个光刻工艺”可以指在材料上形成三维浮雕图像或图案以用于随后将图案转移到材料上。在光刻中，图案可以通过称为光致抗蚀剂的光敏聚合物形成。为了构建构成电子器件的复杂结构以及连接电路的不同特征的许多导线，光刻工艺和/或蚀刻图案转移步骤可以重复多次。印刷在晶片上的每个图案可以与先前形成的图案对准，并且缓慢地可以建立主题特征(例如，导体、绝缘体和/或选择性掺杂区)以形成最终器件。
如在此所描述的，术语“超导”可以表征一种在超导临界温度或以下展现超导特性的材料，如铝(例如，1.2开尔文的超导临界温度)或铌(例如，9.3开尔文的超导临界温度)。此外，本领域的普通技术人员将认识到其他超导体材料(例如，氢化物超导体，如氢化锂/镁合金)可以用于在此描述的不同实施例中。
如在此所描述的，术语“低损耗”可以表征在微波频率(例如，在约1与约10千兆赫(GHz)之间)处展现出等于或小于e-5的损耗角正切的材料。
图1示出了微带传输线结构100的示例非限制性截面图的示图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。图1示出了沿着示例性A-A’平面的微带传输线结构100的截面图。此外，该微带传输线结构100可以包括超导材料层102，该超导材料层至少部分地被介电膜104覆盖并且被定位在超导电极106之下。此外，该超导材料层102可以被定位在衬底110的凸起部分108上。
在不同实施例中，衬底110可以是低损耗衬底。例如，衬底110可以包括适用于超导微波电子器件的低损耗介电材料。在一个或多个实施例中，衬底110可以适合用于一个或多个量子计算电路元件中。可以被包括在衬底110内的示例材料可以包括但不限于：硅、蓝宝石、绝缘体上硅(“SOI”)、其组合等。例如，在一个或多个实施例中，衬底110可以是硅晶圆。
如图1所示，衬底110的顶表面112(例如，沿着图1所示的“Y”轴)可以凹陷以限定衬底110的凸起部分108。例如，凸起部分108可以从顶表面112延伸到远端114。远端114可从顶表面112延伸至例如大于或等于10纳米(nm)且小于或等于500nm的范围内的高度(例如，沿着图1所示的“Y”轴)。此外，凸起部分108可以具有基于所得微带传输线的一个或多个操作特性(例如，诸如10微米(μm))的宽度(例如，沿着图1所示的“X”轴)。例如，凸起部分108可以具有范围从大于或等于2μm并且小于或等于20μm的宽度(例如，沿着图1所示的“X”轴)。
凸起部分108在衬底110上的位置可以取决于微带传输线结构100的期望位置。进一步，在不同实施例中，凸起部分108可以根据一个或多个图案横穿顶表面112，以促进衬底110上的期望电路布局。虽然图1示出了衬底110上的单个微带传输线结构100，但是结构并不限于此。例如，多个微带传输线结构100可以定位于衬底110上。当采用多个微带传输线结构100时，每个微带传输线结构100可以包括被定位在对应的凸起部分108上的一个或多个超导材料层102。在一个或多个实施例中，单个微带传输线可以根据微带传输线结构100定位在每个凸起部分108上。
该一个或多个超导材料层102可以形成一个或多个微带传输线和/或一个或多个其他电路元件(例如，电容桨叶、总线谐振器、(例如，在量子位之间的)直接电容性耦联器、量子位-量子位耦联元件、输入/输出电容器、读出谐振器、Purcell滤波器、其组合和/或类似物)。可以包含在该一个或多个超导材料层102内的实例超导材料可以包括但不限于：铌、铝、钛、钽、铼、氮化钛、其组合、和/或类似物。例如，该一个或多个超导材料层102可以是一个或多个铌层。在不同的实施例中，该一个或多个超导材料层102可以被定位在该凸起部分108的远端114的表面上。例如，该一个或多个超导材料层102的定位可以被限制在凸起部分108中。
在一个或多个实施例中，一个或多个超导材料层102可以具有范围从例如大于或等于10nm并且小于或等于500nm的厚度(例如，沿着图1所示的“Y”轴)。而且，一个或多个超导材料层102可以具有范围从例如大于或等于2μm并且小于或等于20μm的宽度(例如，沿着图1所示的“X”轴)。虽然图1描绘了该一个或多个超导材料层102包括一个单层，但该一个或多个超导材料层102的构造不限于此。还可以设想其中该一个或多个超导材料层102包括多个层的实施例。进一步地，当该一个或多个超导材料层102包括多个层时，每个层的组成可以是相同的或不同的。此外，该一个或多个超导材料层102的厚度和/或宽度可以是与横穿该凸起部分108的一个或多个超导材料层102实质上相同的，或者可以沿着该凸起部分108的一个或多个部分而变化。
该一个或多个超导材料层102可以基本上覆盖或至少部分地被一个或多个介电膜104覆盖。在不同实施例中，一个或多个介电膜104可以包括低损耗介电材料。可以包括在一个或多个介电膜104内的示例材料可以包括但不限于：氢化非晶硅(“α-Si:H”)、多晶硅、硅锗、其组合和/或类似物。在一个或多个实施例中，该一个或多个介电膜104可以在该一个或多个超导材料层102上方具有范围从例如大于或等于10nm且小于或等于2μm的厚度(例如，沿着图1所示的“Y”轴)。
如图1所示，一个或多个介电薄膜104可以覆盖一个或多个超导材料层102和/或衬底110的凸起部分108。例如，一个或多个介电膜104可以从一个或多个超导材料层102和/或凸起部分108之上的位置延伸(例如，沿着图1所示的“X”轴)至该衬底110的凹陷顶表面112之上的位置。在不同的实施例中，一个或多个超导材料层102可以被嵌入在凸起部分108的远端114与一个或多个介电膜104之间。进一步，根据在此描述的一个或多个实施例，一个或多个介电膜104可以被图案化以暴露该一个或多个超导材料层102的一个或多个部分。
该超导电极106可以进一步定位于该一个或多个介电膜104上。在不同的实施例中，该超导电极106可以是用于一个或多个超导微波器件的超导接地平面。可以包含在超导电极106内的示例性超导材料可以包括但不限于：铝、铌、钛、钽、铼、氮化钛、其组合、和/或类似物。如图1所示，超导电极106可以从该一个或多个超导材料层102和/或凸起部分108上方的位置延伸到衬底110的顶表面112上方的位置。例如，在该超导电极106被定位在该顶表面112上方的情况下，该超导电极106可以被定位在距该顶表面112的一定高度处，其在该凸起部分108的远端114的下方。由此，超导电极106的至少一部分可以被定位在该一个或多个超导材料层102的高度下方的一个高度处(例如，沿着“Y”轴)。由此，该超导电极106可以至少部分地围绕该一个或多个超导材料层102。
在不同的实施例中，该超导电极106可以进一步被图案化以有助于在该衬底110上生成一个或多个电路元件。例如，该超导电极106可以被图案化以将一个或多个信号耦联到由一个或多个超导材料层102形成的嵌入式微带传输线上。
图2示出了在制造的第一阶段期间的示例非限制性微带传输线结构100的示图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。如图2所示，在制造的第一阶段期间，可以将该一个或多个超导材料层102沉积到衬底110上。该一个或多个超导材料层102可以通过一个或多个沉积工艺(如溅射)来沉积。在制造的第一阶段的沉积之后，该一个或多个超导材料层102和/或衬底110可以被图案化以限定一个或多个超导电路元件，如嵌入式微带传输线(例如，如图1所示)。
图3示出了在制造的第二阶段期间的示例非限制性微带传输线结构100的示图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。如图3所示，在制造的第二阶段期间，可经由一个或多个沉积工艺将一个或多个抗蚀剂层302沉积到一个或多个介电层104上。在不同实施例中，该一个或多个抗蚀剂层302可以在与由该一个或多个超导材料层形成的一个或多个微带传输线和/或一个或多个其他电路元件(例如，谐振器、滤波器、电容垫、总线谐振器、直接电容滤波器、其组合和/或类似物)所希望的位置对应的位置处被图案化到该一个或多个超导材料层102上。
在不同的实施例中，该一个或多个抗蚀剂层302可以保护该一个或多个超导材料层102和/或衬底110的部分免于一个或多个随后的蚀刻工艺。一个或多个抗蚀剂层302的厚度(例如，沿着图3中所示的“Y”轴)可以取决于由一个或多个蚀刻工艺执行的蚀刻的量和/或抗蚀剂层302的组成。例如，一个或多个抗蚀剂层302的厚度可以在大于或等于500nm且小于或等于3μm的范围内。可以包括在一个或多个抗蚀剂层302内的示例材料可以包括但不限于：聚甲基丙烯酸甲酯(“PMMA”)、AZ5214、SU-8、其组合等。例如，在一个或多个实施例中，一个或多个抗蚀剂层302可以是光致抗蚀剂层。
图4示出了在制造的第三阶段期间的示例非限制性微带传输线结构100的示图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。如图4所示，在制造的第三阶段期间，该一个或多个超导材料层102和/或衬底110的一个或多个部分可以通过一个或多个蚀刻工艺来去除。例如，可以在该制造的第三阶段过程中采用RIE来选择性地去除该一个或多个超导材料层102和/或衬底110的部分。
如图4所示，可以保护该一个或多个超导材料层102和/或衬底110的被一个或多个抗蚀剂层302覆盖的部分免于一个或多个蚀刻工艺。作为一个或多个蚀刻工艺的结果，可使衬底的顶表面112凹陷以限定凸起部分108。例如，凸起部分108可以是衬底110的被一个或多个抗蚀剂层302覆盖并且由此被保护免受一个或多个蚀刻工艺影响的部分。在不同的实施例中，该一个或多个蚀刻工艺可以限定该凸起部分108从该顶表面112起的高度(例如，在图4中由“H1”表示)，并且由此限定该一个或多个超导材料层102从该顶表面112起的高度(例如，在图4中由“H1”表示)。在一个或多个蚀刻工艺之后，可去除一个或多个抗蚀剂层302。
图5示出了在制造的第四阶段期间的示例非限制性微带传输线结构100的示图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。如图5所示，在制造的第四阶段期间，可以通过一个或多个沉积工艺将该一个或多个介电膜104沉积到该一个或多个超导材料层102和/或该衬底110上。例如，可经由CVD、PECVD、溅射、催化CVD、其组合和/或类似方法来沉积一个或多个介电膜104。
如图5所示，该一个或多个介电膜104可以覆盖该一个或多个超导材料层102、衬底110的凸起部分108、和/或衬底110的顶表面。在不同实施例中，一个或多个介电膜104可以展现出恒定或接近恒定的厚度。在一个或多个实施例中，介电膜104的部分可以相对于介电膜104的其他部分更薄或更厚。进一步地，在不同的实施例中，该一个或多个介电膜104可以被图案化以有助于从该一个或多个超导材料层102生成一个或多个电路元件。例如，该一个或多个介电膜104可以被图案化以覆盖该一个或多个超导材料层102的一个或多个部分，同时使该一个或多个超导材料层102的一个或多个其他部分暴露。
在制造的第五阶段过程中，该一个或多个超导电极106可以被进一步沉积到该一个或多个介电膜104上，以实现图1所示的结构。该一个或多个超导电极106可以经由一个或多个沉积工艺沉积，如溅射、电子束蒸发等。
在不同的实施例中，该一个或多个超导电极106可以展现恒定的或接近恒定的厚度。在一个或多个实施例中，超导电极106的部分可以相对于超导电极106的其他部分更薄或更厚。进一步，在不同的实施例中，该一个或多个超导电极106可以被图案化以便有助于产生连接到该一个或多个超导材料层102上的一个或多个电路元件。例如，该一个或多个超导电极106可以经由一个或多个光刻工艺、蚀刻工艺、抗蚀剂条、和/或清洗工艺进行图案化。
在各种实施例中，微带传输线结构100可以用于一个或多个微波电子设备中，例如量子计算机和/或量子计算机设备。例如，微带传输线结构100可以用于包括量子硬件设备的一个或多个量子计算机中，量子硬件设备可以利用量子力学定律(例如，诸如叠加和/或量子纠缠)来促进计算处理(例如，同时满足DiVincenzo标准)。在一个或多个实施例中，该一个或多个量子计算机可以包括量子数据平面、控制处理器平面、控制和测量平面、和/或量子位技术。
在一个或多个实施例中，该量子数据平面可以包括一个或多个量子电路，该一个或多个量子电路包括物理量子位、用于固定量子位的定位的结构、和/或支持电路。该支持电路可以例如促进该量子位的状态的测量和/或对该量子位执行门操作(例如，对于基于门的系统)。在一些实施例中，该支持电路可以包括布线网络，该布线网络可以使多个量子位能够彼此相互作用。此外，布线网络可促进经由直接电连接和/或电磁辐射(例如，光学、微波和/或低频信号)的控制信号的传输。例如，该支持电路可以包括可操作地耦联到该一个或多个量子位上的一个或多个超导谐振器。
在一个或多个实施例中，该控制处理器平面可以识别和/或触发一个量子门运算和/或测量的哈米尔顿算子序列，其中该序列执行用于实现量子算法的程序(例如，由一个主处理器提供)。例如，控制处理器平面可将编译代码转换成控制和测量平面的命令。在一个或多个实施例中，控制处理器平面可以进一步执行一个或多个量子纠错算法。
在一个或多个实施例中，该控制和测量平面可以将由该控制处理器平面产生的数字信号(它可以描绘出有待执行的量子运算)转换成模拟控制信号，以便在该量子数据平面中的一个或多个量子位上执行这些操作。同样，该控制和测量平面可以将该数据平面中的这些量子位的一个或多个模拟测量输出转换成可以与其他计算机组件共享的经典的二进制数据。
本领域的普通技术人员将认识到多种量子位技术可以为该一个或多个量子计算机的一个或多个量子位提供基础。两个示例性量子位技术可以包括俘获离子量子位和/或超导量子位。例如，其中该量子计算机利用俘获的离子量子位，该量子数据平面可以包括用作量子位的多个离子以及用来将这些离子保持在特定位置中的一个或多个阱。此外，该控制和测量平面可以包括：激光或微波源，该激光或微波源被引导到这些离子中的一个或多个上以影响该离子的量子状态；激光器，该激光器用于冷却和/或实现对这些离子的测量；和/或一个或多个光子检测器，该光子检测器用于测量这些离子的状态。在另一实例中，超导量子位(例如，超导量子干涉器件“SQUIDs”)可以是光刻地限定的电子电路，这些电子电路可以被冷却到毫开尔文温度以便展现量化的能量水平(例如，由于电荷或磁通量的量化状态)。超导量子位可以是基于约瑟夫逊结的，例如transmon量子位和/或类似物。而且，超导量子位可以与微波控制电子器件兼容，并且可以与基于门的技术或集成的低温控制一起使用。另外的示例性量子位技术可以包括但不限于：光子量子位、量子点量子位、基于门的中性原子量子位、半导体量子位(例如，光学选通的或电选通的)、拓扑量子位、它们的组合等等。
图6示出了根据本文所述的一个或多个实施例的可包括微带传输线结构100的示范性、非限制性堆叠量子计算设备600的截面图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。如图6所示，该堆叠的量子计算设备600可以包括第一芯片602以及第二芯片606，该第一芯片可以包括一个或多个超导量子位604，该第二芯片可以包括该微带传输线结构100。在不同实施例中，堆叠的量子计算设备600可以被包括在一个或多个量子计算机中。例如，第一芯片602可以包括在量子计算机的量子数据平面中，和/或第二芯片606可以包括在该量子计算机的控制和测量平面中。例如，第二芯片606可以包括一个或多个量子位读出谐振器，其包括微带传输线结构100。
为了增加超导量子位密度，并且由此为量子数据处理操作提供更多数量的超导量子位604，量子计算机的电路元件可以形成在耦连在一起的多个芯片上。例如，该第一芯片602和该第二芯片606可以各自包括给定的量子计算机的电路元件，其中该第一芯片602和该第二芯片606可以堆叠在一起和/或经由例如超导互连而耦合。例如，在一个或多个实施例中，超导互连608(例如凸块结合)可以用于将该第一芯片602的一个或多个部件与该第二芯片606的一个或多个部件电联接在一起。在另一实例中，可以采用一个或多个互连608凸块结合来物理地接合第一芯片602和第二芯片606而不提供电耦合。
如图6所示，第一芯片602可以包括面向第二芯片606的量子位表面610。该量子位表面610可以包括该一个或多个超导量子位604和/或与该一个或多个超导量子位604互连的一个或多个电路元件。例如，该量子位表面610可以包括一个或多个超导谐振器线路、总线、门、滤波器、耦联器量子位、直接电容性耦联器、其组合和/或类似物，它们可以建立和/或协助在这些超导量子位604之间的电连接。在不同实施例中，量子位表面610可以被定位在适合于量子计算电路元件(例如，硅或蓝宝石晶圆)的第一芯片602的低损耗介电衬底110上。
如图6中所示，第二芯片606可以包括面向第一芯片602的布线表面614。布线表面614可包括微带传输线结构100。例如，微带传输线结构100可以充当有助于量子计算机的控制和测量平面的功能的一个或多个布线电路。例如，在不同的实施例中，布线表面614可以包括量子位读出谐振器，这些量子位读出谐振器连接到该一个或多个超导量子位604上和/或采用该微带传输线结构100。通过将该控制和测量平面的布线电路(例如，包括微带传输线结构100的量子位读出谐振器)移动到与超导量子位604分离的芯片上，可以减少超导量子位604与该布线之间的串扰。此外，通过在一个或多个布线电路元件中采用微带传输线结构100可以进一步减少串扰，因为微带传输线结构100可以将微带传输线(例如，由一个或多个超导材料层102组成)嵌入并屏蔽在超导接地平面(例如，超导电极106)下。
在不同实施例中，第一芯片602可以在第二芯片606上方对齐并且经由该一个或多个互连608物理连接。在各个实施例中，一个或多个互连608可以是一个或多个凸块结合。进一步地，在一个或多个实施例中，该一个或多个互连608可以电耦合第一芯片602与第二芯片606之间的部件。在一个或多个实施例中，可以在第一芯片602与第二芯片606之间维持真空。
在一个或多个实施例中，这些互连608中的一个或多个可以是超导凸块结合，这些超导凸块结合可以将部件电气连接在该第一芯片602与该第二芯片606之间。可以包括在该一个或多个超导凸块结合中的示例性材料可以包括但不限于：铟、铅、铼、钯、铌、金、钛、其组合、和/或类似物。互连608的厚度(例如，沿着图6中所示的“Y”轴)可以限定第一芯片602与第二芯片606之间的距离。在不同实施例中，第一芯片602与第二芯片606之间的间距可以影响第一芯片602与第二芯片606的部件之间的电容性或电感性耦合。例如，互连608的厚度(例如，沿着图6中所示的“Y”轴)可大于或等于20μm并且小于或等于100μm。
图7示出了根据本文描述的一个或多个实施例的示例、非限制性第二芯片606的俯视图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。图7中所示的俯视图可以描绘面向第一芯片602的布线表面614的一部分。如图7所示，布线表面614可包括布线架构，该布线架构包括：微带传输线701，电耦接至第一衬垫元件702；以及第二衬垫元件704，电耦接至共面波导(“CPW”)传输线706。在各种实施例中，微带传输线701可以具有微带传输线结构100并且可以由图7中的虚线描绘。例如，该超导电极106可以用作涂覆该布线表面614的至少一部分的超导接地平面，其中该微带传输线701可以嵌入在超导电极106下方(例如，如在图1中所描绘)，位于由图7中的虚线描绘的位置处。
如本文所描述的，微带传输线701可以具有根据微带传输线结构100的架构。例如，在图7中描绘了在图1中描绘的A-A’截面的示例性定位，以便展示从图7中所示的俯视图中不可见的被定位在第二芯片606的超导接地平面下方的结构特征。例如，微带传输线701可以被定位在第二芯片606的衬底110的凸起部分108上并且可以根据微带传输线结构100被一个或多个低损耗介电膜104至少部分地覆盖。
在不同的实施例中，该一个或多个超导材料层102可以形成该微带传输线701和该第一衬垫元件702。如图7所示，微带传输线结构100(例如，金属堆叠结构)可以使得能够与一个或多个CPW传输线共存。例如，第一衬垫元件702可邻近第二衬垫元件704定位，第二衬垫元件704耦合到CPW传输线706。在一个或多个实施例中，该第二衬垫元件704和/或该一个或多个CPW传输线706可以由该超导电极106包括。由此，信号可以从微带传输线701(例如，其可以具有大约15欧姆(ohm)的低阻抗)转换到CPW传输线706(例如，其可以具有大约50欧姆的较高阻抗)。此外，在不同的实施例中，当该第一芯片602和该第二芯片606被堆叠和/或结合在一起时，该第一衬垫元件702和/或该第二衬垫元件704可以与一个或多个超导量子位604对齐。
在一个或多个实施例中，超导电极106的一部分可以通过一个或多个蚀刻工艺被蚀刻掉(例如，在本文所述的制造的第五阶段期间或之后)，以暴露第一衬垫元件702和/或限定第二衬垫元件704和CPW传输线706。此外，一个或多个介电膜104的一部分可以可选地被超导电极106的部分蚀刻掉，以暴露第一衬垫元件702和/或限定第二衬垫元件704和CPW传输线706(例如，如图7所示)。在一个或多个实施例中，一个或多个介电膜104可保持定位在第一衬垫元件702上方。图7中还示出了，微带传输线701可以在超导电极106下方(例如，在第二芯片606的接地平面下方)延伸并且电耦合至第一衬垫元件702。在第一衬垫元件702与第一芯片602的超导量子位604对准的情况下，微带传输线701可以从该量子位对准横向移位。
图8示出了根据本文描述的一个或多个实施例的示例、非限制性第二芯片606的另一个俯视图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。图8描绘了可以在第二芯片606的布线表面614上并且可以包括微带传输线结构100的示范性量子位读出谐振器结构。例如，图8中描绘的量子位读出谐振器可以包括根据一个或多个实施例的在此描述的微带传输线701和第一衬垫元件702。另外，一个或多个互连608可以与该第一衬垫元件702直接接触(例如，可以蚀刻掉该超导电极106以及该一个或多个介电膜104以暴露形成该第一衬垫元件702的超导材料层102)。进一步，被定位在该第一衬垫元件702上的一个或多个互连608可以被电气地耦联到该第一芯片602的一个或多个超导量子位604上。照此，在微带传输线701上承载的信号可以通过电流耦合被承载到另一芯片(例如，第一芯片602)或从另一芯片被承载。
在不同实施例中，当第一芯片602和第二芯片606被结合在一起(例如，通过互连608)时，第一衬垫元件702可以与超导量子位604对齐。例如，互连608中的一个或多个互连可以定位在第一衬垫元件702上并且可以将第一衬垫元件702电耦合到另一个芯片的一个或多个对准部件(例如，第一芯片602的对准部件)。例如，这些互连608中的一个或多个可以被定位在该第一衬垫元件702上并且可以将该第一衬垫元件702电气地耦联到来自该第一芯片602的对准的超导量子位604上。在一个或多个实施例中，这些互连608中的一个或多个可以是被定位在该第一衬垫元件702上的超导凸块(例如，如图8所示)。由此，携带在微带传输线701上的信号可以通过位于第一衬垫元件702上的互连(例如，超导凸块)传输到另一芯片或从另一芯片传输(例如，第一芯片602)。
图9A展示了根据在此描述的一个或多个实施例的示例非限制性第二芯片606的另一个俯视图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。图9A描绘了可以在第二芯片606的布线表面614上并且可以包括微带传输线结构100的另一个示例性量子位读出谐振器结构。例如，图9A中描绘的量子位读出谐振器结构可以包括根据一个或多个实施例的在此描述的微带传输线701和第一衬垫元件702。
在不同的实施例中，该第一衬垫元件702(例如，由该一个或多个超导材料层102构成)可以保持被该一个或多个介电膜104和超导电极106覆盖。如图9A所示，超导电极106的围绕第一衬垫元件702的周边的一部分可以通过一个或多个蚀刻工艺被蚀刻掉，从而暴露一个或多个介电膜104的一部分。进一步，一个或多个互连608可以被定位在超导电极106的覆盖第一衬垫元件702的部分上。例如，一个或多个超导凸块可以定位在超导电极106上在第一衬垫元件702上方。照此，微带传输线701上承载的信号可以通过电容耦合被承载到另一芯片(例如，第一芯片602)或从另一芯片被承载。例如，该第一衬垫元件702可以被电容性地耦联(例如，通过互连，如超导凸块衬垫)到该第一芯片602的超导量子位604上，其中电容性耦联的量可以取决于：该第一衬垫元件702的尺寸、该对准的超导量子位604的尺寸、和/或该第一芯片602与该第二芯片606之间的空间(例如，该一个或多个互连608的厚度)。
图9B展示了根据在此描述的一个或多个实施例的示例非限制性第二芯片606的横截面视图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。图9B描绘了第二芯片606沿着图9A中所描绘的B-B’平面的截面以举例说明否则从第二芯片606的俯视图不可见的一个或多个结构特征。如图9B所示，第一衬垫元件702可以包括定位在该第二芯片606的衬底110的凸起部分108上的该一个或多个超导材料层102中。进一步，第一衬垫元件702可至少部分地被一个或多个介电膜104覆盖。此外，超导电极106的一部分可以通过一个或多个蚀刻工艺蚀刻掉，以暴露介电膜104的至少部分包围第一衬垫元件702的一部分。另外，一个或多个互连608(例如，超导凸块衬垫)可以被定位在超导电极106上在第一衬垫元件702上方。如图7和/或图8所示，在一个或多个实施例中，还可以蚀刻掉一个或多个介电膜104以在第二芯片606的布线表面614上实现一个或多个期望的电路架构。
图10示出了根据本文描述的一个或多个实施例的示例、非限制性第一芯片602的俯视图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。例如，图10示出了量子位表面610的俯视图，该量子位表面可以使用可操作地连接到一个或多个超导量子位604上的一条或多条传输线701(例如，具有微带传输线结构100)。在不同的实施例中，其中第一芯片602采用微带传输线结构100的特征来连接该一个或多个超导量子位604，第一芯片602可以在没有第二芯片606的情况下运行。例如，量子计算机可以包括在单一芯片(例如，第一芯片602)上而不是在多个芯片(例如，如图6中所示)之中的量子计算电路。
如图10所示，该一个或多个超导量子位604可以包括第一电容器衬垫1002、第二电容器衬垫1004、和/或一个或多个约瑟夫逊结1006(例如，由图10中的来描绘)。在不同实施例中，第一电容器衬垫1002和/或第二电容器衬垫1004可以包括超导金属，例如铝、铌、钛、铼、氮化钛、钽、其组合、和/或类似物。此外，该一个或多个约瑟夫逊结可以包括由超导金属/金属氧化物/超导金属结构(如铝/氧化铝/铝结构)形成的一个或多个隧道势垒。
在不同的实施例中，该量子位表面610可以通过蚀刻掉该超导电极106以及该一个或多个介电膜104来形成，以暴露该第一衬垫元件702(例如，包括在该一个或多个超导材料层102)以及该超导量子位604的未来位置。例如，继在此描述的制造的第五阶段之后，该顶部超导电极106可以被图案化(例如，经由一个或多个光刻工艺)。进一步，可以采用一个或多个蚀刻工艺，以根据该图案化选择性地蚀刻掉该超导电极106以及该一个或多个介电层104，以暴露该一个或多个超导材料层102，该一个或多个超导材料层102可以构成该第一衬垫元件702以及该衬底110的顶表面112的一部分。
然后可以清洗顶表面112的暴露部分，并且可以将一个或多个超导金属沉积(例如，通过一个或多个沉积工艺)到暴露的顶表面112上以形成超导量子位604。由此，该一个或多个超导量子位604可以被沉积到与微带传输线701相同的芯片上(例如，与微带传输线结构100相同的衬底110)而没有将该介电薄膜104定位在该第一电容器衬垫1002或该第二电容器衬垫1004之下。
图11示出了可用于制造根据本文所述的一个或多个实施方式的微带传输线结构100的示例非限制性方法1100的流程图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。在不同实施例中，方法1100可被用于制造本文在一个或多个实施例中描述的微带传输线701和/或第一衬垫元件702。例如，方法1100可以用于制造量子位读出谐振器，其中该量子位读出谐振器与一个或多个超导量子位(例如，超导量子位604)之间的串扰可以通过微带传输线701的嵌入式性质而被抑制，该微带传输线在介电衬底110的凸起部分108上并且在该介电膜104和超导电极106之下。
在1102，方法1100可以包括将一个或多个超导材料层102沉积到介电衬底110上。例如，在1102处的沉积可以根据在此参照至少图2所描述的制造的第一阶段来执行。在1104，该方法1100可以包括通过蚀刻进该一个或多个超导材料层以及该介电衬底110而将该一个或多个超导材料层102定位到该介电衬底110的凸起部分上。例如，1104处的定位可根据本文参考图3至图4所描述的制造的第二和第三阶段来执行。例如，该一个或多个超导材料层102可以用一个或多个抗蚀剂层302进行图案化，以便通过一个或多个蚀刻工艺选择性地使该介电衬底110凹陷。进一步，在1104处的蚀刻可以限定该一个或多个超导材料层102的部分的定位，这些部分可以用作一个或多个电路元件，如传输线(例如，微带传输线701)和/或耦合垫(例如，第一衬垫元件702)。
在1106，该方法1100可以包括将一个或多个介电膜104沉积到该一个或多个超导材料层以及该介电衬底110上。例如，1106处的沉积可以根据本文至少参考图5描述的制造的第四阶段来执行。此外，可以将一个或多个超导电极106沉积到该一个或多个介电膜104上以形成接地平面。由此，该一个或多个超导材料层102可以被定位在该介电衬底110的凸起部分108上、被介电膜104覆盖、并且至少部分地被嵌入在超导接地平面之下。
图12示出了可用于制造根据本文所述的一个或多个实施方式的微带传输线结构100的示例非限制性方法1200的流程图。为了简洁起见，省略对在此描述的其他实施例中采用的相似元件的重复描述。在不同实施例中，可以采用方法1200来制造第一芯片602的量子位表面610和/或第二芯片606的布线表面614的一个或多个电路元件。
在1202，方法1200可以包括将一个或多个超导材料层102沉积到介电衬底110上。例如，1202处的沉积可以根据本文参考至少图2所描述的制造的第一阶段来执行。在不同实施例中，介电衬底110可以是用于第一芯片602或第二芯片606的介电晶圆。在1204，方法1200可以包括用一个或多个抗蚀剂层302对该一个或多个超导材料层102进行图案化。例如，1204处的图案化可以根据本文参考至少图3描述的制造的第二阶段来执行。在不同实施例中，1204处的图案化可以限定一个或多个微带传输线701和/或第一衬垫元件702的定位。
在1206，方法1200可以包括根据来自1204的图案化来蚀刻(例如，经由一个或多个蚀刻工艺)该一个或多个超导材料层102和该介电衬底110。例如，1206处的蚀刻可以根据本文至少参考图4描述的制造的第三阶段来执行。在不同的实施例中，在1206处的蚀刻可以形成介电衬底110的凸起部分108，微带传输线701和/或第一衬垫元件702的一个或多个超导材料层102可以被定位在该凸起部分108上。
在1208，方法1200可以包括将一个或多个介电膜104沉积(例如，经由一个或多个沉积工艺)到该一个或多个超导材料层102和该介电衬底110上。例如，1208的沉积可根据本文参考图5描述的制造的第四阶段进行。在1210，方法1200可以包括将超导电极106沉积(例如，通过一个或多个沉积工艺)到该一个或多个介电膜104上并且在该一个或多个超导材料层102上方。在1212，方法1200可以包括用一个或多个抗蚀剂层302对超导电极106进行图案化。在1214，方法1200可以包括根据在1212的图案化对该超导电极进行蚀刻(例如，经由一个或多个蚀刻工艺)。在一个或多个实施例中，在1214处的蚀刻可以进一步蚀刻掉被定位在超导电极106下方的该一个或多个介电膜104的一个或多个部分。在不同实施例中，在1214处的蚀刻可以限定和/或有助于在量子位表面610和/或布线表面614上形成一个或多个电路元件。例如，在1214处的蚀刻可暴露第一衬垫元件702和/或限定第二衬垫元件704和/或CPW传输线706，如图7所示。在另一示例中，在1214处的蚀刻可暴露第一衬垫元件702以与互连608接触，如图8所示。在另一示例中，1214处的蚀刻可以限定超导电极在第一衬垫元件702上方的一部分以用于电容耦合，如图9A所描绘的。
在又一个示例中，在1214处的蚀刻可以暴露介电衬底110的顶表面用于形成一个或多个超导量子位604。例如，在1216，方法1200可以包括在介电衬底110的暴露的表面上形成超导量子位。例如，可通过沉积一个或多个超导金属至与第一衬垫元件702相邻的介电衬底110的暴露表面上来执行在1216的形成，如图10所示。
以上已经描述的内容仅包括系统、计算机程序产品和计算机实现的方法的示例。当然，为了描述本公开的目的，不可能描述组件、产品和/或计算机实现方法的每个可想象的组合，但是本领域普通技术人员可以认识到，本公开的许多进一步的组合和置换是可能的。此外，在详细说明、权利要求、附件以及附图中使用术语“包括”、“具有”、“拥有”等的程度上，这些术语旨在以类似于术语“包含”的方式是包括性的，如同在权利要求中采用“包含”作为过渡词时对“包含”的解释。已经出于说明的目的呈现了不同实施例的描述，但并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。

Claims (20)

1.一种装置，包括：
超导材料层，其被定位在介电衬底的凸起部分上，其中所述凸起部分从所述介电衬底的表面延伸；以及
介电膜，其覆盖所述超导材料层的至少一部分以及所述介电衬底的凸起部分。
2.根据权利要求1所述的装置，其中，所述介电膜在介于4.5千兆赫与5.5千兆赫之间的频率下具有小于或等于5e-5的损耗角正切。
3.根据前述权利要求中任一项所述的装置，进一步包括：
超导电极，其被定位在所述介电膜上并且在所述超导材料层上方。
4.根据前述权利要求中任一项所述的装置，其中，所述凸起部分从所述表面延伸至远端，并且其中，所述超导材料层位于所述远端的表面上。
5.根据权利要求4所述的装置，其中，所述超导材料层被限制于所述第二表面。
6.根据权利要求4所述的装置，其中，所述超导电极从所述超导材料层上方的第一位置延伸至所述介电衬底的所述第一表面上方的第二位置。
7.根据权利要求6所述的装置，其中，所述超导材料层位于距所述第一表面的第一高度处，其中，处于所述第二位置的所述超导电极位于距所述第一表面的第二高度处，并且其中，所述第一高度大于所述第二高度。
8.根据权利要求3至7中任一项所述的装置，其中，所述超导材料层是微带传输线，其中，所述超导电极是接地平面，并且其中，所述微带传输线嵌入所述接地平面之下。
9.根据前述权利要求中任一项所述的装置，其中，所述装置是量子位读出谐振器。
10.一种方法，包括：
将超导材料层沉积到介电衬底上；
通过蚀刻进所述超导材料层和所述介电衬底而将所述超导材料层定位在所述介电衬底的凸起部分上；以及
在所述超导材料层和所述介电衬底上沉积介电膜。
11.根据权利要求10所述的方法，其中，所述蚀刻通过使所述介电衬底凹陷来形成所述凸起部分。
12.根据权利要求10至11中任一项所述的方法，进一步包括：
在所述介电膜上并且在所述超导材料层上方沉积超导电极。
13.根据权利要求12所述的方法，其中，所述介电膜和所述超导电极在通过所述蚀刻而凹陷的所述介电衬底的一部分上方延伸。
14.根据权利要求10至13中任一项所述的方法，其中，所述介电膜在介于4.5千兆赫与5.5千兆赫之间的频率下具有小于或等于5e-5的损耗角正切。
15.根据权利要求10至14中任一项所述的方法，进一步包括：
从通过所述蚀刻而凹陷的所述介电衬底的一部分上方去除所述介电膜的一部分；以及
通过将超导金属沉积到通过所述蚀刻而凹陷的所述介电衬底的所述部分上来形成超导量子位。
16.一种装置，包括：
第一芯片，其包括定位在第一介电衬底上的超导量子位；以及
与所述第一芯片接合的第二芯片，其包括：超导材料层，其被定位在第二介电衬底的凸起部分上；以及介电膜，其覆盖所述超导材料层的至少一部分以及所述凸起部分，其中所述凸起部分从所述介电衬底的表面延伸。
17.根据权利要求16所述的装置，其中，所述介电膜在介于4.5千兆赫与5.5千兆赫之间的频率下具有小于或等于5e-5的损耗角正切。
18.根据权利要求16至17中任一项所述的装置，其中，所述第二芯片进一步包括定位于所述介电膜上并且位于所述介电膜与所述第一芯片之间的超导电极。
19.根据权利要求16至18中任一项所述的装置，其中，所述超导材料层是定位于所述第二芯片上的量子位读出谐振器。
20.根据权利要求16至18中任一项所述的装置，其中所述超导材料层形成微带传输线和量子位读出谐振器的衬垫元件，并且其中所述衬垫元件与所述超导量子位电耦连。
CN202180069139.XA 2020-10-21 2021-10-19 嵌入式微带传输线 Pending CN116458007A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/076,107 2020-10-21
US17/076,107 US11469485B2 (en) 2020-10-21 2020-10-21 Embedded microstrip transmission line
PCT/EP2021/079002 WO2022084350A1 (en) 2020-10-21 2021-10-19 Embedded microstrip transmission line

Publications (1)

Publication Number Publication Date
CN116458007A true CN116458007A (zh) 2023-07-18

Family

ID=78294010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180069139.XA Pending CN116458007A (zh) 2020-10-21 2021-10-19 嵌入式微带传输线

Country Status (5)

Country Link
US (2) US11469485B2 (zh)
EP (1) EP4233126A1 (zh)
JP (1) JP2023545804A (zh)
CN (1) CN116458007A (zh)
WO (1) WO2022084350A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469485B2 (en) * 2020-10-21 2022-10-11 International Business Machines Corporation Embedded microstrip transmission line
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725213A (en) * 1970-04-13 1973-04-03 Texas Instruments Inc Method of forming superconductive barrier devices
JP2983169B2 (ja) * 1996-03-07 1999-11-29 株式会社移動体通信先端技術研究所 高周波用伝送線路の製造方法
JP2001358505A (ja) 2000-06-12 2001-12-26 Murata Mfg Co Ltd インバーテッドマイクロストリップ伝送線路
US20030107033A1 (en) * 2001-12-06 2003-06-12 Alexander Tzalenchuk Trilayer heterostructure junctions
JP4355629B2 (ja) * 2004-07-23 2009-11-04 富士通株式会社 超伝導デバイスおよびその製造方法
CA2667640C (en) 2006-12-01 2016-10-04 D-Wave Systems, Inc. Superconducting shielding for use with an intergrated circuit for quantum computing
EP3497726A4 (en) 2016-08-15 2020-04-08 INTEL Corporation MICRO-TAPE AND MICRO-BAND TRANSMISSION LINES FOR QUANTUM BITS
US11436516B2 (en) 2017-03-13 2022-09-06 Google Llc Integrating circuit elements in a stacked quantum computing device
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10235634B1 (en) 2017-08-25 2019-03-19 Google Llc Magnetic flux control in superconducting device
US10505096B1 (en) 2018-05-25 2019-12-10 International Business Machines Corporation Three-dimensional integration for qubits on multiple height crystalline dielectric
US10784553B2 (en) 2018-09-07 2020-09-22 International Business Machines Corporation Well thermalized stripline formation for high-density connections in quantum applications
US10692795B2 (en) 2018-11-13 2020-06-23 International Business Machines Corporation Flip chip assembly of quantum computing devices
US11469485B2 (en) * 2020-10-21 2022-10-11 International Business Machines Corporation Embedded microstrip transmission line

Also Published As

Publication number Publication date
JP2023545804A (ja) 2023-10-31
EP4233126A1 (en) 2023-08-30
US11469485B2 (en) 2022-10-11
WO2022084350A1 (en) 2022-04-28
US20220123449A1 (en) 2022-04-21
US20220416392A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
EP3580702B1 (en) Integrating circuit elements in a stacked quantum computing device
EP3427310B1 (en) Superconducting microwave-frequency vias for mult-planar quantum circuits
US9455392B2 (en) Method of fabricating a coplanar waveguide device including removal of spurious microwave modes via flip-chip crossover
KR102574940B1 (ko) 평면 양자 디바이스에서 스루-실리콘-비아 제조
US20220416392A1 (en) Embedded microstrip transmission line
US11854833B2 (en) Signal distribution for a quantum computing system
CN111902942A (zh) 具有微带波导的垂直transmon量子位器件
CN114503431A (zh) 用于量子位的参量放大器
US20240260487A1 (en) Qubit chip device and method of manufacturing the same
KR20240134923A (ko) 인터포저를 구비한 양자 컴퓨팅 장치와 그 제조 및 동작 방법, 탄탈룸 질화물을 포함하는 양자 컴퓨팅 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination