CN111902942A - 具有微带波导的垂直transmon量子位器件 - Google Patents

具有微带波导的垂直transmon量子位器件 Download PDF

Info

Publication number
CN111902942A
CN111902942A CN201980021511.2A CN201980021511A CN111902942A CN 111902942 A CN111902942 A CN 111902942A CN 201980021511 A CN201980021511 A CN 201980021511A CN 111902942 A CN111902942 A CN 111902942A
Authority
CN
China
Prior art keywords
substrate
superconducting material
device structure
transmon qubit
superconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980021511.2A
Other languages
English (en)
Inventor
M.布林克
S.罗森布拉特
R.O.托帕洛格卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111902942A publication Critical patent/CN111902942A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种芯片表面基底器件结构(200)，包括位于衬底(106A，106B)第一侧的超导材料(214A)，以及位于衬底第二侧且堆叠在第二衬底(102)上的第二超导材料(104)，其中衬底第一侧和衬底第二侧是相对的侧。在一个实施方式中，所述衬底或所述第二衬底，或者所述衬底和所述第二衬底是晶体硅。在一个实施方式中，芯片表面基底器件结构还包括transmon量子位，transmon量子位包括电容器和约瑟夫逊结，约瑟夫逊结形成在衬底的通孔中并且包括隧道势垒。在一个实施方式中，芯片表面基底器件结构还包括电耦合到transmon量子位的微带线。

Description

具有微带波导的垂直transmon量子位器件
背景技术
本发明一般涉及超导器件，更具体地，涉及使用金属上硅(SOM)衬底制造具有微带波导的垂直transmon量子位器件。
量子计算通常是为了执行计算和信息处理功能的目的而使用量子力学现象。量子计算可以被看作与经典计算相反，经典计算通常利用晶体管对二进制值进行操作。即，经典计算机可以对0或1的位值进行操作，而量子计算机对包括0和1的叠加的量子位进行操作，可能纠缠多个量子位，并且使用干扰。
量子计算硬件可以不同于经典计算硬件。特别地，超导量子电路通常依赖于约瑟夫逊结，约瑟夫逊结可以在半导体器件中制造。约瑟夫逊结通常表明超电流的约瑟夫逊效应，其中电流可以在没有施加电压的情况下无限地流过约瑟夫逊结。约瑟夫逊结可以通过弱耦合两个超导体(有时称为超导材料；无电阻导电的材料)，例如通过如下所述的隧道势垒来产生。
约瑟夫逊结可以用于量子计算的一种方式是通过使用约瑟夫逊结来形成量子位。约瑟夫逊结可以通过将约瑟夫逊结与分流电容器并联布置来用于形成量子位。在分流电容器具有大电容以使得在量子位中约瑟夫逊能量与充电能量的典型比率大于10的特殊情况下，约瑟夫逊结与分流电容器并联的这种布置有时被称为transmon(其是短语传输线分流等离子体振荡量子位的缩写版本)。本领域技术人员通常理解，约瑟夫逊和充电能量的较小比率可以不被称为transmon，但是为了本发明的目的，transmon可以表示与分流电容器并联的约瑟夫逊结的任何布置。
与一些其它类型的量子位相比，transmon通常对电荷噪声具有降低的灵敏度。一种transmon通过增加约瑟夫逊能量与充电能量之比来降低对充电噪声的灵敏度的机制。
一些现有技术transmon量子位的问题在于它们占据相对大量的空间。具体地，在一些transmon量子位中使用的平面电容器占据大的面积。这种transmon量子位的紧凑性受到表面和介电损耗的限制。
然后，当应用于从这些约瑟夫逊结产生transmon时，一些类型的现有技术约瑟夫逊结也存在问题。一种具有低损耗和低临界电流的约瑟夫逊结可以由阴影蒸发的铝、氧化铝和铝(Al-AlOx-Al)制成。然而，这种约瑟夫逊结的问题在于，一旦形成约瑟夫逊结，所得器件就受到低温和工艺约束。
另外，利用垂直约瑟夫逊结的transmon量子位通常必须被不同地设计以便耦合到其他微波谐振器和/或电路。由于与沉积的电介质相关的损耗，通常避免现有技术中的封装超导量子位元件。
对于SOM上的垂直transmon量子位，虽然共面波导可对底部超导体层上的电路起作用，但此方法可能不对顶部超导体层起作用，因为底部金属层太靠近SOM衬底中的此顶层。因此，在其他transmon量子位中，仅一个金属层级用于限定其上的谐振器，并且具体地，底部金属层用于限定耦合电路。
另外，在用于transmon量子位的其它方法中，为了形成电路或创建谐振器，需要通过向下蚀刻到SOM的掩埋金属来访问掩埋金属。
发明内容
以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，描述了促进垂直transmon量子位器件的器件、系统、芯片表面基底器件结构、计算机实现的方法、装置和/或计算机程序产品。
根据一个实施例，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括位于衬底的第一侧上的超导材料；以及位于所述衬底的第二侧上并且堆叠在第二衬底上的第二超导材料，其中，所述衬底的第一侧和所述衬底的第二侧是相对侧。在一个或多个实现中，芯片表面基底器件结构还可包括transmon量子位，transmon量子位包括：电容器；以及约瑟夫逊结，其形成在所述衬底的通孔中并且包括隧道势垒。在一个或多个实现中，芯片表面基底器件结构还可包括由超导材料的一部分形成并电耦合到transmon量子位的微带线。
这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容(或电)耦合到顶层微带线的能力。
在一些示例中，微带线包括将transmon量子位与另一器件通信地耦合的通信线。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。例如，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在另一个实施例中，提供了一种方法。在一个示例中，该方法包括将超导材料附接到包括晶体硅的衬底的第一侧。该方法还可以包括将第二超导材料附接到衬底的第二侧，第一侧和第二侧是相对侧，其中第二超导材料附接到包括晶体硅的第二衬底。该方法还可以包括在该衬底的第一侧上形成具有具有至少一个超导触点的约瑟夫逊结；从约瑟夫逊结和电容器形成transmon量子位；以及将微带线电耦合到transmon量子位。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在该方法的一些示例中，微带线被电耦合到一个或多个transmon量子位，并且微带线包括超导材料的一部分。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。例如，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在另一实施例中，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括附接到超导材料和第二超导材料的晶体硅衬底，超导材料和第二超导材料附接到晶体硅衬底的相对侧，并且第二晶体衬底附接到第二超导材料。在一个或多个实现中，芯片表面基底器件结构还可包括transmon量子位，transmon量子位包括具有隧道势垒的约瑟夫逊结，其中约瑟夫逊结位于晶体硅衬底的通孔中。在一个或多个实现中，芯片表面基底器件结构还可包括电耦合到transmon量子位的微带线。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在一些示例中，微带线电耦合到一个或多个transmon量子位，并且微带线包括超导材料的一部分。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。例如，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在另一个实施例中，提供了一种方法。在一个示例中，该方法包括将包括晶体硅的衬底附接到超导材料和第二超导材料，超导材料和第二超导材料附接到衬底的相对侧，并且第二衬底包括附接到第二超导材料的晶体硅。该方法还可以包括形成包括约瑟夫逊结的transmon量子位，该约瑟夫逊结在衬底的第一侧上具有至少一个超导触点。该方法还可以包括将微带线电耦合到transmon量子位。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
在另一实施例中，提供了一种芯片表面基底器件结构。在一个示例中，芯片表面基底器件结构包括金属上硅(SOM)基底。在一个或多个实现中，芯片表面基底器件结构还可包括transmon量子位，transmon量子位包括在SOM基底的通孔中形成的约瑟夫逊结。在一个或多个实现中，芯片表面基底器件结构还可包括耦合到SOM基底的超导材料。在一个或多个实现中，芯片表面基底器件结构还可包括电耦合到transmon量子位的微带线。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
附图说明
图1示出了根据本文所述的一个或多个实施例的包括垂直约瑟夫逊结的示例性非限制性芯片表面基底器件结构。
图2示出了根据本文所述的一个或多个实施例的在去除一些材料以形成具有顶面微带波导的transmon量子位之后的图1的示例性非限制性芯片表面基底器件结构。
图3示出了根据本文所述的一个或多个实施例的图2的示例性非限制性芯片表面基底器件结构的俯视图。
图4示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的横截面图。
图5示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。
图6示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。
图7示出了根据本文所述的一个或多个实施例的在去除一些材料以形成具有顶面微带波导的transmon量子位之后的图1的示例性非限制性芯片表面基底器件结构。
图8示出了根据本文所述的一个或多个实施例的图7的示例性非限制性芯片表面基底器件结构的俯视图。
图9示出了根据本文所述的一个或多个实施例的图8的示例性非限制性芯片表面基底器件结构的一部分的横截面图。
图10示出了根据本文所述的一个或者多个实施例的图8的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。
图11示出了根据本文所述的一个或多个实施例的示例性非限制性计算机实现的方法的流程图，该方法便于实现具有SOM衬底上的微带波导的垂直transmon量子位器件。
图12示出了根据本文所述的一个或多个实施例的示例性非限制性计算机实现的方法的流程图，该方法便于实现具有SOM衬底上的微带波导的垂直transmon量子位器件。
图13示出了其中可便于本文所述的一个或多个实施例的示例性非限制性操作环境的框图。
具体实施方式
以下详细描述仅是说明性的，并且不旨在限制实施例和/或实施例的应用或使用。此外，并不意图受前面的背景技术或发明内容部分或具体实施方式部分中呈现的任何明示或暗示的信息的约束。
现在参考附图描述一个或多个实施例，其中相同的附图标记始终用于表示相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，在各种情况下，显然可在没有这些特定细节的情况下实践所述一个或一个以上实施例。
考虑到以上的定义用于现有技术transmon量子位的电耦合电路的问题，本公开可以被实现为以具有SOM衬底上的微带波导的垂直transmon量子位器件的形式产生对这些问题中的一个或多个的解决方案。如本文所使用的，描述transmon量子位器件(或约瑟夫逊结)的一些实施例可以指垂直transmon量子位器件(或垂直约瑟夫逊结)。这样的transmon量子位可以具有提供用于电耦合的更容易的选择以及用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。关于平面transmon，可以发现类似的方法(和优点)。
这种transmon量子位的优点在于，它允许设置对transmon量子位和微带线的参考的底部接地平面。这个优点扩展到通过沟槽(moat)连接将底部接地平面设置为零电位(即接地电位)的能力。另外，这种transmon量子位的优点是能够隔离具有沟槽的芯片边缘上的电路以改善信号完整性。
图1示出了根据本文所述的一个或多个实施例的包括垂直约瑟夫逊结的示例性非限制性芯片表面基底器件结构。芯片表面基底器件结构100包括衬底102、超导体104、衬底106A、衬底106B、超导体108、隧道势垒110、超导体112和超导体114。示例性制造技术的示例性材料和细节在下面以及在2018年3月23号提交的美国专利申请15/934,400中描述。
在芯片表面基底器件结构100的这种布置中，超导体114可以被认为位于衬底106A和衬底106B的第一侧上。然后，超导体104可以被认为位于衬底106A和衬底106B的第二侧上。衬底106A和106B的第一侧以及衬底106A和106B的第二侧可以被认为是衬底106A和106B的相对侧。
在一些示例中，衬底102可以具有大约500微米(μm)至800μm的初始厚度。然后，在一些示例中，所使用的各种材料可以在高达大约500摄氏度(℃)的温度下使用。在一些示例中，可以使用具有较低熔点的材料，例如铝(Al)，并且这些材料可以在大约300℃开始变形。
可以理解，芯片表面基底器件结构100的一些类似部件彼此接触，例如超导体104和超导体108接触，超导体112和超导体114接触。可以理解，这是逻辑描述。在一些实施例中，这些接触的超导体可以是相同的材料，并且可以在一个步骤中沉积。在其他实施例中，这些接触的超导体可以是在单独的步骤中沉积的不同(或仍然相同)的材料。
芯片表面基底器件结构100的垂直约瑟夫逊结包括隧道势垒110，超导体108(以及可选地与超导体104组合)用作垂直约瑟夫逊结的第一电极，超导体112(以及可选地与超导体114组合)用作垂直约瑟夫逊结的第二电极。在一些示例中，第一电极的超导体的厚度和第二电极的超导体的厚度大致相同。该厚度可以大于100nm。
在相同的超导材料用于第一电极和第二电极两者的示例中，隧道势垒的每侧上的超导间隙可以相等，这可以用于确定临界电流(临界电流通常标识可以流过约瑟夫逊结的最大超电流)。垂直约瑟夫逊结中的临界电流的值可以基于所使用的材料以及结中的那些材料的表面积。可以基于所使用的材料类型、那些材料的厚度以及垂直约瑟夫逊结的开口的尺寸来创建多个垂直约瑟夫逊结，其中在这些垂直约瑟夫逊结之间相关联的临界电流是更加可再现的。
与垂直约瑟夫逊结相关联的另一度量可以是磁场不穿透的垂直约瑟夫逊结中的材料的厚度。当铝(Al)用作层中的材料时，该材料的厚度可以是100-200nm。钨(W)可以是另一种所用的材料，并且当应用于磁场的穿透时，钨(W)具有与Al不同的性质。
垂直约瑟夫逊结可以形成在衬底层的通孔中，该衬底层包括衬底106A和衬底106B，并且可以最初包含超导体108、隧道势垒110和超导体112所处的衬底。该通孔可以通过蚀刻到衬底中来产生。在一些示例中，可以实施蚀刻光刻以蚀刻通孔，其中通孔的深度为100-200nm。在一些示例中，可实现通孔的高度与宽度之间的1:1的纵横比。在一些示例中，超导体108可以省略，使得隧道势垒110与超导体104直接接触。
可以理解，根据本公开的技术，芯片表面基底器件结构100呈现了可以在垂直transmon量子位中利用的垂直约瑟夫逊结的若干实施例之一。例如，可以存在省略超导体108的垂直约瑟夫逊结的实施例，使得隧道势垒110与超导体104接触。例如，还可以存在省略超导体112(超导体108相应地更厚)的垂直约瑟夫逊结的实施例，其中隧道势垒位于通孔的“顶部”处—在通孔中与超导体104相对的端部处的放置。
在一些示例中，可以使用超导体104或108的溅射方法、蒸发方法、原子层沉积(ALD)方法或生长或化学改性(例如，氧化)将隧道势垒110沉积在芯片表面基底器件结构100上。在一些示例中，隧道势垒110可以是氧化铝(Al2O3)、非超导金属(有时称为“普通”金属)、氧化物或氮化物。在一些示例中，隧道势垒110可以通过超导体104或超导体108的暴露表面(在蚀刻之后)的氧化来形成。通常，隧道势垒层可以是非导电材料的薄层。
芯片表面基底器件结构100可以被认为是掩埋金属流的结果。然后，在将衬底106、超导体104和衬底102附接在一起之前或之后，可以将包括衬底106A和衬底106B的顶部衬底层研磨至大约100-200nm的厚度。在一些示例中，超导体104以及本文所述的其它超导体可以是钛(Ti)、钽(Ta)或氮化钛(TiN)。
在一些实例中，本文所述的一种或多种超导体可以是铌(Nb)或铝(Al)。关于某些材料的性质及其在芯片表面基底器件结构中的放置的考虑，诸如在芯片表面基底器件结构的层处涉及的热处理的量，可以影响材料的选择。
芯片表面基底器件结构100的横截面侧视图示出了衬底106A和衬底106B是分离的。然而，可以理解，在该衬底层中已经形成孔，这在该横截面侧视图中示出，并且衬底106A和衬底106B仍然连接(例如，从上面，该衬底可以看起来好像在其中间形成孔)。在横截面侧视图中的其它材料可类似地附接，尽管它们在横截面侧视图中看起来为分开的。
在一些示例中，衬底102和衬底106中的一个或两个可以是晶体硅(Si)。如在此所述，使用晶体Si可以改进与一个垂直约瑟夫逊结相关联的量子位的相干时间。另外，在一些示例中，可以使用高电阻率的晶体Si，这可以进一步改进量子位的相干时间。在一些实例中，可以生长这种晶体Si。
在一些示例中，超导体104的一部分沉积在衬底102上，并且超导体104的一部分沉积在衬底106上。然后，超导体104的这两个部分可以结合在一起以将衬底102、超导体104和衬底106连接起来。换句话说，在分别在衬底102和衬底106上沉积超导体104的相应部分之后，超导体104的第一部分的暴露表面然后可以结合到超导体104的第二部分的暴露表面。在一些示例中，可以利用低温退火或另一粘附方法来实现结合。
在一些示例中，这些各种超导体-即超导体104、超导体108、超导体112和超导体114-可以包括彼此不同类型的材料。在其它示例中，这些各种超导体中的两种或更多种可以是相同类型的材料。在一个实施例中，超导体104可以是Ti，超导体108可以是Ta，超导体112可以是Ta(与超导体108相同)，超导体114可以是TiN。在一些示例中，超导体112沉积为具有比超导体104和/或超导体108更大的厚度，并且该增加的厚度可以有助于在稍后的时间更好地控制去除超导体108层的部分或全部。
图2示出根据本文所述的一个或多个实施例的在去除一些材料以形成具有顶面微带波导的transmon量子位之后的图1的示例性非限制性芯片表面基底器件结构。
在图2中，超导体114中的一些已经被去除以产生超导体214A、超导体214B和超导体214C。为了实现去除材料，如图2所示，以及在其它地方，可以使用蚀刻(例如蚀刻光刻)。在一些示例中，使用掩模和反应离子蚀刻(RIE)方法从芯片表面基底器件结构100产生芯片表面基底器件结构200。在一些示例中，超导体214A可以用作约瑟夫逊结的一侧上的超导触点。
在一个示例中，超导体214A可以具有大约7.5微米(μm)的宽度；超导体112、隧道势垒110和超导体108可具有约100纳米(nm)的宽度；超导体214A和超导体214B之间以及超导体214B和超导体214C之间的间距可以是大约10μm的距离。包括超导体108、隧道势垒110和超导体112的约瑟夫逊结的高度可以是100-200nm。另外，衬底106A和衬底106B可以具有50-300nm或20-500nm的厚度，具有相应的约瑟夫逊结宽度。
在该示例中，芯片表面基底器件结构200包含接地量子位(即，连接到地电位)-因为超导体104连接到transmon-以及芯片表面基底器件结构的其余部分。也就是说，超导体104用作接地平面。以这种方式利用底部接地平面可以具有获得与串扰电隔离的优点。然后，超导体214B和超导体214C用作顶部电路波导或微带线。
这些尺寸和度量相对于典型的transmon具有优势，因为这里的transmon更小。与这种较小的transmon相反，典型的transmon可具有700μm的横向尺寸，其比这里的transmon的横向尺寸大近两个数量级。
具有两层超导材料(与具有一层超导材料的实施方案相反)的优点是，这个第二层超导材料可以成为与相关联的量子位通信的一种选择。
图3示出了根据本文所述的一个或多个实施例的图2的示例性非限制性芯片表面基底器件结构的俯视图。衬底306包括衬底106A和衬底106B。尽管芯片表面基底器件结构200示出了芯片表面基底器件结构的侧视图，但是芯片表面基底器件结构300示出了该芯片表面基底器件结构的相应顶视图。芯片表面基底器件结构300以圆形电容器焊盘形状为特征。利用芯片表面基底器件结构300，垂直transmon量子位被形成为圆形形状，并且可以理解，垂直transmon量子位可以被形成为其他形状，诸如正方形形状、矩形形状或椭圆(卵形)形状。在芯片表面基底器件结构300中，多个量子位可以通过相同的电路连接。
衬底306包括衬底106A和衬底106B的组合。而从横截面侧视图(由虚线320表示)看，衬底106A和衬底106B看起来是分开的，这是因为它们在该特定横截面中被transmon量子位分开。在其它地方，衬底106A和衬底106B是连接的，并且该连接被反映为芯片表面基底器件结构300中的衬底306。超导体214B和超导体214C包括用于芯片表面基底器件结构300的微带波导。
超导体314D和超导体314E用作芯片表面基底器件结构300的电接地，并且具有接地电位。
芯片表面基底器件结构300用三条虚线标记，这三条虚线表示芯片表面基底器件结构300的其它横截面图。除了虚线320之外，这两条虚线-虚线316和虚线318-分别对应于图4和5中所示的横截面区域。
图4示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的横截面图。芯片表面基底器件结构400表示芯片表面基底器件结构300在虚线316处的横截面图。在芯片表面基底器件结构400中，超导体104具有地电位。超导体104和超导体214B之间的距离可以是大约100nm(即，衬底306的高度可以是大约100nm)。
图5示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。芯片表面基底器件结构500表示芯片表面基底器件结构300在虚线318处的横截面图。衬底306的高度可以是大约100nm，超导体314D的高度高于衬底306的高度，因此在这里高于100nm。
如在芯片表面基底器件结构500中可以看到的，超导体104(有时称为掩埋地)和超导体314D电连接并且因此处于相同的电位，而超导体314D可从芯片表面基底器件结构500的“顶部”访问。以这种方式从芯片的顶部连接到掩埋地可以具有避免从芯片的顶部获得到掩埋地的电连接的附加制造步骤的优点。
图6示出了根据本文所述的一个或多个实施例的图3的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。芯片表面基底器件结构600表示芯片表面基底器件结构300在虚线316处的横截面图，虚线在两个方向上进一步延伸，使得虚线316覆盖芯片表面基底器件结构300的整个长度。
在芯片表面基底器件结构中，衬底306的高度约为100nm。然后，超导体214B与超导体314D之间的距离，以及超导体214B与超导体314E之间的距离远大于衬底306的高度，例如10-100微米。
这种方法可以具有提供不同方式来制造电路的优点，因为可以以不同方式访问transmon量子位。例如，在不同的实施例中，不是从超导体104(其可以被称为底层)访问芯片表面基底器件结构600的transmon量子位，而是还可以经由诸如由超导体214B或超导体214C形成的顶层微带从超导体214A(其可以被称为顶层)访问transmon量子位。
图7示出根据本文所述的一个或多个实施例的在去除一些材料以形成具有顶面微带波导的transmon量子位之后的图1的示例性非限制性芯片表面基底器件结构。与其中执行蚀刻以去除顶部超导体层的部分的芯片表面基底器件结构200相反，这里，执行类似的蚀刻，但蚀刻更深，并且顶部衬底层和其下面的超导体层的一部分也被去除。
相对于芯片表面基底器件结构100，去除衬底106A和衬底106B的一部分，分别产生衬底706A和衬底706C，以及衬底706B和衬底706D。另外，超导体104的部分被去除，产生超导体704A、超导体704B和超导体704C。
超导体104的已经被去除的那些部分可以被称为超导体704A、超导体704B和超导体704C之间的限定间隙。如图所示，限定间隙716A是超导体704A和超导体704B之间的限定间隙，限定间隙716B是超导体704B和超导体704C之间的限定间隙。
由于其电隔离，可以说芯片表面基底器件结构700中的这种布置导致浮动量子位。然后，在一些实施例中，通过蚀刻，可以将顶面(包括超导体214A、超导体214B和超导体214C)图案化成不同于底面(包括超导体704A、超导体704B和超导体704C)的图案。这种不同的图案可能是因为蚀刻到底部平面中限定了transmon量子位的底部电容器，因此可以应用不同的图案以使这种底部电容器具有不同的特性。
图8示出了根据本文所述的一个或多个实施例的图7的示例性非限制性芯片表面基底器件结构的俯视图。芯片表面基底器件结构800和芯片表面基底器件结构200之间的差异在于，在芯片表面基底器件结构800中，底部衬底层-衬底102-的一些是可见的，并且这对应于被去除以产生芯片表面基底器件结构700的材料。
利用芯片表面基底器件结构800，垂直transmon量子位被形成为圆形形状，并且可以理解，垂直transmon量子位可以被形成为其他形状，诸如正方形形状、矩形形状或椭圆(卵形)形状。在芯片表面基底器件结构800中，多个量子位可以通过相同的电路连接。
芯片表面基底器件结构800用虚线标记，该虚线表示芯片表面基底器件结构800的另一横截面图。该虚线-虚线816-对应于图9中所示的横截面区域。
图9示出了根据本文所述的一个或多个实施例的图8的示例性非限制性芯片表面基底器件结构的一部分的横截面图。芯片表面基底器件结构900表示芯片表面基底器件结构800在虚线816点处的横截面图。超导体104和超导体214B之间的距离可以是大约100nm(即，衬底806的高度可以是大约100nm)。
图10示出了根据本文所述的一个或者多个实施例的图8的示例性非限制性芯片表面基底器件结构的一部分的另一横截面图。芯片表面基底器件结构1000的特征在于平面约瑟夫逊结，包括超导体1014B、超导体1014C和隧道势垒1016。在形成该平面约瑟夫逊结的过程中，已经沉积了超导体1014A和超导体1014D，并且超导体1014A和超导体1014D可用于电耦合至微带波导。用于transmon量子位的分流电容器(未按比例示出)可以在超导体1014B和超导体1014C中实现。在一些示例中，超导体1014B和超导体1014C可以各自用作约瑟夫逊结一侧上的超导触点。
另外，在芯片表面基底器件结构1000中，衬底的顶层的一些被去除，如衬底1006所示。可以注意到，虽然已经去除了衬底1006的一些，但是在任何位置都没有将其向下去除至超导体104的水平，因此超导体104仍然完全被衬底1006覆盖。
在芯片表面基底器件结构1000中，通过SOM顶部上的平面约瑟夫逊结实现量子位。然后，外部电路可以利用微带线，例如电耦合到超导体1014B和/或超导体1014C的那些微带线。例如，对于顶部硅厚度(tSi)～200nm，阻抗(Z)～50欧姆微带线的宽度(wμm带)为～100nm。
图11示出了根据本文所述的一个或多个实施例的促进实现垂直transmon量子位器件的示例性非限制性计算机实现的方法的流程图。在一些示例中，流程图1100可以由计算机1312实现。可以理解，流程图1100的操作可以按与所描绘的不同的顺序来实现。还可以理解，流程图1100的操作可以按与所描绘的不同的顺序来实现。
在非限制性示例实施例中，提供了一种计算设备(或系统)(例如，计算机1312)，其包括一个或多个处理器以及存储可执行指令的一个或多个存储器，当由一个或多个处理器执行时，可执行指令可以促进如本文所述的操作的执行，包括如图11的流程图中所示的非限制性方法。作为非限制性示例，所述一个或多个处理器可通过引导或控制可操作以执行半导体制造的一个或多个设备来促进所述方法的执行。
如通过图11中描绘的方法产生的这样的transmon量子位可以具有提供用于电耦合的更容易的选择和用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
操作1102描述了将超导材料附接(例如，通过计算机1312)到包括晶体硅的衬底的第一侧。操作1104描绘了将第二超导材料附接(例如，通过计算机1312)到衬底的第二侧，第一侧和第二侧是相对侧，其中第二超导材料附接到包括晶体硅的第二衬底。
在一些示例中，附接两种材料可以包括将两种材料彼此物理地耦合，包括机械地或化学地耦合两种材料。在一些示例中，该物理耦合布置可以被称为各种材料被堆叠在彼此之上，并且可以包括SOM基底。在一些示例中，第一衬底包括晶体硅。在一些示例中，第二衬底包括晶体硅。晶体硅可用于制造SOM衬底的过程中。
操作1106描绘了(例如，通过计算机1312)形成约瑟夫逊结，该约瑟夫逊结包括在衬底的通孔中的隧道势垒。操作1107描绘了形成(例如，通过计算机1312)分流约瑟夫逊结的电容器。操作1108描绘了(例如，通过计算机1312)从约瑟夫逊结和分流电容器形成transmon量子位。
在一些示例中，transmon量子位通过第二超导材料接地(即，连接到接地电位)。例如，在芯片表面基底器件结构200中，超导体104可具有地电位，从而使部分地由超导体108、隧道势垒110和超导体112形成的transmon量子位接地。
在一些示例中，transmon量子位通过第二超导材料中的限定间隙或中断与第二超导材料的一部分电隔离(即，不物理连接)。例如，在芯片表面基底器件结构700中，当transmon量子位附接到超导体704B时，它与超导体704A和超导体704C电隔离，如限定间隙716A(在超导体704A和超导体704B之间)和限定间隙716B(在超导体704B和超导体704C之间)所示。
在一些示例中，第二超导材料包括通信地(或电气地)将transmon量子位与另一器件耦合的通信线路。例如，在芯片表面基底器件结构200中，超导体104可以用作芯片表面基底器件结构200的transmon量子位与另一transmon量子位之间的通信耦合。
在一些示例中，transmon量子位包括垂直transmon量子位。这种垂直transmon量子位的一个示例可以在芯片表面基底器件结构200中找到。
在一些示例中，transmon量子位包括平面transmon量子位，其包括平面重叠约瑟夫逊结和电容器。这种平面transmon量子位的一个示例可以在芯片表面基底器件结构1000中找到，其中平面重叠约瑟夫逊结由超导体1014B、隧道势垒1016以及超导体1014C形成。
操作1110示出将微带线电耦合(例如，通过计算机1312)到transmon量子位。
在一些示例中，微带线电耦合到一个或多个transmon量子位，并且微带线包括超导材料的一部分。也就是说，超导材料的一部分可以用作微带线本身。
在一些示例中，隔离沟槽将微带线与第二微带线或第二transmon量子位电隔离。例如，在芯片表面基底器件结构300中，超导体104可以具有接地电位。由于超导体314D和超导体314E(可能与其它特征结合)附接至超导体104，因此它们可具有与超导体104相同的接地电位。在这种布置中，超导体314D和超导体314E可以电隔离超导体214B和超导体214C中的每一个，其可以各自用作微带线。
将接地平面接地的一般方法是在芯片表面基底器件结构上的某处暴露掩埋金属以物理地与外部控制电路连接。因此，使用隔离沟槽可具有提供到该底层、掩埋金属的直接连接的优点。另外，在芯片边缘周围提供沟槽可具有改进信号完整性的优点，因为存在与串扰的更多电隔离。
共面波导通常可以包括信号线和围绕它的接地电位。然后，微带一般可以包括在芯片表面基底器件结构顶部的信号线，在其周围具有远离芯片表面基底器件结构的其它特征(或与特征耦合)的接地电位。这产生了不同的阻抗，或者相对于共面波导的微带的不同微波模式，并且这些不同的特性可以为利用微带的方法提供优点。
在一些示例中，接地电位源被电耦合到隔离沟槽，其中接地电位源使得超导材料具有接地电位。例如，在隔离沟槽(例如在芯片表面基底器件结构600中超导体314D和超导体314E)附连到超导材料(例如超导体104)的情况下，则通过将接地电位源电耦合到隔离沟槽，隔离沟槽和超导材料二者可以具有接地电位。
图12示出了根据本文所述的一个或多个实施例的促进实现垂直transmon量子位器件的示例性非限制性计算机实现的方法的流程图。在一些示例中，流程图1200可以由计算机1312实现。可以理解，流程图1200的操作可以按与所描绘的不同的顺序来实现。还可以理解，流程图1200的操作可以按与所描绘的不同的顺序来实现。
在非限制性示例实施例中，提供了一种计算设备(或系统)(例如，计算机1312)，其包括一个或多个处理器和存储可执行指令的一个或多个存储器，当由一个或多个处理器执行时，可执行指令可以促进如本文所述的操作的执行，包括如图12的流程图中所示的非限制性方法。作为非限制性实例，所述一个或多个处理器可通过引导或控制可操作以执行半导体制造的一个或多个设备来促进所述方法的执行。
如通过图12中描绘的方法产生的这样的transmon量子位可以具有提供用于电耦合的更容易的选择和用于电耦合的更多选择的优点。特别地，这个优点可以表现在将这种垂直transmon电容耦合到顶层微带线的能力。
操作1202描述了将包括晶体硅的衬底附接(例如，通过计算机1312)到超导材料和第二超导材料，第一超导材料和第二超导材料附接到衬底的相对侧，并且第二衬底包括附接到第二超导材料的晶体硅。
在一些示例中，该物理耦合布置可以被称为各种材料被堆叠在彼此之上，并且可以包括SOM基底。在一些示例中，第一衬底包括晶体硅。
操作1204描述了形成(例如，通过计算机1312)包括约瑟夫逊结和分流约瑟夫逊结的电容器的transmon量子位，该约瑟夫逊结具有衬底的第一侧上的至少一个超导触点。该超导触点可以包括约瑟夫逊结和位于衬底的第一侧上的超导材料之间的物理触点。
在一些示例中，transmon量子位通过第二超导材料接地。例如，在芯片表面基底器件结构200中，超导体104可具有接地电位，从而使部分地由超导体108、隧道势垒110和超导体112形成的transmon量子位接地。
在一些示例中，transmon量子位通过第二超导材料中的限定间隙或中断与第二超导材料的一部分电隔离。例如，在芯片表面基底器件结构700中，当transmon量子位附接到超导体704B时，它与超导体704A和超导体704C电隔离，如限定的间隙716A(在超导体704A和超导体704B之间)和限定的间隙716B(在超导体704B和超导体704C之间)所示。
在一些示例中，微带线包括将transmon量子位与另一器件通信地耦合的通信线。例如，在芯片表面基底器件结构200中，超导体104可以用作芯片表面基底器件结构200的transmon量子位与另一transmon量子位之间的通信耦合。
在一些示例中，transmon量子位包括垂直transmon量子位。这种垂直transmon量子位的一个示例可以在芯片表面基底器件结构200中找到。
在一些示例中，transmon量子位包括平面transmon量子位。这种平面transmon量子位的一个示例可以在芯片表面基底器件结构1000中找到。
操作1206示出了将微带线电耦合(例如，通过计算机1312)到transmon量子位。
在一些示例中，微带线电耦合到transmon量子位，并且微带线包括超导材料的一部分。也就是说，超导材料的一部分可以用作微带线本身。
在一些示例中，隔离沟槽将微带线与第二微带线或第二transmon量子位电隔离。例如，在芯片表面基底器件结构300中，超导体104可以具有接地电位。由于超导体314D和超导体314E(可能与其它特征结合)附接至超导体104，因此它们可具有与超导体104相同的接地电位。在这种布置中，超导体314D和超导体314E可以电隔离超导体214B和超导体214C中的每一个，其可以各自用作微带线。
在一些示例中，接地电位源被电耦合到隔离沟槽，其中接地电位源使得超导材料具有接地电位。例如，在隔离沟槽(例如在芯片表面基底器件结构600中超导体314D和超导体314E)附连到超导材料(例如超导体104)的情况下，则通过将接地电位源电耦合到隔离沟槽，隔离沟槽和超导材料二者可以具有接地电位。
为了提供所公开的主题的各个方面的上下文，图13以及以下讨论旨在提供对其中可实现所公开的主题的各个方面的合适环境的一般描述。例如，操作环境1300可以用于实现示例性非限制性的计算机实现的方法的各方面，该方法便于实现图12和13的垂直约瑟夫逊结超导器件。
图13示出了其中可便于此处所描述的一个或多个实施例的示例、非限制性操作环境的框图。为了简洁，省略了在这里描述的其它实施例中采用的类似元件的重复描述。参考图13，用于实现本公开的各方面的合适的操作环境1300还可包括计算机1312。计算机1312还可包括处理单元1314、系统存储器1316和系统总线1318。系统总线1318将包括但不限于系统存储器1316的系统组件耦合到处理单元1314。处理单元1314可以是各种可用处理器中的任何一种。双微处理器和其它多处理器体系结构也可用作处理单元1314。系统总线1318可以是若干种总线结构中的任一种，包括存储器总线或存储器控制器、外围总线或外部总线、和/或使用各类可用总线体系结构中的任一种的局部总线，这些总线体系结构包括但不限于工业标准体系结构(ISA)、微通道体系结构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA局部总线(VLB)、外围部件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、火线(IEEE 1394)、以及小型计算机系统接口(SCSI)。
系统存储器1316还可以包括易失性存储器1320和非易失性存储器1322。基本输入/输出系统(BIOS)包含诸如在启动期间在计算机1312内的元件之间传输信息的基本例程，它被存储在非易失性存储器1322中。作为说明而非限制，非易失性存储器1322可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如，铁电RAM(FeRAM))。易失性存储器1320还可包括用作外部高速缓存的随机存取存储器(RAM)。作为说明而非限制，RAM可以许多形式获得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、直接存储器总线RAM(DRRAM)、直接存储器总线动态RAM(DRDRAM)和存储器总线动态RAM。
计算机1312还可包括可移动/不可移动、易失性/非易失性计算机存储介质。例如，图13示出了磁盘存储装置1324。磁盘存储装置1324还可以包括，但不限于，诸如磁盘驱动器、软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡或记忆棒之类的设备。磁盘存储装置1324还可包括单独的或与其它存储介质组合的存储介质，包括但不限于，诸如紧致盘ROM设备(CD-ROM)、可记录CD驱动器(CD-R驱动器)、可重写CD驱动器(CD-RW驱动器)或数字多功能盘ROM驱动器(DVD-ROM)等光盘驱动器。为了便于将磁盘存储装置1324连接到系统总线1318，通常使用可移动或不可移动接口，诸如接口1326。图13还描述了在用户和在合适的操作环境1300中描述的基本计算机资源之间充当中介的软件。这样的软件还可以包括例如操作系统1328。操作系统1328可被存储在磁盘存储装置1324上，用于控制和分配计算机1312的资源。
系统应用程序1330利用操作系统1328通过程序模块1332和程序数据1334(例如，存储在系统存储器1316中或盘存储1324上的)对资源的管理。应当理解，本公开可以用各种操作系统或操作系统的组合来实现。用户通过输入设备1336将命令或信息输入到计算机1312中。输入设备1336包括但不限于，诸如鼠标、跟踪球、指示笔、触摸垫等定点设备、键盘、话筒、操纵杆、游戏垫、圆盘式卫星天线、扫描仪、TV调谐卡、数码相机、数码摄像机、web相机等等。这些和其它输入设备通过系统总线1318经由接口端口1338连接到处理单元1314。接口端口1338包括，例如，串行端口、并行端口、游戏端口和通用串行总线(USB)。输出设备1340使用与输入设备1336相同类型的端口中的某一些。因此，例如，USB端口可用于向计算机1312提供输入，并从计算机1312向输出设备1340输出信息。提供输出适配器1342以说明存在一些输出设备1340，如监视器、扬声器和打印机，以及其它输出设备1340，它们需要特殊的适配器。作为说明而非限制，输出适配器1342包括提供输出设备1340和系统总线1318之间的连接手段的显卡和声卡。应当注意，其它设备和/或设备的系统提供输入和输出能力，诸如远程计算机1344。
计算机1312可以使用与一个或多个远程计算机，如远程计算机1344的逻辑连接在网络化环境中操作。远程计算机1344可以是计算机、服务器、路由器、网络PC、工作站、基于微处理器的电器、对等设备或其它常见的网络节点等，并且通常还可包括以上相对于计算机1312描述的许多或所有元件。为了简洁起见，仅存储器存储装置1346与远程计算机1344一起示出。远程计算机1344通过网络接口1348逻辑地连接到计算机1312，然后通过通信连接1350物理地连接。网络接口1348包括有线和/或无线通信网络，例如局域网(LAN)、广域网(WAN)、蜂窝网络等。LAN技术包括光纤分布式数据接口(FDDI)、铜线分布式数据接口(CDDI)、以太网、令牌环等。WAN技术包括，但不限于，点对点链路、像综合业务数字网(ISDN)及其变体那样的电路交换网络、分组交换网络、以及数字用户线(DSL)。通信连接1350指的是用于将网络接口1348连接到系统总线1318的硬件/软件。虽然为了清楚地说明，通信连接1350被示为在计算机1312内部，但是它也可以在计算机1312外部。仅出于示例性目的，用于连接到网络接口1348的硬件/软件还可以包括内部和外部技术，诸如包括常规电话级调制解调器、电缆调制解调器和DSL调制解调器的调制解调器、ISDN适配器和以太网卡。
本发明可以是任何可能的技术细节集成水平的系统、方法、装置和/或计算机程序产品。计算机程序产品可以包括其上具有计算机可读程序指令的计算机可读存储介质(或多个介质)，所述计算机可读程序指令用于使处理器执行本发明的各方面。计算机可读存储介质可以是能够保留和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或前述的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表还可以包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、诸如上面记录有指令的打孔卡或凹槽中的凸起结构的机械编码装置，以及上述的任何适当组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，通过光纤线缆的光脉冲)、或通过导线传输的电信号。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备，或者经由网络，例如因特网、局域网、广域网和/或无线网络，下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据，或者以一种或多种编程语言(包括面向对象的编程语言，例如Smalltalk、C++等)和过程编程语言(例如“C”编程语言或类似的编程语言)的任何组合编写的源代码或目标代码。计算机可读程序指令可以完全在用户的计算机上执行，部分在用户的计算机上执行，作为独立的软件包执行，部分在用户的计算机上并且部分在远程计算机上执行，或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络连接到用户的计算机，包括局域网(LAN)或广域网(WAN)，或者可以连接到外部计算机(例如，使用因特网服务提供商通过因特网)。在一些实施例中，为了执行本发明的各方面，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化。
在此参考根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的各方面。将理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令来实现。这些计算机可读程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现流程图和/或框图的一个或多个框中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中，其可以引导计算机、可编程数据处理装置和/或其他设备以特定方式工作，使得其中存储有指令的计算机可读存储介质包括制品，该制品包括实现流程图和/或框图的一个或多个框中指定的功能/动作的各方面的指令。计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作动作，以产生计算机实现的过程，使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
尽管以上在运行在一个和/或多个计算机上的计算机程序产品的计算机可执行指令的一般上下文中描述了本主题，但是本领域的技术人员将认识到，本公开也可以结合其它程序模块来实现或可以结合其它程序模块来实现。通常，程序模块包括执行特定任务和/或实现特定抽象数据类型的例程、程序、组件、数据结构等。此外，本领域的技术人员可以理解，本发明的计算机实现的方法可以用其它计算机系统配置来实施，包括单处理器或多处理器计算机系统、小型计算设备、大型计算机、以及计算机、手持式计算设备(例如，PDA、电话)、基于微处理器的或可编程的消费或工业电子产品等。所示的各方面也可以在其中任务由通过通信网络链接的远程处理设备执行的分布式计算环境中实践。然而，本公开的一些方面，如果不是所有方面，可以在独立计算机上实践。在分布式计算环境中，程序模块可以位于本地和远程存储器存储设备中。
如本申请中所使用的，术语“组件”、“系统”、“平台”、“接口”等可以指代和/或可以包括计算机相关的实体或与具有一个或多个特定功能的操作机器相关的实体。这里公开的实体可以是硬件、硬件和软件的组合、软件、或执行中的软件。例如，组件可以是，但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在服务器上运行的应用程序和服务器都可以是组件。一个或多个组件可以驻留在进程和/或执行的线程内，并且组件可以位于一个计算机上和/或分布在两个或更多计算机之间。在另一示例中，相应组件可从其上存储有各种数据结构的各种计算机可读介质执行。这些组件可以经由本地和/或远程进程进行通信，例如根据具有一个或多个数据分组的信号(例如，来自一个组件的数据，该组件经由该信号与本地系统、分布式系统中的另一个组件进行交互和/或通过诸如因特网之类的网络与其它系统进行交互)。作为另一个示例，组件可以是具有由电气或电子电路操作的机械部件提供的特定功能的装置，该电气或电子电路由处理器执行的软件或固件应用程序操作。在这种情况下，处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，组件可以是通过电子组件而不是机械部件来提供特定功能的装置，其中电子组件可以包括处理器或其他装置以执行至少部分地赋予电子组件的功能的软件或固件。在一方面，组件可经由虚拟机来仿真电子组件，例如在云计算系统内。
此外，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另外指定，或者从上下文中清楚，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X使用A；X采用B；或者X采用A和B两者，则在任何前述实例下都满足“X采用A或B”。此外，除非另外指定或从上下文中清楚是指单数形式，否则如在本说明书和附图中使用的冠词“一”和“一个”一般应被解释为表示“一个或多个”。如本文所使用的，术语“示例”和/或“示例性的”用于表示用作示例、实例或说明。为了避免疑惑，本文公开的主题不受这些示例限制。此外，本文中描述为“示例”和/或“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利，也不意味着排除本领域普通技术人员已知的等效示例性结构和技术。
如在本说明书中所采用的，术语“处理器”可以指基本上任何计算处理单元或设备，包括但不限于单核处理器；具有软件多线程执行能力的单处理器；多核处理器；具有软件多线程执行能力的多核处理器；具有硬件多线程技术的多核处理器；平行平台；以及具有分布式共享存储器的并行平台。另外，处理器可以指被设计为执行本文描述的功能的集成电路、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑器件(CPLD)、分立门或晶体管逻辑、分立硬件组件或其任意组合。此外，处理器可以采用纳米级架构，例如但不限于基于分子和量子点的晶体管、开关和门，以便优化空间使用或增强用户设备的性能。处理器也可以实现为计算处理单元的组合。在本公开中，诸如“存储”、“数据库”以及与组件的操作和功能相关的基本上任何其他信息存储组件之类的术语被用来指代“存储器组件”、“在”存储器“中体现的实体”或包括存储器的组件。应了解，本文所描述的存储器和/或存储器组件可为易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。作为说明而非限制，非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如，铁电RAM(FeRAM))。易失性存储器可包括RAM，RAM可用作外部高速缓存存储器，例如作为说明而非限制，RAM可以许多形式获得，诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据率(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、直接Rambus RAM(DRRAM)、直接Rambus动态RAM(DRDRAM)和Rambus动态RAM(RDRAM)。
以上描述的内容仅包括系统和计算机实现的方法的示例。当然，不可能为了描述本公开而描述组件或计算机实现的方法的每个可想到的组合，但是本领域的普通技术人员可以认识到，本公开的许多进一步的组合和置换是可能的。此外，就在详细描述、权利要求书、附录和附图中使用术语“包括”、“具有”、“拥有”等来说，这些术语旨在以与术语“包含”在权利要求书中用作过渡词时所解释的类似的方式为包含性的。
已经出于说明的目的呈现了对各种实施例的描述，但是不旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (25)

1.一种芯片表面基底器件结构，包括：
位于衬底的第一侧上的超导材料；
第二超导材料，位于所述衬底的第二侧上并且堆叠在第二衬底上，其中，所述衬底的所述第一侧和所述衬底的所述第二侧是相对侧；
transmon量子位，包括：
电容器；以及
约瑟夫逊结，形成在所述衬底的通孔中并且包括隧道势垒；以及
微带线，所述微带线由所述超导材料的一部分形成并且电耦合到所述transmon量子位。
2.如权利要求1所述的芯片表面基底器件结构，其中所述衬底、所述第二超导材料和所述第二衬底包括金属上硅(SOM)基底。
3.如权利要求1所述的芯片表面基底器件结构，还包括：
第二器件；以及
隔离沟槽，所述隔离沟槽将所述微带线与所述第二器件电隔离，其中所述第二器件包括第二微带线或第二transmon量子位。
4.如权利要求3所述的芯片表面基底器件结构，还包括：
接地电位源，其电耦合至所述隔离沟槽，其中所述接地电位源造成所述第二超导材料具有接地电位。
5.如权利要求1所述的芯片表面基底器件结构，其中所述第二超导材料使所述transmon量子位接地。
6.如权利要求1所述的芯片表面基底器件结构，其中所述transmon量子位通过所述第二超导材料中的限定间隙与所述第二超导材料的一部分电隔离。
7.如权利要求1所述的芯片表面基底器件结构，其中所述微带线包括将所述transmon量子位与另一器件通信地耦合的通信线。
8.如权利要求1所述的芯片表面基底器件结构，其中所述衬底包括晶体硅。
9.如权利要求1所述的芯片表面基底器件结构，其中所述第二衬底包括晶体硅。
10.一种方法，包括：
将超导材料附接到包括晶体硅的衬底的第一侧；
将第二超导材料附接到所述衬底的第二侧，所述第一侧和所述第二侧是相对侧，其中，所述第二超导材料附接到包括晶体硅的第二衬底；
在所述衬底的所述第一侧上形成具有至少一个超导触点的约瑟夫逊结；
从约瑟夫逊结和电容器形成transmon量子位；以及
将微带线电耦合到所述transmon量子位。
11.如权利要求10所述的方法，其中所述微带线被电耦合到一个或多个transmon量子位，并且其中所述微带线包括所述超导材料的一部分。
12.如权利要求10所述的方法，还包括：
形成将所述微带线与第二微带线或第二transmon量子位电隔离的隔离沟槽。
13.如权利要求12所述的方法，还包括：
将接地电位源电耦合到所述隔离沟槽，并且由此使得所述第二超导材料具有接地电位。
14.如权利要求10所述的方法，其中所述形成所述transmon量子位包括形成垂直transmon量子位。
15.如权利要求10所述的方法，其中所述形成所述transmon量子位包括形成平面transmon量子位。
16.一种芯片表面基底器件结构，包括：
晶体硅衬底，其附接到超导材料和第二超导材料，所述超导材料和所述第二超导材料附接到所述晶体硅衬底的相对侧，以及第二晶体衬底，其附接到所述第二超导材料；
transmon量子位，包括具有隧道势垒的约瑟夫逊结，其中所述约瑟夫逊结位于所述晶体硅衬底的通孔中；以及
电耦合到所述transmon量子位的微带线。
17.如权利要求16所述的芯片表面基底器件结构，其中所述微带线被电耦合到一个或多个transmon量子位，并且其中所述微带线包括所述超导材料的一部分。
18.如权利要求16所述的芯片表面基底器件结构，还包括：
隔离沟槽，所述隔离沟槽将所述微带线与第二微带线或第二transmon量子位电隔离。
19.如权利要求18所述的芯片表面基底器件结构，还包括：
接地电位源，其电耦合至所述隔离沟槽，且造成所述第二超导材料具有接地电位。
20.如权利要求16所述的芯片表面基底器件结构，其中所述第二超导材料是所述transmon量子位的接地电位。
21.一种方法，包括：
将包括晶体硅的衬底附接到超导材料和第二超导材料，所述超导材料和所述第二超导材料附接到所述衬底的相对侧，并且第二衬底包括附接到所述第二超导材料的晶体硅；
形成包括约瑟夫逊结的transmon量子位，所述约瑟夫逊结具有在所述衬底的所述第一侧上的至少一个超导触点；以及
将微带线电耦合到所述transmon量子位。
22.如权利要求21所述的方法，其中所述微带线被电耦合到一个或多个transmon量子位，并且其中所述微带线包括所述超导材料的一部分。
23.如权利要求21所述的方法，其中所述形成所述transmon量子位包括在所述衬底的通孔中形成具有所述约瑟夫逊结的垂直transmon量子位。
24.如权利要求21所述的方法，其中形成所述transmon量子位包括形成平面transmon量子位，所述平面transmon量子位包括平面重叠约瑟夫逊结和电容器。
25.一种芯片表面基底器件结构，包括：
金属上硅(SOM)基底；
transmon量子位，包括形成在所述SOM基底的通孔中的约瑟夫逊结；
超导材料，其耦合到所述SOM基底；以及
电耦合到所述transmon量子位的微带线。
CN201980021511.2A 2018-03-23 2019-02-27 具有微带波导的垂直transmon量子位器件 Pending CN111902942A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/934,348 US10672971B2 (en) 2018-03-23 2018-03-23 Vertical transmon qubit device with microstrip waveguides
US15/934,348 2018-03-23
PCT/EP2019/054839 WO2019179733A1 (en) 2018-03-23 2019-02-27 Vertical transmon qubit device with microstrip waveguides

Publications (1)

Publication Number Publication Date
CN111902942A true CN111902942A (zh) 2020-11-06

Family

ID=65685318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980021511.2A Pending CN111902942A (zh) 2018-03-23 2019-02-27 具有微带波导的垂直transmon量子位器件

Country Status (5)

Country Link
US (2) US10672971B2 (zh)
EP (1) EP3769341A1 (zh)
JP (1) JP7292781B2 (zh)
CN (1) CN111902942A (zh)
WO (1) WO2019179733A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998259B2 (en) * 2017-08-31 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10720563B1 (en) 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US11563162B2 (en) * 2020-01-09 2023-01-24 International Business Machines Corporation Epitaxial Josephson junction transmon device
CN113517386B (zh) * 2020-08-06 2022-05-31 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路
US11657314B1 (en) 2021-03-03 2023-05-23 International Business Machines Corporation Microwave-to-optical quantum transducers
US12015185B2 (en) 2021-03-03 2024-06-18 International Business Machines Corporation Quantum transducers with embedded optical resonators
US20230210018A1 (en) * 2021-12-28 2023-06-29 International Business Machines Corporation Vertical silicon josephson junction device for qubit applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324767B1 (en) * 2013-12-31 2016-04-26 Intermolecular, Inc. Superconducting junctions
US9455391B1 (en) * 2015-05-19 2016-09-27 The United States Of America As Represented By Secretary Of The Navy Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration
WO2017217961A1 (en) * 2016-06-13 2017-12-21 Intel Corporation Josephson junctions made from refractory and noble metals
CN107580752A (zh) * 2015-05-14 2018-01-12 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3888341T2 (de) 1987-12-26 1994-09-01 Sumitomo Electric Industries Halbleitersubstrat mit einem supraleitenden Dünnfilm.
US5523282A (en) * 1988-08-18 1996-06-04 Trw Inc. High-frequency substrate material for thin-film layered perovskite superconductors
US5157466A (en) 1991-03-19 1992-10-20 Conductus, Inc. Grain boundary junctions in high temperature superconductor films
US5385883A (en) 1993-05-17 1995-01-31 The United States Of America As Represented By The Secretary Of The Army High Tc superconducting microstrip phase shifter having tapered optical beam pattern regions
US5476719A (en) 1994-08-17 1995-12-19 Trw Inc. Superconducting multi-layer microstrip structure for multi-chip modules and microwave circuits
EP0823734A1 (en) 1996-07-23 1998-02-11 DORNIER GmbH Josephson junction array device, and manufacture thereof
JP4172936B2 (ja) 2000-01-28 2008-10-29 富士通株式会社 超伝導マイクロストリップフィルタ
KR100368930B1 (ko) 2001-03-29 2003-01-24 한국과학기술원 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법
US6734454B2 (en) 2001-08-27 2004-05-11 The Regents Of The University Of California Internally shunted Josephson junction device
US6979836B2 (en) 2001-08-29 2005-12-27 D-Wave Systems, Inc. Superconducting low inductance qubit
AU2002950888A0 (en) 2002-08-20 2002-09-12 Unisearch Limited Quantum device
US6818549B2 (en) 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US6926921B2 (en) * 2003-05-05 2005-08-09 Hewlett-Packard Development Company, L.P. Imprint lithography for superconductor devices
US20080032501A1 (en) 2006-07-21 2008-02-07 Honeywell International Inc. Silicon on metal for mems devices
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US7888746B2 (en) 2006-12-15 2011-02-15 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US20160104073A1 (en) 2012-12-05 2016-04-14 The United States Of America As Represented By The Secretary Of Commerce Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
SG11201505617UA (en) * 2013-01-18 2015-09-29 Univ Yale Methods for making a superconducting device with at least one enclosure
KR102178986B1 (ko) 2013-01-18 2020-11-18 예일 유니버시티 적어도 하나의 인클로저를 구비하는 초전도 디바이스
US9520547B2 (en) 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9425377B2 (en) 2013-04-19 2016-08-23 The Regents Of The University Of California Tunnel junction fabrication
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
WO2016000836A1 (en) 2014-07-02 2016-01-07 University Of Copenhagen A semiconductor josephson junction and a transmon qubit related thereto
US9501748B2 (en) 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
US9929334B2 (en) 2015-01-15 2018-03-27 International Business Machines Corporation Josephson junction with spacer
US10074793B2 (en) 2015-06-29 2018-09-11 International Business Machines Corporation Incorporating arrays of Josephson junctions in a Josephson junction ring modulator in a Josephson parametric converter
US9893262B2 (en) 2015-07-06 2018-02-13 Rigetti & Co., Inc. Lumped-element device for quantum information processing systems
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10396269B2 (en) 2015-11-05 2019-08-27 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US20170186935A1 (en) 2015-12-29 2017-06-29 Intermolecular, Inc. Low Temperature Deposition of Silicon Containing Layers in Superconducting Circuits
US10608159B2 (en) * 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10255557B2 (en) 2017-02-15 2019-04-09 Northrop Grumman Systems Corporation XX Coupler for flux qubits
US10256392B1 (en) * 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324767B1 (en) * 2013-12-31 2016-04-26 Intermolecular, Inc. Superconducting junctions
CN107580752A (zh) * 2015-05-14 2018-01-12 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出
US9455391B1 (en) * 2015-05-19 2016-09-27 The United States Of America As Represented By Secretary Of The Navy Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration
WO2017217961A1 (en) * 2016-06-13 2017-12-21 Intel Corporation Josephson junctions made from refractory and noble metals

Also Published As

Publication number Publication date
JP2021518652A (ja) 2021-08-02
JP7292781B2 (ja) 2023-06-19
US20200194654A1 (en) 2020-06-18
US10672971B2 (en) 2020-06-02
US11005022B2 (en) 2021-05-11
EP3769341A1 (en) 2021-01-27
US20190296210A1 (en) 2019-09-26
WO2019179733A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US10714672B2 (en) Vertical transmon qubit device
US10784432B2 (en) Vertical josephson junction superconducting device
CN111902942A (zh) 具有微带波导的垂直transmon量子位器件
US11700777B2 (en) Vertical silicon-on-metal superconducting quantum interference device
US10840296B2 (en) Three-dimensional integration for qubits on crystalline dielectric
US11088311B2 (en) Three-dimensional integration for qubits on multiple height crystalline dielectric
US20220232710A1 (en) Fabrication of superconducting devices that control direct currents and microwave signals
US20200286793A1 (en) Forming a backside ground or power plane in a stacked vertical transport field effect transistor
US20230200260A1 (en) Scaled quantum circuits
CN116458007A (zh) 嵌入式微带传输线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination