JP2010511293A - 量子コンピューティング用集積回路で使用するための超伝導遮蔽 - Google Patents

量子コンピューティング用集積回路で使用するための超伝導遮蔽 Download PDF

Info

Publication number
JP2010511293A
JP2010511293A JP2009538565A JP2009538565A JP2010511293A JP 2010511293 A JP2010511293 A JP 2010511293A JP 2009538565 A JP2009538565 A JP 2009538565A JP 2009538565 A JP2009538565 A JP 2009538565A JP 2010511293 A JP2010511293 A JP 2010511293A
Authority
JP
Japan
Prior art keywords
integrated circuit
metal layer
quantum
devices
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009538565A
Other languages
English (en)
Inventor
ブニク，ポール，アイ．
ジョンソン，マーク，ダブリュー．
パタスン ヒルトン，ジェレミー
Original Assignee
ディー−ウェイブ システムズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー−ウェイブ システムズ，インコーポレイテッド filed Critical ディー−ウェイブ システムズ，インコーポレイテッド
Publication of JP2010511293A publication Critical patent/JP2010511293A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/872—Magnetic field shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

集積回路が量子コンピューティングに好適な温度で動作させられる場合の、遮蔽領域内に配置された少なくとも２つのデバイス間の磁場相互作用を遮蔽領域において制限するための、集積回路の遮蔽領域内の超伝導遮蔽を含む量子コンピューティング用集積回路。

Description

関連出願の相互参照
本出願は、米国特許法第１１９条（ｅ）に基づいて、２００６年１２月１日出願の米国仮特許出願第６０／８６８，３１２号明細書の優先権を主張するものであり、この米国仮特許出願は、その全体が参照により本明細書に援用される。
本システム、方法、および装置は、量子コンピューティング用集積回路で使用するための超伝導遮蔽技術に関する。
チューリングマシンは、１９３６年にアラン・チューリング（Alan Turing）によって述べられた理論的コンピューティングシステムである。任意の他のチューリングマシンを効率的にシミュレートすることが可能なチューリングマシンは、万能チューリングマシン(Universal Turing Machine)（ＵＴＭ）と呼ばれる。チャーチ・チューリングの提唱(Church-Turing thesis)では、いかなる実際的なコンピューティングモデルも、ＵＴＭの機能の同等物またはサブセットのいずれかを有すると述べられている。
アナログプロセッサは、物理的システムの基本的特性を使用して計算問題の解を見出すプロセッサである。解を見出すためのアルゴルズムと、それに続く、ブール方式(Boolean methods)に従ったアルゴリズム内の各ステップの実行とを必要とする、デジタルプロセッサとは対照的に、アナログプロセッサは、ブール方式を含まない。
量子コンピュータは、計算を実行するために１つ以上の量子効果を利用する、任意の物理システムである。任意の他の量子コンピュータを効率的にシミュレートすることが可能な量子コンピュータは、万能量子コンピュータ(Universal Quantum Computer)（ＵＱＣ）と呼ばれる。
１９８１年に、リチャード・Ｐ・ファインマン（Richard P.Feynman）は、量子コンピュータは、特定の計算問題を解くために、ＵＴＭよりも効率的に使用されることが可能であり、したがってチャーチ・チューリングの提唱を無効にする、ということを提唱した。例えば、Feynman R.P.、「Simulating Physics with Computers」、International Journal of Theoretical Physics、Vol.21(1982年)467~488頁を参照されたい。例えば、ファインマンは、量子コンピュータが、特定の他の量子システムをシミュレートするために使用されることが可能であり、それにより、ＵＴＭを使用して可能であるよりも指数関数的に高速な、シミュレートされる量子システムの特定の特性の計算を可能にするということを指摘した。
量子計算へのアプローチ
量子コンピュータの設計および動作への、いくつかの一般的なアプローチがある。１つのそのようなアプローチは、量子計算の「回路モデル(circuit model）」である。このアプローチでは、キュビットが、アルゴリズムのコンパイルされた表現である、論理ゲートのシーケンスによる作用を受ける。回路モデル量子コンピュータは、実際的な実施のためには、いくつかの重大な障害を有する。回路モデルでは、キュビットが、１ゲート時間(single-gate time)よりもはるかに長い期間にわたってコヒーレントのままであることが要求される。この要求が発生する理由は、回路モデル量子コンピュータは、動作するために、量子誤り訂正と集合的に呼ばれる動作を必要とするからである。量子誤り訂正は、回路モデル量子コンピュータのキュビットが量子コヒーレンスを、１ゲート時間の１０００倍のオーダーの期間にわたって維持することが可能でなければ、実行されることはできない。多くの研究が、回路モデル量子コンピュータの基本情報単位を形成するための十分なコヒーレンスを有するキュビットの開発に焦点を置いてきた。例えば、Shor,P.W.「Introduction to Quantum Algorithms」、arXiv.org:quant-ph/0005003(2001年)、1〜27頁を参照されたい。当技術分野は、キュビットのコヒーレンスを、実際的な回路モデル量子コンピュータの設計および動作のための許容可能なレベルまで増加させることが不可能であることによって、依然として阻まれている。
量子計算への別のアプローチは、結合された量子システムの、システムの自然な物理的進化を、計算システムとして使用することを含む。このアプローチでは、量子ゲートおよび回路を不可欠なものとして使用することはしない。その代りに、このアプローチは、既知の初期ハミルトニアン(initial Hamiltonian)から開始して、結合された量子システムの、システムのガイドされた物理的進化に依拠し、ここで、解かれるべき問題は、システムのハミルトニアンの項内に符号化されており、それにより、結合された量子システムの、システムの最終状態が、解かれるべき問題への答えに関連する情報を含む。このアプローチは、長いキュビットコヒーレンス時間を必要としない。このタイプのアプローチの例は、断熱量子計算(adiabatic quantum computation)、クラスタ状態量子計算(cluster-state quantum computation)、一方向量子計算(one-way quantum computation)、量子アニーリング(quantum annealing)および古典的アニーリング(classical annealing)を含み、例えば、Farhi,Eら、「Quantum Adiabatic Evolution Algorithms versus Stimulated Annealing」arXiv.org:quant-ph/0201031(2002年)、1〜24頁に記載されている。
キュビット
前述のように、キュビットは、量子コンピュータのための情報の基本単位として使用されてもよい。ＵＴＭにおけるビットと同様に、キュビットは、少なくとも２つの別個の量を意味してもよい。キュビットは、情報が記憶される実際の物理デバイスを意味してもよく、そしてキュビットは、さらに、その物理デバイスから離れて抽象化された、情報の単位そのものを意味してもよい。
キュビットは、古典的デジタルビットの概念を一般化する。古典的情報記憶デバイスは、一般に「０」および「１」とラベル付けされる、２つの離散的な状態を符号化することが可能である。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、古典的情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、古典物理学の法則に従って振る舞う。キュビットも、同様に、やはり「０」および「１」とラベル付けされてもよい、２つの離散的な物理的状態を含む。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、量子情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、量子物理学の法則に従って振る舞う。これらの状態を記憶する物理量が量子力学的に振る舞う場合、デバイスはさらに、０および１の重ね合わせに位置してもよい。すなわち、キュビットは、同時に「０」および「１」状態の両方に存在してもよく、したがって、両方の状態についての計算を同時に実行することが可能である。一般に、Ｎ個のキュビットは、２Ｎ個の状態の重ね合わせにあることが可能である。量子アルゴリズムは、いくつかの計算を高速化するために、重ね合わせの特性を利用する。
標準的な記法では、キュビットの基底状態(basis states)は、｜０〉および｜１〉状態と呼ばれる。量子計算の間、キュビットの状態は、一般に、基底状態の重ね合わせであり、そのためキュビットは、｜０〉基底状態を占める０ではない確率と、それと同時の、｜１〉基底状態を占める０ではない確率とを有する。数学的には、基底状態の重ね合わせは、｜Ψ〉で示されるキュビットの全体的状態が、｜Ψ〉＝ａ｜０〉＋ｂ｜１〉の形式を有することを意味し、式中、ａおよびｂは、それぞれ、確率｜ａ｜２および｜ｂ｜２に対応する係数である。係数ａおよびｂは、キュビットの位相が特徴付けられることを可能にする、実数および虚数成分をそれぞれが有する。キュビットの量子的性質は、大部分が、基底状態のコヒーレントな重ね合わせに存在するキュビットの能力、およびキュビットの状態が位相を有する能力に由来する。キュビットは、デコヒーレンスの源から十分に分離されている場合、基底状態のコヒーレントな重ね合わせとして存在するこの能力を維持する。
キュビットを使用した計算を完了するためには、キュビットの状態が測定される（すなわち、読み取られる）。一般に、キュビットの測定が実行される場合、キュビットの量子的性質は一時的に失われて、基底状態の重ね合わせは、｜０〉基底状態または｜１〉基底状態のいずれかに崩壊し、それにより、従来のビットとの類似性が取り戻される。崩壊した後のキュビットの実際の状態は、読み取り動作の直前の確率｜ａ｜２および｜ｂ｜２に依存する。
超伝導キュビット
量子コンピュータにおいて使用するための、検討中の多くの異なるハードウェアおよびソフトウェアアプローチが存在する。１つのハードウェアアプローチでは、アルミニウムまたはニオブなどの超伝導材料で形成された集積回路を使用する。超伝導集積回路の設計および製造に含まれる、技術およびプロセスは、いくつかの点で、従来の集積回路のために使用されるものに類似している。
超伝導キュビットは、超伝導集積回路内に含まれることが可能なタイプの超伝導デバイスである。超伝導キュビットは、情報を符号化するために使用される物理的特性に応じて、いくつかのカテゴリに分けられてもよい。例えば、超伝導キュビットは、例えば、Makhlinら、2001年、Reviews of Modern Physics 73、357〜400頁で述べられているように、電荷、磁束、および位相デバイスに分けられてもよい。電荷デバイスは、デバイスの電荷状態内で、情報を記憶および操作し、ここで、電気素量はクーパー対と呼ばれる一対の電子からなる。クーパー対は２ｅの電荷を有し、例えばフォノン相互作用によって共に結合された、２つの電子からなる。例えば、NielsenおよびChuang、Quantum Computation and Quantum Information、Cambridge University Press、Cambridge(2000年)、343〜345頁を参照されたい。磁束デバイスは、デバイスの何らかの部分を通る磁束に関連する変数内に、情報を記憶する。位相デバイスは、位相デバイスの２つの領域間の超伝導位相の差に関連する変数内に、情報を記憶する。最近、電荷、磁束、および位相のうちの２つ以上の自由度を使用するハイブリッドデバイスが開発された。例えば、米国特許第６，８３８，６９４号明細書および米国特許出願第２００５−００８２５１９号明細書を参照されたい。
２つのジョセフソン接合を含むサブループに直列に相互接続された超伝導メインループを具備するキュビットは、グラジオメータベースの磁束キュビットを使用すると言われる。このアプローチの例は、米国特許第６，９８４，８４６号明細書で述べられている。
量子プロセッサ
コンピュータプロセッサは、例えば、超伝導量子プロセッサなどの量子プロセッサのような、アナログプロセッサの形態を取ってもよい。超伝導量子プロセッサは、例えば、２つ以上の超伝導キュビットなどの、複数のキュビットおよび関連する局所的バイアスデバイスを含んでもよい。
超伝導量子プロセッサは、キュビットのそれぞれ数対を選択的に結合するように動作可能な、複数の結合デバイスを含んでもよい。超伝導結合デバイスの例としては、磁束によってキュビットを共に結合する、ｒｆ−ＳＱＵＩＤおよびｄｃ−ＳＱＵＩＤが挙げられる。ＳＱＵＩＤは、１つのジョセフソン接合（ｒｆ−ＳＱＵＩＤ）または２つのジョセフソン接合（ｄｃ−ＳＱＵＩＤ）によって遮断される超伝導ループを含む。結合デバイスは、相互接続トポロジ内で結合デバイスがどのように利用されるかに応じて、強磁性結合および反強磁性結合の両方が可能であってもよい。磁束結合の場合、強磁性結合は、平行な磁束がエネルギー的に好都合であることを意味し、反強磁性結合は、逆平行の磁束がエネルギー的に好都合であることを意味する。あるいは、電荷をベースとする結合デバイスが使用されてもよい。その他の結合デバイスは、例えば、米国特許出願第１１／２４７，８５７号明細書および米国仮特許出願第６０／８８６，２５３号明細書に見出すことができる。結合デバイスのそれぞれの結合強度は、例えば、キュビット間の強磁性または反強磁性結合を提供するために、０と最大値との間で調整されてもよい。
実装される特定のハードウェアに関係なく、単一キュビットの管理は、複数のパラメータにわたる制御を必要とする。従来、この要件は、個々のキュビットとの外部通信（すなわち、プロセッサアーキテクチャの外部からの通信）を必要とした。しかし、全体的な処理パワーはシステム内のキュビットの数とともに増加するため、従来のスーパーコンピュータの能力を超える大容量プロセッサは多数のキュビットを管理しなければならず、したがって、個々のキュビットについての複数のパラメータにわたる外部制御を使用する、従来のアプローチは、キュビットパラメータをプログラムするための複雑なシステムを必要とする。
したがって、量子プロセッサのスケーラビリティはキュビットパラメータ制御システムの複雑さによって制限され、そして、スケーラブルなキュビットパラメータ制御システムに対する必要性が当技術分野に依然として存在する。
遮蔽およびノイズ
外部の源によって生成される磁場は、集積回路内のデバイスとの望ましくない相互作用を発生させる場合がある。したがって、集積回路に実装されるデバイスに近接した超伝導遮蔽に対する必要性が、磁場および電場などの干渉の強度を減少させるために存在する場合がある。この例は、国際公開第９６／０９６５４号パンフレットで述べられている。
集積回路内に組み込まれた超伝導遮蔽は、それがなければ集積回路の動作を妨げるであろう、磁場および電場などの、ＤＣおよびＡＣノイズから、超伝導量子干渉デバイス（ＳＱＵＩＤ）パッケージを保護するために使用されてきた。ＳＱＵＩＤパッケージの外部の磁場および電場間の通信を可能にするために、集積回路のいくつかの領域は非遮蔽であってもよい。このアプローチの例は、米国特許第５，１７３，６６０号明細書で述べられている。
超伝導遮蔽層は、それがなければデバイスに望ましくないバイアスをかける可能性があるＤＣ電力線から、デバイスを分離するために、単一磁束量子(single flux quantum)（ＳＦＱ）または高速単一磁束量子(rapid single flux quantum)（ＲＳＦＱ）技術において使用されてもよい。デバイスは、集積回路に実装され、しかし、デバイスとＤＣ電力線との間に接地面を配置することによって、ＤＣ電力線から分離される。このタイプのアプローチの例は、例えば、Nagasawaら、「Development of advanced Nb Process for SFQ circuits」Physica C 412-414(2004年)1429〜1436頁（本明細書ではNagasawaと呼ぶ）、およびSatohら、「Fabrication Process of Planarized Multi-Layer Nb Integrated Circuits」IEEE Transactions on Applied Superconductivity、Vol.15、No.2、(2005年６月)に記載されている。
ＳＦＱ回路において、接地面と遮蔽層とは同義で用いられる用語である。ＳＦＱ集積回路内の接地面は、回路内のほとんどの信号にとって、無限接地電位として見える、金属層である。接地面は、集積回路内のノイズを減少させるために役立つが、ＳＦＱ集積回路内のすべての構成要素が電圧信号を比較するための共通電位を有することを確実にするために使用されてもよい。Nagasawaは、ＳＦＱ回路全体にわたる配線層と接地面との間の接触の使用を示している。
超伝導線内を流れる超伝導電流は、通常の金属線内を流れる電子と同じ方法で、関連する磁場を有する。磁場は、超伝導線に誘導結合して電流の流れを誘導する可能性がある。超伝導集積回路を使用した量子情報処理は、線の中を移動する超伝導電流を、そしてそれゆえ、関連する磁場を、必ず伴う。
量子デバイスの量子特性はノイズに非常に敏感であり、超伝導量子デバイス内の浮遊磁場は、そのような回路の量子情報処理特性に悪影響を及ぼす場合がある。超伝導接地面は、制御線とデバイスとの間のクロストークを減少させるために、当技術分野において使用されてきた。しかし、そのようなアプローチは、回路内ノイズに対して比較的堅牢な、かつ、超伝導量子処理集積回路に比較してはるかに高い温度で動作する、古典的処理およびセンサの適用例のための超伝導集積回路においてのみ使用されてきた。
超伝導量子処理集積回路においては、デバイス間の望ましくないクロストークを大幅に減衰させ、制御することが望ましく、さもなければ、工業規模での量子情報処理は不可能な場合がある。本方法、システム、および装置は、所望の量子効果をサポートするために、および、コヒーレントな量子情報の交換を可能にする方法で量子デバイスを制御可能に結合するために、超伝導量子処理集積回路内での、量子デバイス間のクロストークを減衰させるための技術を提供する。
少なくとも１つの実施形態は、量子コンピューティング用集積回路であって、第１の金属層と、集積回路が量子コンピューティングに好適な温度で動作させられる場合の、遮蔽領域内に配置された少なくとも２つのデバイス間の磁場相互作用を、遮蔽領域において制限するための、集積回路の遮蔽領域内の超伝導遮蔽と、第１の金属層の少なくとも一部と第２の金属層の少なくとも一部との間の第１の誘電体層とを含む、量子コンピューティング用集積回路として要約することができる。
遮蔽領域内に配置された少なくとも２つのデバイスは、超伝導遮蔽を接地面として使用しなくてもよい。磁場相互作用は、第１の金属層または第２の金属層のうちの少なくとも１つの、少なくとも一部を通して流れる電流によって生成されてもよい。少なくとも２つのデバイスは、ジョセフソン接合、キュビット、キュビット読み出し(qubit readouts)、およびキュビット−キュビットカプラからなる群から選択されてもよい。少なくとも２つのデバイスは、配線、および導電性トレースからなる群から選択されてもよい。集積回路は、少なくとも１つの追加の誘電体層と、少なくとも１つの追加の金属層とを含んでもよい。第１の金属層と第２の金属層とは、それぞれ、超伝導材料から構成されてもよい。超伝導材料は、アルミニウム、およびニオブからなる群から選択されてもよい。超伝導遮蔽は、遮蔽領域内のデバイスのうちの少なくとも１つによって生成される磁場相互作用を局所化してもよい。少なくとも２つのデバイスは、相互に近接していてもよく、そして、相互に磁気的に分離されてもよい。第１のデバイスのデバイスパラメータは、第２のデバイスの状態に影響を及ぼすことなく操作されてもよい。集積回路は非遮蔽領域を含んでもよく、ここで、非遮蔽領域内に配置された少なくとも１つのデバイスによって生成される磁場相互作用は、非局所化されてもよい。集積回路は、非遮蔽領域と、相互に近接しかつ相互に磁気的に結合された第１のデバイスおよび第２のデバイスとを含んでもよく、第１のデバイスの少なくとも一部と第２のデバイスの少なくとも一部とは非遮蔽領域内に配置されていてもよい。少なくとも２つの量子デバイスのうちの少なくとも１つは、グラジオメータベースの磁束キュビットであってもよい。超伝導遮蔽は、集積回路の主要部全体にわたっての磁場相互作用を減少させるために、サイズが決められ、そして配置されてもよい。第１の金属層の少なくとも一部は、集積回路内の少なくとも２つのデバイス間の磁場相互作用を第２の遮蔽領域において制限するための、集積回路の第２の遮蔽領域内の超伝導遮蔽として働いてもよい。第１の誘電体層は、約５０ｎｍ〜約１０００ｎｍの範囲内の厚さを有してもよい。第１の金属層および第２の金属層のうちの少なくとも１つは、約５０ｎｍ〜約５００ｎｍの範囲内の厚さを有してもよい。
少なくとも１つの実施形態は、量子コンピューティング用集積回路であって、第１のデバイスと、第２のデバイスと、金属層であって、金属層の少なくとも一部は、集積回路が量子コンピューティングに好適な温度で動作させられる場合の、第１のデバイスと第２のデバイスとの間の磁場相互作用を、遮蔽領域において制限するための、集積回路の遮蔽領域内の超伝導遮蔽を形成する、金属層とを含む、量子コンピューティング用集積回路として要約することができる。
集積回路は、集積回路の非遮蔽領域を含んでもよく、その中では、第１のデバイスの少なくとも一部と第２のデバイスの少なくとも一部とが相互に近接していてもよい。第１のデバイスと第２のデバイスとの間の磁場相互作用は、非遮蔽領域内で存在してもよい。磁場相互作用は、第１のデバイスまたは第２のデバイスのうちの少なくとも１つの、少なくとも一部を通して流れる電流によって生成されてもよい。第１のデバイスまたは第２のデバイスのうちの少なくとも１つは、超伝導遮蔽を接地面として使用しなくてもよい。第１のデバイスまたは第２のデバイスのうちの少なくとも１つは、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラからなる群から選択されてもよい。第１のデバイスおよび第２のデバイスは、配線、および導電性トレースからなる群から選択されてもよい。金属層は、超伝導材料を含んでもよい。超伝導材料は、アルミニウム、およびニオブからなる群から選択されてもよい。超伝導遮蔽は、第１のデバイスまたは第２のデバイスのうちの少なくとも１つによって生成される磁場相互作用を局所化してもよい。超伝導遮蔽は、第１のデバイスおよび第２のデバイスによって生成される磁場相互作用を局所化してもよく、そして、第１のデバイスと第２のデバイスとは相互に磁気的に分離されてもよい。第１のデバイスのデバイスパラメータは、第２のデバイスの状態に影響を及ぼすことなく、操作されてもよい。第１のデバイスまたは第２のデバイスのうちの少なくとも１つは、グラジオメータベースの磁束キュビットであってもよい。超伝導遮蔽は、集積回路の主要部全体にわたっての磁場相互作用を減少させるために、サイズが決められ、そして配置されてもよい。金属層は、約５０ｎｍ〜約５００ｎｍの範囲内の厚さを有してもよい。
先行技術による、量子コンピューティング用超伝導集積回路の概略図である。 本システム、方法、および装置による、選択された量子デバイスを結合する非遮蔽部分を有する超伝導遮蔽を含む、量子コンピューティング用超伝導集積回路の実施形態の概略図である。 本システム、方法、および装置による、超伝導遮蔽領域と非遮蔽領域とを含む、量子コンピューティング用超伝導集積回路の実施形態の概略図である。 超伝導遮蔽ありの領域および超伝導遮蔽なしの領域内の、２つの量子デバイスについての、相互インダクタンス対距離のグラフである。 本システム、方法、および装置による、量子コンピューティング用超伝導集積回路の別の実施形態の断面図である。 本システム、方法、および装置による、量子コンピューティング用超伝導集積回路の別の実施形態の断面図である。 本システム、方法、および装置による、量子コンピューティング用超伝導集積回路の別の実施形態の断面図である。 本システム、方法、および装置による、量子コンピューティング用超伝導集積回路の別の実施形態の断面図である。
図面において、同じ参照番号は、同様の要素または動作を識別する。図中の要素のサイズおよび相対位置は、必ずしも一定の縮尺で描かれてはいない。例えば、さまざまな要素の形状、および角度は、一定の縮尺で描かれてはおらず、これらの要素のいくつかは、可読性を向上するために任意に拡大および配置されている。さらに、描かれているとおりの要素の特定の形状は、特定の要素の実際の形状に関するいかなる情報も伝えることは意図されておらず、図中での認識を容易にするためにのみ選択されている。さらに、特定のレイアウトが図で示されている場合でも、設計、レイアウト、および製造における変形が可能であること、ならびに、示されているレイアウトは、本システム、方法、および装置の幾何学的配置を制限するものと解釈されるべきではないということを、当業者は理解するであろう。
１つ以上の量子デバイスを含む集積回路に実装されるデバイスおよび配線の密度が増加するにつれて、量子デバイスが、他のデバイスおよび配線によって生成される磁場に起因して受ける干渉は、量子デバイスによって示される量子効果に対して破壊的となる場合がある。したがって、量子効果の促進のためには、干渉を減らすことが望ましい場合がある。
本システム、方法、および装置は、集積回路内の量子デバイス間の破壊的な干渉を減らすため、および量子デバイス間の望ましい相互作用を促進するため、ならびに、外部配線を通して流れる電流、強磁性金属、および近接した集積回路などの、集積回路の外部の源に起因する破壊的な干渉から量子デバイスを遮蔽するための、遮蔽領域を、量子コンピューティング用集積回路内に提供するために使用されてもよい。
図１Ａは、従来の超伝導集積回路１００ａを示す。集積回路１００ａは、４つの磁束キュビット１１０ａ〜１１０ｄを含む。キュビット１１０ａ〜１１０ｄは、相互にきわめて近接して配置されており、そして、集積回路１００ａは超電導遮蔽を含まないため、集積回路１００ａ全体が「非遮蔽」領域内に存在している。
キュビット１１０ａ〜１１０ｄ内の量子情報は、例えばバイナリ０および１と呼ばれてもよい、超伝導材料のループ内を時計回りまたは反時計回り方向に循環している永久電流によって表される。これらの流れている電流は、それぞれの磁束キュビット状態に対応する、両方向の矢印１６０ａ〜１６０ｆ（集合的に、磁場１６０）によって表される磁気相互作用を生成し、そして同様に、磁束キュビットは磁場に敏感である。磁束キュビットを結合するための方法は、それらを相互に地理的に近接して配置し、かくして、磁場１６０が相互作用することを可能にすることを含む。しかし、複数のキュビットが集積回路内に組み込まれている場合、この地理的な近接の結果として、キュビット１１０ａ〜１１０ｄによって生成される磁場１６０の間の相互作用などの、望ましくない相互作用が発生し、それによって、デバイスの量子効果が、そして、ことによると、キュビット１１０ａ〜１１０ｄを使用して情報を処理する能力が、妨げられる可能性がある。
遮蔽層を利用しない量子コンピューティング用集積回路内の量子デバイス間の相互作用を軽減するためには、量子デバイスは、なるべく大きな距離によって隔てられる。このアプローチのスケーラビリティは許容不可能である。チップ上の面積は、多数の量子デバイスを組み込むスケーラブルな量子コンピューティング用集積回路を製造する場合、重要な考慮事項となる。したがって、量子デバイスを制御可能に共に結合して、量子デバイスによって示される量子効果を促進するために、磁気遮蔽が使用されてもよい。
図１Ｂは、本システム、方法、および装置の実施形態に従って設計内に組み込まれた超伝導遮蔽１４０を有する、超伝導集積回路１００ｂを示す。集積回路１００ｂは、４つの磁束キュビット１００ｅ〜１００ｈを、集積回路１００ａと同じ構成内に含む。ただし、集積回路１００ａとは対照的に、集積回路１００ｂは超電導遮蔽１４０を含むため、キュビット１００ｅ〜１００ｈによって生成される磁場１６０ｅ〜１６０ｆ（図１Ａ）は、それぞれ、各キュビットに局所化され、それゆえ、両方向の矢印によって表される磁気相互作用１６０ｅ〜１６０ｆは図１Ｂから除外されている。したがって、超伝導遮蔽１４０は、磁場を局所化して、各キュビット１１０ｅ〜１１０ｈを、それぞれの他のキュビット１００ｅ〜１００ｈによって生成される磁場から保護し、それによって、キュビット１１０ｅ〜１１０ｈの量子特性を促進する。
非遮蔽領域１５０ａ〜１５０ｃは、結合が所望されるデバイス間に局所化された、キュビット１００ｅ〜１００ｈの内の数対の制御可能な結合を生成する。例えば、図１Ｂに示すように、キュビット１１０ｅは、両方向の矢印１６０ａ、１６０ｂ、１６０ｃによって図１Ｂに示されているように、キュビット１１０ｆおよび１１０ｈを通してのみ、キュビット１１０ｇと結合される。すなわち、両方向の矢印１６０ｄ（図１Ａ）が図１Ｂから除外されていることによって示されているように、キュビット１１０ｅと１１０ｇとの間に直接的な相互作用はない。さらに、本システム、方法、および装置によれば、非遮蔽領域１５０ａ〜１５０ｃは、キュビット１１０ｅ〜１１０ｈの間の量子情報の交換を制御するために使用されてもよい。
図２Ａは、本システム、方法、および装置による集積回路２００の別の実施形態を示す。集積回路２００は、４つの量子デバイス２１０ａ〜２１０ｄを含み、そして、遮蔽領域２４０と非遮蔽領域２５０との両方を組み込む。
量子デバイス２１０ａ〜２１０ｄは、磁場の源として働き、そして、非遮蔽領域２５０内では、量子デバイス２１０ａ〜ｂによって生成される磁場（Ｂ）は、デバイスからの距離（ｒ）とともに大きさが次のように減少する。
Figure 2010511293
 対照的に、遮蔽領域２４０内では、量子デバイス２１０ｃおよび２１０ｄによって生成される磁場は、デバイスからの距離とともに大きさが次のように減少する。
Figure 2010511293
 したがって、遮蔽領域２４０は、量子デバイス２１０ｃおよび２１０ｄからの磁気干渉ノイズを、集積回路２００全体にわたって減少させる。量子デバイス２１０ｃと２１０ｄとの間の磁気干渉ノイズのこの減少は、磁気分離と呼ばれてもよく、換言すれば、デバイス（すなわち、量子デバイス２１０ｃ）内を電流が流れる場合に、隣接するデバイス（すなわち、量子デバイス２１０ｄ）内を流れる誘導電流は、ほぼ０である。
図２Ｂは、遮蔽なしの領域（すなわち、非遮蔽領域２５０）内と、遮蔽ありの領域（すなわち、遮蔽領域２４０）内とでの、例示的な一対の量子デバイス間に存在する相互インダクタンスの相違を示す。グラフは、相互インダクタンスを、２つのデバイス間の距離（すなわち、図２Ａに示す距離２７０ａおよび２７０ｂ）の関数として示す。例えば、遮蔽領域２４０は、集積回路２００の量子デバイス２１０ｃおよび２１０ｄを含む金属層から、誘電体層によって隔てられた、遮蔽層を集積回路２００上に提供することによって生成されてもよい。非遮蔽領域２５０内の量子デバイス２１０ａ−２１０ｂ間の相互インダクタンス２８０を、遮蔽領域２４０内の量子デバイス２１０ｃ−２１０ｄ間の相互インダクタンス２９０と比較すると、図２Ｂに示すように、非遮蔽領域２５０内の量子デバイス２１０ａおよび２１０ｂの間と、遮蔽領域２４０内の量子デバイス２１０ｃおよび２１０ｄの間とでは、相互インダクタンスにかなりの相違がある。
量子デバイスを含む金属層を、ある厚さの絶縁領域を介して、超伝導遮蔽層から隔てることによって、距離２７０ｂにより隔てられた、金属層内に含まれる量子デバイスの間の、磁気分離が達成される。遮蔽層の厚さは、特定の実装、製造条件、動作条件などに応じて異なってもよく、そしてさらに、応力および品質などの薄膜特性に応じて異なってもよいということを、当業者は理解するであろう。本システム、方法、および装置のいくつかの実施形態では、集積回路内の各層の厚さは、ほぼ均一の厚さであってもよいということを、当業者は理解するであろう。絶縁領域の厚さと、量子デバイス間の分離を統御している、量子デバイスを隔てている距離２７０ｂとの間には、ある関係があるということを、当業者は理解するであろう。いくつかの実施形態では、薄い絶縁体の厚さは、量子デバイスが、他の量子デバイスに近接して、あるいは、幾何学的または空間的にきわめて近接して配置されるような、製造上の許容度を結果としてもたらす場合がある。いくつかの実施形態では、最上層と遮蔽層との間の距離の、例えば約２倍の距離によって、相互に間隔をあけられた２つの量子デバイスは、分離されていると見なされる。他の実施形態では、最上層と遮蔽層との間の距離の、例えば約１．５倍の距離によって、相互に間隔をあけられた２つの量子デバイスは、分離されていると見なされる。さらなる実施形態では、第１の金属層の厚さは、集積回路内で最も薄い層であってもよく、そして、第１の金属層の上の各後続の層は、増加した厚さのものであってもよい。さらなる実施形態では、第１の金属層の厚さは、集積回路内で最も厚い層であってもよく、そして、第１の金属層の上の各後続の層は、減少する厚さのものであってもよい。さらなる実施形態では、集積回路内に組み込まれる誘電体層のうちの少なくとも１つの厚さは、集積回路内に組み込まれる金属層の厚さよりかなり厚くてもよい。
適用例によっては、本システム、方法、および装置のいくつかの実施形態では、集積回路内に組み込まれる金属層のうちの少なくとも１つの厚さは、５０ｎｍ〜２００ｎｍの間であってもよく、そして、集積回路内に組み込まれる誘電体層のうちの少なくとも１つの厚さは、５０ｎｍ〜１０００ｎｍの間であってもよい。
ＲＳＦＱ集積回路と、本明細書において開示された方法、システム、および装置との間の重要な相違は、量子コンピューティング集積回路の超伝導遮蔽層は、集積回路に実装される量子デバイスによって、接地面として利用されないということである。超伝導遮蔽面は、集積回路内のノイズを、制御された仕方で減少させるために使用されるが、集積回路の量子デバイスによって、電圧信号の比較対象となる共通電位としては使用されない。量子デバイスは、電圧信号の比較対象となる共通電位を必要とする場合があるが、超伝導遮蔽層が共通電位として使用されるならば、量子デバイスからの電流が、量子デバイスにきわめて近接した超電導遮蔽層内に放出される。この電流の放出は、量子デバイスにきわめて近接して、破壊的なノイズを生成し、それにより、量子デバイス内に記憶された量子情報を妨害する。この理由により、超伝導遮蔽は、量子コンピューティング集積回路内の接地面としては使用されない。
図３は、本システム、方法、および装置の一実施形態による、量子コンピューティング用集積回路３００の断面図である。集積回路３００は、遮蔽領域３４０と、量子デバイス３１０ａ〜３１０ｂとを含む。集積回路３００内の遮蔽領域３４０の存在により、量子デバイス３１０ａ〜３１０ｂは、それらの量子特性に悪影響を及ぼすことなく、相互にきわめて近接させられることが可能である。
遮蔽領域３４０は、１つ以上の層によって作成されてもよい。例えば、図示されているように、集積回路３００は、２つの金属層３１０、３３０と、金属層３１０、３３０の間の絶縁誘電体層３２０とを含む。
デバイス３１０ａ〜３１０ｂは金属層３１０内に配置され、そして当業者は、デバイス３１０ａ〜３１０ｂが、例えば、配線、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラを含む、磁気遮蔽が所望される任意の電子部品またはデバイスであってもよい、ということを理解するであろう。デバイス３１０ａ〜３１０ｂのいずれかまたは両方を通して電流が流れる場合、移動している電荷によって磁場が生成される。金属層３３０は、集積回路３００の動作の間、超伝導遮蔽層として働く。金属層３３０は、デバイス３１０ａ〜３１０ｂに近接して配置されるため、デバイス３１０ａ〜３１０ｂ内を流れる電流によって生じる磁場相互作用は局所化される。金属層３３０は、超伝導遮蔽層として働き、そして、デバイス３１０ａ〜３１０ｂによって生成される磁場がＢ遮蔽（ｒ）に従うようにさせる。したがって、デバイス３１０ａおよび３１０ｂは、相互に磁気的に分離され、かつ相互に結合されず、そして、一方のデバイスの、デバイスを通して流れる電流の量などの、デバイスパラメータは、他方のデバイスの性能に影響を及ぼすことなく、その場で変更されてもよい。
所望の遮蔽を提供するために、金属層３３０は、ニオブまたはアルミニウムなどの、集積回路３００の動作温度（集積回路３００が超電導量子デバイスを含む場合、動作温度は約１ケルビン未満であってもよい）において超伝導が可能な金属の層を含んでもよい。
図４は、本システム、方法、および装置の別の実施形態による、量子コンピューティング用集積回路４００の断面図である。集積回路４００は、非遮蔽領域４５０と、２つの金属層４１０、４３０と、金属層４１０、４３０の間の絶縁誘電体層４２０とを含む。金属層４３０は、非遮蔽領域４５０内には存在しない。デバイス４１０ａ〜ｂは、集積回路４００の非遮蔽領域４５０内で、金属層４１０に実装される。デバイス４１０ａ〜４１０ｂは、例えば、配線、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラを含む、磁気遮蔽が所望される任意の電子部品またはデバイスであってもよい。デバイス４１０ａ〜ｂによって生成される磁場はＢ非遮蔽（ｒ）に従うため、デバイス４１０ａ〜４１０ｂ間の磁場相互作用は非局所化される。したがって、金属層４３０などの超伝導遮蔽層が存在しないことにより、発生することが許可される磁場相互作用によって、デバイス４１０ａ〜ｂは結合される。
本方法、システム、および装置のいくつかの実施形態では、集積回路は、遮蔽領域によって囲まれた非遮蔽領域を含んでもよい。そのような回路では、回路の非遮蔽領域内に配置されたデバイスによって生成される磁場は、非遮蔽領域に閉じ込められ、なぜなら、デバイスによって生成される磁場は、非遮蔽領域内ではＢ非遮蔽（ｒ）に従い、そして、いったん遮蔽領域に入ると、非常に急速に減衰するからである。
図５は、本システム、方法、および装置の別の実施形態による、量子コンピューティング用集積回路５００の断面図である。集積回路５００は、遮蔽領域５４０と、非遮蔽領域５５０と、２つの金属層５１０、５３０と、金属層５１０、５３０の間の絶縁誘電体層５２０とを含む。金属層５３０は、遮蔽領域５４０内では超伝導遮蔽５３５を含み、しかし、非遮蔽領域５５０内では超伝導遮蔽を含まない。超伝導遮蔽５３５を提供するために、金属層５３０は、ニオブまたはアルミニウムなどの、集積回路５００の動作温度において超伝導が可能な金属を含んでもよい。
デバイス５１０ａ〜５１０ｂは、遮蔽領域５４０内で、金属層５１０に実装され、一方、デバイス５１０ｃ〜５１０ｄは、非遮蔽領域５５０内で、金属層５１０に実装される。デバイス５１０ａ〜５１０ｄは、例えば、配線、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラを含む、磁気遮蔽が所望される任意の電子部品またはデバイスであってもよい。
デバイス５１０ａ〜５１０ｂのいずれかまたは両方を通して電流が流れる場合、移動している電荷によって磁場が生成される。しかし、デバイス５１０ａ〜５１０ｂは遮蔽領域５４０内に配置されているため、デバイス５１０ａ〜５１０ｂ内を流れる電流によって生じる磁場は局所化され、なぜなら、超伝導遮蔽５３５は、デバイスによって生成される磁場がＢ遮蔽（ｒ）に従うようにさせるからである。したがって、デバイス５１０ａ〜５１０ｂは、相互に磁気的に分離され、かつ相互に結合されず、その結果、一方のデバイスのデバイスパラメータは、他方のデバイスの性能に影響を及ぼすことなく、その場で変更されてもよい。さらに、デバイス５１０ａ〜５１０ｂに関連付けられた磁場は局所化されるため、デバイス５１０ａ〜５１０ｂは、デバイス５１０ｃにも５１０ｄにも結合されない。
デバイス５１０ｃ〜５１０ｄは、非遮蔽領域５５０内に配置される。これらのデバイスによって生成される磁場は、非遮蔽領域５５０に局所化され、そして、遮蔽領域５４０内に大きく侵入することはない。集積回路５００の非遮蔽領域５５０内に配置されたデバイスによって生成される磁場は、非遮蔽領域５５０に閉じ込められ、なぜなら、デバイスによって生成される磁場は、非遮蔽領域内５５０ではＢ非遮蔽（ｒ）に従い、そして、いったん遮蔽領域５４０に入ると、非常に急速に減衰するからである。
デバイス５１０ｃ〜５１０ｄによって生成される磁場はＢ非遮蔽（ｒ）に従うため、デバイス５１０ｃ〜５１０ｄ間の磁場相互作用は非局所化される。したがって、非遮蔽領域５５０内に超伝導遮蔽層５３０が存在しないことにより発生する磁場相互作用によって、デバイス５１０ｃ〜５１０ｄは結合される可能性がある。
図６は、本システム、方法、および装置の別の実施形態による、量子コンピューティング用集積回路６００の断面図である。集積回路６００は、２つの遮蔽領域６４０ａ、６４０ｂと、２つの金属層６１０、６３０と、金属層６１０、６３０の間の絶縁誘電体層６２０とを含む。金属層６１０は、遮蔽領域６４０ｂ内で超伝導遮蔽６１５を含み、一方、金属層６３０は、遮蔽領域６４０ａ内で超伝導遮蔽６３５を含む。超伝導遮蔽６１５、６３５を提供するために、金属層６１０、６３０は、ニオブまたはアルミニウムなどの、量子コンピューティング用集積回路６００の動作温度において超伝導が可能な金属を含んでもよい。
デバイス６１０ａ〜ｂは、遮蔽領域６４０ａ内で、金属層６１０に実装され、一方、デバイス６３０ａ〜６３０ｂは、遮蔽領域６４０ｂ内で、金属層６３０に実装される。デバイス６１０ａ〜６１０ｂおよび６３０ａ〜６３０ｂは、例えば、配線、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラを含む、磁気遮蔽が所望される任意の電子部品またはデバイスであってもよい。
デバイス６１０ａ〜６１０ｂのいずれかまたは両方を通して電流が流れる場合、移動している電荷によって磁場が生成される。デバイス６１０ａ〜ｂは遮蔽領域６４０ａ内に配置されているため、デバイス６１０ａ〜６１０ｂ内を流れる電流によって生じる磁場相互作用は局所化され、なぜなら、超伝導遮蔽６３５は、デバイス６１０ａ〜６１０ｂによって生成される磁場がＢ遮蔽（ｒ）に従うようにさせるからである。したがって、デバイス６１０ａ〜６１０ｂは、相互に磁気的に分離され、かつ相互に結合されず、それゆえ、一方のデバイスのデバイスパラメータは、他方のデバイスの性能に影響を及ぼすことなく変更されてもよい。
同様に、デバイス６３０ａ〜６３０ｂのいずれかまたは両方を通して電流が流れる場合、移動している電荷によって磁場が生成される。デバイス６３０ａ〜６３０ｂは遮蔽領域６４０ｂ内に配置されているため、デバイス６３０ａ〜６３０ｂ内を流れる電流によって生じる磁場相互作用は局所化され、なぜなら、超伝導遮蔽６１５は、デバイス６３０ａ〜６３０ｂによって生成される磁場がＢ遮蔽（ｒ）に従うようにさせるからである。したがって、デバイス６３０ａ〜６３０ｂは、相互に磁気的に分離され、かつ相互に結合されず、それゆえ、一方のデバイスのデバイスパラメータは、他方のデバイスの性能に影響を及ぼすことなく変更されてもよい。
いくつかの実施形態では、量子コンピューティング用集積回路内に配置される第１の量子デバイスの領域は、集積回路の量子効果を促進するために、遮蔽領域内に配置されてもよく、一方、量子デバイスのその他の領域は、第１の量子デバイスと第２の量子デバイスとの間の相互作用を容易にするために、非遮蔽領域内に配置されてもよい。図１Ｂは、部分的に遮蔽領域１４０内にあり、そしてさらに、部分的に非遮蔽領域１５０ａ〜１５０ｃ内にある、量子デバイス１１０ｅ〜ｈを示す。
例示された実施形態の上記の説明は、網羅的であることを意図するものではなく、開示された厳密な形態に実施形態を限定することを意図するものでもない。特定の実施形態および例が、例示の目的のために本明細書に記載されているが、当業者によって認識されるように、本開示の精神および範囲を逸脱することなく、さまざまな均等な修正が行われてもよい。さまざまな実施形態の、本明細書において提供された教示は、必ずしも上記で一般に説明した例示的な量子コンピューティングシステム、方法、および装置であるとは限らない、その他の量子コンピューティングシステム、方法、および装置に適用されてもよい。
当業者に明らかであるように、上述のさまざまな実施形態は、さらなる実施形態を提供するために組み合わせられてもよい。本システム、方法、および装置の態様は、さまざまな特許、出願、および公開物の、システム、方法、装置、および概念を使用して、本発明のさらなる実施形態を提供するために、必要に応じて変更されてもよい。例えば、さまざまなシステム、方法、および装置は、３つ以上の金属層、および金属層と交互に重ねられた２つ以上の絶縁誘電体層などの、例示された実施形態において述べたのとは異なる数の金属または誘電体層を含んでもよく、層は異なる順序で、または異なる領域内に配置されてもよく、あるいは、実施形態は、いくつかの要素を省略してもよく、かつ／または、追加の要素を使用してもよい。
本明細書において参照されている米国特許、米国特許出願公開、米国特許出願のすべては、参照によりそれらの全体がすべての目的のために本明細書に援用される。実施形態の態様は、さまざまな特許、出願、および公開物の、システム、回路、および概念を使用して、さらなる実施形態を提供するために、必要に応じて変更されてもよい。
これらの、およびその他の変更が、上記の説明を考慮して、本システム、方法、および装置に対して行われてもよい。一般に、特許請求の範囲においては、使用されている表現は、本明細書および特許請求の範囲内で開示された特定の実施形態に本発明を限定するものと解釈されるべきではなく、そのような特許請求の範囲に権利が与えられる、すべての可能な実施形態を、全範囲の均等物とともに含むものと解釈されるべきである。したがって、本発明は開示によって限定されず、代わりに、本発明の範囲は、特許請求の範囲によって完全に決定されるべきである。

Claims (33)

  1. 量子コンピューティング用集積回路であって、
    第１の金属層と、
    第２の金属層であって、前記第２の金属層の少なくとも一部は、前記集積回路が量子コンピューティングに好適な温度で動作させられる場合の、遮蔽領域内に配置された少なくとも２つのデバイス間の磁場相互作用を、前記遮蔽領域において制限するための、前記集積回路の前記遮蔽領域内の超伝導遮蔽を形成する、第２の金属層と、
    前記第１の金属層の少なくとも一部と前記第２の金属層の少なくとも一部との間の、第１の誘電体層と
    を具備する、量子コンピューティング用集積回路。
  2. 前記遮蔽領域内に配置された前記少なくとも２つのデバイスは、前記超伝導遮蔽を接地面として使用しない、請求項１に記載の集積回路。
  3. 前記磁場相互作用は、前記第１の金属層または前記第２の金属層のうちの少なくとも１つの、少なくとも一部を通して流れる電流によって生成される、請求項１に記載の集積回路。
  4. 前記少なくとも２つのデバイスは、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラからなる群から選択される、請求項１に記載の集積回路。
  5. 前記少なくとも２つのデバイスは、配線、および導電性トレースからなる群から選択される、請求項１に記載の集積回路。
  6. 少なくとも１つの追加の誘電体層と、少なくとも１つの追加の金属層とをさらに具備する、請求項１に記載の集積回路。
  7. 前記第１の金属層と前記第２の金属層とは、それぞれ、超伝導材料から構成される、請求項１に記載の集積回路。
  8. 前記超伝導材料は、アルミニウム、およびニオブからなる群から選択される、請求項７に記載の集積回路。
  9. 前記超伝導遮蔽は、前記遮蔽領域内の前記デバイスのうちの少なくとも１つによって生成される前記磁場相互作用を局所化する、請求項１に記載の集積回路。
  10. 前記少なくとも２つのデバイスは、相互に近接しており、そして、相互に磁気的に分離される、請求項１に記載の集積回路。
  11. 第１のデバイスのデバイスパラメータは、第２のデバイスの状態に影響を及ぼすことなく操作されることが可能である、請求項１０に記載の集積回路。
  12. 非遮蔽領域をさらに含み、前記非遮蔽領域内に配置された少なくとも１つのデバイスによって生成される磁場相互作用は非局所化される、請求項１に記載の集積回路。
  13. 非遮蔽領域と、
    相互に近接しかつ相互に磁気的に結合された第１のデバイスおよび第２のデバイスであって、前記第１のデバイスの少なくとも一部と前記第２のデバイスの少なくとも一部とは前記非遮蔽領域内に配置されている、第１のデバイスおよび第２のデバイスと
    をさらに含む、請求項１０に記載の集積回路。
  14. 前記少なくとも２つの量子デバイスのうちの少なくとも１つは、グラジオメータベースの磁束キュビットである、請求項１に記載の集積回路。
  15. 前記超伝導遮蔽は、前記集積回路の主要部全体にわたっての前記磁場相互作用を減少させるために、サイズが決められ、そして配置される、請求項１に記載の集積回路。
  16. 前記第１の金属層の少なくとも一部は、前記集積回路内の少なくとも２つのデバイス間の磁場相互作用を第２の遮蔽領域において制限するための、前記集積回路の前記第２の遮蔽領域内の超伝導遮蔽として働く、請求項１に記載の集積回路。
  17. 前記第１の誘電体層は、約５０ｎｍ〜約１０００ｎｍの範囲内の厚さを有する、請求項１に記載の集積回路。
  18. 前記第１の金属層および前記第２の金属層のうちの少なくとも１つは、約５０ｎｍ〜約５００ｎｍの範囲内の厚さを有する、請求項１に記載の集積回路。
  19. 量子コンピューティング用集積回路であって、
    第１のデバイスと、
    第２のデバイスと、
    金属層であって、前記金属層の少なくとも一部は、前記集積回路が量子コンピューティングに好適な温度で動作させられる場合の、前記第１のデバイスと前記第２のデバイスとの間の磁場相互作用を、遮蔽領域において制限するための、前記集積回路の前記遮蔽領域内の超伝導遮蔽を形成する、金属層と
    を具備する、量子コンピューティング用集積回路。
  20. 前記集積回路の非遮蔽領域であって、前記第１のデバイスの少なくとも一部と前記第２のデバイスの少なくとも一部とが相互に近接している、前記集積回路の非遮蔽領域をさらに含む、請求項１９に記載の集積回路。
  21. 前記第１のデバイスと前記第２のデバイスとの間の前記磁場相互作用は、前記非遮蔽領域内で存在する、請求項２０に記載の集積回路。
  22. 前記磁場相互作用は、前記第１のデバイスまたは前記第２のデバイスのうちの少なくとも１つの、少なくとも一部を通して流れる電流によって生成される、請求項２０に記載の集積回路。
  23. 前記第１のデバイスまたは前記第２のデバイスのうちの少なくとも１つは、前記超伝導遮蔽を接地面として使用しない、請求項１９に記載の集積回路。
  24. 前記第１のデバイスまたは前記第２のデバイスのうちの少なくとも１つは、ジョセフソン接合、キュビット、キュビット読み出し、およびキュビット−キュビットカプラからなる群から選択される、請求項１９に記載の集積回路。
  25. 前記第１のデバイスおよび前記第２のデバイスは、配線、および導電性トレースからなる群から選択される、請求項１９に記載の集積回路。
  26. 前記金属層は、超伝導材料を含む、請求項１９に記載の集積回路。
  27. 前記超伝導材料は、アルミニウム、およびニオブからなる群から選択される、請求項２６に記載の集積回路。
  28. 前記超伝導遮蔽は、前記第１のデバイスまたは前記第２のデバイスのうちの少なくとも１つによって生成される前記磁場相互作用を局所化する、請求項１９に記載の集積回路。
  29. 前記超伝導遮蔽は、前記第１のデバイスおよび前記第２のデバイスによって生成される前記磁場相互作用を局所化し、そして、前記第１のデバイスと前記第２のデバイスとは相互に磁気的に分離される、請求項１９に記載の集積回路。
  30. 前記第１のデバイスのデバイスパラメータは、前記第２のデバイスの状態に影響を及ぼすことなく操作されることが可能である、請求項２９に記載の集積回路。
  31. 前記第１のデバイスまたは前記第２のデバイスのうちの少なくとも１つは、グラジオメータベースの磁束キュビットである、請求項１９に記載の集積回路。
  32. 前記超伝導遮蔽は、前記集積回路の主要部全体にわたっての前記磁場相互作用を減少させるために、サイズが決められ、そして配置される、請求項１９に記載の集積回路。
  33. 前記金属層は、約５０ｎｍ〜約５００ｎｍの範囲内の厚さを有する、請求項１９に記載の集積回路。
JP2009538565A 2006-12-01 2007-11-30 量子コンピューティング用集積回路で使用するための超伝導遮蔽 Pending JP2010511293A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86831206P 2006-12-01 2006-12-01
PCT/CA2007/002174 WO2008064491A1 (en) 2006-12-01 2007-11-30 Superconducting shielding for use with an intergrated circuit for quantum computing

Publications (1)

Publication Number Publication Date
JP2010511293A true JP2010511293A (ja) 2010-04-08

Family

ID=39467400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538565A Pending JP2010511293A (ja) 2006-12-01 2007-11-30 量子コンピューティング用集積回路で使用するための超伝導遮蔽

Country Status (5)

Country Link
US (2) US7687938B2 (ja)
EP (1) EP2097936A4 (ja)
JP (1) JP2010511293A (ja)
CA (1) CA2667640C (ja)
WO (1) WO2008064491A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004634A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Flux bias lines below qubit plane
JP6437607B1 (ja) * 2017-08-25 2018-12-12 グーグル エルエルシー 超伝導デバイスにおける磁束制御
US10748960B2 (en) 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate doping
US10748961B2 (en) 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate bonding
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
WO2008064491A1 (en) * 2006-12-01 2008-06-05 D-Wave Systems, Inc. Superconducting shielding for use with an intergrated circuit for quantum computing
US8098179B2 (en) * 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US8355765B2 (en) * 2008-01-31 2013-01-15 D-Wave Systems Inc. Magnetic vacuum systems and devices for use with superconducting-based computing systems
US8421053B2 (en) 2008-03-24 2013-04-16 D-Wave Systems Inc. Oubit based systems, devices, and methods for analog processing
CN102334206B (zh) 2009-02-27 2016-06-29 D-波系统公司 用于制造超导集成电路的系统及方法
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8441330B2 (en) * 2010-03-23 2013-05-14 D-Wave Systems Inc. Systems and methods for magnetic shielding
US9192085B2 (en) 2012-01-20 2015-11-17 D-Ware Systems Inc. Systems, methods and apparatus for planar expulsion shields
TWI490517B (zh) * 2012-11-12 2015-07-01 Univ Nat Kaohsiung Applied Sci Magnetic field sensing device with magnetometer and gradient meter
US8972921B2 (en) 2013-03-14 2015-03-03 International Business Machines Corporation Symmetric placement of components on a chip to reduce crosstalk induced by chip modes
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US8865537B2 (en) 2013-03-14 2014-10-21 International Business Machines Corporation Differential excitation of ports to control chip-mode mediated crosstalk
US8872360B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Multiple-qubit wave-activated controlled gate
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
JP6728234B2 (ja) * 2015-09-30 2020-07-22 グーグル エルエルシー 共面導波管の磁束量子ビット
US10755190B2 (en) 2015-12-21 2020-08-25 D-Wave Systems Inc. Method of fabricating an electrical filter for use with superconducting-based computing systems
WO2017192733A2 (en) 2016-05-03 2017-11-09 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US11507871B2 (en) 2016-06-07 2022-11-22 D-Wave Systems Inc. Systems and methods for quantum processor topology
WO2018057024A1 (en) * 2016-09-26 2018-03-29 Intel Corporation Sintered silver heat exchanger for qubits
CN110050516B (zh) 2016-12-07 2023-06-02 D-波系统公司 超导印刷电路板相关的系统、方法和设备
US11436516B2 (en) 2017-03-13 2022-09-06 Google Llc Integrating circuit elements in a stacked quantum computing device
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11854833B2 (en) 2018-07-30 2023-12-26 Google Llc Signal distribution for a quantum computing system
US11678433B2 (en) 2018-09-06 2023-06-13 D-Wave Systems Inc. Printed circuit board assembly for edge-coupling to an integrated circuit
US11647590B2 (en) 2019-06-18 2023-05-09 D-Wave Systems Inc. Systems and methods for etching of metals
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
CN110726960B (zh) * 2019-10-24 2021-08-27 中国科学院电工研究所 一种超导-拓扑半金属复合式磁探测器
WO2021247878A1 (en) * 2020-06-03 2021-12-09 SeeQC Inc. Materials and methods for fabricating superconducting quantum integrated circuits
US11469485B2 (en) 2020-10-21 2022-10-11 International Business Machines Corporation Embedded microstrip transmission line
US20230196163A1 (en) * 2021-12-17 2023-06-22 International Business Machines Corporation Shielded superconducting qubit with improved coherence
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication
US11937518B2 (en) * 2022-05-20 2024-03-19 Northrop Grumman Systems Corporation Magnetic flux mitigation in superconducting circuits
WO2024064465A2 (en) * 2022-08-09 2024-03-28 The Regents Of The University Of California Miniature magnetic shields with magnetic through substrate vias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193097A1 (en) * 2002-04-15 2003-10-16 Evgeni Il'ichev Extra-substrate control system
JP2005513600A (ja) * 2001-12-18 2005-05-12 ディー−ウェイヴ システムズ インコーポレイテッド 超伝導構造の特徴付け及び計測
JP2005242991A (ja) * 2004-02-23 2005-09-08 Internatl Business Mach Corp <Ibm> キュービットをその環境から隔離する方法および構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719920B2 (ja) * 1986-11-14 1995-03-06 富士通株式会社 磁界結合型ジヨセフソン集積回路
JPS63209185A (ja) * 1987-02-26 1988-08-30 Agency Of Ind Science & Technol 超電導回路装置
JP2621623B2 (ja) * 1990-09-30 1997-06-18 ダイキン工業株式会社 スクイド
US5173660A (en) * 1990-12-26 1992-12-22 Biomagnetic Technologies, Inc. Packaged squid system with integral superconducting shielding layer
AUPM832994A0 (en) 1994-09-21 1994-10-13 Broken Hill Proprietary Company Limited, The A method for improving the performance of thin-film josephson devices in magnetic fields
WO1999014800A1 (en) 1997-09-18 1999-03-25 Cvc Products, Inc. Method and apparatus for high-performance integrated circuit interconnect fabrication
US6518673B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US6734454B2 (en) * 2001-08-27 2004-05-11 The Regents Of The University Of California Internally shunted Josephson junction device
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6984846B2 (en) 2003-08-27 2006-01-10 International Business Machines Corporation Gradiometer-based flux qubit for quantum computing and method therefor
EP1665141A4 (en) 2003-09-05 2010-01-27 Dwave Sys Inc QUANTIC QUANTIC BITS WITH PHASE CHARGE
WO2008064491A1 (en) * 2006-12-01 2008-06-05 D-Wave Systems, Inc. Superconducting shielding for use with an intergrated circuit for quantum computing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513600A (ja) * 2001-12-18 2005-05-12 ディー−ウェイヴ システムズ インコーポレイテッド 超伝導構造の特徴付け及び計測
US20030193097A1 (en) * 2002-04-15 2003-10-16 Evgeni Il'ichev Extra-substrate control system
JP2005242991A (ja) * 2004-02-23 2005-09-08 Internatl Business Mach Corp <Ibm> キュービットをその環境から隔離する方法および構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004634A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Flux bias lines below qubit plane
US10748960B2 (en) 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate doping
US10748961B2 (en) 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate bonding
US11361240B2 (en) 2016-07-01 2022-06-14 Intel Corporation Flux bias lines below qubit plane
JP6437607B1 (ja) * 2017-08-25 2018-12-12 グーグル エルエルシー 超伝導デバイスにおける磁束制御
JP2019041121A (ja) * 2017-08-25 2019-03-14 グーグル エルエルシー 超伝導デバイスにおける磁束制御
JP2019041088A (ja) * 2017-08-25 2019-03-14 グーグル エルエルシー 超伝導デバイスにおける磁束制御
US10235634B1 (en) 2017-08-25 2019-03-19 Google Llc Magnetic flux control in superconducting device
US10528887B2 (en) 2017-08-25 2020-01-07 Google Llc Magnetic flux control in superconducting device
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers

Also Published As

Publication number Publication date
US20090008632A1 (en) 2009-01-08
US7687938B2 (en) 2010-03-30
US8247799B2 (en) 2012-08-21
US20100133514A1 (en) 2010-06-03
CA2667640C (en) 2016-10-04
EP2097936A1 (en) 2009-09-09
CA2667640A1 (en) 2008-06-05
WO2008064491A1 (en) 2008-06-05
EP2097936A4 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
CA2667640C (en) Superconducting shielding for use with an intergrated circuit for quantum computing
US7932515B2 (en) Quantum processor
US7042005B2 (en) Extra-substrate control system
US6822255B2 (en) Finger SQUID qubit device
US20180314968A1 (en) Physical realizations of a universal adiabatic quantum computer
EP1875413B1 (en) Qubit state copying
JP5103189B2 (ja) 情報処理用の構造及び装置
US7307275B2 (en) Encoding and error suppression for superconducting quantum computers
US7898282B2 (en) Systems, devices, and methods for controllably coupling qubits
US6791109B2 (en) Finger SQUID qubit device
US20020130315A1 (en) Superconducting dot/anti-dot flux qubit based on time-reversal symmetry breaking effects
US20230004851A1 (en) Systems and methods for fabricating superconducting integrated circuits
Holmes Cryogenic electronics and quantum information processing
Saida et al. 4-bit factorization circuit composed of multiplier units with superconducting flux qubits toward quantum annealing
De Topological aspects of two-dimensional quantum systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015