CN110050516B - 超导印刷电路板相关的系统、方法和设备 - Google Patents
超导印刷电路板相关的系统、方法和设备 Download PDFInfo
- Publication number
- CN110050516B CN110050516B CN201780076119.9A CN201780076119A CN110050516B CN 110050516 B CN110050516 B CN 110050516B CN 201780076119 A CN201780076119 A CN 201780076119A CN 110050516 B CN110050516 B CN 110050516B
- Authority
- CN
- China
- Prior art keywords
- superconducting
- metal
- panel
- electrically insulating
- traces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种多层电路板结构,该多层电路板结构包括到其内层的超导连接,例如通过包括超导通路。两个或更多个面板可各自包括相应的电绝缘衬底,每个电绝缘衬底具有一个或多个通孔,并且还在其相应表面的至少一部分上包括相应的双金属箔,该双金属箔被图案化以形成迹线。该双金属箔包括在第一温度范围内为非超导的第一金属以及在该第一温度范围内为超导的第二金属。面板被镀覆以将第三金属沉积在第二金属的暴露迹线上,该第三金属在所述第一温度范围内为超导的。将面板接合(例如,层压)以形成至少三层超导印刷电路板,该至少三层超导印刷电路板具有内层、两个外层、以及在所述内层和所述两个外层中的至少一个之间的超导通路。
Description
技术领域
本系统、方法和设备整体涉及在多层超导印刷电路板上实现超导电路。
背景技术
相关技术的描述
由于常规印刷电路板(“PCB”)是在第二次世界大战期间首次引入的,因此它们同时缩小了尺寸并且复杂度增加。这种演变中的重要步骤是引入导电通路以在PCB的单独层之间提供电通信。在非超导应用中,多层PCB(即,具有两层或更多层导电迹线的PCB)已经使用了数十年。然而,非超导电子器件中固有的若干挑战(例如,功耗和散热)继续影响这些装置的每个发展阶段,并且最终可能限制非超导PCB技术的能力。
比起常规非超导电子器件,超导技术可提供许多优势。超导体在几乎没有电阻的情况下工作,并且因此不会产生与常规非超导装置相同程度的热量。此外,超导装置可实现非常高的操作速度。一直困扰常规非超导电子器件技术的挑战中的许多可通过转换为超导技术来克服或规避。已经描述了使用单层或双层PCB的超导电路。在美国专利8,315,678(“Systems,Methods,and Apparatus for Multilayer Superconducting PrintedCircuit Boards”(用于多层超导印刷电路板的系统、方法和设备))中描述了例如通过超导通路提供给多层电路板结构的内层的超导连接。通路(在本申请中也称为垂直互连通路)是物理电子电路(诸如多层PCB)中的层之间的电连接,其穿过一个或多个相邻层的平面。在一种实施方式中,通路包括通孔。超导通路是物理电子电路(诸如多层超导PCB)中的层之间的超导电连接,其穿过一个或多个相邻层的平面。
发明内容
制造多层超导印刷电路板的方法可被概括为包括在第一电绝缘衬底中形成第一组孔,该第一电绝缘衬底具有第一表面和第二表面,第二表面在第一电绝缘衬底的厚度上与第一表面相对,第一组孔中的每个孔在第一表面和第二表面之间形成相应通道;通过沉积第一双金属箔以覆盖在第一电绝缘衬底的至少第一部分上面来形成第一面板;在第二电绝缘衬底中形成第二组孔,该第二电绝缘衬底具有第三表面和第四表面,第四表面在第二电绝缘衬底的厚度上与第三表面相对,第二组孔中的每个孔在第三表面和第四表面之间形成相应通道;通过沉积第二双金属箔以覆盖在第二电绝缘衬底的至少第二部分上面来形成第二面板,其中第一双金属箔和第二双金属箔各自包括在一定温度范围内为非超导的第一金属以及在一定温度范围内为超导的第二金属;对第一面板的第一侧进行图案化以在第一面板的第一侧上形成第二金属的一个或多个暴露迹线;对第二面板的第二侧进行图案化以在第二面板的第二侧上形成第二金属的一个或多个暴露迹线;镀覆第一面板和第二面板以将第三金属沉积在第二金属的一个或多个暴露迹线中的至少一个上,以形成镀覆有第三金属的第二金属的一个或多个迹线,其中第三金属在一定温度范围内为超导的;以及接合第一面板和第二面板以形成至少三层超导印刷电路板,该至少三层超导印刷电路板包括内层、两个外层、以及在内层和两个外层中的至少一个之间提供超导电耦接的一个或多个超导通路。
沉积第一双金属箔以覆盖在第一电绝缘衬底的至少第一部分上面可包括沉积第一双金属箔,其中第一金属包括铜,并且沉积第二双金属箔以覆盖在第二电绝缘衬底的至少第二部分上面可包括沉积第二双金属箔,其中第一金属包括铜。
通过沉积第一双金属箔以覆盖在第一电绝缘衬底的至少第一部分上面来形成第一面板可包括至少部分地铜镀覆第一电绝缘衬底以形成第一镀铜衬底;将超导金属沉积在第一镀铜衬底的至少一部分上以形成第一超导衬底;以及至少部分地铜镀覆第一超导衬底以形成第一面板;并且通过沉积第二双金属箔以覆盖在第二电绝缘衬底的至少第二部分上面来形成第二面板可包括至少部分地铜镀覆第二电绝缘衬底以形成第二镀铜衬底;将超导金属沉积在第二镀铜衬底的至少一部分上以形成第二超导衬底;以及至少部分地铜镀覆第二超导衬底以形成第二面板。镀覆第一面板和第二面板以将第三金属沉积在第二金属的一个或多个暴露迹线中的至少一个上以形成镀覆有第三金属的第二金属的一个或多个迹线可包括锡镀覆第一面板和第二面板以将锡沉积在第二金属的一个或多个暴露迹线中的至少一个上以形成一个或多个镀锡迹线。接合第一面板和第二面板可包括将第一面板的第一侧定位成邻近第二面板的第二侧,以在第一面板的第一侧上的镀锡迹线中的至少一个与第二面板的第二侧上的镀锡迹线中的至少一个之间建立电接触。对第一面板的第一侧进行图案化以在第一面板的第一侧上形成第一金属的一个或多个暴露迹线可包括在第一面板的第一侧上移除第二金属的覆盖在第一金属上面的一部分,并且对第二面板的第二侧进行图案化以在第二面板的第二侧上形成第一金属的一个或多个暴露迹线可包括在第二面板的第二侧上移除第二金属的覆盖在第一金属上面的一部分。在第一电绝缘衬底中形成第一组孔可包括在第一电绝缘衬底中钻出第一组孔,并且在第二电绝缘衬底中形成第二组孔包括在第二电绝缘衬底中钻出第二组孔。
第一电绝缘衬底和第二电绝缘衬底可包括部分固化的预浸料,并且接合第一面板和第二面板还可包括固化部分固化的预浸料。沉积第一双金属箔以覆盖在第一电绝缘衬底的至少第一部分上面可包括沉积第一双金属箔,其中第二金属包括铝,并且沉积第二双金属箔以覆盖在第二电绝缘衬底的至少第二部分上面可包括沉积第二双金属箔,其中第二金属包括铝。
通过沉积第一双金属箔以覆盖在第一电绝缘衬底的至少第一部分上面来形成第一面板可包括至少部分地铜镀覆第一电绝缘衬底以形成第一镀铜衬底;至少部分地铝镀覆第一镀铜衬底以形成第一镀铝衬底;以及至少部分地铜镀覆第一镀铝衬底以形成第一面板;并且通过沉积第二双金属箔以覆盖在第二电绝缘衬底的至少第二部分上面来形成第二面板可包括至少部分地铜镀覆第二电绝缘衬底以形成第二镀铜衬底;至少部分地铝镀覆第二镀铜衬底以形成第二镀铝衬底;以及至少部分地铜镀覆第二镀铝衬底以形成第二面板。镀覆第一面板和第二面板以将第三金属沉积在第一金属的一个或多个暴露迹线中的至少一个上以形成镀覆有第三金属的第一金属的一个或多个迹线可包括锡镀覆第一面板和第二面板以将锡沉积在一个或多个暴露铝迹线中的至少一个上以形成一个或多个镀锡铝迹线。接合第一面板和第二面板可包括将第一面板的第一侧定位成邻近第二面板的第二侧,以及在第一面板的第一侧上的镀锡铝迹线中的至少一个与第二面板的第二侧上的镀锡铝迹线中的至少一个之间建立电接触。接合第一面板和第二面板可包括层压第一面板和第二面板。
多层超导印刷电路板可被概括为包括第一电绝缘衬底,该第一电绝缘衬底具有第一表面和第二表面,第二表面在第一电绝缘衬底的厚度上与第一表面相对;第一电绝缘衬底中的第一组孔,第一组孔中的每个孔在第一表面和第二表面之间形成相应通道;第一双金属箔,该第一双金属箔覆盖在第一电绝缘衬底的至少第一部分上面以形成第一面板;第二电绝缘衬底,该第二电绝缘衬底具有第三表面和第四表面,第四表面在第二电绝缘衬底的厚度上与第三表面相对;第二电绝缘衬底中的第二组孔,第二组孔中的每个孔在第三表面和第四表面之间形成相应通道;第二双金属箔,该第二双金属箔覆盖在第二电绝缘衬底的至少第二部分上面以形成第二面板,其中第一双金属箔和第二双金属箔各自包括在一定温度范围内为非超导的第一金属以及在一定温度范围内为超导的第二金属,第一面板的第一侧包括第二金属的一个或多个暴露迹线,第二面板的第二侧包括在第二面板的第二侧上的第二金属的一个或多个暴露迹线;和第三金属,该第三金属在第一面板和第二面板上覆盖在第二金属的一个或多个暴露迹线中的至少一个上面,并且第三金属在一定温度范围内为超导的,其中第一面板和第二面板形成至少三层超导印刷电路板,该至少三层超导印刷电路板包括内层、两个外层、以及在内层和两个外层中的至少一个之间提供超导电耦接的一个或多个超导通路。
多层超导印刷电路板可被概括为包括第一面板,该第一面板包括第一电绝缘衬底,第一电绝缘衬底包括第一通孔;第一双金属箔,该第一双金属箔覆盖在第一电绝缘衬底的至少一部分上面;和第一多个迹线,该第一多个迹线在第一面板的内侧上在第一双金属箔中图案化;第二面板,该第二面板包括第二电绝缘衬底,第二电绝缘衬底包括第二通孔;第二双金属箔,该第二双金属箔覆盖在第二电绝缘衬底的至少一部分上面;和第二多个迹线,该第二多个迹线在第二面板的内侧上在第二双金属箔中图案化;和金属,该金属在第一面板的内侧和第二面板的内侧之间在一定温度范围内是超导的,其中第一多个迹线中的至少一个通过在一定温度范围内为超导的金属超导地、电通信地耦接到第二多个迹线中的至少一个。第一电绝缘衬底和第二电绝缘衬底中的至少一个可包括聚酰亚胺。第一通孔和第二通孔中的至少一个可以是钻孔。第一双金属箔和第二双金属箔中的每个可包括覆盖在第一电绝缘衬底上面的第一金属的相应第一实例,其中第一金属在一定温度范围内是非超导的;覆盖在第一金属的第一实例上面的第二金属的相应实例,其中第二金属不同于第一金属,并且第二金属在一定温度范围内是超导的。
第一双金属箔和第二双金属箔中的每个还可包括覆盖在第二金属的实例上面的第一金属的相应第二实例。第一金属可以是铜,并且第二金属可以是选自铝、铅、锡和铌的金属。
多层超导印刷电路板还可包括第三多个迹线,该第三多个迹线在第一面板的外侧上在第一双金属箔中图案化;和第四多个迹线,该第四多个迹线在第二面板的外侧上在第二双金属箔中图案化。第三多个迹线和第四多个迹线中的至少一个迹线在一定温度范围内可超导地、电通信地耦接到第一多个迹线和第二多个迹线中的至少一个迹线。
多层超导印刷电路板可被概括为包括第一面板,该第一面板包括内侧和外侧,第一面板的内侧用第一多个迹线图案化,并且第一面板的外侧用第二多个迹线图案化,第一多个迹线和第二多个迹线中的每个迹线包括在一定温度范围内为超导的金属;第二面板,该第二面板包括内侧和外侧,第二面板的内侧用第三多个迹线图案化,并且第二面板的外侧用第四多个迹线图案化,第三多个迹线和第四多个迹线中的每个迹线包括在一定温度范围内为超导的金属,第二面板接合到第一面板;和通信路径,该通信路径在一定温度范围内是超导的,其中第一多个迹线中的一个迹线通过通信路径电通信地耦接到第二多个迹线、第三多个迹线和第四多个迹线中的至少一个迹线。
多层超导印刷电路板可被概括为包括第一面板;第二面板,该第二面板接合到第一面板以形成层压件,第二面板通过在一定温度范围内为超导的金属超导地电耦接到第一面板;内层,该内层形成在第一面板和第二面板之间,内层包括第一多个迹线;外层,该外层包括第二多个迹线;以及超导通路,该超导通路超导地、电通信地耦接到第一多个迹线中的迹线和第二多个迹线中的迹线。
多层超导印刷电路板可被概括为包括第一面板,该第一面板包括第一外侧和第一内侧;第二面板,该第二面板包括第二外侧和第二内侧,第二内侧接合到第一内侧以形成层压件;第一超导通路,该第一超导通路包括第一面板中的第一通孔以及至少部分地填充第一通孔的超导材料,第一超导通路的超导材料在一定温度范围内是超导的;第二超导通路,该第二超导通路包括第二面板中的第二通孔以及至少部分地填充第二通孔的超导材料,第二超导通路的超导材料在一定温度范围内是超导的;第一内侧上的第一超导迹线,第一超导迹线在一定温度范围内是超导的;第二内侧上的第二超导迹线,第二超导迹线在一定温度范围内是超导的;和超导金属,该超导金属在一定温度范围内是超导的,其中第一外侧上的迹线通过通信路径超导地、电通信地耦接到第二外侧上的迹线,该通信路径包括第一超导通路、第一超导迹线、超导金属涂层、第二超导迹线和第二超导通路。
附图说明
在附图中,相同的附图标号标识类似的元件或动作。附图中元件的尺寸和相对位置并不一定是按比例绘制的。例如,各种元件的形状和角度并不一定是按比例绘制的,并且为了提高附图易读性,这些元件中的一些被任意放大和定位。另外,所绘制元件的特定形状并不一定旨在传达关于特定元件的实际形状的任何信息,而是为了在附图中易于识别而单独选择。
图1是根据本公开的一个所示实施方式的多层超导印刷电路板的一部分的剖视图,该多层超导印刷电路板通过超导通路提供层间超导通信。
图2A、图2B、图2C、图2D和图2E是根据本公开的一个所示实施方式的在制造工艺的不同阶段的多层印刷电路板(PCB)的剖视图。
图3是示出根据本公开的一个所示实施方式的用于制造多层超导印刷电路板的方法的流程图。
图4是根据本公开的一个所示实施方式的多层PCB的一组两个剖视图。
具体实施方式
在以下描述中,阐述了一些具体细节以便提供对各种所公开的实施方案的透彻理解。然而,相关领域的技术人员将认识到,可在没有这些具体细节中的一个或多个的情况下或在具有其他方法、部件、材料等的情况下实践实施方案。在其他情况下,未详细示出或描述与印刷电路板、超导电路、装置和控制系统(包括微处理器和驱动电路)相关联的熟知结构,以避免不必要地使实施方案的描述模糊不清。
除非上下文另有要求,否则在本说明书和以下权利要求书通篇中,词语“包括”及其变体诸如“包含”和“具有”将在一种开放式的、包含性的意义上进行解释,即,解释为“包括但不限于”。
本说明书通篇对“一个实施方案”或“实施方案”的引用意指结合该实施方案描述的特定特征、结构或特性包括在至少一个实施方案中。因此,在本说明书各处出现的短语“在一个实施方案中”、“在实施方案中”并不一定全部是指相同实施方案。此外,特定特征、结构或特性可以以任何合适的方式结合在一个或多个实施方案中。
如在本说明书和所附权利要求书中所用,单数形式的“一个”、“一种”和“该”包括复数指代物,除非文中另外明确指明。还应当注意,术语“或”通常所使用的意义包括“和/或”,除非文中另外明确指明。
本文所提供的标题和说明书摘要只是为了方便,并非解释实施方案的范围或含义。
本发明的系统、方法和设备描述了多层超导印刷电路板(“PCB”),该多层超导印刷电路板包括通过至少一个超导通路的层中的至少两个之间的超导通信,其中层中的至少一个为内层,除了通路、通孔或其他开口之外,不能从衬底结构的外部物理地访问。因此,本发明的系统、方法和设备描述了多层超导PCB,该多层超导PCB受益于层间超导通信路径。此类装置代表了超导领域的重要进步,因为它们促进了更复杂的超导电路的发展。
在整个说明书和所附权利要求书中,术语“绝缘材料”、“绝缘介质”和“绝缘衬底”可互换使用,以描述电绝缘衬底,该电绝缘衬底使导电或超导电流路径彼此电绝缘。电绝缘材料可以是例如聚酰亚胺(例如,)、AD1000和/或合适的PTFE复合材料。电绝缘材料可被提供为具有相对表面的衬底层,该相对表面可以用作物理结构表面,电路的导电和/或超导路径可被承载在该物理结构表面上。超导路径可使用各种技术镀覆(例如,通过热空气焊料整平)或以其他方式沉积、印刷或形成。
在多层PCB中,电绝缘材料的多个衬底层可被夹在一起,以使各种水平的电流路径彼此物理地分离和电绝缘。这可通过以下方式来实现:将导电电流路径镀覆或以其他方式沉积、涂覆、印刷或形成在至少两个衬底层的顶部和/或底部表面或面上,并且然后将至少两个层夹在一起。在一些实施方式中,多层PCB可包括在两个衬底层之间的界面或中间层或中间衬底,其分离导电电流路径的两个内层。
在多层PCB中通常存在偶数个导电层。制造具有奇数个导电层的多层PCB的一种方式是从偶数层构造的一个或多个层中删除金属。
作为另外一种选择,衬底结构可被构建为“绝缘衬底层接着绝缘衬底层”,顺序地沉积电绝缘材料、导电材料和/或超导材料以形成各种层。可使用钻孔、蚀刻或其他技术来形成一个或多个通路,该通路全部或部分地延伸穿过衬底层中的一个或多个。
导电电流路径通常称为“迹线”,并且通常由导电金属(诸如铜)制成。在一些设计中,绝缘材料或衬底层的表面可首先涂覆有稀疏的粘结材料层,诸如钯或石墨,这允许导电迹线物理地结合到绝缘介质。铜金属通常用于导电迹线。在本说明书的其余部分中,术语“普通非超导金属”用于描述在典型的超导温度下不是超导的导电材料、路径或迹线。本领域技术人员将理解,术语“普通非超导金属”可包括纯元素金属以及金属合金。另外,在整个说明书和所附权利要求书中,当用于描述诸如“超导电流路径”之类的物理结构时,术语“超导”用于表示当在适当温度下操作时表现为超导体的材料。超导材料(诸如金属或金属合金)在一定温度范围内是超导的。超导材料通常在特征温度(在本申请中也称为临界温度)以下是超导的。例如,铝的临界温度是1.2K。锡的临界温度是3.7K。在本发明的系统、方法和设备的所有实施方案中,超导材料可能不一定总是充当超导体。本发明的系统、方法和设备的实施方案可在一定温度范围内的温度下操作,在该温度下构成材料是超导的。
可以通过用普通非超导金属(诸如铜)布置电路的导电迹线,并且然后在普通非超导金属上镀覆或以其他方式沉积或形成超导金属(例如,锡或铅)来制造超导PCB。导电迹线可沉积或以其他方式形成在绝缘介质的至少一个表面或面上。在一些实施方式中,可以包括稀疏的粘结材料层,诸如钯或石墨,以帮助将导电迹线结合到绝缘介质。多个导电层可以由相同绝缘介质的相应层分离。
可使用超导体镀覆的通孔来实现超导PCB的两个外层之间的超导通信。在一种实施方式中,这可通过以下方式来完成:通过PCB形成(例如,钻出、蚀刻)孔,用粘结剂(诸如钯或石墨)涂覆孔,用普通非超导金属镀覆孔,并且然后用超导金属镀覆普通非超导金属。
此类超导体镀覆的通孔的应用在名称为“Input/Output Systems and Devicesfor Use with Superconducting Based Computing Systems(用于与超导基计算系统一起使用的输入/输出系统和装置)”的美国专利8,441,329,以及名称为“Systems,Methods andApparatus for Electrical Filters(用于电滤波器的系统、方法和设备)”的美国专利8,008,991中有所描述。
使用上述方法,PCB仅在PCB的两个外表面之间提供超导连接。上述方法的限制在于,超导体镀覆的通孔不会在超导PCB的外层和内层之间建立超导通信路径。
在另一种方法中,通孔可正好通过PCB钻出,并且根据惯例,在用超导金属(诸如锡或铅)或合金(诸如锡-铅)镀覆之前,可用非超导金属(诸如铜)镀覆。在一些实施方案中,钯或石墨层(未示出)可用于将铜结合到绝缘介质。
该技术可在PCB的外层之间提供超导通信。然而,PCB的内层不超导地电耦接到这样的超导相互通信。这是因为铜(虽然在室温下是良导体)在系统冷却到超导状态时不是超导的,例如与锡不同。诸如铜之类的非超导金属层将超导内层与通孔上的超导体镀层分离。因此,如上所述的超导体镀覆的通孔技术不提供与多层PCB中的内层的超导通信,并且至少部分是因为多层超导PCB迄今尚未使用。
本发明的系统、方法和设备描述了多层、多金属PCB及其制造,包括在另一种金属存在下添加或移除一种金属的方法。本申请中描述的动作或操作可以以合适的方式组合以根据特定要求制造复杂的多层PCB。
本发明的系统、方法和设备描述了多层超导PCB,其包括PCB中的至少一个内超导层与另一个超导层之间的超导通信。该层间超导通信可通过超导通路来实现。
制造在内层和外层之间具有超导路径的多层PCB的一种方式是构建具有超导迹线和通路的两个或更多个双层PCB,并将它们以多层堆叠结合在一起。超导迹线和通路可包括例如铝。通孔在结合层之后可被钻出,并且可被镀穿以便于层之间的连接。层间连接可通过穿过孔焊接金属丝或金属编织物,激光烧蚀和引线接合,或其他合适的方法来进行。
图1是多层超导PCB 100的一部分的剖视图,该PCB通过超导通路102提供层间超导通信。多层超导PCB 100包括两个外超导层104和106(分别为顶部和底部)以及四个内超导层108、110、112和114。
超导通路102延伸穿过PCB 100,然而本领域技术人员将理解,超导通路100可仅部分地延伸穿过PCB 100,这取决于PCB 100中超导迹线的布局。通路102可以以各种方式形成,例如机械钻孔、激光钻孔、蚀刻等。
作为用于制造超导迹线的替代技术(与用超导金属镀覆非超导金属相反),在一些实施方案中,超导迹线可被铺设或承载在绝缘介质的表面上。例如,超导电路的导电迹线可用诸如铌之类的超导金属布置,以覆盖在绝缘介质的表面上面而没有中间的非超导金属层。一些此类实施方案还可包括粘结材料层,诸如钯或石墨,以帮助将超导金属结合到绝缘介质。
超导通路102与先前描述的超导体镀覆的通孔的不同之处在于超导通路102不镀覆有非超导金属,诸如铜。在一些实施方案中,超导通路102的壁镀覆有超导金属,该超导金属不被镀覆到非超导金属的表面上。稀疏的粘结材料层,诸如钯(未示出)可用于将超导金属结合到绝缘介质。从制造超导通路102的工艺中省略非超导镀覆,例如铜镀覆,允许在超导通路102的壁与内超导层108、110、112和114之间形成超导连接,从而允许制造改进的多层超导PCB。
在包括稀疏的粘结材料层(诸如钯)的实施方案中,例如,如果粘结材料本身是超导的或者如果层足够稀疏,则可以在PCB的通路和内层之间进行超导连接。图1中的PCB 100已在所有层的部分之间建立了超导通信。
本领域技术人员将理解,示于图1中的超导层104、106、108、110、112和114的布局和所使用的超导层的数量仅用作示例。本发明的系统、方法和设备可应用于任何多层超导PCB配置。本领域技术人员将理解,给定的多层超导PCB可使用任何数量的超导通路以在层之间进行超导通信。
上述方法的进一步描述可见于名称为“Systems,Methods,and Apparatus forMultilayer Superconducting Printed Circuit Boards(用于多层超导印刷电路板的系统、方法和设备)”的美国专利8,315,678。
在一些实施方式中,如上所述,超导通路102可仅部分地延伸穿过PCB 100,并且在本申请中也称为盲超导通路。在其他实施方式中,超导通路(诸如超导通路102)可以完全包含在PCB 100内并且从表面不可见。这种类型的通路在本申请中也称为掩埋超导通路。在一些实施方式中,可能更实际的是对于盲超导通路或掩埋超导通路钻出孔或通道,使得它们正好延伸穿过PCB 100。这种方法的优点可以是更低的成本和更简单的制造工艺。在此类实施方式中,超导迹线在多层超导PCB中的每一层上的布局可被布置为根据需要在每个层中容纳孔或间隙。
铝PCB的制造
构建多层PCB的简单的芯
多层PCB的芯可由没有铜包层的可商购获得的芯制造。作为另外一种选择,多层PCB的芯可通过移除铜由可商购获得的铜包覆PCB芯制造。在两种情况下,芯可被选择为具有期望的厚度。芯的介电材料可以是例如聚酰亚胺(例如,)、AD1000和/或合适的PTFE复合材料。在一些多层PCB中,芯包括仅一种类型的介电材料。在其他多层PCB中,芯包括多于一种类型的介电材料。电介质的选择可以至少部分地基于所需的耐温性,以及所制造的PCB所需的耗散电平。
PCB叠层可被布置在未包覆芯上。在一种实施方式中,使用双金属箔,并且叠层如下:双金属箔(Cu/Al/Cu)、预浸料、芯、预浸料、双金属箔(Cu/Al/Cu)。可以对叠层进行热压和烘烤,以形成双金属箔包覆芯。
合适的双金属箔包括由瑞典的Metfoil公司(Metfoil,Sweden)和以色列哈尼塔公司(Hanita Coatings,Israel)制造的双金属箔。预浸料是浸渍有部分固化树脂的织造玻璃纤维布,并且可用作胶水或粘结剂。合适的预浸料可至少部分地基于其固化特性(包括温度、固化时间和压力)来选择。预浸料特性可被调整以改善其对例如铝或铜的粘附性。预浸料特性还可被调整以获得双金属箔包覆芯的所需最终厚度。
可以改变叠层以适应所制造的PCB的要求,包括所需的厚度和金属层的数量。例如,在一种实施方式中,叠层如下:双金属箔(Cu/Al/Cu)、预浸料、双金属箔包覆芯、预浸料、双金属箔(Cu/Al/Cu),其中双金属箔包覆芯具有如先前段落中所述的叠层。在另一种实施方式中,叠层如下:双金属箔(Cu/Al/Cu)、预浸料、芯、预浸料、双金属箔包覆芯、预浸料、芯、预浸料、双金属箔(Cu/Al/Cu)。
在这些和其他叠层中的双金属箔可被简单的铜箔代替。可以使用简单的铝或Al/Cu箔,前提条件是铝和预浸料之间有足够的粘附力。可以进行表面改性以改善铝和预浸料之间的粘附性。在一些实施方式中,可以省略金属层,并且可以将两个预浸料层放置成彼此相邻,例如以实现期望的或非标准的厚度。
可以通过其他粘合剂(诸如热固化、湿固化或时间固化的粘合剂)在叠层中替换预浸料。可使用双面胶带来代替预浸料。
构建多层PCB的内层图案化芯
在层压之后,芯中的金属层中的每个可以被图案化成铝电路,同时金属仍然是暴露的。顶部和底部金属层可被图案化。具有图案化金属的芯可以与其他图案化或非图案化芯组合。非图案化芯是具有非图案化金属的芯。
可以通过在芯中钻出参考孔或其他机械特征来实现图案的对准。当堆叠组装时,参考孔可以机械地对准,并且保持就位以准备热压。对准图案的另一种方式是在图案化期间留下没有金属的区域。由于电介质在足够薄时可以是半透明的,因此可以通过对电介质进行背光来实现对准。可使用其他合适的对准方法,例如X射线或声学方法。
在一些实施方式中,图案化包括对可能不是电活性的金属的区域进行图案化以形成不太致密的图案,并且调整多层PCB的最终厚度。层压多层PCB中的一个或多个图案化芯可以是没有铝金属的芯。
外层图案化芯
在完成多层PCB的简单芯或内层图案化芯之后,制造方法可包括图案化金属的顶部和/或底部外层。
Cu/Al/Cu箔中铜的暴露(顶部)层的铜图案化可遵循使用合适化学品的常规工艺。图案化可包括施加合适的抗蚀剂材料以防止在要保留铜的区域中的化学蚀刻。
铝图案化可遵循使用氢氧化钾(KOH)或氢氧化钠(NaOH)的碱性溶液来蚀刻铝的工艺。通常情况是大多数光致抗蚀剂不能承受KOH或NaOH,两者均可用于其他应用以移除光致抗蚀剂。一种方法是在Cu/Al/Cu箔中使用铜的外层作为抗蚀剂。该方法可包括在铜上施加合适的铜相容光致抗蚀剂,以及光刻地暴露光致抗蚀剂。在固化和/或使光致抗蚀剂更耐久的另一种合适工艺之后,该方法可包括使用合适的铜相容蚀刻剂来移除铜,并且暴露裸铝,蚀刻剂被选择为优先移除铜而不是蚀刻铝或产生铜-铝界面的电流增强蚀刻。例如,来自Electrochemicals公司(Electrochemicals Inc.)的环蚀刻FT-2铜微蚀刻可以是蚀刻剂的合适选择。如果蚀刻剂是酸性的或含有过氧化氢,则会导致暴露的铝表面氧化。
PCB磨机可用于执行铝、铜和/或双金属箔的图案化。
电流腐蚀可加速化学蚀刻,并且对于一些蚀刻剂,可导致Al/Cu界面以一定速率的蚀刻,该速率可比其自身的铜层或其自身的铝层的蚀刻大至少一个数量级。电流腐蚀可导致金属层的分层。此外,蚀刻速率可随蚀刻的持续时间、蚀刻的温度和蚀刻剂的浓度而变化。如果Cu/Al/Cu箔的制造包括将铜电镀到铝上,其中铝表面首先被锌酸盐化,则在可能存在的Al/Cu界面处存在锌可使电流腐蚀复杂化。
硝酸钠(或亚硝酸盐)或硝酸钾(或亚硝酸盐)可用于限制电流腐蚀。参见例如美国专利3,859,149。
使用铜作为蚀刻抗蚀剂,制造方法可包括移除铝以在PCB上限定迹线。可执行蚀刻直到铝层下面的铜层暴露。如果铝直接包覆到预浸料(而不是铜层),则可以进行蚀刻直到预浸料暴露。
蚀刻可以底切铜的顶层下面的铝(铜层用作蚀刻抗蚀剂)。因此,铝迹线的宽度可以受到铝层厚度的限制。制造方法可以通过使用更薄的铝箔来减少底切量。
在蚀刻之后,铝迹线可以具有梯形或三角形的横截面,其具有倾斜的侧壁。梯形横截面对于制造引线接合焊盘是期望的,而三角形横截面可适用于导电迹线。
在铝的蚀刻期间,可以消耗化学物质,并且比率可以远离优选值。因此,界面的电流腐蚀可以在局部区域中加速以导致“鼠牙状凸起”,该鼠牙状凸起可单独或组合地导致迹线被破坏。
另外,蚀刻工艺可以释放氢气,这可延迟蚀刻,或以其他方式干扰蚀刻剂和金属之间的接触。通常,蚀刻喷雾器可用于以喷雾形式将蚀刻剂递送到PCB的表面。喷雾可在压力下施加,并从侧面指向PCB,这种技术允许逸出的气体漂走或被冲走。蚀刻喷涂器可用于控制蚀刻时间和温度。一些蚀刻喷涂器可处理浓缩的NaOH或KOH。
图案化Cu/Al/Cu箔的铝下面的铜层
Cu/Al/Cu箔中的铜的底层可被移除以电断开铝迹线。通常,可使用与上述铜图案化操作中使用的蚀刻剂相同类型的蚀刻剂来移除铜。一种方法是移除铜的所有或至少大多数的底层。在这样做时,蚀刻剂还可移除铝上面的铜,其用作铝蚀刻剂的蚀刻抗蚀剂。结果是一组铝迹线,其中暴露的金属是铝。
另一种方法是在铜层中的任一个或两个上施加光致抗蚀剂,并在铝上留下至少一些铜(在铝之上或之下,或两者皆可)。将铜留在铝上的优点是具有可以更容易进行焊料连接的表面。假如铜是由暴露的铝包围的小贴片,则可以通过允许焊料延伸超出铜贴片而对铝进行超导焊料连接。
在铝上留下一些铜的另一个优点是它可以通过导出热量来帮助减少“热点”。当超导时,铝是不良的热导体。在形成内层时在铝上留下铜的又一个优点是PCB粘合剂通常比铝提供更好的铜粘附性。又一个优点是,当用焊料掩模覆盖迹线时,铜表面(和上述的鼠牙状凸起)在显微镜下可比铝更可见。
构造通路
通常,PCB中的通路可通过以下方式来构造:穿过PCB钻孔,通过修改表面使其适合于电镀来活化这些孔,并且然后镀覆表面,该表面包括钻孔的内表面中的至少一些。在已构造通路之后,可在PCB的表面被图案化的同时掩蔽孔。
构造铝通路
例如,构造超导通路的一个挑战是铝可能比铜更难以镀覆。使用电镀的现有方法具有与该工艺的各方面有关的缺点,这些方面包括例如使用高温电解质。
由于含水电解质的电化学窗口的狭窄,通过传统的电镀技术沉积诸如铝和铝合金之类的反应性金属可能带来挑战。在金属沉积之前,水开始分解,从而形成氢气和氧气。
可以在离子液体(诸如由德国路德维希港的巴斯夫公司(BASF SE,Ludwigshafen,Germany)生产的那些离子液体)中电镀反应性金属。一个缺点是PPM(份每一百万份)水平的水会可阻碍该工艺。这可通过用足够厚、并且足够致密以便不透水的铜层镀覆整个PCB表面来解决。存在于电介质中的水不太可能泄漏到离子溶液中。在将铜引入离子液体之前,铜的表面应优选地是清洁和干燥的,该离子液体本身受到保护而不受大气中的环境湿度的影响。离子液体的一个优点是电镀可以在室温下进行。
也可使用适于沉积铝的其他方法。本领域技术人员将理解,存在将铝(以及其他反应性金属和合金)沉积在衬底上的其他方法,诸如蒸发、溅射、化学气相沉积和其他合适的方法。
该申请中描述的系统和方法包括铝镀覆工艺,其克服了现有电镀方法的缺点。
由于典型的PCB铜镀覆溶液可能无法有效地将铜镀覆到铝表面上,因此该工艺可包括如上所述施加锌粘附层。作为另外一种选择或除此之外,该工艺可包括在对铝进行铜镀覆之前对铝进行阳极氧化或以其他方式钝化。
上述系统和方法可以产生包括可被图案化的Cu/Al/Cu结构的PCB,例如如前参考其他实施方式所述。如果该工艺包括在衬底中钻出或蚀刻孔,则PCB可包括在孔或通道的内表面上具有Cu/Al/Cu结构的通路。该工艺可产生包括通路的PCB,该通路在PCB的一层和另一层外层之间提供超导电耦接。
该工艺可产生包括通路的PCB,该通路在PCB的外层和内层之间提供低电阻电耦接。例如,低电阻电耦接可包括具有小于1微欧的电阻的通路。低电阻电耦接包括电路径,当PCB保持在PCB中的铝为超导的温度下时,该电路径在其长度的至少一部分上可以是超导的。
铝通路接触内层
用Cu/Al/Cu箔、或者用Cu/Al箔穿过上述多层结构钻孔可暴露铝中的一些。通常,暴露的铝可与标准活化溶液不相容,并且可与标准PCB铜电镀溶液不相容。虽然暴露的铝可以被钝化以使其更相容,但钝化的铝通常不足以导电以构造通向内层的通路。如上所述,通路(在本申请中也称为垂直互连通路)是物理电子电路(诸如多层PCB)中的层之间的电连接,其穿过一个或多个相邻层的平面。
一种方法是对内层进行图案化,并将铝蚀刻远离包含所需通路位置的区域。如上所述,铝下面的铜可至少部分地保持完整。图案化的铝芯可被图案化成结构中的内层,并且可以在一个或多个期望的通路位置处钻孔。由于铝已被蚀刻掉,因此钻孔通常仅暴露铜。因此,结构的至少大部分暴露表面是电介质或铜。标准PCB技术可用于活化结构,并用铜对其进行电镀。铜表面可用铝电镀,并且然后用铜电镀,并且所得Cu/Al/Cu箔可被图案化,如上所述。
暴露内部铝
可以通过上述通路工艺提供与内层的非超导电接触。建立超导接触的一种方式是通过电介质进行激光烧蚀来暴露金属。铝金属将暴露在已经蚀刻掉铜的地方。激光烧蚀是合适的方法,因为铜和铝均为光学反射和导热的,并且可以调节激光的波长、功率和占空比以优先移除电介质,并停止在金属表面处。
至少出于同样的原因,激光烧蚀可以产生相对清洁的金属表面。以这种方式暴露的铝表面可以与铝丝引线接合,并且例如可进行与芯片的超导连接。激光烧蚀也可用于制造自由悬挂或桥接的铝导体,该铝导体可被点焊、激光焊接或带状粘结。
激光烧蚀的一个缺点是来自分解的、挥发的或碳化的电介质的残余物可沉积在结构的其他表面上。结果可能是PCB上的轻微导电膜,这可能对性能不利。例如,膜的存在可能会对引线接合到PCB上的铝接合焊盘的能力产生不利影响。一种缓解方法是在激光烧蚀之前将保护带或光致抗蚀剂施加到将不会被烧蚀的区域的至少大部分上。作为另外一种选择或除此之外,激光烧蚀后可以使用氧等离子体来移除碳残余物。
铝的表面改性以增强焊接以产生超导连接
可选择合适的焊料和/或助焊剂以用于焊接到铝,例如Superior 1260和3号Indalloy。当从PCB清除助焊剂时,可能需要使用蒸馏水(或纯溶剂),并经常更换清洗流体,以减少溶剂随着时间推移变得具有化学反应性时在铜/铝界面处加速蚀刻的可能性。
一种方法是用锡涂覆铝。缺点可以是焊接温度可能导致锡熔化,并使铝暴露于氧化。
另一种方法是使铝“锌酸盐化”,因为锌是超导的。缺点是锌可溶解到锡焊料中,并且可提高液相线温度。另外,锌几乎不能保护铝免受氧化。
其他说明
直接施加在铝上的光致抗蚀剂可保护引线接合焊盘免受例如激光烧蚀残余物的影响,但是诸如NaOH之类的光致抗蚀剂剥离剂可以蚀刻与其接触的铝。光致抗蚀剂剥离剂可用作丙酮的前体。
另一种方法是使用铝镀锡工艺来钝化铝,并使其与其中使用锡表面的典型PCB工艺更加相容。例如,铝镀锡工艺可以是合适的浸渍或电镀工艺。
例如,电镀铝可具有优于Metfoil铝的优点。Metfoil Cu/Al/Cu使用合金3003,该合金因其能够产生足够耐受制造工艺的铝箔而被选中。合金3003含有锰和其他金属,它们可能干扰NaOH蚀刻工艺,并导致铝上未蚀刻锰的深色涂层。虽然硝酸可用于移除深色涂层,但它可以中断工艺流程,并在工艺中引入可变性。合金3003中的锰和/或其他金属可能使焊接更困难。在一些应用中,电镀铝对于更清洁的蚀刻和更好的可焊性是优选的。
可使用来自室温离子液体的铝的电沉积,如下所述。
用于多层板中的超导通路的PCB相容工艺
以下段落描述了用于在3层(三层)板中形成超导通路的PCB相容工艺。本领域技术人员将理解,在一些实施方案和实施方式中,PCB可具有多于三个层,例如多层PCB可具有4(四)个层。
阶段1:工艺的第一阶段是制备两个单独的芯,每个芯使用上述方法。第一阶段可包括以下动作:
·在相应衬底中形成(例如,钻出、蚀刻)孔;
·用铜活化和镀覆以产生通路;
·铜镀覆活化的板;
·用超导金属镀覆或涂覆铜表面(例如,用铝电镀铜);以及
·(任选地)铜镀覆超导金属。
衬底可以是电绝缘衬底,并且可形成孔以在衬底的厚度上在衬底的两个表面之间提供通道。阶段1的输出是两个面板,这两个面板可在稍后阶段配合以形成3层PCB。对板进行铜镀覆,然后用超导金属镀覆或涂覆铜,并且铜镀覆超导金属形成双金属箔(Cu/超导金属/Cu)。
在一种实施方式中,面板是单个PCB。在另一种实施方式中,面板是PCB的一个或多个层。在一些实施方式中,面板包括多于一个PCB。在一个示例中,包括多于一个PCB的面板是矩形板突片,该矩形板突片用PCB板之间的空间和四个边缘上的边界来布线。在另一个示例中,包括多于一个PCB的面板包括圆化多边形。面板化可有助于在制造、运输和组装期间固定PCB。
阶段2:工艺的第二阶段是对每个面板的一侧进行图案化,从而形成3层PCB的内层。在一些实施方式中,当两个面板配合形成3层PCB时,两个面板之一上的至少一些通路与另一个面板上的相应通路对准。在其他实施方式中,通路不对准。当对将成为3层PCB的内层的每个面板的一侧进行图案化时,可以掩蔽另一侧以防止或至少减少双金属箔对图案化中使用的化学品的暴露。
在一些实施方式中,在该阶段期间,可用环氧树脂填充和密封通路。
在一些实施方式中,例如,当锡镀覆工艺是电镀时,每个未来的内层迹线可电连接到PCB的相应未来外层上的金属平面。将每个未来内层迹线电连接到PCB的相应未来外层上的金属平面可允许电镀。在一些实施方式中,在图案化和移除铜之后,未来的内层迹线可以仅是至少基本上暴露的超导金属。在双金属箔中的超导金属是铝的情况下,未来内层迹线可以仅是至少基本上暴露的铝。
如果暴露的超导金属不是锡,则未来内层上的暴露超导金属可以锡浸渍或用锡电镀的。在该阶段期间,未来外层可例如通过使用掩膜来保护,并且可以保留为铜。
阶段2的输出是两个面板,每个面板的未来内侧用涂覆有锡的超导金属的迹线图案化,每个迹线终止于通路,该通路电连接到相应的未来外侧上的非图案化的双金属箔表面。
阶段3:工艺的第三阶段是接合或层压面板。将在上述阶段1和2中描述的工艺中产生的两个面板放置在一起,其中两个未来内侧面向彼此,并且面板适当地对准。
接合或层压工艺可包括在足够高的温度下将两个面板压在一起以使表面上的锡熔化并熔合,从而从一个上的超导通路到另一个面板上的对应超导通路形成超导连接(包括超导金属和/或锡)。
在一些实施方式中,通路不对准可能是有利的。例如,在RF设计中,盲通路可能是有用的。
在一些实施方式中,该工艺可在迹线之间产生延长的重叠,而不是单个接触点,如下面参考图4所述。延长重叠的优点是锡可以有更大的机会充分熔合以形成超导连接并且/或者具有足够的机械强度。
期望所选择的电介质(在PCB的芯中)可耐受至少高达锡的熔化温度的温度。
助焊剂可用于改变PCB上的锡的熔化温度。使用助焊剂的缺点是助焊剂可以在稍后阶段反应。在一些实施方式中,其中面板被层压的室可充满合成气体,该合成气体被选择成增强锡的熔化和熔合。锡表面可被化学制备,用于在接触之前熔合,例如通过剥离氧化物,并活化表面。
在一些实施方式中,面板的内侧可包括适当定位的铜贴片。这些贴片可被焊接,并提供两个面板的机械粘结。例如,接地平面可包括铜贴片。在一些实施方式中,焊料可在迹线上连接多个铜贴片。
在一些实施方式中,多层PCB的至少一个外层包括接地平面。本申请中描述的通路可以提供迹线和接地平面之间和/或两个或更多个接地平面之间的电通信耦接。
对于穿过两个面板的通路,这两个面板在压在一起时对准,并且在通路周围具有环形铜贴片,该工艺可包括i)将焊球放置在通路上,该焊球大于通路的直径;ii)对准面板以保持焊球固定在它们之间;以及iii)在足够高的温度下将面板压在一起以使焊球熔合到铜。尽管由焊球进行的连接可能不是超导的,但它可在两个面板之间提供机械连接,并且至少有助于将它们在3层或多层PCB中保持在一起。该工艺参考下图2D和图2E进行描述。
对于穿过两个面板的通路,这两个面板在压在一起时对准,并且在通路周围具有镀锡铝,该工艺可在一个面板中的通路和另一个面板中的对应通路之间形成超导连接。
焊料的选择可包括选择在足够高的温度下熔化的焊料,以使PCB耐受在稍后阶段将部件焊接到PCB。例如,纯锡在比铅-锡更高的温度下熔化。如果双金属箔中的超导金属是铝,则在铝上存在锌(例如在锌酸盐化之后)可以增加层压面板所需的温度。
纯锡的熔化温度为约231℃,并且典型的芯诸如Isola P96聚酰亚胺可具有约260℃的玻璃化温度,并且可耐受高达288℃的温度长达60分钟。在玻璃化温度附近操作的益处可以是芯可充分变形以至少部分地填充迹线中的至少一些之间的空隙。
在一种实施方式中,可将面板层压在真空烘箱中,从而在堆叠被密封之前移除空气。真空可以在熔合之前减少锡的氧化。在层压期间,真空烘箱也可以用气体回填。例如,在层压期间,真空烘箱可以用合成气体(氢气和惰性气体诸如氮气的混合物)回填。在一些实施方式中,真空烘箱可用于将环氧树脂吸入空的空间中,环氧树脂是具有低粘度和合适的固化温度的相容环氧树脂。
在一些实施方式中,迹线上的锡以及通路中焊球(如上所述)的熔点可被选择为使得焊球首先固化,从而在迹线上的锡固化时将面板保持在一起。
对于双金属箔是Cu/Al/Cu的情况,另一种方法是在用表面制备物诸如Alstan表面制备物(由安美特美国公司(Atotech USA,Inc.)提供)预处理碱金属之后,分别或同时将锡电镀在铜和/或铝上。
制造3层PCB的另一种方法是在一个面板上的预浸料和另一个面板上的预浸料之间使用粘附力以形成两个面板的机械耦接。在一种实施方式中,将聚酰亚胺预浸料层压到聚酰亚胺芯的未来内侧。预浸料可在形成双金属箔之前部分地固化。预浸料的固化可在两个面板的层压期间完成,使得预浸料不被金属覆盖以帮助将两个面板熔合在一起。
在一些实施方式中,如上所述,面板包括由聚酰亚胺形成的芯,其中部分固化的聚酰亚胺预浸料层压在每个未来内侧上。可使用机械钻头或激光钻穿过面板钻出孔。激光钻孔的优点是来自激光器的热量可局部固化预浸料,从而在铜镀覆期间产生更大的通路稳定性。
作为另外一种选择或除此之外,在如上所述对由超导金属镀覆的迹线和通路进行镀锡之后,可将丙烯酸可光成像层(诸如Dupont干膜)应用于每个面板的未来内侧。干膜可被成像,以使得它在没有迹线的区域中,即在聚酰亚胺芯为可见的区域中保留在面板上。该工艺可包括将两个面板以足够的压力和温度压在一起以热熔丙烯酸,并熔化锡以形成超导电连接。
在一些实施方式中,层压工艺可包括填充两个面板之间的间隙。填充两个面板之间的间隙的示例性方法如下:
·保护未来外侧;
·钻孔以暴露间隙;以及
·将PCB置于真空下并将低粘度环氧树脂吸入间隙中,并固化环氧树脂。
在一些实施方式中,层压工艺可重复至少一次,即,PCB重新加热并且面板再次压在一起。
在通路填充有环氧树脂的实施方式中,可在层压之后移除保护带或干膜,并且PCB可包括至少基本上仅暴露的铜和电介质。PCB可包括围绕PCB边缘的暴露的锡和/或超导金属。这可能与典型的PCB制造化学品不相容,因此通过将边缘浸入环氧树脂中并使环氧树脂固化来密封边缘可能是有利的。
在一种实施方式中,接地平面可形成在PCB的周边周围。一种方法是使用如上所述的焊球形成对准通路的“栅栏”以熔合通路,并保持两个面板的层压的完整性。
可以以与2层超导PCB基本相同的方式对Cu/Al/Cu的外层进行图案化。
在上述各种实施方案和实施方式中,描述涉及3层PCB。本领域技术人员将理解,在一些实施方案和实施方式中,PCB可具有三个层或更多层,例如,多层PCB可具有4个层。3层PCB包括具有2个外层(顶部和底部)和1个内层的2个面板。4层PCB包括具有2个外层和2个内层的3个面板。更一般地,n层PCB包括具有2个外层和(n-2)个内层的(n-1)个面板。
图2A、图2B、图2C、图2D和图2E是根据本公开的一个所示实施方式的在制造工艺的不同阶段的多层印刷电路板(PCB)200的剖视图。
参见图2A,PCB 200包括两个面板202和204。面板202包括电绝缘衬底芯206,并且面板204包括电绝缘衬底芯208。在一种实施方式中,芯206和208包括聚酰亚胺。PCB 200包括形成在芯206中的孔210,以及形成在芯208中的孔212。在一种实施方式中,孔210和212是钻孔。
参见图2B,制造工艺将双金属箔沉积在芯206和208上。双金属箔包括:
i)覆盖在面板202的芯206上面的第一金属的层214;
ii)覆盖在面板204的芯208上面的第一金属的层216;
iii)覆盖在层214上面的第二金属的层218;
iv)覆盖在层216上面的第二金属的层220;
v)覆盖在层218上面的第一金属的层222;和
vi)覆盖在层220上面的第一金属的层224。
在一种实施方式中,第一金属是铜,并且第二金属是铝。在一种实施方式中,将铜沉积在面板202和204上包括将铜镀覆在面板202和204上,并且将铝沉积在铜上包括将铝镀覆在铜上。
在其他实施方式中,第二金属是铅、铌、锡或另一种合适的超导金属中的一种。
参见图2C,面板202和204的一侧通过移除铜并且形成铝迹线而被图案化。该侧可成为多层PCB的内层。
参见图2D,制造工艺将第三金属的层226沉积在层218上。在一种实施方式中,第三金属是锡,并且沉积层226包括锡镀覆层226以覆盖在层218上面。制造工艺将第三金属的层228沉积在层220上。在一种实施方式中,第三金属是锡,并且沉积层228包括锡镀覆层228以覆盖在层220上面。
使用热和/或压力将面板202和204层压在一起,以使层226和228熔合并形成a)面板202和204的机械耦接,以及b)面板202和204上的迹线之间的超导电耦接。
参见图2E,面板202和204的另一侧通过移除铜并且形成铝迹线而被图案化。该侧可成为多层PCB的外层。
示于图2A、图2B、图2C、图2D和图2E中的多层超导PCB的制造工艺在上文中更详细地描述。
图3是示出根据本公开的一个所示实施方式的用于制造多层超导印刷电路板的方法300的流程图。方法300包括动作302-320,但是本领域技术人员将理解,在替代实施方式中,可省略某些动作和/或可添加附加动作。本领域技术人员将理解,动作顺序仅出于示例性目的而示出,并且可在替代实施方式中改变。
在302处,方法开始。在304处,制备包括电绝缘衬底的两个单独的芯。在306处,在两个芯中的每个中钻出或形成一个或多个孔。在308处,活化每个芯,并且电绝缘衬底被铜镀覆。在310处,每个铜镀覆的芯镀覆有铝。在312处,铝镀覆的芯镀覆有铜以形成各自包括Cu/Al/Cu的双金属箔的两个面板。其他实施方式可使用其他合适的双金属箔。
在314处,每个芯的一侧被图案化。该侧成为多层PCB的内层。在316处,将两个面板彼此层压以形成多层超导PCB。在318处,每个面板的另一侧(即,外侧)被图案化。在320处,方法结束。
方法300在上文中并且参考图2A、图2B、图2C、图2D和图2E更详细地描述。
图4是根据本公开的一个所示实施方式的多层PCB 400的一组两个剖视图。PCB400包括两个芯402和404。芯402包括通路406,并且芯404包括通路408。通路406和408可以是超导通路。芯402还包括迹线410,并且芯404还包括迹线412。迹线410和412可以是超导迹线。迹线410和412可包括例如超导金属,诸如铝。
如图4所示,迹线410和412可由超导金属414的区段接合。在一种实施方式中,超导金属414包括锡。超导金属414可在迹线410和412之间提供超导电耦接。超导金属414可提供芯402和404的机械耦接以形成多层PCB。
在一种实施方式中,超导通路406和408、迹线410和412、以及超导金属414的区段形成超导电通信路径。
在本发明的系统、方法和设备的一些实施方案中,在超导通孔内固定材料的不同插塞或芯可能是有利的。在一些应用中,镀覆超导通路的内表面的超导金属可以从通路的内表面碎裂或分离。通过在超导通路内插入不同的插塞或芯,可以减少这种碎裂的可能性。例如,一根金属丝(诸如铜丝)可被插入超导通路内。该金属丝可被固定在适当位置,例如,通过焊料连接和/或通过弯曲可从超导通路突出的金属丝的端部。将这样的金属丝放置在超导通路中可有助于保护超导通路的表面并将超导镀层保持在适当位置。
根据现有技术,如果超导材料冷却到低于作为所考虑的特定材料的特性的临界温度,则超导材料通常仅可用作超导体。出于该原因,本领域技术人员将理解,实现超导装置的系统可以隐含地包括用于冷却系统中的超导材料的系统。用于这样的冷却的系统和方法在本领域中是公知的。稀释制冷机是通常被实施用于将超导材料冷却到超导材料可充当超导体的温度的系统的示例。在通常的实践中,稀释制冷机中的冷却工艺可使用氦的至少两种同位素(诸如氦-3和氦-4)的混合物。关于典型稀释制冷机的操作的全部细节可见于F.Pobell,Matter and Methods at Low Temperatures,Springer-Verlag SecondEdition,1996,pp.120-156(低温下的物质和方法,施普林格出版社第二版,1996年,第120-156页)。然而,本领域技术人员将理解,本发明的系统、方法和设备不限于涉及稀释制冷机的应用,而是可使用任何类型的冷却系统来应用。
以上对所示实施方案的描述(包括说明书摘要中的描述内容)并非旨在为详尽的或将这些实施方案限于所公开的精确形式。尽管本文为举例说明的目的描述了特定实施方案和示例,但相关领域技术人员将认识到,在不脱离本公开的精神和范围的前提下可以做出各种等同的修改。本文提供的各种实施方案的教导内容可应用于多层超导PCB系统、方法和设备,不一定是上文一般描述的示例性多层超导PCB系统、方法和设备。
上述各种实施方案可组合以提供另外的实施方案。本说明书中提及并且/或者在申请数据表中列出的所有美国专利、美国专利申请公布、美国专利申请、外国专利、外国专利申请和非专利出版物全文以引用方式并入本文,包括但不限于2007年10月10日提交的名称为“Systems,Methods and Apparatus for Multilayer Superconducting PrintedCircuit Boards(用于多层超导印刷电路板的系统、方法和设备)”的美国临时专利申请序列号60/979,031,美国专利申请序列号12/016,801,美国专利申请序列号12/016,709,名称为“Systems,Methods and Apparatus for Multilayer Superconducting PrintedCircuit Boards(用于多层超导印刷电路板的系统、方法和设备)”的美国专利8,315,678,2007年1月18日提交的名称为“Input/Output Systems and Devices for Use withSuperconducting Based Computing Systems(用于与超导基计算系统一起使用的输入/输出系统和装置)”的美国临时专利申请序列号60/881,358,名称为“Input/Output Systemsand Devices for Use with Superconducting Based Computing Systems(用于与超导基计算系统一起使用的输入/输出系统和装置)”的美国专利8,441,329,2016年12月7日提交的名称为“Multilayer Superconducting Printed Circuit Board Related Systems,Methods,And Apparatus(多层超导印刷电路板相关的系统、方法和设备”的美国临时专利申请序列号62/431,333,以及名称为“Systems,Methods and Apparatus for ElectricalFilters(用于电滤波器的系统、方法和设备)”的美国专利8,008,991。如有必要,可以修改这些实施方案的各方面,以采用各种专利、申请和公布的系统、电路和概念来提供另外的实施方案。
鉴于以上的详细描述,可对这些实施方案做出这些和其他改变。一般来讲,在以下权利要求中,所使用的术语不应当解释为将权利要求限制于本说明书和权利要求中所公开的特定实施方案,而是应当解释为包括所有可能的实施方案,以及这些权利要求所享有的等同物的整个范围。因此,权利要求并不受到公开内容的限制。
Claims (24)
1.一种制造多层超导印刷电路板的方法,所述方法包括:
在第一电绝缘衬底中形成第一组孔,所述第一电绝缘衬底具有第一表面和第二表面,所述第二表面在所述第一电绝缘衬底的厚度上与所述第一表面相对,所述第一组孔中的每个孔在所述第一表面和所述第二表面之间形成相应通道;
通过沉积第一双金属箔以覆盖在所述第一电绝缘衬底的至少第一部分上面来形成第一面板;
在第二电绝缘衬底中形成第二组孔,所述第二电绝缘衬底具有第三表面和第四表面,所述第四表面在所述第二电绝缘衬底的厚度上与所述第三表面相对,所述第二组孔中的每个孔在所述第三表面和所述第四表面之间形成相应通道;
通过沉积第二双金属箔以覆盖在所述第二电绝缘衬底的至少第二部分上面来形成第二面板,其中所述第一双金属箔和所述第二双金属箔各自包括在一定温度范围内为非超导的第一金属以及在所述温度范围内为超导的第二金属;
对所述第一面板的第一侧进行图案化以在所述第一面板的所述第一侧上形成所述第二金属的一个或多个暴露迹线;
对所述第二面板的第二侧进行图案化以在所述第二面板的所述第二侧上形成所述第二金属的一个或多个暴露迹线;
镀覆所述第一面板和所述第二面板以将第三金属沉积在所述第二金属的所述一个或多个暴露迹线中的至少一个上,以形成镀覆有所述第三金属的所述第二金属的一个或多个迹线,其中所述第三金属在所述温度范围内为超导的;以及
接合所述第一面板和所述第二面板以形成至少三层超导印刷电路板,所述至少三层超导印刷电路板包括内层、两个外层、以及在所述内层和所述两个外层中的至少一个之间提供超导电耦接的一个或多个超导通路。
2.根据权利要求1所述的方法,其中沉积第一双金属箔以覆盖在所述第一电绝缘衬底的至少第一部分上面包括沉积第一双金属箔,其中所述第一金属包括铜,并且其中沉积第二双金属箔以覆盖在所述第二电绝缘衬底的至少第二部分上面包括沉积第二双金属箔,其中所述第一金属包括铜。
3.根据权利要求2所述的方法,其中通过沉积第一双金属箔以覆盖在所述第一电绝缘衬底的至少第一部分上面来形成第一面板包括:
至少部分地铜镀覆所述第一电绝缘衬底以形成第一镀铜衬底;
将第一超导金属沉积在所述第一镀铜衬底的至少一部分上以形成第一超导衬底;以及
至少部分地铜镀覆所述第一超导衬底以形成所述第一面板;并且其中通过沉积第二双金属箔以覆盖在所述第二电绝缘衬底的至少第二部分上面来形成第二面板包括:
至少部分地铜镀覆所述第二电绝缘衬底以形成第二镀铜衬底;
将第二超导金属沉积在所述第二镀铜衬底的至少一部分上以形成第二超导衬底;以及
至少部分地铜镀覆所述第二超导衬底以形成所述第二面板。
4.根据权利要求3所述的方法,其中将第一超导金属沉积在所述第一镀铜衬底的至少一部分上以形成第一超导衬底包括将铝沉积在所述第一镀铜衬底的至少一部分上,以及将第二超导金属沉积在所述第二镀铜衬底的至少一部分上以形成第二超导衬底包括将铝沉积在所述第二镀铜衬底的至少一部分上。
5.根据权利要求2所述的方法,其中沉积第一双金属箔以覆盖在所述第一电绝缘衬底的至少第一部分上面包括沉积第一双金属箔其中所述第二金属包括铝,并且其中沉积第二双金属箔以覆盖在所述第二电绝缘衬底的至少第二部分上面包括沉积第二双金属箔其中所述第二金属包括铝。
6.根据权利要求5所述的方法,其中镀覆所述第一面板和所述第二面板以将第三金属沉积在所述第二金属的所述一个或多个暴露迹线中的至少一个上以形成镀覆有所述第三金属的所述第二金属的一个或多个迹线包括对第一双金属箔和第二双金属箔的铝进行镀锌以将锌沉积在所述一个或多个暴露铝迹线中的至少一个上以形成一个或多个镀锌铝迹线。
7.根据权利要求5所述的方法,其中通过沉积第一双金属箔以覆盖在所述第一电绝缘衬底的至少第一部分上面来形成第一面板包括:
至少部分地铜镀覆所述第一电绝缘衬底以形成第一镀铜衬底;
至少部分地铝镀覆所述第一镀铜衬底以形成第一镀铝衬底;以及
至少部分地铜镀覆所述第一镀铝衬底以形成所述第一面板;并且其中通过沉积第二双金属箔以覆盖在所述第二电绝缘衬底的至少第二部分上面来形成第二面板包括:
至少部分地铜镀覆所述第二电绝缘衬底以形成第二镀铜衬底;
至少部分地铝镀覆所述第二镀铜衬底以形成第二镀铝衬底;以及
至少部分地铜镀覆所述第二镀铝衬底以形成所述第二面板。
8.根据权利要求5所述的方法,其中镀覆所述第一面板和所述第二面板以将第三金属沉积在所述第一金属的所述一个或多个暴露迹线中的至少一个上以形成镀覆有所述第三金属的所述第一金属的一个或多个迹线包括锡镀覆所述第一面板和所述第二面板以将锡沉积在所述一个或多个暴露铝迹线中的至少一个上以形成一个或多个镀锡铝迹线。
9.根据权利要求8所述的方法,其中接合所述第一面板和所述第二面板包括将所述第一面板的所述第一侧定位成邻近所述第二面板的所述第二侧,以及在所述第一面板的所述第一侧上的所述镀锡铝迹线中的至少一个与所述第二面板的所述第二侧上的所述镀锡铝迹线中的至少一个之间建立电接触。
10.根据权利要求1所述的方法,其中镀覆所述第一面板和所述第二面板以将第三金属沉积在所述第二金属的所述一个或多个暴露迹线中的至少一个上以形成镀覆有所述第三金属的所述第二金属的一个或多个迹线包括锡镀覆所述第一面板和所述第二面板以将锡沉积在所述第二金属的所述一个或多个暴露迹线中的至少一个上以形成一个或多个镀锡迹线。
11.根据权利要求10所述的方法,其中接合所述第一面板和所述第二面板包括将所述第一面板的所述第一侧定位成邻近所述第二面板的所述第二侧,以在所述第一面板的所述第一侧上的所述镀锡迹线中的至少一个与所述第二面板的所述第二侧上的所述镀锡迹线中的至少一个之间建立电接触。
12.根据权利要求1所述的方法,其中对所述第一面板的第一侧进行图案化以在所述第一面板的所述第一侧上形成所述第二金属的一个或多个暴露迹线包括在所述第一面板的所述第一侧上移除所述第二金属的覆盖在所述第一金属上面的一部分,并且其中对所述第二面板的第二侧进行图案化以在所述第二面板的所述第二侧上形成所述第二金属的一个或多个暴露迹线包括在所述第二面板的所述第二侧上移除所述第二金属的覆盖在所述第一金属上面的一部分。
13.根据权利要求1所述的方法,其中在所述第一电绝缘衬底中形成第一组孔包括在所述第一电绝缘衬底中钻出所述第一组孔,并且其中在所述第二电绝缘衬底中形成所述第二组孔包括在所述第二电绝缘衬底中钻出所述第二组孔。
14.根据权利要求1所述的方法,其中所述第一电绝缘衬底和所述第二电绝缘衬底包括部分固化的预浸料,并且其中接合所述第一面板和所述第二面板包括进一步固化所述部分固化的预浸料。
15.根据权利要求1所述的方法,其中接合所述第一面板和所述第二面板包括层压所述第一面板和所述第二面板。
16.一种多层超导印刷电路板,包括:
第一电绝缘衬底,所述第一电绝缘衬底具有第一表面和第二表面,所述第二表面在所述第一电绝缘衬底的厚度上与所述第一表面相对;
所述第一电绝缘衬底中的第一组孔,所述第一组孔中的每个孔在所述第一表面和所述第二表面之间形成相应通道;
第一双金属箔,所述第一双金属箔覆盖在所述第一电绝缘衬底的至少第一部分上面以形成第一面板;
第二电绝缘衬底,所述第二电绝缘衬底具有第三表面和第四表面,所述第四表面在所述第二电绝缘衬底的厚度上与所述第三表面相对;
所述第二电绝缘衬底中的第二组孔,所述第二组孔中的每个孔在所述第三表面和所述第四表面之间形成相应通道;
第二双金属箔,所述第二双金属箔覆盖在所述第二电绝缘衬底的至少第二部分上面以形成第二面板,其中所述第一双金属箔和所述第二双金属箔各自包括在一定温度范围内为非超导的第一金属以及在所述温度范围内为超导的第二金属,所述第一面板的第一侧包括所述第二金属的一个或多个暴露迹线,所述第二面板的第二侧包括在所述第二面板的所述第二侧上的所述第二金属的一个或多个暴露迹线;和
第三金属,所述第三金属覆盖在所述第一面板的所述第二金属的所述一个或多个暴露迹线中的至少一个上面以及所述第二面板上的所述第二金属的所述一个或多个暴露迹线中的至少一个上面,所述第三金属位于所述第一面板的所述第一侧和所述第二面板的所述第二侧之间,并且所述第三金属包括与所述第二金属不同的材料并在所述温度范围内为超导的,其中所述第一面板和所述第二面板形成至少三层超导印刷电路板,所述至少三层超导印刷电路板包括内层、两个外层、以及在所述内层和所述两个外层中的至少一个之间提供超导电耦接的一个或多个超导通路。
17.一种多层超导印刷电路板,包括:
第一面板,所述第一面板包括:
第一电绝缘衬底,所述第一电绝缘衬底包括第一通孔;
第一双金属箔,所述第一双金属箔覆盖在所述第一电绝缘衬底的至少一部分上面;和
第一多个迹线,所述第一多个迹线在所述第一面板的内侧上在所述第一双金属箔中图案化;第二面板,所述第二面板包括:
第二电绝缘衬底,所述第二电绝缘衬底包括第二通孔;
第二双金属箔,所述第二双金属箔覆盖在所述第二电绝缘衬底的至少一部分上面;和
第二多个迹线,所述第二多个迹线在所述第二面板的内侧上在所述第二双金属箔中图案化;和
超导金属,所述超导金属在所述第一面板的所述内侧和所述第二面板的所述内侧之间在一定温度范围内是超导的,所述超导金属包括与所述第一双金属箔和所述第二双金属箔的材料不同的材料,其中所述第一多个迹线中的至少一个通过所述超导金属超导地、电通信地耦接到所述第二多个迹线中的至少一个。
18.根据权利要求17所述的多层超导印刷电路板,其中所述第一电绝缘衬底和所述第二电绝缘衬底中的至少一个包括聚酰亚胺和聚四氟乙烯基(PTFE)复合材料中的至少一个。
19.根据权利要求17所述的多层超导印刷电路板,其中所述第一通孔和所述第二通孔中的至少一个为钻孔。
20.根据权利要求17所述的多层超导印刷电路板,其中所述第一双金属箔和所述第二双金属箔中的每个包括:
覆盖在所述第一电绝缘衬底上面的第一金属的相应第一层,其中所述第一金属在所述温度范围内是非超导的;
覆盖在所述第一金属的所述第一层上面的第二金属的相应层,其中所述第二金属不同于所述第一金属,并且所述第二金属在所述温度范围内是超导的。
21.根据权利要求20所述的多层超导印刷电路板,其中所述第一双金属箔和所述第二双金属箔中的每个还包括:
覆盖在所述第二金属的所述层上面的所述第一金属的相应第二层。
22.根据权利要求20所述的多层超导印刷电路板,其中所述第一金属是铜,并且所述第二金属是选自铝、铅、锡和铌的金属。
23.根据权利要求17至22中任一项所述的多层超导印刷电路板,还包括:
第三多个迹线,所述第三多个迹线在所述第一面板的外侧上在所述第一双金属箔中图案化;和
第四多个迹线,所述第四多个迹线在所述第二面板的外侧上在所述第二双金属箔中图案化,其中所述第三多个迹线和所述第四多个迹线中的至少一个迹线在所述温度范围内超导地、电通信地耦接到所述第一多个迹线和所述第二多个迹线中的至少一个迹线。
24.一种多层超导印刷电路板,包括:
第一面板,所述第一面板包括第一外侧和第一内侧;
第二面板,所述第二面板包括第二外侧和第二内侧,所述第二内侧接合到所述第一内侧以形成层压件;
第一超导通路,所述第一超导通路包括所述第一面板中的第一通孔以及至少部分地填充所述第一通孔的超导材料,所述第一超导通路的所述超导材料在一定温度范围内是超导的;
第二超导通路,所述第二超导通路包括所述第二面板中的第二通孔以及至少部分地填充所述第二通孔的超导材料,所述第二超导通路的所述超导材料在所述温度范围内是超导的;
所述第一内侧上的第一超导迹线,所述第一超导迹线在所述温度范围内是超导的;
所述第二内侧上的第二超导迹线,所述第二超导迹线在所述温度范围内是超导的;和
超导金属,所述超导金属是与所述超导材料不同的材料并在所述温度范围内是超导的,其中所述第一外侧上的迹线通过通信路径超导地、电通信地耦接到所述第二外侧上的迹线,所述通信路径包括所述第一超导通路、所述第一超导迹线、超导金属、所述第二超导迹线和所述第二超导通路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662431333P | 2016-12-07 | 2016-12-07 | |
US62/431,333 | 2016-12-07 | ||
PCT/US2017/065152 WO2018106942A1 (en) | 2016-12-07 | 2017-12-07 | Superconducting printed circuit board related systems, methods, and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110050516A CN110050516A (zh) | 2019-07-23 |
CN110050516B true CN110050516B (zh) | 2023-06-02 |
Family
ID=62491588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780076119.9A Active CN110050516B (zh) | 2016-12-07 | 2017-12-07 | 超导印刷电路板相关的系统、方法和设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11617272B2 (zh) |
CN (1) | CN110050516B (zh) |
CA (1) | CA3045487A1 (zh) |
WO (1) | WO2018106942A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109478255B (zh) | 2016-05-03 | 2023-10-27 | D-波系统公司 | 用于超导电路和可扩展计算中使用的超导装置的系统和方法 |
CA3045487A1 (en) | 2016-12-07 | 2018-06-14 | D-Wave Systems Inc. | Superconducting printed circuit board related systems, methods, and apparatus |
US10741742B2 (en) | 2018-02-28 | 2020-08-11 | The Regents Of The University Of Colorado, A Body Corporate | Enhanced superconducting transition temperature in electroplated rhenium |
US11105866B2 (en) | 2018-06-05 | 2021-08-31 | D-Wave Systems Inc. | Dynamical isolation of a cryogenic processor |
US11678433B2 (en) | 2018-09-06 | 2023-06-13 | D-Wave Systems Inc. | Printed circuit board assembly for edge-coupling to an integrated circuit |
DE102018129358A1 (de) * | 2018-11-21 | 2020-05-28 | Siteco Gmbh | Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben |
US11647590B2 (en) | 2019-06-18 | 2023-05-09 | D-Wave Systems Inc. | Systems and methods for etching of metals |
US11839164B2 (en) | 2019-08-19 | 2023-12-05 | D-Wave Systems Inc. | Systems and methods for addressing devices in a superconducting circuit |
US10631405B1 (en) * | 2019-09-20 | 2020-04-21 | Raytheon Company | Additive manufacturing technology (AMT) inverted pad interface |
US11244097B1 (en) * | 2020-09-16 | 2022-02-08 | Palo Alto Research Center Incorporated | System and method for determining hybrid-manufacturing process plans for printed circuit boards based on satisfiability modulo difference logic solver |
CN115440879B (zh) * | 2022-06-16 | 2023-04-25 | 合肥本源量子计算科技有限责任公司 | 超导硅片及其制备方法 |
WO2024120757A1 (en) * | 2022-12-06 | 2024-06-13 | Dyconex Ag | Reinforced transitions on electrically conducting structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954480A (en) * | 1987-04-27 | 1990-09-04 | Fujitsu Limited | Multi-layer superconducting circuit substrate and process for manufacturing same |
CN103918357A (zh) * | 2011-09-23 | 2014-07-09 | 贺利实公司 | 用以制作具有金属间化合物及相关电路板的多层电路板的方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3343979A (en) | 1965-10-22 | 1967-09-26 | Jr Charles E Hamrin | Method for depositing a tungsten-rhenium metal alloy on a substrate |
US4660061A (en) | 1983-12-19 | 1987-04-21 | Sperry Corporation | Intermediate normal metal layers in superconducting circuitry |
CN1015554B (zh) | 1984-01-12 | 1992-02-19 | 电化学物有限公司 | 利用钨—二元醇复合物溶解金属 |
CA2084394C (en) | 1991-12-02 | 1997-06-24 | Takao Nakamura | Superconducting multilayer interconnection formed of oxide superconductor material and method for manufacturing the same |
US5440239A (en) | 1994-04-25 | 1995-08-08 | Rockwell International Corporation | Transferable solder bumps for interconnect and assembly of MCM substrates |
CN1117512C (zh) * | 1994-12-01 | 2003-08-06 | 揖斐电株式会社 | 多层印刷电路板及其制造方法 |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
US6678540B2 (en) | 2001-08-22 | 2004-01-13 | Northrop Grumman Corporation | Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions |
US6747217B1 (en) | 2001-11-20 | 2004-06-08 | Unisys Corporation | Alternative to through-hole-plating in a printed circuit board |
US6852926B2 (en) | 2002-03-26 | 2005-02-08 | Intel Corporation | Packaging microelectromechanical structures |
US7148483B1 (en) | 2004-01-30 | 2006-12-12 | Testardi Louis R | Fast, simple radiation detector |
US20050250651A1 (en) | 2004-03-29 | 2005-11-10 | Amin Mohammad H S | Adiabatic quantum computation with superconducting qubits |
US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
US7619437B2 (en) | 2004-12-30 | 2009-11-17 | D-Wave Systems, Inc. | Coupling methods and architectures for information processing |
US7687938B2 (en) | 2006-12-01 | 2010-03-30 | D-Wave Systems Inc. | Superconducting shielding for use with an integrated circuit for quantum computing |
US8195596B2 (en) | 2007-01-12 | 2012-06-05 | D-Wave Systems Inc. | Systems, devices, and methods for interconnected processor topology |
US8441329B2 (en) | 2007-01-18 | 2013-05-14 | D-Wave Systems Inc. | Input/output system and devices for use with superconducting devices |
US7843209B2 (en) | 2007-04-25 | 2010-11-30 | D-Wave Systems Inc. | Architecture for local programming of quantum processor elements using latching qubits |
WO2008144493A1 (en) | 2007-05-17 | 2008-11-27 | Raytheon Company | Connector for an electrical circuit embedded in a composite structure |
US8315678B2 (en) * | 2007-10-10 | 2012-11-20 | D-Wave Systems Inc. | Systems, methods, and apparatus for multilayer superconducting printed circuit boards |
US8190548B2 (en) | 2007-11-08 | 2012-05-29 | D-Wave Systems Inc. | Systems, devices, and methods for analog processing |
US7932515B2 (en) | 2008-01-03 | 2011-04-26 | D-Wave Systems Inc. | Quantum processor |
WO2009120638A2 (en) | 2008-03-24 | 2009-10-01 | D-Wave Systems Inc. | Systems, devices, and methods for analog processing |
TWI386139B (zh) * | 2008-06-04 | 2013-02-11 | Unimicron Technology Corp | 具雙面線路之封裝基板及其製法 |
JP2010056392A (ja) | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | キャパシタ用絶縁膜、キャパシタ素子、キャパシタ用絶縁膜の製造方法及び半導体装置 |
US8649834B1 (en) * | 2009-02-11 | 2014-02-11 | The United States Of America As Represented By The Secretary Of The Navy | Layered superconductor device and method |
US8258055B2 (en) | 2010-07-08 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor die |
JP2012069704A (ja) | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
KR101128872B1 (ko) | 2010-11-29 | 2012-03-26 | 고형석 | 원편파 안테나 |
WO2013180780A2 (en) | 2012-03-08 | 2013-12-05 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
EP3184669B1 (en) | 2015-12-23 | 2018-07-18 | ATOTECH Deutschland GmbH | Etching solution for copper and copper alloy surfaces |
WO2017155531A1 (en) | 2016-03-10 | 2017-09-14 | Technische Universiteit Delft | Superconducting microwave-frequency vias for mult-planar quantum circuits |
CA3045487A1 (en) | 2016-12-07 | 2018-06-14 | D-Wave Systems Inc. | Superconducting printed circuit board related systems, methods, and apparatus |
-
2017
- 2017-12-07 CA CA3045487A patent/CA3045487A1/en active Pending
- 2017-12-07 WO PCT/US2017/065152 patent/WO2018106942A1/en active Application Filing
- 2017-12-07 US US16/465,765 patent/US11617272B2/en active Active
- 2017-12-07 CN CN201780076119.9A patent/CN110050516B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954480A (en) * | 1987-04-27 | 1990-09-04 | Fujitsu Limited | Multi-layer superconducting circuit substrate and process for manufacturing same |
CN103918357A (zh) * | 2011-09-23 | 2014-07-09 | 贺利实公司 | 用以制作具有金属间化合物及相关电路板的多层电路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110050516A (zh) | 2019-07-23 |
CA3045487A1 (en) | 2018-06-14 |
US11617272B2 (en) | 2023-03-28 |
US20200068722A1 (en) | 2020-02-27 |
WO2018106942A1 (en) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110050516B (zh) | 超导印刷电路板相关的系统、方法和设备 | |
US6440542B1 (en) | Copper-clad laminated board, and circuit board for printed wiring board and method for producing the same | |
KR100572143B1 (ko) | 프린트배선판 및 그 제조방법 | |
US7576288B2 (en) | Circuit board, multi-layer wiring boards, method of producing circuit boards and method of producing multilayer wiring boards | |
JP5165265B2 (ja) | 多層プリント配線板の製造方法 | |
US20150282314A1 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
EP1069811A2 (en) | Multi-layer wiring board and method for manufacturing the same | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
KR100864616B1 (ko) | 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판 | |
JPH11204939A (ja) | 多層回路基板及びその製造方法 | |
EP1272019B1 (en) | Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
KR101854626B1 (ko) | 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판 | |
JPH11204943A (ja) | 電子回路基板およびその製造方法 | |
JP2003092472A (ja) | 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法 | |
JP2004311909A (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
US20010004489A1 (en) | Printed circuit boards with solid interconnect and method of producing the same | |
JP2006049536A (ja) | 多層回路基板 | |
CN219697981U (zh) | 一种印制电路板 | |
JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
KR101927479B1 (ko) | 인쇄회로기판 제조방법 및 그에 따라서 제조된 인쇄회로기판 | |
JP2004063908A (ja) | 多層フレキシブル配線板及びその製造方法 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
TWI251453B (en) | Stacked multi-layer circuit board and method for fabricating the same | |
JP2004006687A (ja) | 多層配線板製造用配線基板およびその製造方法、並びに多層配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |