TWI386139B - 具雙面線路之封裝基板及其製法 - Google Patents
具雙面線路之封裝基板及其製法 Download PDFInfo
- Publication number
- TWI386139B TWI386139B TW097120681A TW97120681A TWI386139B TW I386139 B TWI386139 B TW I386139B TW 097120681 A TW097120681 A TW 097120681A TW 97120681 A TW97120681 A TW 97120681A TW I386139 B TWI386139 B TW I386139B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrical contact
- package substrate
- double
- conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 201
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 239000011799 hole material Substances 0.000 claims description 51
- 229910000679 solder Inorganic materials 0.000 claims description 50
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 40
- 239000010931 gold Substances 0.000 claims description 38
- 229910052759 nickel Inorganic materials 0.000 claims description 31
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 30
- 229910052737 gold Inorganic materials 0.000 claims description 30
- 239000002335 surface treatment layer Substances 0.000 claims description 18
- 239000011135 tin Substances 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 16
- 229910052763 palladium Inorganic materials 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- 238000007654 immersion Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002386 leaching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種封裝基板及其製法，尤指一種具雙面線路之封裝基板及其製法。
為滿足半導體封裝件高積集度(Integration)及微型化(Miniaturization)的封裝需求，承載半導體晶片之封裝基板，亦逐漸演變成多層板(Multi-layer Board)，俾於有限的空間下，藉由層間連接技術(Interlayer Connection)以擴大封裝基板上可利用的線路面積，以滿足高電子密度之積體電路(Integrated Circuit)的需求；然，多層板之層數愈多，則相對增長電訊之傳輸路徑及增加基板之厚度，而不利於輕薄短小與高傳輸效率之需求，因此業界為減少多層板之層數，遂使用具有雙面線路之封裝基板以滿足使用需求。
請參閱第1A至1G圖，係為習知具有雙面線路之封裝基板之製法示意圖。
如第1A圖所示，提供一具有第一及第二表面10a,10b之核心板10，於該第一及第二表面10a,10b上分別形成第一金屬層101，且形成貫穿核心板10及第一金屬層101之通孔100；如第1B圖所示，於該第一金屬層101上及通孔100之孔壁形成導電層11；如第1C圖所示，於該導電層11上形成阻層12，且形成複數開口區120以顯露通孔100及部份導電層11；如第1D圖所示，藉由該導電層
11以於開口區120中分別電鍍形成第二金屬層13及位於通孔100內之導電通孔131；如第1E圖所示，移除該阻層12及其覆蓋之導電層11與第一金屬層101，再於該第一及第二表面10a,10b上蝕刻形成電性連接導電通孔131之第一及第二線路層13a,13b，而第一及第二線路層13a,13b中分別設有複數第一及第二電性接觸墊132a,132b；如第1F圖所示，於該第一及第二表面10a,10b、第一及第二線路層13a,13b上形成第一及第二防焊層14a,14b，且於該第一及第二防焊層14a,14b中形成複數第一及第二開孔140a,140b，以顯露出各該第一及第二電性接觸墊132a,132b。最後，如第1G圖所示，於各第一及第二電性接觸墊132a,132b上形成表面處理層15。
惟，各該電性接觸墊之間的間距不斷縮小，且各該電性接觸墊之面積逐漸縮小，使得該第一防焊層14a的第一開孔140a亦須隨之相對縮小，因此第一電性接觸墊132a與用以結合晶片之焊料凸塊(圖未示)之間的結合面積亦隨之縮小；且因焊料凸塊係以網版印刷方式形成，使該焊料凸塊之體積與高度之平均值與公差控制不易，故當第一電性接觸墊132a結合焊料凸塊時，易導致結合性降低，而影響電性連接半導體晶片之良率。舉例而言，若焊料凸塊之體積平均值偏大或高度平均值偏高時，將易發生形成短路之接點橋接(bridge)現象；再者，若焊料凸塊之體積平均值偏小或高度平均值偏低時，則不利於後續封裝之底
膠填充(underfill)。
又，若焊料凸塊之高度公差偏大時，則由於共面性(coplanarity)不良所致之接點應力(stress)不平衡，故容易造成晶片被破壞，致而無法滿足現今高輸入/輸出(I/O)數之高密度佈線的設計要求。
另外，該導電通孔131的製程係經電鍍金屬以產生導電效果(如第1D圖所示)與蝕刻金屬以減薄至所需的厚度(如第1E圖所示)；然，為達線路細間距的需求，該導電通孔131之金屬厚度需配合線路之厚度，易導致導電通孔131之金屬厚度過薄，甚至有蝕盡之虞慮。
因此，如何提供一種克服上述習知問題之具雙面線路之封裝基板，已成為該產業之重要課題。
鑑於上述習知技術之缺失，本發明之一目的係在於提供一種提高佈線密度之具雙面線路之封裝基板及其製法。
本發明之另一目的係在於提供一種提升電性連接良率之具雙面線路之封裝基板及其製法。
本發明之又一目的係在於提供一種具雙面線路之封裝基板及其製法，能避免導電通孔厚度不足之現象發生。
為達上述及其他目的，本發明揭露一種具雙面線路之封裝基板，係包括：核心板，係具有相對之第一及第二表面，且具有設於核心板中之導電通孔；第一及第二線路層，係分別設於核心板之第一及第二表面上，且電性連接導電通孔；複數第一電性接觸墊，係設於部份第一線路層
上，以使各該第一電性接觸墊之頂面位置高於第一線路層之頂面位置；以及第一防焊層，係設於該第一表面及第一線路層上，並具有複數第一開孔，以對應顯露各該第一電性接觸墊。
前述之封裝基板中，該核心板係可為絕緣板，且各該第一電性接觸墊之頂面位置係高於第一防焊層之頂面位置，而各該第一開孔之孔徑係大於等於各該第一電性接觸墊寬度。
前述之封裝基板中，該導電通孔中可具有塞孔材料，且該導電通孔可具有位於該第一及第二表面上之連接環，而該連接環上可對齊設有孔蓋；又，該連接環之頂面位置係可低於各該第一電性接觸墊之頂面位置。
此外，前述之封裝基板復可包括第二防焊層，係設於第二表面及第二線路層上，並具有複數第二開孔，以顯露部份第二線路層，俾供作為第二電性接觸墊。其中，該封裝基板復可包括表面處理層，係設於該第一及第二電性接觸墊上，且該表面處理層係可為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
本發明復提供一種具雙面線路之封裝基板製法，係包括：提供一核心板，係具有導電通孔、相對之第一及第二表面，且於該導電通孔、第一及第二表面上形成導電層；於該導電層上形成第一阻層，且形成複數第一開口區，以
顯露部份導電層；於該第一開口區中形成金屬層；於該金屬層及第一阻層上形成第二阻層，且於該第一表面上之第二阻層中形成複數第二開口區，以顯露部份金屬層；於顯露之金屬層上形成複數第一電性接觸墊；於各該第一電性接觸墊上形成蝕刻阻障層；移除該第二及第一阻層；於該第一及第二表面上分別形成第一及第二線路層；移除該蝕刻阻障層，以顯露各該第一電性接觸墊，且各該第一電性接觸墊之頂面位置係高於第一線路層之頂面位置；以及於該第一表面及第一線路層上形成第一防焊層，且形成複數第一開孔，以對應顯露各該第一電性接觸墊。
前述之製法中，該核心板之製法係包括：於該核心板之第一及第二表面上形成輔助金屬層，並形成貫穿輔助金屬層、第一及第二表面之通孔；於該輔助金屬層上及通孔中形成輔助導電層；於該輔助導電層上形成強化金屬層，並於通孔中形成導電通孔，且於導電通孔中填入塞孔材料，而使塞孔材料與強化金屬層之表面齊平；以及於該強化金屬層及塞孔材料上形成導電層。
前述之製法中，該核心板係可為絕緣板，而該導電通孔可延伸形成位於第一及第二表面上之連接環，以電性連接第一及第二線路層，且於該連接環上可形成對齊之孔蓋；另外，該連接環之頂面位置係可低於各該第一電性接觸墊之頂面位置。
前述之製法中，該些第一電性接觸墊之頂面位置係可
高於第一防焊層之頂面位置，且該些第一開孔之孔徑係可大於等於各該第一電性接觸墊寬度。
此外，前述之製法復可包括於第二表面及第二線路層上形成第二防焊層，且形成複數第二開孔，以顯露部份第二線路層，俾供作為第二電性接觸墊；故亦可於該第一及第二電性接觸墊上形成表面處理層，且該表面處理層係可為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
由上可知，本發明之具雙面線路之封裝基板及其製法，藉由第一電性接觸墊之頂面位置高於第一線路層之頂面位置，相較於習知技術，可使第一電性接觸墊取代焊料凸塊，而不需製作焊料凸塊，且該第一電性接觸墊之體積及高度之平均值與公差易於控制，可達到提高佈線密度及提升電性連接良率之目的。另外，於該導電通孔上形成孔蓋，可避免導電通孔被蝕刻過度而使金屬厚度不足之現象發生。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
請參閱第2A至2M圖，係詳細說明本發明之具雙面線路之封裝基板及其製法之剖視示意圖。
如第2A圖所示，首先，提供一係為絕緣板之核心板
20，且該核心板20具有相對之第一表面20a及第二表面20b，於該第一及第二表面20a,20b上形成輔助金屬層21，並形成貫穿輔助金屬層21、第一及第二表面20a,20b之通孔200。
如第2B圖所示，於該輔助金屬層21上及通孔200之孔壁形成輔助導電層22a，且該輔助導電層22a主要係作為後續電鍍金屬材料所需之電流傳導路徑，其可由金屬、合金或沉積數層金屬層一所構成，如選自銅、錫、鎳、鉻、鈦、銅-鉻合金或錫-鉛合金等所構成之群組之其中一者所組成，係以濺鍍、蒸鍍、無電電鍍及化學沈積之一者形成。
接著，於該輔助導電層22a上電鍍形成強化金屬層23a，且令通孔200之孔壁具有強化金屬層23a，俾使該通孔200形成導電通孔231，且該導電通孔231呈中空狀。
如第2C、2D圖所示，於該導電通孔231中填入塞孔材料232，再進行刷磨製程，以使該塞孔材料232之表面與設於該第一及第二表面20a,20b上之強化金屬層23a表面齊平。
如第2E圖所示，於該強化金屬層23a及顯露之塞孔材料232上形成導電層22；並於該導電層22上形成第一阻層24a，該第一阻層24a係為例如乾膜或液態光阻，其係利用印刷、旋塗或貼合等方式分別形成於該導電層22上，再藉由曝光、顯影等方式加以圖案化，且於該第一阻層24a中形成第一開口區240a，以顯露該導電通孔231、
塞孔材料232及強化金屬層23a上之部份第二導電層22b。
如第2F圖所示，於對應該核心板20之第一及第二表面20a,20b之第一開口區240a中的導電層22上電鍍形成金屬層23，以完成一初始基板2’。
如第2G、2H圖所示，於該金屬層23及第一阻層24a上形成第二阻層24b，且於對應該核心板20之第一表面20a上之第二阻層24b中形成複數第二開口區240b，以顯露部份之金屬層23，並於顯露之金屬層23上以電鍍形成複數金屬凸塊，俾供作為第一電性接觸墊261。再於各該第一電性接觸墊261上電鍍形成蝕刻阻障層25。
如第2I圖所示，移除該第二阻層24b及第一阻層24a，以顯露部份金屬層23及部份導電層22。
如第2J圖所示，以蝕刻減少顯露之金屬層23之頂面高度，以於該核心板20之第一及第二表面20a,20b上分別形成第一及第二線路層26a,26b，且於該導電通孔231兩端周圍延伸形成位於第一及第二表面20a,20b上之連接環231a，以電性連接第一及第二線路層26a,26b，又該第一電性接觸墊261及其下之第一線路層26a的整體寬度係為一致。
另外，藉由蝕刻對應導電通孔231上之金屬層23，以於導電通孔231兩端形成對齊連接環231a之頂面位置且結合至連接環231a上之孔蓋231b，不僅用以封住該塞孔材料232，且得以避免蝕刻過度而破壞導電通孔231內部之金屬材質。
又，以蝕刻移除顯露之導電層22及其覆蓋之強化金屬層23a、輔助導電層22a及輔助金屬層21，以顯露核心
板20之部份第一及第二表面20a,20b。
如第2K圖所示，移除該蝕刻阻障層25，以顯露各該第一電性接觸墊261，且各該第一電性接觸墊261之頂面位置高於第一線路層26a之頂面位置，而該連接環231a之頂面位置則低於各該第一電性接觸墊261之頂面位置。另外，具有第一電性接觸墊261之第一線路層26a之頂面位置高於其他第一線路層26a之頂面位置。
如第2L圖所示，於該核心板20之第一表面20a及第一線路層26a上形成第一防焊層27a，而於核心板20之第二表面20b及第二線路層26b上形成第二防焊層27b，並於第一防焊層27a中形成複數第一開孔270a，以對應顯露各該第一電性接觸墊261，而於第二防焊層27b中形成複數第二開孔270b，並對應顯露部份之第二線路層26b，以作為第二電性接觸墊262，以完成封裝基板2之製程。
其中，該第一防焊層27a之各第一開孔270a之孔徑尺寸大於各該第一電性接觸墊261之寬度，俾成為非防焊層定義(Non-Solder Mask Defined,NSMD)，且各該第一電性接觸墊261之頂面位置高於第一防焊層27a之頂面位置。
另外，請一併參閱第2L’圖，有關第一防焊層27a顯露第一電性接觸墊25a之方式繁多，於本實施例中，亦揭露如第2L’圖所示，該第一開孔270a之孔徑等於第一電性接觸墊261之寬度。
如第2M圖所示，最後，於該第一及第二電性接觸墊261,262上形成表面處理層28，且該表面處理層28係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金及有機保焊膜(OSP)之其中一者。
因此，藉由蝕刻阻障層25保護第一電性接觸墊261以避免受蝕刻減薄，而使第一電性接觸墊261之頂面位置高於第一線路層26a之頂面位置，相較於習知技術，因第一電性接觸墊261之頂面高度足以取代焊料凸塊，而使本發明不需製作焊料凸塊，即可使半導體晶片以覆晶方式接合至第一電性接觸墊261上。
依上述製法以製成一種具雙面線路之封裝基板2，係包括：核心板20，係具有相對之第一及第二表面20a,20b，且具有設於核心板20中之導電通孔231；第一及第二線路層26a,26b，係分別設於核心板20之第一及第二表面20a,20b上，且電性連接該導電通孔231；複數第一電性接觸墊261，係設於部份之第一線路層26a上，以使各該第一電性接觸墊261之頂面位置高於第一線路層26a之頂面位置；以及第一防焊層27a，係設於核心板20之第一表面20a及第一線路層26a上，並具有第一開孔270a，以對應顯露各該第一電性接觸墊261。
依上述結構，該核心板20係為絕緣板；該導電通孔231中填滿塞孔材料232，且該導電通孔231具有位於該第一及第二表面20a,20b上之連接環231a，以電性連接
第一及第二線路層26a,26b，且該連接環231a結合對齊之孔蓋231b，以封蓋塞孔材料232；另外，該連接環231a之頂面位置低於各該第一電性接觸墊261之頂面位置。
依上述結構，各該第一電性接觸墊261之頂面位置係高於第一防焊層27a之頂面位置，且各該第一開孔270a之孔徑大於等於各該第一電性接觸墊261。
此外，該第二線路層26b具有複數第二電性接觸墊262，且於該第二表面20b及第二線路層26b上設有第二防焊層27b，並具有複數第二開孔270b，以對應顯露各該第二電性接觸墊262。
所述之第一及第二電性接觸墊261,262之表面上設有表面處理層28，且該表面處理層28係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金及有機保焊膜(OSP)之其中一者。
綜上所述，本發明之具雙面線路之封裝基板及其製法，藉由第一電性接觸墊取代焊料凸塊，且該第一電性接觸墊之體積及高度之平均值與公差易於控制，以避免封裝結構底膠填充困難、接點橋接、及凸塊共面性不良所致之接點應力不平衡現象，而有效達到提高佈線密度及提升電性連接良率之目的；另外，於該導電通孔上形成孔蓋，得以避免蝕刻金屬以製作線路時，而導致導電通孔厚度不足之現象發生。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20‧‧‧核心板
100,200‧‧‧通孔
10a,20a‧‧‧第一表面
10b,20b‧‧‧第二表面
101、13、23‧‧‧金屬層
11、22‧‧‧導電層
12‧‧‧阻層
120‧‧‧開口區
131,231‧‧‧導電通孔
13a,26a‧‧‧第一線路層
13b,26b‧‧‧第二線路層
132a,261‧‧‧第一電性接觸墊
132b,262‧‧‧第二電性接觸墊
14a,27a‧‧‧第一防焊層
14b,27b‧‧‧第二防焊層
140a,270a‧‧‧第一開孔
140b,270b‧‧‧第二開孔
15,28‧‧‧表面處理層
2‧‧‧封裝基板
2’‧‧‧初始基板
21‧‧‧輔助金屬層
22a‧‧‧輔助導電層
23a‧‧‧強化金屬層
231a‧‧‧連接環
231b‧‧‧孔蓋
232‧‧‧塞孔材料
24a‧‧‧第一阻層
24b‧‧‧第二阻層
240a‧‧‧第一開口區
240b‧‧‧第二開口區
25‧‧‧蝕刻阻障層
第1A至1G圖係習知具雙面線路之封裝基板之製法剖視示意圖；以及第2A至2M圖係本發明之具雙面線路之封裝基板及其製法之剖面示意圖；其中，第2L’圖係為第2L圖之另一實施態様。
2‧‧‧封裝基板
20‧‧‧核心板
20a‧‧‧第一表面
20b‧‧‧第二表面
231‧‧‧導電通孔
232‧‧‧塞孔材料
26a‧‧‧第一線路層
26b‧‧‧第二線路層
261‧‧‧第一電性接觸墊
262‧‧‧第二電性接觸墊
27a‧‧‧第一防焊層
27b‧‧‧第二防焊層
270a‧‧‧第一開孔
270b‧‧‧第二開孔
Claims (22)
- 一種具雙面線路之封裝基板，係包括：核心板，係具有相對之第一及第二表面，且具有設於該核心板中之導電通孔，該導電通孔中設有塞孔材料，且該導電通孔兩端具有孔蓋以封住該塞孔材料，該導電通孔兩端並延伸具有位於該第一及第二表面上且連結該孔蓋之連接環，而該連接環係對齊該孔蓋；第一及第二線路層，係分別設於該核心板之第一及第二表面上，且電性連接該導電通孔之連接環；複數第一電性接觸墊，係設於部份該第一線路層上，以使各該第一電性接觸墊之頂面位置高於該第一線路層之頂面位置，且該第一電性接觸墊及其下之第一線路層的整體寬度係為一致；以及第一防焊層，係設於該第一表面及第一線路層上，並具有複數第一開孔，以對應顯露各該第一電性接觸墊。
- 如申請專利範圍第1項之具雙面線路之封裝基板，其中，該核心板為絕緣板。
- 如申請專利範圍第1項之具雙面線路之封裝基板，其中，該些第一電性接觸墊之頂面位置係高於該第一防焊層之頂面位置。
- 如申請專利範圍第1項之具雙面線路之封裝基板，其中，該些第一開孔之孔徑係大於等於各該第一電性接 觸墊寬度。
- 如申請專利範圍第1項之具雙面線路之封裝基板，復包括表面處理層，係設於各該第一電性接觸墊上。
- 如申請專利範圍第5項之具雙面線路之封裝基板，其中，該表面處理層係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
- 如申請專利範圍第1項之具雙面線路之封裝基板，復包括第二防焊層，係設於該第二表面及第二線路層上，並具有複數第二開孔，以顯露部份該第二線路層，俾供作為第二電性接觸墊。
- 如申請專利範圍第7項之具雙面線路之封裝基板，復包括表面處理層，係設於該第二電性接觸墊上。
- 如申請專利範圍第8項之具雙面線路之封裝基板，其中，該表面處理層係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
- 一種具雙面線路之封裝基板製法，係包括：提供一核心板，係具有位於該核心板中且外露之導電通孔、相對之第一及第二表面，且於該導電通孔、第一及第二表面上形成導電層；於該導電層上形成第一阻層，且於該第一阻層中 形成複數第一開口區，以顯露部份該導電層；於該第一開口區中形成金屬層；於該金屬層及第一阻層上形成第二阻層，且於該第一表面上之第二阻層中形成複數第二開口區，以顯露部份之該金屬層；於顯露之該金屬層上形成複數金屬凸塊；於各該金屬凸塊上形成蝕刻阻障層；移除該第二及第一阻層；移除該蝕刻阻障層未覆蓋區域之下方的導電層與金屬層，以於該第一及第二表面上分別形成第一及第二線路層，且該金屬凸塊係形成位於該第一表面上之第一電性接觸墊；移除該蝕刻阻障層，以顯露各該第一電性接觸墊，且各該第一電性接觸墊之頂面位置係高於該第一線路層之頂面位置；以及於該第一表面及第一線路層上形成第一防焊層，且於該第一防焊層中形成複數第一開孔，以對應顯露各該第一電性接觸墊。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，其中，該核心板之製法係包括：於該核心板之第一及第二表面上形成輔助金屬層，並形成貫穿該輔助金屬層、第一及第二表面之通孔；於該輔助金屬層上及該通孔中形成輔助導電層； 於該輔助導電層上形成強化金屬層，並於該通孔中形成該導電通孔，且於該導電通孔中填入塞孔材料，而使該塞孔材料與該強化金屬層之表面齊平；以及於該強化金屬層及塞孔材料上形成該導電層。
- 如申請專利範圍第11項之具雙面線路之封裝基板製法，其中，當移除該蝕刻阻障層未覆蓋區域之下方的導電層與金屬層時，一併蝕刻移除該導電層所覆蓋之強化金屬層、輔助導電層及輔助金屬層。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，其中，該核心板係為絕緣板。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，其中，該導電通孔延伸形成位於該第一及第二表面上之連接環，以電性連接該第一及第二線路層，且於該導電通孔上形成對齊之孔蓋，以封住該塞孔材料。
- 如申請專利範圍第14項之具雙面線路之封裝基板製法，其中，該連接環之頂面位置係低於各該第一電性接觸墊之頂面位置。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，其中，該些第一電性接觸墊之頂面位置係高於該第一防焊層之頂面位置。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，其中，該些第一開孔之孔徑係大於等於各該第一 電性接觸墊寬度。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，復包括於該些第一電性接觸墊上形成表面處理層。
- 如申請專利範圍第18項之具雙面線路之封裝基板製法，其中，該表面處理層係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
- 如申請專利範圍第10項之具雙面線路之封裝基板製法，復包括於該第二表面及第二線路層上形成第二防焊層，且該第二防焊層形成複數第二開孔，以對應顯露部份該第二線路層，俾供作為第二電性接觸墊。
- 如申請專利範圍第20項之具雙面線路之封裝基板製法，復包括於該第二電性接觸墊上形成表面處理層。
- 如申請專利範圍第21項之具雙面線路之封裝基板製法，其中，該表面處理層係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)、金(Au)所組成群組之合金、鎳/金、化鎳浸金、鎳/鈀/金或有機保焊膜(OSP)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097120681A TWI386139B (zh) | 2008-06-04 | 2008-06-04 | 具雙面線路之封裝基板及其製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097120681A TWI386139B (zh) | 2008-06-04 | 2008-06-04 | 具雙面線路之封裝基板及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200952589A TW200952589A (en) | 2009-12-16 |
| TWI386139B true TWI386139B (zh) | 2013-02-11 |
Family
ID=44872096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097120681A TWI386139B (zh) | 2008-06-04 | 2008-06-04 | 具雙面線路之封裝基板及其製法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI386139B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI425681B (zh) * | 2010-11-15 | 2014-02-01 | Advanced Optoelectronic Tech | 發光二極體製造方法 |
| TWI573507B (zh) * | 2014-11-05 | 2017-03-01 | 健鼎科技股份有限公司 | 轉接板的製作方法 |
| US11617272B2 (en) | 2016-12-07 | 2023-03-28 | D-Wave Systems Inc. | Superconducting printed circuit board related systems, methods, and apparatus |
| TWI636720B (zh) * | 2017-04-07 | 2018-09-21 | 南亞電路板股份有限公司 | 電路板結構及其製造方法 |
| US11678433B2 (en) | 2018-09-06 | 2023-06-13 | D-Wave Systems Inc. | Printed circuit board assembly for edge-coupling to an integrated circuit |
| US11647590B2 (en) | 2019-06-18 | 2023-05-09 | D-Wave Systems Inc. | Systems and methods for etching of metals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200427386A (en) * | 2003-05-21 | 2004-12-01 | Compeq Mfg Co Ltd | Manufacturing method of multi-layered printed circuit and the interlayer conduction structure formed by the same |
| TW200614893A (en) * | 2004-10-26 | 2006-05-01 | Phoenix Prec Technology Corp | Method for fabricating conductive connection structure of circuit board |
-
2008
- 2008-06-04 TW TW097120681A patent/TWI386139B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200427386A (en) * | 2003-05-21 | 2004-12-01 | Compeq Mfg Co Ltd | Manufacturing method of multi-layered printed circuit and the interlayer conduction structure formed by the same |
| TW200614893A (en) * | 2004-10-26 | 2006-05-01 | Phoenix Prec Technology Corp | Method for fabricating conductive connection structure of circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200952589A (en) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI407534B (zh) | 具雙面線路之封裝基板及其製法 | |
| US8399779B2 (en) | Wiring board and method of manufacturing the same | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
| US20090071707A1 (en) | Multilayer substrate with interconnection vias and method of manufacturing the same | |
| TWI386139B (zh) | 具雙面線路之封裝基板及其製法 | |
| KR20130097766A (ko) | 용장성 실리콘 관통 비아를 구비한 반도체 칩 | |
| JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
| CN103229605A (zh) | 布线基板 | |
| TW200926379A (en) | Package substrate having electrical connecting structure and method of fabricating the same | |
| US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| US7253364B2 (en) | Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2010171387A (ja) | 回路基板構造及びその製造方法 | |
| TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| CN101364586B (zh) | 封装基板结构 | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| TWI394248B (zh) | 封裝基板之製法 | |
| US9515010B2 (en) | Semiconductor packaging structure and forming method therefor | |
| TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
| US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
| TWI240402B (en) | Package substrate without plating bar and a method of forming the same | |
| TWI360214B (en) | Package substrate and method for fabricating the s | |
| TWI392073B (zh) | 嵌埋有半導體元件之封裝基板之製法 | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |