CN103918357A - 用以制作具有金属间化合物及相关电路板的多层电路板的方法 - Google Patents
用以制作具有金属间化合物及相关电路板的多层电路板的方法 Download PDFInfo
- Publication number
- CN103918357A CN103918357A CN201280054265.9A CN201280054265A CN103918357A CN 103918357 A CN103918357 A CN 103918357A CN 201280054265 A CN201280054265 A CN 201280054265A CN 103918357 A CN103918357 A CN 103918357A
- Authority
- CN
- China
- Prior art keywords
- metal
- circuit board
- layer
- hole
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0141—Liquid crystal polymer [LCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种方法是用于由电路板层制作多层电路板,每一电路板层包含电介质层及在其上包含第一金属的导电迹线。所述方法包含:在第一电路板层中形成贯穿通孔;用所述第一金属来镀敷所述贯穿通孔;及将第二金属涂覆到所述第一电路板层的所述第一金属、所述经镀敷贯穿通孔及所述第一金属上。所述方法还包含:将所述第一电路板层与第二电路板层对准在一起,使得所述第一电路板层的所述经镀敷贯穿通孔邻近所述第二电路板层上的特征;及加热并压紧所述经对准第一电路板层与第二电路板层,以便将所述电介质层层压在一起且形成所述第一金属及所述第二金属的金属间化合物,从而将邻近金属部分接合在一起。
Description
技术领域
本发明涉及多层电路制作的领域,且更明确地说,涉及多层电路板及相关电路板的层压。
背景技术
电子装置可包含一个或一个以上电路板。典型电路板是机械地支撑电子组件的平面板。举例来说,电子组件可包括电阻器、电容器、开关、电池及其它较复杂集成电路组件,即,微处理器。电路板通常包括电介质材料,举例来说,聚合物材料。
电路板可包含用于将电子组件彼此连接的表面上的导电迹线。由于电子电路已变得较复杂,因此已开发具有至少两个导电图案层的多层电路板。通常,多层电路板的不同导电迹线层可经由垂直延伸的通孔而连接,所述通孔包括导电材料,举例来说,金属。
典型多层电路板可包括多个核心层,所述多个核心层之间具有将邻近核心层贴附在一起的接合层。每一核心层通常包含电介质层,所述电介质层在所述电介质层的相对表面上具有导电图案层。通常,在多层电路板的制造期间,核心层及接合层堆叠在一起且接着经加热(经层压)以致使接合层将邻近核心层贴附在一起。
在多层电路板制造中,存在三种典型类别的通孔,即,贯穿通孔、埋入式通孔及盲通孔。简单地说,贯穿通孔延伸穿过多层电路板的所有层而盲通孔在内部层中的一者处终止。另一方面,埋入式通孔连接两个或两个以上内部层而不提供到外部层的连接。在典型制作方法中,形成盲通孔可给一些镀敷工艺提供一些技术障碍。明确地说,对于镀敷技术,盲通孔的纵横比可需要为相当宽的,举例来说,1∶1宽度与深度比。因此,当横穿几个层时,盲通孔可必然变大,此可不合意地消耗电路板有效面积。相比之下,贯穿通孔可形成有较合意纵横比,举例来说,1∶10宽度与深度比。
此外,在典型多层电路板方法中,制作工艺包含多个层压步骤且是繁琐的。实际上,个别电路板层通常顺序地层压在一起,借此因需要在每一顺序层添加处进行对齐及对准以及多个耗时层压步骤而添加工艺的实质成本。
举例来说,颁予平井(Hirai)等人的第2008/0121416号美国专利申请案揭示多层电路制作方法。此方法使用具有贯穿通孔的单独接合层来连接电路板层且使用多步骤接合方法。此外,颁予陈(Chan)等人的第6,995,322号美国专利揭示用于制作多层电路板的方法。如在典型方法中,此方法在几个层压步骤中形成完成多层电路板的几个单独部分。
发明内容
鉴于前述背景,因此本发明的目标是提供一种用于制作多层电路板的高效方法。
通过由多个电路板层制作多层电路板的方法来提供根据本发明的此及其它目标、特征及优点,每一电路板层包括电介质层及在其上包括第一金属的导电迹线。此方法包括:在第一电路板层中形成贯穿通孔;用所述第一金属来镀敷所述贯穿通孔;将第二金属涂覆到所述第一电路板层的所述第一金属、所述经镀敷贯穿通孔的所述第一金属及第二电路板层的所述第一金属上。所述方法还包含:将所述第一电路板层与所述第二电路板层对准,使得所述第一电路板层的所述经镀敷贯穿通孔邻近所述第二电路板层上的特征,例如经镀敷贯穿通孔或迹线;及加热并压紧所述经对准第一电路板层与第二电路板层,以便将所述电介质层层压在一起且形成所述第一金属与所述第二金属的金属间化合物,从而将邻近金属部分接合在一起且界定所述多层电路板的电连接路径,借此将所述贯穿通孔转变为盲通孔或埋入式通孔。有利地,在一个步骤中,所述第一电路板层及所述第二电路板层可经层压成具有较小直径通孔。
更明确地说,所述方法可包括将所述第二金属选择为具有低于所述电介质层的层压温度的熔化温度。此外,所述方法可包括将所述第一金属选择为具有大于所述电介质层的层压温度的熔化温度。举例来说,所述第一金属可包括铜,且所述第二金属可包括锡。
另一方面针对于一种多层电路板,所述多层电路板包含多个电路板层,每一电路板层包括电介质层及在其上包括第一金属的导电迹线。所述多层电路板包含:所述多个电路板层中的在其中具有贯穿通孔的第一电路板层;及所述贯穿通孔中的包括所述第一金属的镀层。所述多个电路板层中的所述第一电路板层与第二电路板层相对地对准,使得所述第一电路板层的所述贯穿通孔邻近所述第二电路板层上的特征且层压在一起。所述多层电路板包含通过形成于所述第一金属与第二金属之间的金属间化合物而结合在一起的所述导电迹线的邻近部分。
附图说明
图1是图解说明根据本发明的方法的流程图。
图2A到2F是图1的方法的步骤的示意性横截面图。
图3是图解说明根据本发明的金属间结合化合物的实施例的熔点特性的相图。
图4是根据本发明的金属间结合化合物的实施例的横截面图。
具体实施方式
现在将参考其中展示本发明的优选实施例的附图在下文中更全面地描述本发明。然而,本发明可以许多不同形式体现且不应解释为限于本文中所陈述的实施例。而是,提供这些实施例使得本发明将是透彻且完整的且将本发明的范围完全传达给所属领域的技术人员。通篇中相似编号是指相似元件。
首先参考图1到2F,现在参考流程图10来描述根据本发明的制作多层电路板40的方法。(框11)。所述方法是用于由多个电路板层41a到41c制作多层电路板40。每一电路板层41a到41c包含电介质层48及其主要表面上的第一金属层42。电介质层48包括热塑性材料。举例来说,电介质层48可包含双向拉伸液晶聚合物(LCP)层,但可使用其它材料,例如聚酰亚胺或聚四氟乙烯。
举例来说,第一金属层42可包括铜。此外,第一金属具有大于电介质层48的层压温度的熔化温度。电路板层41a到41c在其两个主要表面上覆有第一金属(框13)。
此方法进一步包含在第一电路板层41a中形成多个贯穿通孔43(框15)。为便于阐释,在图2A到2E中仅展示第一电路板层41a,但如所属领域的技术人员将了解,类似地处理第二电路板41b(且在一些实施例中,第三电路板层41c)。举例来说,贯穿通孔43可使用激光铣削技术、冲压技术及机械钻孔技术等而形成。
所述方法包含用第一金属来镀敷贯穿通孔43(框17)。举例来说,第一金属可使用电沉积方法而镀敷于贯穿通孔43中。所述方法包含选择性地移除第一金属层42的部分以依据第一电路板层41a及第二电路板层41b上的第一金属层而界定其上的导电迹线44(框19)。举例来说,第一金属层42可使用化学蚀刻及光刻而移除。第一金属层42的部分的移除用虚线展示,这是因为(举例来说)在其中特定层上需要固体第一金属平面的例子中此步骤是任选的。
所述方法包含将第二金属45涂覆到第一电路板层41a的第一金属导电迹线44、经镀敷贯穿通孔43及第二电路板层41b的第一金属42上(框21)。应注意,第二金属45的镀层未按比例绘制。更明确地说,第二金属45具有低于电介质层48的层压温度的熔化温度且在低于所述层压温度的温度下与第一金属42形成稳定金属间化合物。第二金属45可使用无电沉积工艺、电解沉积工艺及物理气相沉积工艺中的至少一者而形成。需要所形成的金属间化合物拥有高于任何后续处理温度(例如,将组件放置于完成电路板上及执行焊料回流)的熔化温度。举例来说,第二金属45可包括锡(锡熔点:260℃;LCP层压温度:270℃;铜-锡金属间化合物熔点:600℃)。
所述方法还包含将第一电路板层41a与第二电路板层41b对准在一起以使用经镀敷贯穿通孔43来互连邻近层(框23),借此形成盲通孔49b(图2F)、堆叠49a(图2F)及/或埋入式通孔49c(图2F)。所述方法包含加热及将压力施加到经对准第一及后续(说明性地,三个电路板层41a到41c)电路板层41a到41c,以便将电介质层48层压在一起且形成第一金属与第二金属的金属间化合物,从而将邻近金属部分接合在一起且界定多层电路板40的电连接路径(框29)。有利地,多层电路板40可使用单个层压循环而层压。
举例来说,在铜-锡实施例中,金属间化合物包括金属间铜-锡化合物。优选地,将锡层涂覆到铜上。在使用LCP电介质层的实施例中,举例来说,经对准电路板层41a到41c经受270℃及200PSI(一种类型的LCP的层压温度及压力)。举例来说,经对准第一、第二及第三电路板层4la到41c可在热压罐中层压在一起,此有利地提供氧化作用的预防且使用均衡压力,此可防止电路板层未对齐及挤出,以上两者可改进尺寸稳定性。
现在另外参考图3到4,对于包含锡作为第二金属及铜作为第一金属的实施例,金属间结合化合物60包括Cu3Sn。有利地,此化合物60是稳定的且具有大于600℃的熔点(图50中展示随着锡成分变化的金属间结合化合物熔点特性)。金属间结合化合物60夹在底部电路板层41与顶部电路板层47之间且说明性地包含铜导电迹线44、Cu3Sn层48及形成相对铜导电迹线的铜层46。如所图解说明,加热并压紧实质上通过与第一金属形成金属间化合物60而消耗第二金属45。
在一些实施例中,方法可包含:将第一电路板层41a与其相对侧上的第三电路板层41c对准(关于第二电路板层)(框25及27)(还用虚线展示);将第一电路板层的经镀敷贯穿通孔43中的一些经镀敷贯穿通孔对准及互连(在第一电路板层的两侧上)以界定埋入式通孔49c。在这些实施例中,第三电路板层41c与第二电路板层41b及第一电路板层41a相比类似地形成,即,所述第三电路板层包括电介质层48、其上的第一金属导电迹线44及第一金属导电迹线上的第二金属层45。当然,在这些实施例中,层压步骤包括在一个层压步骤中加热并压缩第一、第二及第三电路板层41a到41c(框29及31)。
再次,以上所描述的方法提供形成稳定且牢固的金属间电互连的用于多层电路板40的单个层压制作方法。此外,通过由经修改贯穿通孔形成盲通孔49b、经堆叠通孔49a及埋入式通孔49c,所述方法克服多层电路板中的通孔形成的典型缺陷(即,大盲通孔直径及低纵横比)。能够由贯穿通孔形成所有类型的通孔及基于一个步骤层压而提供的精确度允许较大电路密度及电路板有效面积的较高效使用。
Claims (10)
1.一种由多个电路板层制作多层电路板的方法,每一电路板层包括电介质层及在其上包括第一金属的导电迹线,所述方法包括:
在第一电路板层中形成贯穿通孔;
用所述第一金属来镀敷所述贯穿通孔;
将第二金属涂覆到所述第一电路板层的所述第一金属、所述经镀敷贯穿通孔及第二电路板层的所述第一金属上;
将所述第一电路板层与所述第二电路板层对准在一起,使得所述第一电路板层的所述经镀敷贯穿通孔邻近所述第二电路板层上的特征;及
加热并压紧所述经对准第一电路板层与第二电路板层,以便将所述电介质层层压在一起且形成所述第一金属与所述第二金属的金属间化合物,从而将邻近金属部分接合在一起且界定所述多层电路板的电连接路径。
2.根据权利要求1所述的方法,其进一步包括将所述第二金属选择为具有低于所述电介质层的层压温度的熔化温度。
3.根据权利要求1所述的方法,其进一步包括将所述第一金属选择为具有大于所述电介质层的层压温度的熔化温度。
4.根据权利要求1所述的方法,其中所述第一金属包括铜;且其中所述第二金属包括锡。
5.根据权利要求1所述的方法,其进一步包括:
将所述第二金属涂覆到第三电路板层的所述第一金属上;及
将所述第一电路板层、所述第二电路板层及所述第三电路板层彼此对准,使得所述第一电路板层的所述经镀敷贯穿通孔对准到所述第二电路板层上的所述特征且所述第二电路板层的经镀敷贯穿通孔对准到所述第三电路板层上的特征;且其中加热并压紧包括加热并压紧所述第一电路板层、所述第二电路板层及所述第三电路板层。
6.根据权利要求1所述的方法,其进一步包括:
在所述第二电路板层中形成贯穿通孔;
用所述第一金属来镀敷所述贯穿通孔;及
将所述第二金属涂覆到所述第二电路板的所述经镀敷贯穿通孔上。
7.根据权利要求1所述的方法,其中所述电介质层包括热塑性材料。
8.一种多层电路板,其包括:
结合在一起的多个电路板层,每一电路板层包括电介质层及在其上包括第一金属的导电迹线;
所述多个电路板层中的在其中具有贯穿通孔的第一电路板层;
所述贯穿通孔中的包括所述第一金属的镀层;
所述多个电路板层中的所述第一电路板层与第二电路板层相对地对准,使得所述第一电路板层的所述贯穿通孔邻近所述第二电路板层上的特征且层压在一起;及
所述导电迹线的邻近部分是通过形成于所述第一金属与第二金属之间的金属间化合物。
9.根据权利要求8所述的多层电路板,其中所述第二金属具有低于所述电介质层的层压温度的熔化温度。
10.根据权利要求8所述的多层电路板,其中所述第一金属具有大于所述电介质层的层压温度的熔化温度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/242,155 | 2011-09-23 | ||
US13/242,155 US8904632B2 (en) | 2011-09-23 | 2011-09-23 | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
PCT/US2012/056529 WO2013044002A1 (en) | 2011-09-23 | 2012-09-21 | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103918357A true CN103918357A (zh) | 2014-07-09 |
CN103918357B CN103918357B (zh) | 2016-08-17 |
Family
ID=47018507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280054265.9A Expired - Fee Related CN103918357B (zh) | 2011-09-23 | 2012-09-21 | 用以制作具有金属间化合物及相关电路板的多层电路板的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8904632B2 (zh) |
KR (1) | KR101536544B1 (zh) |
CN (1) | CN103918357B (zh) |
WO (1) | WO2013044002A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110050516A (zh) * | 2016-12-07 | 2019-07-23 | D-波系统公司 | 超导印刷电路板相关的系统、方法和设备 |
US11647590B2 (en) | 2019-06-18 | 2023-05-09 | D-Wave Systems Inc. | Systems and methods for etching of metals |
US11678433B2 (en) | 2018-09-06 | 2023-06-13 | D-Wave Systems Inc. | Printed circuit board assembly for edge-coupling to an integrated circuit |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9699902B1 (en) * | 2014-07-24 | 2017-07-04 | Flextronics Ap, Llc | Printed circuit board made through sintering copper nano-particles |
TWI608779B (zh) * | 2016-04-20 | 2017-12-11 | 中華精測科技股份有限公司 | 高密度互連多層電路板及其製造方法 |
JP2019079856A (ja) * | 2017-10-20 | 2019-05-23 | トヨタ自動車株式会社 | 多層基板の製造方法 |
CN113784547A (zh) * | 2020-06-10 | 2021-12-10 | 深南电路股份有限公司 | 一种印制线路板及其压合方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
US20030127495A1 (en) * | 2002-01-07 | 2003-07-10 | International Business Machines Corporation | Method of forming metallic z-interconnects for laminate chip packages and boards |
CN101072474A (zh) * | 2006-05-10 | 2007-11-14 | 三星电机株式会社 | 积层印刷电路板的制造方法 |
WO2010070771A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5716663A (en) | 1990-02-09 | 1998-02-10 | Toranaga Technologies | Multilayer printed circuit |
US5359767A (en) * | 1993-08-26 | 1994-11-01 | International Business Machines Corporation | Method of making multilayered circuit board |
US6931723B1 (en) | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
US6826830B2 (en) | 2002-02-05 | 2004-12-07 | International Business Machines Corporation | Multi-layered interconnect structure using liquid crystalline polymer dielectric |
US6995322B2 (en) | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
WO2004079795A2 (en) | 2003-03-04 | 2004-09-16 | Rohm And Haas Electronic Materials, L.L.C. | Coaxial waveguide microstructures and methods of formation thereof |
DE102004005300A1 (de) | 2004-01-29 | 2005-09-08 | Atotech Deutschland Gmbh | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens |
TW200740334A (en) | 2005-10-20 | 2007-10-16 | Matsushita Electric Ind Co Ltd | Multilayer printed wiring board and its manufacturing method |
US7656256B2 (en) | 2006-12-30 | 2010-02-02 | Nuvotronics, PLLC | Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof |
US9003648B2 (en) | 2007-01-02 | 2015-04-14 | Ormet Circuits, Inc. | Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias |
US9117602B2 (en) * | 2008-01-17 | 2015-08-25 | Harris Corporation | Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods |
-
2011
- 2011-09-23 US US13/242,155 patent/US8904632B2/en active Active
-
2012
- 2012-09-21 WO PCT/US2012/056529 patent/WO2013044002A1/en active Application Filing
- 2012-09-21 CN CN201280054265.9A patent/CN103918357B/zh not_active Expired - Fee Related
- 2012-09-21 KR KR1020147010654A patent/KR101536544B1/ko active IP Right Grant
-
2014
- 2014-11-04 US US14/532,224 patent/US9655236B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
US20030127495A1 (en) * | 2002-01-07 | 2003-07-10 | International Business Machines Corporation | Method of forming metallic z-interconnects for laminate chip packages and boards |
CN101072474A (zh) * | 2006-05-10 | 2007-11-14 | 三星电机株式会社 | 积层印刷电路板的制造方法 |
WO2010070771A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110050516A (zh) * | 2016-12-07 | 2019-07-23 | D-波系统公司 | 超导印刷电路板相关的系统、方法和设备 |
US11617272B2 (en) | 2016-12-07 | 2023-03-28 | D-Wave Systems Inc. | Superconducting printed circuit board related systems, methods, and apparatus |
CN110050516B (zh) * | 2016-12-07 | 2023-06-02 | D-波系统公司 | 超导印刷电路板相关的系统、方法和设备 |
US11678433B2 (en) | 2018-09-06 | 2023-06-13 | D-Wave Systems Inc. | Printed circuit board assembly for edge-coupling to an integrated circuit |
US11647590B2 (en) | 2019-06-18 | 2023-05-09 | D-Wave Systems Inc. | Systems and methods for etching of metals |
Also Published As
Publication number | Publication date |
---|---|
US8904632B2 (en) | 2014-12-09 |
US20150053468A1 (en) | 2015-02-26 |
US20130075137A1 (en) | 2013-03-28 |
KR20140063869A (ko) | 2014-05-27 |
KR101536544B1 (ko) | 2015-07-13 |
US9655236B2 (en) | 2017-05-16 |
WO2013044002A1 (en) | 2013-03-28 |
CN103918357B (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103918357A (zh) | 用以制作具有金属间化合物及相关电路板的多层电路板的方法 | |
CN103167727B (zh) | 电路板及其制造方法 | |
CN101937899B (zh) | 半导体封装结构及封装工艺 | |
US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
CN101331813A (zh) | 多层印刷线路板以及其部件安装方法 | |
CN106231810A (zh) | 一种新型母排及其制作方法 | |
CN109661128A (zh) | 一种多层pcb板制备方法及多层pcb板 | |
JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
KR20100095632A (ko) | 다층 프린트 기판 및 그의 제조 방법 | |
CN103517583A (zh) | 多层电路板及其制作方法 | |
JP2010003800A (ja) | チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法 | |
CN107645853A (zh) | 多层电路板的制作方法及多层电路板 | |
JP2009111331A (ja) | 印刷回路基板及びその製造方法 | |
JPWO2012161218A1 (ja) | 配線板および配線板の製造方法 | |
CN106465538A (zh) | 用于制造箔结构的方法及对应的箔结构 | |
KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20110097961A (ko) | 다층 프린트 기판 및 그의 제조 방법 | |
CN106163114A (zh) | 一种金属基电路板结构及其加工方法 | |
CN104105334A (zh) | 印刷电路板及其制造方法 | |
JP2009141297A (ja) | 多層配線板およびその製造方法 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR20140077441A (ko) | 인쇄회로기판 및 그 제조방법 | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
US11317521B2 (en) | Resin flow restriction process and structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: American Florida Patentee after: L3 Hershey Technology Co. Address before: American Florida Patentee before: Harris Corp. |
|
CP01 | Change in the name or title of a patent holder | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160817 |
|
CF01 | Termination of patent right due to non-payment of annual fee |