CN101072474A - 积层印刷电路板的制造方法 - Google Patents

积层印刷电路板的制造方法 Download PDF

Info

Publication number
CN101072474A
CN101072474A CNA2007100872058A CN200710087205A CN101072474A CN 101072474 A CN101072474 A CN 101072474A CN A2007100872058 A CNA2007100872058 A CN A2007100872058A CN 200710087205 A CN200710087205 A CN 200710087205A CN 101072474 A CN101072474 A CN 101072474A
Authority
CN
China
Prior art keywords
resin substrate
layer
metal
seed layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100872058A
Other languages
English (en)
Inventor
宋宗锡
金泰勋
金东先
车慧挻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101072474A publication Critical patent/CN101072474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种积层印刷电路板的制造方法，其中，取代包括湿式表面打磨处理和化学镀的传统湿处理，通过使用包括离子束表面处理和真空沉积的干处理形成核心层的金属晶种层来实现包括核心层和外层的积层印刷电路板的电路化学镀。当在本发明的方法中使用干处理取代湿处理时，可以以有利于环境的方式来形成电路层，并且可以通过半加成工艺来制造包括核心层和外层的基板的所有电路层。另外，可以增加树脂基板和金属层之间的剥离强度，从而实现高度可靠的精密电路。

Description

积层印刷电路板的制造方法
相关申请的交叉引用
本申请要求于2006年5月10日提交的题为“积层印刷电路板的加工”的第10-2006-0042015号韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本申请大体上涉及一种积层印刷电路板(built-up PCB)的制造方法，更具体的涉及一种积层PCB的制造方法，其中，积层PCB的核心电路层是通过包括离子束表面处理和真空淀积的干金属晶种层形成工艺形成的，从而以有利于环境的方式实现高度可靠的精密电路。
背景技术
目前，积层PCB都使用减成工艺、改良的半加成工艺(MSAP)、和半加成工艺(SAP)来制造。
具体地，减成工艺应用于HDI(高密度互连)产品，并且减成工艺和MSAP应用于UT-CSP(超薄型芯片比例封装)和BGA(球状矩阵排列)产品。另外，在FCBGA(倒装芯片球栅格阵列：倒装芯片BGA)的情况下，分别使用减成工艺和SAP来形成包括2F2B/3F3B的核心层和积层外层，此外，通过化学镀形成晶种层，从而实现精密电路。
在这点上，根据第一项传统技术，图1A和图11B是分别示出了积层PCB的核心层和外层的形成工艺的流程图。
参考图1A和图2A至图2G，以下描述根据第一项传统技术的使用减成工艺形成积层PCB的核心层的方法。
首先，对在两个表面上都层压有层压金属层12的树脂基板11进行典型的蚀刻和钻孔，从而形成通孔13(图2A和图2B)。然后，对具有通孔13的基板的表面进行除胶渣，然后进行化学镀，从而形成化学镀金属层14(图2C)。通过电镀，形成金属板镀层15(图2D)。通孔13填充有导电胶16(图2E)，在此之后，将干膜17施加在包括通孔13的对应于电路图案的预定区域上(图2F)。通过典型的曝光/显影和蚀刻去除金属层上的多余部分，然后去除干膜17，从而完成形成核心电路层的工序(图2G)。在执行接下来的外层形成工艺之前，对基板进行例如本领域中已知的CZ处理的典型表面处理，然后在基板上层压绝缘层(未示出)。
另外，参考图1B和图3A至3F，以下描述根据第一项传统技术的使用MSAP形成积层PCB的外层的工艺。为了方便，省略对核心层上的积层工艺的描述，而仅描述外层形成工艺。
首先，对层压在两个表面上层压有金属层22的树脂基板21进行半蚀刻，然后进行典型的蚀刻和钻孔，从而形成盲通孔23(图3A和图3B)。然后，对具有盲通孔23的基板的表面进行除胶渣和化学镀，从而形成化学镀金属层24(图3C)。然后，将干膜26施加到除了包括通孔23的对应于电路图案的区域之外的预定区域上(图3D)。使用干膜作为保护层，通过电镀形成金属图案的镀层27(图3E)。然后，去除干膜26，并且通过快速蚀刻(flash etching)去除金属层的多余部分，从而完成图案化工艺(图3F)。
根据第二项传统技术，图4A和图4B分别示出了积层PCB的核心层和外层的形成工艺。
参考图4A和图5A至图5G，以下描述根据第二项传统技术的使用减成工艺来形成积层PCB的核心层的工艺。
首先，对层压在两个表面之上层压有大约12μm厚的金属层32的树脂层31进行典型的蚀刻和钻孔，从而形成具有大约350μm直径的通孔33(图5A和图5B)。然后，对具有通孔33的基板的表面进行除胶渣，然后进行化学镀，从而形成大约1μm～3μm厚的化学镀金属层34(图5C)。通过电镀，形成大约18μm厚的金属板镀层35(图5D)。用导电胶36填充具有电解金属层35的通孔33(图5E)，在此之后将干膜37施加到包括通孔33的对应于电路图案的预定区域上(图5F)。通过典型的曝光/显影和蚀刻来去除金属层的多余部分，然后去除干膜37，从而完成形成核心电路层的工序(图5G)。在接下来的外层形成工艺之前，对基板进行例如本领域中已知的CZ处理的典型表面处理，然后在基板上层压绝缘层(未示出)。
另外，参考图4B和图6A至图6F，以下描述根据第二项传统技术的积层PCB的外层的形成工艺。为了方便起见，省略对核心层的积层工艺的说明，仅描述外层形成工艺。
首先，对层压在两个表面之上层压有金属层42的树脂基板41(例如，约35μm厚的ABF(Ajinomoto(味之素)积层膜))进行典型的蚀刻和钻孔，以形成具有大约75μm直径的盲通孔43(图6A和图6B)。然后，对具有盲通孔43的基板的表面进行除胶渣，然后进行化学镀，从而形成约1±0.3μm厚的化学镀金属层44(图6C)。然后，将干膜45施加在除了包括盲通孔43的对应于电路图案的区域之外的预定区域上(图6D)。使用干膜作为保护层，通过电镀形成金属图案镀层46(图6E)。然后，去除干膜45，并且通过快速蚀刻去除金属层的多余部分，从而完成图案化的工艺(图6F)。
同样，取决于产品类型而定的树脂基板的材料的实例包括环氧树脂，例如，FR-4、BT(双马来酰亚胺-三嗪)、ABF等。
例如，在通过减成工艺和MSAP制造包括BT绝缘材料的BGA和UT-CSP的情况下，材料的表面轮廓至少是1μm，并且在减成工艺中，很难实现节距(pitch)不大于80μm(行/间隔＝40/40μm)的精密电路。在MSAP中，因为金属层的厚度由于半蚀刻而发生变化，所以可以获得节距约为50μm(行/间隔＝25/25μm)的精密电路。
在FCBGA产品组中，通常通过减成工艺使用FR-4树脂基板来形成核心层典型，从而实现具有约100μm节距(行/间隔＝50/50μm)的电路，然后通过SAP使用ABF树脂基板来准备积层外层，以获得具有约36μm(行/间隔＝18/18μm)节距的精密电路。然而，同样地，核心层的精密电路很难实现，这可能归结于树脂基板材料的表面粗糙程度和减成工艺本身的限制。
另外，如图7所示，在通过SAP使用ABF绝缘材料来制造多层基板的FCBGA产品组中，对核心层(包括第1～第2层52a、52b)应用减成工艺，并且对外层(包括第3～第6层组成55a、55b、57a、57b)应用SAP。特别地，为了形成电路，将包括用于形成大约1μm～3μm厚的晶种层的化学镀、电镀、去膜、和快速蚀刻的外层电路形成工艺重复两次。从而，在树脂基板51、54a、54b、56a、56b中形成通孔53和电路图案52a、52b、55a、55b、57a、57b。然后，施加焊接保护层58a、58b，并形成焊接保护层的开口部分59a、59b。从而，完成了共具有六层的FCBGA。
然而，昂贵的ABF材料的使用导致加工成本增加，并因此使得产品价格很高。ABF材料的表面至少是1μm，这就导致巨大的表面粗糙和36μm的节距(行/间隔＝18/18μm)。另外，在通过湿式表面处理和化学镀实现精密电路时存在局限性。
具有了对轻、细、短、小PCB的需求，许多厂商已尝试开发了用于实现精密电路和表现出高性能的绝缘材料，以提高电路上信号的转移率。根据以上的发展趋势，输入和输出的信号数量增多，因此需要高度可靠的精密电路。然而，由于通过包括湿式表面处理和化学镀的湿处理来形成金属晶种层，因而，传统SAP就要遭受表面粗糙度的不合需要的增加，从而不可能实现精密电路。同样，产生大量浪费，从而带来环境问题。
发明内容
基于本发明者对PCB的精深及透彻的研究，本发明致力于解决现有技术中存在的问题，结果发现，当形成积层PCB的核心层时，对层压在两个表面上层压有金属层的树脂基板进行全蚀刻，从而获得适合用于实现高剥离强度的表面粗糙度，然后通过SAP取代传统的减成工艺来形成电路层，假如通过包括离子束表面处理和真空沉积的干处理而不使用包括湿式蚀刻和化学镀的传统湿处理来形成金属晶种层，那么就可以以有利于环境的方式来制造具有高度可靠的精密电路的积层PCB。
因此，本发明的一个目的在于提供一种积层PCB的制造方法，其中，可以通过SAP来制造包括核心层和外层的积层PCB的所有电路层，从而实现精密电路。
本发明的另一个目的在于提供一种积层PCB的制造方法，其中，可以通过干处理而不是湿处理来形成金属晶种层，从而以有利于环境和节约的方式来实现电路层。
本发明的另一个目的在于提供一种积层PCB的制造方法，其中，可以提高树脂基板和金属层之间的剥离强度，从而实现高度可靠的精密电路。
为了实现上述目的，本发明提供了一种包括核心层和外层的积层PCB的制造方法，该核心层通过以下步骤制造：(a)提供在两个表面上层压有金属层的第一树脂基板；(b)从第一树脂基板的两个表面上去除金属层；(c)在没有金属层的第一树脂基板中形成用于层间电连接的通孔；(d)使用离子束对具有通孔的第一树脂基板进行表面处理；(e)使用真空沉积，在表面经过处理的第一树脂基板上形成第一金属晶种层；(f)使用电镀在具有第一金属晶种层的第一树脂基板上形成第一金属图案镀层；(g)去除不具有第一金属图案镀层的第一金属晶种层的部分；以及(h)使用导电胶(conductivepaste)填充通孔，从而形成核心电路层。
同样，优选地在存在选自包括Ar、O2、N2、Xe、CF4、H2、Ne、Kr、及其混合物的组中的惰性气体的情况下执行使用离子束的表面处理。
可以使用溅射、热蒸发、或者电子束沉积来执行真空沉积。
第一金属晶种层的厚度优选地为0.02μm-4μm，并且更优选地为0.02μm-1μm。
另外，外层可以通过以下步骤制造：(i)在核心电路层上层压第二树脂基板；(j)在第二树脂基板中形成用于层间电连接的盲通孔；(k)使用化学镀在具有盲通孔的第二树脂基板上形成第二金属晶种层；(l)使用电镀在具有第二金属晶种层的第二树脂基板上形成第二金属图案镀层；以及(m)去除不具有第二金属图案镀层的第二金属晶种层的部分。
彼此相同或者不同的第一树脂基板和第二树脂基板可以包括环氧树脂或氟树脂。
同样，金属优选地为铜。
附图说明
图1A和图1B是分别示出了根据第一项传统技术的积层PCB的核心层和外层的形成工艺的流程图；
图2A至图2G是依次示出了根据第一项传统技术的积层PCB的核心层的形成工艺的截面图；
图3A至图3F是依次示出了根据第一项传统技术的积层PCB的外层的形成工艺的截面图；
图4A和图4B是分别示出了根据第二项传统技术的积层PCB的核心层和外层的形成工艺的流程图；
图5A至图5G是依次示出了根据第二项传统技术的积层PCB的核心层的形成工艺的截面图；
图6A至图6F是依次示出了根据第二项传统技术的积层PCB的外层的形成工艺的截面图；
图7是图解示出传统FCBGA PCB结构的截面图；
图8A和图8B分别是示出了根据本发明的积层PCB的核心层和外层的形成工艺的流程图；
图9A至图9H是依次示出了根据本发明的积层PCB的核心层的形成工艺的截面图；
图10A至图10F是依次示出了在图9H的核心层上形成第一外层的工艺的截面图；
图11是图解示出通过在图10F的第一外层上形成第二外层制造的FCBGA PCB的结构的截面图；以及
图12是图解示出根据本发明的PCB的离子束表面处理的示图。
具体实施方式
下文将参考附图详细描述本发明。
如上所述，在根据减成工艺的积层PCB的核心层的传统准备工艺中，可以通过对在两个表面之上层压有金属层的基板应用干膜、曝光、显影、和湿式蚀刻来实现电路，然而，难以获得节距不大于80μm(行/间隔＝40/40μm)的电路线宽(circuit line width)。另外，为了减轻这种电路的图案化问题，考虑可使用SAP来对基板进行通孔加工、除胶渣、用于形成金属晶种层的化学镀、电镀、以及其后的快速蚀刻的方式来形成电路。然而，在通过包括非电解镀和电镀的典型湿处理来将SAP应用于电路板的形成的情况下，不能保证树脂基板和金属层之间存在足够的剥离强度，因而难以实现精密电路。
在本发明中，为了克服了上述问题，当通过SAP准备核心层时，对层压在核心层的树脂基板的两个表面上的金属层进行全蚀刻，从而使得表面适合于实现高剥离强度的粗糙度，在此之后，使用包括离子束表面处理和真空沉积的干处理取代包括除胶渣和非电解镀的传统湿处理来形成金属晶种层。因此，通过有利于环境的SAP，可以提高金属上的剥离强度(＞0.8Kgf/cm)，最终有可能实现具有高密度的精密电路。另外，在积层外层中，使用传统湿式除胶渣、非电解镀、和电镀形成电路层。以此方式，由于可以将SAP应用于积层PCB的所有层，所以可以获得具有高密度的精密电路。
图8A和图8B是分别示出了根据本发明的形成积层PCB的核心层和外层的工艺的流程图。
参考图8A和图9A至图9H，下面描述根据本发明的形成积层PCB的核心层的工艺。
首先，准备由环氧树脂或者氟树脂形成、并在其两个表面上层压有金属层62的PCB的树脂基板61(图9A)。只要可用于电路形成，可以使用任意导电金属作为金属。考虑到经济利益，铜尤其实用。
然后，通过典型的全蚀刻处理从树脂基板61的两个表面上去除金属层62。从而，即使不经过额外的表面处理，仍可以使得基板具有适合实现高剥离强度的表面粗糙度(图9B)。
然后，在树脂基板61中形成用于层间电连接的用于内部通孔的一个或多个通孔63(图9C)，并使用离子束处理具有通孔63的基板的表面。
优选地，可以在存在选自包括Ar、O2、N2、Xe、CF4、H2、Ne、Kr、Kr、及其混合物的组中的惰性气体的情况下、以1E15～1E19(ions/cm2)的离子剂量、和0.5～20keV的加速电压来执行离子束表面处理工序，但是本发明不限于此。可以根据基板材料的类型来适当设置实际的处理条件，这对本领域的技术人员来说是显而易见的。
通过这种干式离子束表面处理工序，可以提高树脂基板对将随后形成的金属晶种层的剥离强度。即，如图12所示，使用具有能量的惰性或反应离子来激励树脂基板的聚合体材料的表面，从而形成能够与活性气体(例如氧)发生化学反应的不稳定链，以使基板的憎水表面转换为亲水表面，因此提高了材料的剥离强度。从而，有可能实现精密电路。
使用真空沉积在经过离子束表面处理的基板61上形成期望厚度的金属晶种层64(图9D)。
通过溅射、热蒸发、或电子束沉积来举例说明真空沉积工艺，但是并不特别局限于此，只要该方法在本领域中是公知的。
如此形成的金属晶种层具有0.02μm～4μm的厚度，优选地具有0.02～1μm的厚度，更优选地具有0.02μm～0.5μm的厚度。特别，可以将通过真空沉积产生的金属晶种层有选择地形成为比使用传统的湿式化学镀工艺(2μm～3μm)形成的金属晶种层更薄，从而减少随后的快速蚀刻工艺的工作周期、提高生产率、以及防止钻蚀(undercutting)的生成，因此获得具有高密度的精密核心电路线。另外，可以取代传统的湿式化学镀工艺并因此可以应用于金属晶种层的形成工艺中的干式真空沉积工艺由于无废液生成而被认为是有利于环境的。
然后，如本领域所公知的，将作为电镀保护层的干膜65施加到与图案电镀区域不同的预定区域上(图9E)，在此之后，对电解金属图案进行电镀，并去除干膜65，从而形成金属图案镀层66(图9F)。
通过典型的快速蚀刻来去除不具有图案镀层66的金属晶种层64的部分(图9G)，并且使用本领域中公知的典型导电胶67填充具有图案镀层66的通孔63，从而完成核心电路层(图9H)。
转向图8B和图10A至图10F，以下描述根据本发明的在积层PCB的核心层上累积外层的工艺。
对图9H的核心电路层进行例如CZ处理(可从MEC购得的CZ8100)的典型表面处理，以提高电路层的表面粗糙度，从而保证用于树脂基板材料的剥离强度，在此之后，在其上沉积由核心层的材料相同或者不同的环氧树脂或氟树脂形成的基板71(图10A)。
接下来，在树脂基板71中形成用于层间电连接的盲通孔72(图10B)。在通过除胶渣工艺的典型表面处理之后，执行化学镀工艺，从而获得大约2μm～3μm厚的金属晶种层73(图10C)。
接下来，将干膜74施加与对应于包括盲通孔72的电路图案的区域不同的预定区域上(图10D)。使用干膜作为保护层，通过电镀来形成金属图案镀层75(图10E)。
接下来，去除干膜74，并通过典型的快速蚀刻来去除不包括金属图案镀层75的金属晶种层73的部分，从而完成外层电路层(图10F)。
可选地，可以将图10A至10F示出的SAP重复两次来形成第3层至第6层。另外，当施加FCBGA的最外层时，如在本领域中所特别公知的，施加保护层，通过典型的焊接保护层开口工艺来形成焊接保护层开口部分，并且通过化学镍/金镀来形成凸起(bump)。
图11示出了如此制造的具有六层的FCBGA。
如图11所示，提供包括第一电路层82a、82b和通孔83的第一树脂基板81来作为核心层，并且提供包括盲通孔和第二电路层85a、85b的第二树脂基板84a和84b、以及包括盲通孔和第三电路层87a、87b的第三树脂基板86a和86b作为外层。另外，提供焊接保护层88a和88b作为最外层，并且通过预定的开口工艺来形成焊接保护层开口部分89a和89b。
根据积层PCB的最终用途，可以将外层压层工艺多次重复，并且可以进一步执行预定的随后工艺。
可以将这样制造的积层PCB应用于HDI、UT-CSP、BGA、和FCBGA等等，但并且不限于此，也可以将其应用于实现精密电路的所有产品中。
根据本发明的积层PCB的制造工艺，由于在两个表面上层压有金属层的树脂基板被用作核心层的基板，所以当从其上去除金属层时，可以无需另外的表面处理就可以提供适合用于实现高剥离强度的表面粗糙度(Ra＜0.8μm)的树脂基板。另外，使用离子束来处理如此粗糙的基板表面，从而提高精密金属的剥离强度(＞0.8Kgf/cm)以实现精密电路。另外，可以使用干处理取代传统的湿处理来形成金属晶种层，从而可以通过对有利于环境的工艺来实现具有最小表面粗糙度(Ra＜0.8μm)的核心层的精密电路。此外，可以对包括核心层和外层的积层PCB的所有层进行SAP，从而形成电路。因此，有可能实现具有高密度的高度可靠的电路。
可以通过以下示意性提出的实例得到对本发明更好的理解，但是对本发明的解释并不限于此。
实例1
A：使用蚀刻剂FeCl2对在两个表面上层压有铜箔的FR-4 CCL(敷铜箔叠层板)进行全蚀刻，从而去除两层铜箔。使用CNC(计算机数控)钻孔机对不具有铜箔的FR-4基板进行机械钻孔，从而形成具有大约100μm～300μm直径的通孔，然后经过大约1KeV加速高压并使用1E15离子剂量的N2气对其进行离子束表面处理。然后，使用DC溅射，在经过表面处理的基板上沉积大约0.3μm厚的铜晶种层。然后，使用H2SO4(120～160gl/l)、Cu(20～40g/l)、Cl-(20～50ppm)、以及酸铜HL整平剂(5～15ml/l)，在预定气流量(0.05～0.15m3/min)、温度(20～25℃)、以及气流密度(F/B1.5ASD)的条件下，通过铜图案电镀来形成大约10μm～20μm厚的铜图案镀层，在此之后，使用蚀刻剂H2SO4/H2O2，通过蚀刻速度为2m/min的快速蚀刻来去除铜晶种层。最后，在3.0pa.s粘滞度、80℃/60min预热处理、和160℃/60min固化的条件下，用铜胶填充通孔，从而完成核心电路层。
B：对这样获得的核心电路层进行CZ处理(可从MEC购得的CZ8100)，以提高铜的表面粗糙度，从而确保基板材料的剥离强度。在这种核心电路层上，在100℃的温度、30秒的真空时间周期、7kgf/cm2的压力、以及60秒的加压时间周期的条件下，使用第一真空层压装置来临时焊接ABF，然后，在100℃的温度、10kgf/cm2的压力、和90秒的加压时间周期的条件下，使用第二热压机来沉积ABF。然后，使用CO2激光形成具有大约70μm直径的盲通孔，并且在膨胀处理过程中，以10～12的pH值来膨胀胶渣，然后，使用高锰酸(CH4+12MnO4 -+14OH-→CO3 2-+12MnO4 2-+9H2O+O2)来进行去除，从而形成预定的表面粗糙度。然后，通过用于去除二氧化锰残余物的中和反应(CH4+12MnO4 -+14OH-→CO3 2-+12MnO4 2-+9H2O+O2)执行除胶渣处理，并且在CuSO4+2HCHO+4NaOH  Cu+2HCO2Na+H2+2H2O+Na2SO4的条件下执行化学铜镀(Atotech安美特公司)，从而形成大约3μm厚的铜晶种层。然后，在预定空气流量(0.05～0.15m3/min)、温度(20～25℃)、和电流密度(F/B1.5ASD)的条件下，通过使用H2SO4(120～160gl/l)、Cu(20～40g/l)、Cl-(20～50ppm)、以及酸铜HL整平剂(5～15ml/l)的铜图案电镀(Evara公司)来形成大约15μm厚的铜图案镀层，在此之后，使用蚀刻剂H2SO4/H2O2，通过蚀刻速度为2m/min的快速蚀刻来去除铜晶种层。
C：对B中得到的基板进行两次与B中工艺相同的积层工艺，从而形成包括第3层至第6层的外层。在370μm、350μm、和320μm的弯曲节距(roll pitch)、辊式压、刮柄压、1.2～1.6m/min的轧制速度、和78℃±2℃的烘干温度的条件下，施加焊接保护层，并且以30秒的第一生产时间(tact time)和30秒的第二生产时间对其进行预固化，以从油墨中去除溶剂，从而将所施加的油墨表面部分固化并烘干以适于进行曝光处理。在曝光处理中，使UV光以700～900mJ/cm2的光强度射到所施加的油墨表面上，从而使其透过起作用的薄膜/玻璃掩模来引起油墨的光固化，以使油墨能够在显影溶液中起到保护层的作用。在显影处理中，将油墨经过光固化的部分用作碳酸钠(Na2CO3 1％)的保护层，而溶解并去除其未经过光固化的部分。在Na2CO3的浓度为11±1.0g/l(说明：10.5±2.0g/l)、Na2CO3的pH值为10.0～12.5、Na2CO3的温度为30±3℃、显影压力、显影速度的条件下，使用1％的Na2CO3溶液(1％碳酸钠)，执行UV固化(进一步光固化显影油墨的表面，以基于UV曝光来另外感应不足的光反应，以增强SR特性)。为了提高固化后(完全烘干)的油墨和铜之间的剥离强度并提高油墨的硬度，活化油墨中固化剂的双键，使固化剂中的所有树脂开始在固化后处理中反应以形成完全聚合体。条件是温度/时间为120℃/30min和150℃/60min，通过焊接开口过程来打开对应于凸起的电路图案部分，在此之后，依次在22～38g/l膨酸、3.5～4.5的pH值、400～500g/l镍氨基磺酸盐、8～16g/l镍氯化物、200ppm或更少的铁、200ppm或更少的铜、以及45～55℃温度的条件下执行化学镍镀，并在5.5～7.5g/l的Au、6.1～6.4的pH值、1.09～1.24比重、50ppm或更少的Fe、18ppm或更少的Cu、350ppm或更少的Ni、5ppm或更少的Zn、5～15ppm的T1、以及65～75℃温度的条件下执行化学金镀，从而制成FCBGA。
测量经过如此制造的积层PCB的剥离强度和绝缘材料的表面粗糙度。测量结果在下面的表1中给出。
实例2
除了在步骤A中使用离子束溅射来取代DC溅射以外，以与实例1中相同的方式制造FCBGA。
测量经过如此制造的积层PCB的剥离强度和绝缘材料的表面粗糙度。测量结果在下面的表1中给出。
比较实例1
如下所述，除了在步骤A中，省略了离子束表面处理和使用DC溅射的沉积，而使用包括除胶渣和化学铜镀的传统湿处理形成铜晶种层以外，使用与例1中相同的方式制造FCBGA。
测量经过如此制造的积层PCB的剥离强度和绝缘材料的表面粗糙度。测量结果在下面的表1中给出。
※除胶渣
膨胀(用于在pH值为10～12的条件下进行最佳蚀刻的调节剂，即用于膨胀胶渣)→三级水洗→高锰酸处理(去除大部分胶渣和粗糙的树脂表面)→一级水洗→二级水洗→中和(去除二氧化锰残余物)→三级水洗→烘干
※化学铜镀
清洗(其是用于高剥离强度的碱化学清洗工艺和用于Pd吸附的调节工艺)→三级水洗→蚀刻清洗(去除铜氧化物层和用于确保铜层之间的剥离强度的粗磨)→三级水洗→预浸(去除硫酸盐残余物并作为预催化剂)→催化剂(钯离子(无胶型)吸附)→三级水洗→还原剂(将钯离子还原为用作催化剂的钯)→三级水洗→化学镀铜(使用钯催化剂使铜离子形成为铜层)→三级水洗→烘干
表1
    实例1     实例2   比较实例1
  剥离强度     0.8kgf/cm     1.0kgf/cm    0.5kgf/cm
  表面粗糙度     0.9μm     0.9μm    1.0μm
从表1中明显看出，在使用传统湿处理来制造积层基板的情况下(比较实例1)，剥离强度大约是0.5kgf/cm，以及表面粗糙度是1.0μm，以能够形成36μm(行/间隔＝18/18μm)的节距。然而，在根据本发明(例1和例2)使用干处理来制造积层基板的情况下，剥离强度大约是0.9kgf/cm，表面粗糙度相对小到0.9μm的程度。因此，可以实现具有20μm(行/间隔＝10/10μm)的节距的精密电路，并且可以达到更快的信号传输率。
尽管为了说明的目的公开了关于积层PCB的制造方法的本发明的优先实施例，但是本领域的技术人员应了解，在不背离本发明的技术精神的前提下，可以对上述的示例性实施例作出各种修改。
如上所述，本发明提供了一种积层PCB的制造方法。根据本发明，对在两个表面上层积有金属层的树脂基板进行全蚀刻，从而在不使用另外的表面处理的情况下，提供适合用于实现高剥离强度的表面粗糙度，在此之后，通过SAP形成核心层的金属电路层，假如使用包括离子束表面处理和真空沉积的干处理取代包括湿式蚀刻和化学镀的传统湿处理来形成金属晶种层，就可以提高材料的剥离强度。
另外，在使用传统的化学镀工艺形成金属晶种层的过程中，由于形成了达到大约3μm的相对厚的层，所以作为后面金属晶种层去除工艺的快速蚀刻所需的时间周期增加，并且有可能引起钻蚀的问题。然而，在本发明中，通过离子束表面处理和真空沉积，可以形成较薄的金属晶种层，从而减少了处理时间周期，提高了生产率。同样，可以克服钻蚀问题。因此，有可能实现具有高密度的精密电路图案。
另外，传统的湿式表面处理和化学镀被干式离子束表面处理和真空沉积所取代，因而提高了对金属的剥离强度(＞0.8Kgf/cm)，从而能够以有利于环境的方式来实现节距不大于40μm(行/间隔＝20/20μm)的精密电路。
另外，为了基板和金属电路层之间的高剥离强度，积层基板的核心层也通过SAP形成，所以积层基板的所有层都能够通过SAP来制造，从而可以确保高度可靠的精密电路。
修改、添加、以及替代都在所附权利要求中所披露的本发明的范围内。

Claims (9)

1.一种包括核心层和外层的积层印刷电路板的制造方法，所述核心层通过以下步骤制造：
(a)提供第一树脂基板，在所述第一树脂基板的两个表面上层压有金属层；
(b)从所述第一树脂基板的所述两个表面上去除所述金属层；
(c)在没有所述金属层的所述第一树脂基板中形成用于层间电连接的通孔；
(d)使用离子束对具有所述通孔的所述第一树脂基板进行表面处理；
(e)使用真空沉积在表面经过处理的所述第一树脂基板上形成第一金属晶种层；
(f)使用电镀在具有所述第一金属晶种层的所述第一树脂基板上形成第一金属图案镀层；
(g)去除不具有所述第一金属图案镀层的所述第一金属晶种层的部分；以及
(h)用导电胶填充所述通孔，从而形成核心电路层。
2.根据权利要求1所述的方法，其中，在存在选自包括Ar、O2、N2、Xe、CF4、H2、Ne、Kr、及其混合物的组中的惰性气体的情况下，使用离子束来执行所述表面处理。
3.根据权利要求1所述的方法，其中，使用溅射、热蒸发、或电子束沉积来执行所述真空沉积。
4.根据权利要求1所述的方法，其中，所述第一金属晶种层的厚度是0.02μm～4μm。
5.根据权利要求4所述的方法，其中，所述第一金属晶种层的厚度是0.02μm～1μm。
6.根据权利要求1所述的方法，其中，所述外层通过以下步骤制造：
(i)在所述核心电路层上层压第二树脂基板；
(j)在所述第二树脂基板中形成用于层间电连接的盲通孔；
(k)使用化学镀在具有所述盲通孔的所述第二树脂基板上形成第二金属晶种层；
(1)使用电镀在具有所述第二金属晶种层的所述第二树脂基板上形成第二金属图案镀层；以及
(m)去除不具有所述第二金属图案镀层的所述第二金属晶种层的部分。
7.根据权利要求1所述的方法，其中，所述第一树脂基板包括环氧树脂或者氟树脂。
8.根据权利要求6所述的方法，其中，所述第二树脂基板包括环氧树脂或者氟树脂。
9.根据权利要求1所述的方法，其中，所述金属是铜。
CNA2007100872058A 2006-05-10 2007-03-19 积层印刷电路板的制造方法 Pending CN101072474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060042015A KR100797719B1 (ko) 2006-05-10 2006-05-10 빌드업 인쇄회로기판의 제조공정
KR1020060042015 2006-05-10

Publications (1)

Publication Number Publication Date
CN101072474A true CN101072474A (zh) 2007-11-14

Family

ID=38608187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100872058A Pending CN101072474A (zh) 2006-05-10 2007-03-19 积层印刷电路板的制造方法

Country Status (5)

Country Link
US (1) US7707716B2 (zh)
JP (1) JP4448523B2 (zh)
KR (1) KR100797719B1 (zh)
CN (1) CN101072474A (zh)
DE (1) DE102007008508A1 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
CN102163591A (zh) * 2010-12-02 2011-08-24 天水华天科技股份有限公司 一种球型光栅阵列ic芯片封装件及其生产方法
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN101610646B (zh) * 2008-06-20 2012-05-30 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
CN102573331A (zh) * 2010-12-21 2012-07-11 三星电机株式会社 制造印刷电路板的方法
CN102802366A (zh) * 2012-08-09 2012-11-28 皆利士多层线路版(中山)有限公司 印刷线路板的除胶方法
CN103025070A (zh) * 2012-11-28 2013-04-03 深圳崇达多层线路板有限公司 一种带pth孔间夹线的pcb 板外层线路蚀刻方法
CN103140057A (zh) * 2011-12-05 2013-06-05 三星电机株式会社 过孔镀层方法和使用该方法制造的印刷电路板
CN103209545A (zh) * 2012-01-13 2013-07-17 昆山允升吉光电科技有限公司 Smt掩膜版的显影方法及印刷电路板模板的生产方法
CN103340023A (zh) * 2011-01-26 2013-10-02 住友电木株式会社 印刷电路板的制造方法
CN103369869A (zh) * 2012-03-29 2013-10-23 三星电机株式会社 制造多层印刷电路板的方法和多层印刷电路板
CN103373027A (zh) * 2012-04-12 2013-10-30 三星电机株式会社 预浸料及包括其的印刷电路板以及印刷电路板的制造方法
CN103918357A (zh) * 2011-09-23 2014-07-09 贺利实公司 用以制作具有金属间化合物及相关电路板的多层电路板的方法
CN104735927A (zh) * 2013-12-20 2015-06-24 深圳崇达多层线路板有限公司 一种pcb板垂直沉铜线的除胶方法
WO2018152686A1 (zh) * 2017-02-22 2018-08-30 华为技术有限公司 金属化孔的形成方法、电路板的制造方法及电路板
CN109411366A (zh) * 2018-09-17 2019-03-01 珠海欧比特电子有限公司 一种表面保护的三维立体封装方法
CN109427598A (zh) * 2017-08-31 2019-03-05 海成帝爱斯株式会社 制造半导体封装衬底的方法及半导体封装衬底
CN111479391A (zh) * 2020-04-16 2020-07-31 广东通元精密电路有限公司 一种任意阶互联hdi板制作方法和hdi板
CN111684869A (zh) * 2018-03-28 2020-09-18 三井金属矿业株式会社 多层布线板的制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
KR100797692B1 (ko) 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
DE102007033488A1 (de) * 2007-07-18 2009-04-30 Samsung Electro - Mechanics Co., Ltd., Suwon-shi Leiterplatte und ihr Fertigungsverfahren
KR101019150B1 (ko) * 2008-06-30 2011-03-04 삼성전기주식회사 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법
JP5450885B2 (ja) * 2010-04-02 2014-03-26 インクテック カンパニー リミテッド 両面プリント回路基板の製造方法
KR101108816B1 (ko) * 2010-04-05 2012-01-31 삼성전기주식회사 다층 인쇄회로기판 및 이의 제조방법
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
KR20120130515A (ko) * 2011-05-23 2012-12-03 삼성테크윈 주식회사 회로 기판 및 그의 제조 방법
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
KR20130057314A (ko) 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101321305B1 (ko) * 2011-11-25 2013-10-28 삼성전기주식회사 빌드업 인쇄회로기판 및 그의 제조방법
KR101324347B1 (ko) 2011-12-30 2013-10-31 영풍전자 주식회사 인쇄회로기판 제조방법
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR101201948B1 (ko) * 2012-08-06 2012-11-16 주식회사 에스아이 플렉스 인쇄회로기판 제조방법
WO2014034024A1 (ja) * 2012-08-30 2014-03-06 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN106134299B (zh) 2014-03-20 2018-10-23 住友电气工业株式会社 印刷线路板用基板、印刷线路板以及制造印刷线路板用基板的方法
WO2015147219A1 (ja) 2014-03-27 2015-10-01 住友電気工業株式会社 プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JPWO2016117575A1 (ja) 2015-01-22 2017-10-26 住友電気工業株式会社 プリント配線板用基材、プリント配線板及びプリント配線板の製造方法
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
CN105517362A (zh) * 2015-11-24 2016-04-20 广州兴森快捷电路科技有限公司 线路板选择性沉金方法
TWI579938B (zh) * 2016-02-15 2017-04-21 欣興電子股份有限公司 封裝基板的線路製作方法
US20180184550A1 (en) 2016-12-28 2018-06-28 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
FR3112242A1 (fr) * 2020-07-03 2022-01-07 Stmicroelectronics (Crolles 2) Sas Isolation de photodiodes
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺
CN117460154A (zh) * 2022-07-18 2024-01-26 奥特斯科技(重庆)有限公司 部件承载件、制造部件承载件的方法和设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673680A (en) * 1970-12-14 1972-07-04 California Computer Products Method of circuit board with solder coated pattern
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4711822A (en) 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
JPH01215034A (ja) 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH10135272A (ja) 1996-10-30 1998-05-22 Matsushita Electric Works Ltd フリップチップ実装方法
JPH11298120A (ja) 1998-04-15 1999-10-29 Hitachi Aic Inc プリント配線板の製造方法
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JP2001085471A (ja) 1999-09-17 2001-03-30 Denso Corp 電子部品の実装方法
JP3429718B2 (ja) 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
US7261957B2 (en) * 2000-03-31 2007-08-28 Carl Zeiss Smt Ag Multilayer system with protecting layer system and production method
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
FR2812515B1 (fr) 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
KR20020022477A (ko) * 2000-09-20 2002-03-27 정해원 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20020028597A (ko) 2000-10-11 2002-04-17 이형도 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
EP1453364A4 (en) * 2001-07-18 2007-01-17 Ajinomoto Kk FILM FOR CIRCUIT BOARD
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
JP4060629B2 (ja) 2002-04-15 2008-03-12 デンカＡｇｓｐ株式会社 メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004134679A (ja) 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
KR100455892B1 (ko) * 2002-12-30 2004-11-06 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
JP2005150554A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4328196B2 (ja) 2003-12-24 2009-09-09 京セラ株式会社 配線基板及びその製造方法並びに電気装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610646B (zh) * 2008-06-20 2012-05-30 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
CN101951733B (zh) * 2009-07-08 2013-09-11 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
CN102163591A (zh) * 2010-12-02 2011-08-24 天水华天科技股份有限公司 一种球型光栅阵列ic芯片封装件及其生产方法
CN102573331A (zh) * 2010-12-21 2012-07-11 三星电机株式会社 制造印刷电路板的方法
CN103340023A (zh) * 2011-01-26 2013-10-02 住友电木株式会社 印刷电路板的制造方法
CN103918357B (zh) * 2011-09-23 2016-08-17 贺利实公司 用以制作具有金属间化合物及相关电路板的多层电路板的方法
CN103918357A (zh) * 2011-09-23 2014-07-09 贺利实公司 用以制作具有金属间化合物及相关电路板的多层电路板的方法
CN103140057A (zh) * 2011-12-05 2013-06-05 三星电机株式会社 过孔镀层方法和使用该方法制造的印刷电路板
CN103209545A (zh) * 2012-01-13 2013-07-17 昆山允升吉光电科技有限公司 Smt掩膜版的显影方法及印刷电路板模板的生产方法
CN103369869A (zh) * 2012-03-29 2013-10-23 三星电机株式会社 制造多层印刷电路板的方法和多层印刷电路板
CN103373027A (zh) * 2012-04-12 2013-10-30 三星电机株式会社 预浸料及包括其的印刷电路板以及印刷电路板的制造方法
CN102802366A (zh) * 2012-08-09 2012-11-28 皆利士多层线路版(中山)有限公司 印刷线路板的除胶方法
CN103025070A (zh) * 2012-11-28 2013-04-03 深圳崇达多层线路板有限公司 一种带pth孔间夹线的pcb 板外层线路蚀刻方法
CN103025070B (zh) * 2012-11-28 2015-07-01 深圳崇达多层线路板有限公司 一种带pth孔间夹线的pcb板外层线路蚀刻方法
CN104735927A (zh) * 2013-12-20 2015-06-24 深圳崇达多层线路板有限公司 一种pcb板垂直沉铜线的除胶方法
WO2018152686A1 (zh) * 2017-02-22 2018-08-30 华为技术有限公司 金属化孔的形成方法、电路板的制造方法及电路板
CN109427598A (zh) * 2017-08-31 2019-03-05 海成帝爱斯株式会社 制造半导体封装衬底的方法及半导体封装衬底
US11876012B2 (en) 2017-08-31 2024-01-16 Haesung Ds Co., Ltd. Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
CN111684869A (zh) * 2018-03-28 2020-09-18 三井金属矿业株式会社 多层布线板的制造方法
CN111684869B (zh) * 2018-03-28 2021-03-19 三井金属矿业株式会社 多层布线板的制造方法
CN109411366A (zh) * 2018-09-17 2019-03-01 珠海欧比特电子有限公司 一种表面保护的三维立体封装方法
CN109411366B (zh) * 2018-09-17 2022-03-15 珠海欧比特电子有限公司 一种表面保护的三维立体封装方法
CN111479391A (zh) * 2020-04-16 2020-07-31 广东通元精密电路有限公司 一种任意阶互联hdi板制作方法和hdi板

Also Published As

Publication number Publication date
DE102007008508A1 (de) 2007-11-22
KR100797719B1 (ko) 2008-01-23
US7707716B2 (en) 2010-05-04
JP4448523B2 (ja) 2010-04-14
US20070261234A1 (en) 2007-11-15
KR20070109264A (ko) 2007-11-15
JP2007305969A (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
CN101072474A (zh) 积层印刷电路板的制造方法
US7601419B2 (en) Printed circuit board and method of manufacturing the same
US8324506B2 (en) Printed wiring board and a method of production thereof
US4512829A (en) Process for producing printed circuit boards
CN101951728B (zh) 一种硬制线路板代替软性线路板的生产方法
EP1437928A1 (en) Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring boards
CN102239753B (zh) 多层印刷线路板和多层印刷线路板的制造方法
US7169313B2 (en) Plating method for circuitized substrates
WO2006082785A1 (ja) 多層プリント配線板
TW200400782A (en) Printed circuit board and manufacturing method of printed circuit board
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
CN101911850A (zh) 多层印刷电路板的制造方法
KR101321305B1 (ko) 빌드업 인쇄회로기판 및 그의 제조방법
US5770032A (en) Metallizing process
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
CN101360385A (zh) 印刷电路板及其制造方法
TWI342179B (en) Method of manufacturing build-up printed circuit board
JP2000036661A (ja) ビルドアップ多層配線板の製造方法
JP2003209359A (ja) コア基板およびその製造方法
JP4180192B2 (ja) 多層プリント配線基板の製造方法
JP5982777B2 (ja) プリント配線板の製造方法
CN102260871A (zh) 印刷线路板微蚀刻剂
JP2024035133A (ja) 貫通ビア金属配線の形成方法
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JPH04188696A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071114