CN101911850A - 多层印刷电路板的制造方法 - Google Patents

多层印刷电路板的制造方法 Download PDF

Info

Publication number
CN101911850A
CN101911850A CN200980101695XA CN200980101695A CN101911850A CN 101911850 A CN101911850 A CN 101911850A CN 200980101695X A CN200980101695X A CN 200980101695XA CN 200980101695 A CN200980101695 A CN 200980101695A CN 101911850 A CN101911850 A CN 101911850A
Authority
CN
China
Prior art keywords
mentioned
film
conductor
conductor circuit
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980101695XA
Other languages
English (en)
Other versions
CN101911850B (zh
Inventor
中井通
赤井祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101911850A publication Critical patent/CN101911850A/zh
Application granted granted Critical
Publication of CN101911850B publication Critical patent/CN101911850B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明的目的在于在多层印刷电路板的制造方法中在满足导体电路的纤细化要求的同时提高导体电路与通路导体的连接性，本发明的多层印刷电路板的制造方法的特征在于，包括以下工序：形成第一层间树脂绝缘层；在上述第一层间树脂绝缘层上形成第一导体电路；在上述第一导体电路与上述第一层间树脂绝缘层上形成第二层间树脂绝缘层；在上述第二层间树脂绝缘层形成到达上述第一导体电路的开口部；在上述层间树脂绝缘层的表面和从上述开口部露出的上述第一导体电路的露出面上形成无电解镀膜；在上述无电解镀膜上形成抗镀层；将形成于上述露出面上的无电解镀膜置换为薄膜导体层，该薄膜导体层的电离倾向性小于上述无电解镀膜的电离倾向性并且具有与上述第一导体电路的露出面的金属相同的金属；在未形成上述抗镀层的部分和上述薄膜导体层上形成由与上述金属相同的金属构成的电解镀膜；剥离上述抗镀层；以及去除由于剥离上述抗镀层而露出的无电解镀膜。

Description

多层印刷电路板的制造方法
技术领域
本发明涉及一种多层印刷电路板的制造方法。
背景技术
为了应对电子设备的高速化、小型化，要求多层印刷电路板的导体电路纤细化。
并且，为了满足纤细化的要求，在多层印刷电路板的制造方法中，提出了使用所谓的半添加法来形成导体电路的方法。
在专利文献1中公开了如下方法：在没有铜箔的层叠板的整个面形成无电解镍镀膜，在该无电解镍镀膜上形成抗镀层，并且形成有图案的铜镀膜，之后剥离抗镀层，并且进行选择蚀刻来去除除了导体图案以外的不需要的无电解镍镀膜，由此在层间树脂绝缘层上形成导体电路。
并且，在该方法中记载了如下内容：通过选择蚀刻来去除无电解镍镀膜，因此在该蚀刻工序中，能够大致以原来的形状保留有图案的铜镀层，有利于导体电路的纤细化。
专利文献1：日本特开2003-31927号公报
发明内容
发明要解决的问题
然而，当要应用专利文献1的导体电路形成方法来形成通路导体时，有可能发生如下那样的问题，其中，该通路导体连接形成于下层的层间树脂绝缘层上的导体电路与形成于其上层的层间树脂绝缘层上的导体电路。
通常，在形成通路导体的情况下，在形成有导体电路的下层的层间树脂绝缘层上层叠上层的层间树脂绝缘层，在该上层的层间树脂绝缘层形成用于形成通路导体的开口部。之后，对该开口部进行无电解镀和电解镀来形成通路导体。
在此，当应用专利文献1所记载的方法来形成通路导体时，该通路导体由无电解镍镀膜和形成于该无电解镍镀膜上的电解铜镀膜构成。
因此，形成于下层的层间树脂绝缘层上的由铜构成的导体电路与通路导体在铜与铜之间存在作为异种金属的镍的状态下进行连接。
因而，当利用专利文献1所记载的方法来形成通路导体时，在通路导体与其下部的导体电路之间的连接中有可能产生如下(1)～(3)的问题。
(1)由于经由异种金属相连接，因此晶格缺乏连接性，导体电路与通路导体的连接强度低。
(2)在镍与铜中，线膨胀系数、弹性率不同，因此连接可靠性低，特别是热循环测试后的连接可靠性低。
(3)镍的电阻大于铜的电阻，因此导体电路与通路导体之间的电阻大。
用于解决问题的方案
本发明者们专心进行研究的结果是，找到在满足导体电路的纤细化要求的同时提高导体电路与通路导体的连接性的方法，由此完成了本发明的多层印刷电路板的制造方法。
即，第一发明所记载的多层印刷电路板的制造方法的特征在于，包括以下工序：形成第一层间树脂绝缘层；在上述第一层间树脂绝缘层上形成第一导体电路；在上述第一导体电路与上述第一层间树脂绝缘层上形成第二层间树脂绝缘层；在上述第二层间树脂绝缘层形成到达上述第一导体电路的开口部；在上述层间树脂绝缘层的表面和从上述开口部露出的上述第一导体电路的露出面上形成无电解镀膜；在上述无电解镀膜上形成抗镀层；将形成于上述露出面上的无电解镀膜置换为薄膜导体层，该薄膜导体层的电离倾向性小于上述无电解镀膜的电离倾向性并且具有与上述第一导体电路的露出面的金属相同的金属；在未形成上述抗镀层的部分和上述薄膜导体层上形成由与上述金属相同的金属构成的电解镀膜；以及去除由于剥离上述抗镀层而露出的无电解镀膜。
附图说明
图1的A～G是示意性地表示第一实施方式的多层印刷电路板的制造方法中的制造工序的一部分的截面图。
图2的A～E是示意性地表示第一实施方式的多层印刷电路板的制造方法中的制造工序的一部分的截面图。
图3的A～D是示意性地表示第一实施方式的多层印刷电路板的制造方法中的制造工序的一部分的截面图。
图4的A～D是示意性地表示第一实施方式的多层印刷电路板的制造方法中的制造工序的一部分的截面图。
附图标记说明
10：多层印刷电路板；11：绝缘性基板；12：层间树脂绝缘层；13：抗镀层；14：导体电路；16：开口部；17：通路导体；18：铜箔；19：通孔导体；20：树脂填充材料层；22：薄膜导体层；23：电解铜镀膜；24：阻焊层；25：无电解镍镀膜；26：焊盘；27：焊锡凸块；28：焊锡凸块形成用开口。
具体实施方式
下面，说明本发明的实施方式。
(第一实施方式)
在此，按照工序顺序来说明本实施方式所涉及的多层印刷电路板的制造方法。
(1)以绝缘性基板为初始材料，首先在该绝缘性基板上形成导体电路。不特别限定上述绝缘性基板，例如，可例举出玻璃环氧基板等具有玻璃纤维作为芯材的基板、双马来酰亚胺三嗪(BT)树脂基板、覆铜层叠板、RCC基板等树脂基板、氮化铝基板等陶瓷基板以及硅基板等。
上述导体电路例如能够通过无电解镀处理等在上述绝缘性基板的表面形成满导体层之后，通过实施蚀刻处理来形成。
另外，也可以形成用于连接隔着上述绝缘性基板的导体电路之间的通孔导体。另外，在形成导体电路之后，根据需要，也可以通过蚀刻处理等来使导体电路的表面成为粗糙面。
(2)接着，在形成了导体电路的绝缘性基板上形成层间树脂绝缘层，并且在该层间树脂绝缘层形成到达上述绝缘性基板上的导体电路的开口部。
只要使用热固化性树脂、感光性树脂、对热固化性树脂的一部分附加感光性基团而得到的树脂、包含它们与热塑性树脂的树脂复合体等来形成上述层间树脂绝缘层即可。
具体地说，首先，通过利用辊涂机、幕涂机等来涂敷未固化的树脂或者对树脂膜进行热压接来形成树脂层。之后，根据需要实施固化处理。此时，通过激光处理、曝光显影处理来形成上述开口部，由此形成具有上述开口部的层间树脂绝缘层。
另外，由上述热塑性树脂构成的树脂层只要通过对成形为薄膜状的树脂成形体进行热压接来形成即可。
(3)接着，在上述层间树脂绝缘层的表面(包含上述开口部的壁面)和从上述开口部露出的上述绝缘性基板上的导体电路的露出面上形成无电解镍镀膜。
具体地说，使钯催化剂附着到上述层间树脂绝缘层的表面(包含上述开口部的壁面)和导体电路的露出面上。之后，通过浸渍在无电解镀镍水溶液中来形成上述无电解镍镀膜。
期望上述无电解镍镀膜的厚度为0.1～2.0μm。
另外，在形成上述无电解镍镀膜之前，也可以使层间树脂绝缘层的表面成为粗糙面。
在此，在形成无电解镍镀膜时，期望在上述层间树脂绝缘层的表面将上述无电解镍镀膜形成得致密使其可靠地覆盖整体，在上述导体电路的露出面上尽可能稀疏地形成上述无电解镍镀膜。
上述层间树脂绝缘层的表面的无电解镍镀膜在之后的形成电解镀膜的工序中作为晶种层而发挥功能，因此需要可靠地覆盖上述层间树脂绝缘层的表面。上述导体电路的露出面上的无电解镍镀膜在所完成的通路导体中是不需要的要素，并且在之后的形成电解镀膜的工序中，从上述开口部露出的导体电路本身也能够作为晶种层而发挥功能，因此期望尽可能稀疏地形成。
在形成这种无电解镍镀膜时，只要将在无电解镀处理之前附着的钯催化剂的量设为在上述层间树脂绝缘层的表面较多而在上述导体电路的露出面较少即可。
这样，作为调整钯催化剂的量的方法，例如能够使用如下方法：将上述层间树脂绝缘层的表面的极性设为与上述钯催化剂的极性不同，将上述导体电路的露出面的极性和上述钯催化剂的极性设为相同(正极之间或者负极之间)，来附着钯催化剂。
(4)接着，在上述无电解镍镀膜上形成抗镀层。
在不形成导体电路和通路导体的部分形成上述抗镀层。
例如，能够在粘贴感光性干膜之后，通过实施曝光显影处理来形成上述抗镀层。
(5)接着，通过置换镀铜来将形成于从上述开口部露出的上述绝缘性基板上的导体电路(第一导体电路)的露出面上的无电解镍镀膜置换为具有铜的薄膜导体层。具有铜的薄膜导体层是薄膜导体层的主要成分为铜的薄膜导体层。例如，是薄膜导体层中的铜的原子百分比为50％以上的薄膜导体层。
具体地说，通过将进行到形成了抗镀层的基板浸渍在置换镀铜液中来进行置换镀铜。
并且，在通过该方法来进行置换镀铜的情况下，不仅形成于上述导体电路的露出面上的无电解镍镀膜被置换为具有铜的薄膜导体层，形成于上述层间树脂绝缘层(第二层间树脂绝缘层)上的无电解镍镀膜中的未形成抗镀层的部分的无电解镍镀膜也能够被置换为具有铜的薄膜导体层。
这样，在本实施方式中，在置换第一导体电路的露出面上的无电解镀膜时，也置换未形成抗镀层的部分的无电解镀膜。其结果是形成于第二层间树脂绝缘层的导体电路中的异种金属量减少，所制造出的多层印刷电路板的电气特性得到提高。
另外，在将无电解镍镀膜的一部分镍置换为铜而形成具有铜的薄膜导体层的情况下，后述的导体电路(第二导体电路)与第二层间树脂绝缘层之间的紧密接合强度以及薄膜导体层与薄膜导体层上的电解镀膜之间的紧密接合强度提高。认为这是由于薄膜导体层具有镍而与作为基底的树脂绝缘层之间的紧密接合性好。另外，认为由于薄膜导体层具有铜而与形成于薄膜导体层上的电解铜镀膜之间的紧密接合性好。在此，如后述那样，导体电路由薄膜导体层和薄膜导体层上的电解镀膜构成。
第一导体电路上的薄膜导体层也可以是由铜构成的薄膜导体层。在这种情况下，第一导体电路与形成在第一导体电路上的通路导体之间的连接可靠性提高、连接电阻变小。在此，由铜构成的薄膜导体层是将无电解镍镀膜的镍全部置换为铜而得到的薄膜导体层。
在上述置换镀铜中，能够将上述层间树脂绝缘层上的未形成抗镀层的部分的无电解镍镀膜置换为由铜构成的薄膜导体层。在这种情况下，导体电路的电阻值降低。
在将导体电路的露出面上的无电解镍镀膜完全置换为铜镀膜并且仅将层间树脂绝缘层上的无电解镍镀膜的一部分置换为铜镀膜时，只要在上述导体电路的露出面上的无电解镍镀膜的置换结束时刻结束置换镀铜处理即可。
如上所述，无电解镍镀膜具有如下倾向：与上述导体电路的露出面相比，在层间树脂绝缘层上形成得比较致密。因此，如果在上述导体电路的露出面上的无电解镍镀膜被完全置换的时刻结束上述置换镀铜，则层间树脂绝缘层上的无电解镍镀膜仅被置换一部分。另外，上述导体电路上的露出面上的无电解镍镀膜的下层为导体层，与此相对，层间树脂绝缘层上的无电解镍镀膜的下层为非导体层(树脂层)。因此，与层间树脂绝缘层上的无电解镍镀膜相比，导体电路上的无电解镍镀膜容易被置换。因而，如果在上述导体电路的露出面上的无电解镍镀膜被完全置换的时刻结束上述置换镀铜，则层间树脂绝缘层上的无电解镍镀膜仅被置换一部分。
另外，通过控制置换处理的处理时间，能够将无电解镍镀膜的一部分镍置换为铜而形成具有铜的薄膜导体层或者将无电解镍镀膜的全部镍置换为铜而形成由铜构成的薄膜导体层。
(6)接着，在形成于未形成抗镀层的部分和上述导体电路的露出面上的上述薄膜导体层上形成电解铜镀膜。
在此，通过以往公知的方法来进行上述电解镀铜即可。
另外，期望上述电解铜镀膜的厚度为5～20μm。
(7)之后，剥离上述层间树脂绝缘层上的抗镀层。
例如使用碱水溶液等来剥离上述抗镀层即可。
(8)接着，去除由于剥离上述抗镀层而露出的无电解镍镀膜(电解铜镀膜之间的无电解镍镀膜)。
在此，使用蚀刻液来去除无电解镍镀膜即可，特别期望使用能够对镍进行选择性蚀刻的蚀刻液来去除无电解镍镀膜。
作为能够对上述镍进行选择性蚀刻的蚀刻液，例如可举出メツク社制的メツクリム一バ一NH-1865等。
这样，期望使用蚀刻液来可靠地去除无电解镀膜。另外，通过选择蚀刻液，能够实质上不蚀刻电解镀膜地可靠地去除无电解镀膜。在上述的去除无电解镀膜的工序中，如果使用这种选择性蚀刻液，则上述电解镀膜实质上不会被蚀刻。因此，在形成独立的导体电路时，不需要估计电解镀膜的一部分被去除的情况而事先形成比成品的电解镀膜宽的电解镀膜。因此，适合于形成L/S(线宽/间距)小的纤细的导体电路。
通过进行这种(3)～(8)的工序，能够在层间树脂绝缘层上形成导体电路，并且能够形成连接形成于不同的层间树脂绝缘层的导体电路之间的通路导体。
此外，在上述(1)～(8)的工序中，绝缘性基板相当于权利要求1所述的第一层间树脂绝缘层。
另外，在形成上述导体电路之后，根据需要，也可以使用酸、氧化剂来去除层间树脂绝缘层上的催化剂。这是因为能够防止电气特性的降低。
(9)并且，根据需要，也可以通过反复进行上述(2)～(8)的工序来形成层间树脂绝缘层和导体电路，并且形成通路导体。
此外，在进行上述(9)的工序的情况下，在上述(2)的工序中形成的层间树脂绝缘层相当于权利要求1所述的第一层间树脂绝缘层，在上述(9)的工序中形成的层间树脂绝缘层相当于第二层间树脂绝缘层。
(10)最后，形成阻焊层和焊锡凸块，完成多层印刷电路板。
具体地说，通过辊涂法等在包含最上层的导体电路的层间树脂绝缘层上涂敷阻焊层组合物，通过激光处理、曝光以及显影处理等来进行开口处理，通过进行固化处理等来形成阻焊层。之后，通过在阻焊层的开口部分形成焊锡凸块来结束印刷电路板的制造。
在使用这种制造方法制造出的多层印刷电路板中，通路导体全部由铜构成，通路导体和该通路导体的下部的导体电路的露出面由相同的金属(铜)构成。
根据上述制造方法，在形成独立的导体电路时，能够使用对镍进行选择性蚀刻的蚀刻液来去除电解铜镀膜之间的无电解镍镀膜。而且，连接下层的由铜构成的导体电路与上层的导体电路的通路导体形成在下层的导体电路上，并且由具有铜的薄膜导体层和形成于薄膜导体层上的电解铜镀膜构成。因此，能够兼顾形成纤细的导体电路和确保经由通路导体连接的层间连接可靠性。
关于通过上述制造方法制造出的多层印刷电路板，导体电路和形成于该导体电路上的薄膜导体层，以及薄膜导体层和形成于该薄膜导体层上的电解镀膜具有相同种类的金属(铜)。因此，通过上述制造方法形成的通路导体与应用专利文献1所记载的导体电路形成方法来形成的通路导体相比，两者之间晶格容易变得一致。其结果是第一导体电路与薄膜导体层之间，以及薄膜导体层与薄膜导体层上的电解镀膜之间的连接强度提高。
另外，通过上述制造方法形成的通路导体与应用专利文献1所记载的导体电路形成方法来形成的通路导体相比，温度循环测试后的连接可靠性好。
另外，通过上述制造方法形成的通路导体的电阻较低，因此与应用专利文献1所记载的导体电路形成方法来形成的通路导体相比电特性好。
如上所述，在上述制造方法中，在进行置换镀铜时能够完全置换导体电路的露出面上的无电解镍镀膜，还能够不完全置换层间树脂绝缘层上(包含开口部的壁面)的无电解镍镀膜而是仅置换一部分。在这种情况下，能够达到导体电路的纤细化(fine)。另外，能够提高经由通路导体连接的层间连接性。另外，能够提高层间树脂绝缘层与形成于该层间树脂绝缘层上的导体电路之间的紧密接合性。
下面，举出实施例来进一步详细说明第一实施方式，但是本发明的实施方式并不仅限于这些实施例。
(实施例1)
A.制备树脂填充材料
将100重量份双酚F型环氧单体(油化シエル社制，分子量：310，YL983U)、170重量份表面涂布有硅烷偶联剂的平均粒径为1.6μm、最大颗粒的直径为15μm以下的SiO2球状颗粒(アドテツク社制，CRS 1101-CE)以及1.5重量份流平剂(サンノプコ社制，ペレノ一ルS4)装入容器中，通过进行搅拌混合，制备粘度在23±1℃下为45～49Pa·s的树脂填充材料。此外，作为固化剂，使用6.5重量份咪唑固化剂(四国化成社制，2E4MZ-CN)。
B.制造多层印刷电路板
(1)以图1的A所示那样的对由厚度0.8mm的玻璃环氧树脂构成的绝缘性基板11的两面层压18μm的铜箔18而成的覆铜层叠板为初始材料。
接着，如图1的B所示，对该覆铜层叠板进行钻孔，来形成通孔导体用的贯通孔29。
(2)接着，如图1的C所示，对铜箔18上和贯通孔29的表面实施无电解镀铜处理和电解镀铜处理，形成由无电解铜镀膜和无电解铜镀膜上的电解铜镀膜构成的、包含通孔导体19在内的导体层。
(3)接着，对形成有通孔导体19的基板进行水洗、干燥之后，进行以含有NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)的水溶液为黑化浴(氧化浴)的黑化处理以及以含有NaOH(10g/l)、NaBH4(6g/l)的水溶液为还原浴的还原处理，来使通孔导体19的表面成为粗糙面(未图示)。
(4)接着，如图1的D所示，通过如下方法将上述A所记载的树脂填充材料填充到通孔导体19内部。
即，首先，使用刮板将树脂填充材料压入到通孔导体19内，之后以100℃、20分钟的条件使其干燥。接着，通过使用了#600的砂带纸(三共理化学社制)的带式砂光研磨对基板单面进行研磨使得在电解铜镀膜上不会残留树脂填充材料20，接着，进行抛光研磨来去除由于上述带式砂光研磨而产生的划痕。在基板的另一面也同样地进行这种一系列的研磨。
接着，进行在100℃的条件下1小时、120℃的条件下3小时、150℃的条件下1小时、180℃的条件下7小时的加热处理来形成树脂填充材料层20。
(5)接着，图1的E所示，在电解铜镀膜上和树脂填充材料20上形成由无电解铜镀膜和电解铜镀膜构成的导体层21。
接着，如图1的F所示，通过减去法在绝缘性基板11上形成导体电路14。此时，也同时形成了覆盖树脂填充材料20的导体电路114。
(6)接着，在对上述基板进行水洗、酸性脱脂之后，进行软蚀刻，接着利用喷雾器将蚀刻液喷涂到基板的两面来对导体电路14(包含覆盖树脂填充材料20的导体电路114)的表面进行蚀刻，由此使导体电路14的整个表面成为粗糙面(未图示)。蚀刻液使用了含有10重量份咪唑铜(Ⅱ)络合物、7重量份乙醇酸以及5重量份氯化钾的蚀刻液(メツク社制，メツクエツチボンド)。
(7)接着，如图1的G所示，使用层间树脂绝缘层形成用膜(Ajinomoto社制，ABF)在绝缘性基板11与导体电路14上形成层间树脂绝缘层12。即，在真空度65Pa、压力0.4MPa、温度80℃、时间60秒钟的条件下将层间树脂绝缘层用树脂膜热压接到基板上，之后在170℃温度条件下使其热固化30分钟，由此形成层间树脂绝缘层12。
(8)接着，如图2的A所示，利用CO2气体激光在层间树脂绝缘层12形成直径为80μm的开口部16。
其结果是从开口部16露出导体电路14的一部分(露出面14a)。
(9)接着，将形成有开口部16的基板浸渍在含有60g/l的高锰酸的80℃的溶液中10分钟，使包含开口部16的内壁面在内的层间树脂绝缘层12的表面成为粗糙面(未图示)。
(10)接着，将结束了上述处理的基板浸渍在中和溶液(シプレイ社制)中之后进行水洗。
并且，对层间树脂绝缘层12的表面(包含开口部16的内壁面)以及从开口部16露出的导体电路的露出面14a附着钯催化剂(未图示)。具体地说，将上述基板浸渍在アクチベ一タ一ネオガント834コンク(アトテツク社制)中，使钯金属析出来附着催化剂。
(11)接着，如图2的B所示，将附着有钯催化剂的基板浸渍在镍硼浴(上村工业社制，KLP VER1)中，在层间树脂绝缘层12的表面(包含开口部16的内壁面)以及从开口部16露出的导体电路的露出面14a上形成无电解镍镀膜25。
此外，无电解镍镀膜25的厚度在层间树脂绝缘层12的表面为1μm，在导体电路的露出面14a为0.5μm。
(12)接着，如图2的C所示，在无电解镍镀膜25上粘贴市场上销售的感光性干膜，通过载置掩模、进行曝光/显影处理来设置厚度25μm的抗镀层13。
(13)接着，如图2的D所示，将形成有抗镀层13的基板浸渍在置换镀铜液(1M CuSO4·5H2O)中，进行将无电解镍镀膜25置换为铜镀膜的置换镀铜处理3分钟，形成薄膜导体层22。
此外，在图2的D中，描绘成将规定的无电解镍镀膜完全置换为铜镀膜，但是在本处理中，导体电路的露出面14a上的无电解镍镀膜25被完全置换为铜镀膜，除此以外的无电解镍镀膜25，其一部分被从镍置换为铜。
(14)接着，如图2的E所示，利用50℃的水对形成有薄膜导体层22的基板进行清洗、脱脂，在利用25℃的水进行水洗之后，进一步利用硫酸进行清洗，之后在如下条件下实施电解镀，来在抗镀层13非形成部形成厚度20μm的电解铜镀膜23。
[电解镀铜液]
硫酸150g/L
硫酸铜150g/L
氯离子8mg/L
添加剂4ml/L(奥野制药工业社制，トツプルチナNSV-1)0.5ml/L(奥野制药工业社制，トツプルチナNSV-2)1ml/L(奥野制药工业社制，トツプルチナNSV-3)
[电解镀条件]
电流密度1A/dm2
时间    90分钟
温度    23℃
(15)接着，如图3的A所示，剥离去除抗镀层13。接着，利用镍选择蚀刻液(メツク社制，NP-1865)进行蚀刻处理来溶解去除相邻的电解铜镀膜之间的无电解镍镀膜25，由此形成由薄膜导体层22和薄膜导体层上的电解铜镀膜23构成的导体电路14和通路导体17。
此外，在实施例中，将导体电路14的L/S(线宽/间距)的最小值设定为8μm/8μm。
(16)接着，如图3的B所示，使用与在上述(6)的工序中使用的蚀刻液相同的蚀刻液来使导体电路14和通路导体17的表面成为粗糙面(未图示)，接着，通过与上述(7)～(9)的工序相同的工序形成具有开口部16且表面为粗糙面(未图示)的层间树脂绝缘层12。
(17)接着，如图3的C～图4的A所示，使用与在上述(10)～(15)的工序中使用的方法相同的方法，形成导体电路14和通路导体17。
(18)接着，如图4的B所示，在最外层的层间树脂绝缘层12和导体电路14上涂敷厚度30μm的市场上销售的阻焊层组合物，在70℃下20分钟、70℃下30分钟的条件下进行干燥处理，形成了阻焊层组合物的层24’。
(19)接着，如图4的C所示，使描绘有焊锡凸块形成用开口的图案的厚度5mm的光掩模与阻焊层组合物的层24’紧密接合，利用1000mJ/cm2的紫外线进行曝光，利用DMTG溶液来进行显影处理，由此形成焊锡凸块形成用开口28。
并且，进行在80℃条件下1小时、100℃条件下1小时、120℃条件下1小时、150℃条件下3小时的加热处理来使阻焊层组合物的层24’固化，形成具有焊锡凸块形成用开口28的阻焊层24(厚度20μm)。
(20)接着，将形成有阻焊层24的基板浸渍在含有氯化镍(2.3×10-1mol/l)、次磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镍镀液中20分钟，在焊锡凸块形成用开口28形成厚度5μm的镍镀层。并且，在80℃的条件下将该基板浸渍在含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次磷酸钠(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镍镀层上形成厚度0.03μm的金镀层，从而形成焊盘26。
(21)接着，如图4的D所示，对形成于阻焊层24的焊锡凸块形成用开口28印刷焊锡膏，在200℃的条件下进行回流焊，由此形成焊锡凸块27，完成多层印刷电路板10。
(其它实施方式)
在第一实施方式所涉及的多层印刷电路板的制造方法中，在上述层间树脂绝缘层的表面和从上述开口部露出的上述绝缘性基板上的导体电路的露出面上形成无电解镍镀膜作为无电解镀膜。然而，在本发明的实施方式中，上述无电解镀膜也可以是无电解锡镀膜、无电解锌镀膜以及无电解铁镀膜等。
这些无电解镀膜的电离倾向大于铜的电离倾向，因此在之后的工序中，也适合于通过置换镀铜来形成薄膜导体层。
另外，通过置换镀处理形成的薄膜导体层的材质如果是电离倾向小于上述无电解镀膜的金属，则不特别进行限定，选择铜等满足上述电离倾向条件的金属即可。
在第一实施方式中，将导体电路的露出面上的无电解镍镀膜完全置换为铜镀膜，仅将层间树脂绝缘层(包含开口部的内壁面)上的无电解镍镀膜的一部分置换为铜镀膜，但是也可以将上述层间树脂绝缘层上的无电解镍镀膜完全置换为铜镀膜，或者完全不进行置换。
在如第一实施方式的多层印刷电路板的制造方法的(9)的工序那样进一步形成导体电路和层间树脂绝缘层的情况下，不特别限定其反复进行的次数，也可以是两次以上。
另外，在第一实施方式的多层印刷电路板的制造方法中，绝缘性基板两侧的层间树脂绝缘层的总数相同，但是在绝缘性基板两侧，总数也可以不同。
根据本发明的实施方式，在第一导体电路的露出面上形成无电解镀膜之后，将该无电解镀膜置换为薄膜导体层，该薄膜导体层具有与构成第一导体电路的露出面的金属相同的金属。之后，通过在该薄膜导体层上形成由与上述薄膜导体层相同的金属(通过置换镀处理而析出的金属)构成的电解镀膜，来形成通路导体。根据这种方法，在所形成的通路导体中，第一导体电路与薄膜导体层以及薄膜导体层与薄膜导体层上的电解镀膜通过相同种类的金属进行连接，因此连接强度高，连接可靠性好。在此，从电阻、容易形成这一点考虑，第一导体电路和电解镀膜优选铜。
在此，无电解镀膜优选无电解镍镀膜，薄膜导体层优选具有铜的薄膜导体层或者由铜构成的薄膜导体层，电解镀膜优选电解铜镀膜。由镍构成的无电解镀膜容易形成，并且，容易通过置换镀处理形成具有铜的薄膜导体层或由铜构成的薄膜导体层。并且，具有铜的薄膜导体层、由铜构成的薄膜导体层以及电解铜镀膜的电阻低，因此适合作为通路导体的构成材料。

Claims (6)

1.一种多层印刷电路板的制造方法，其特征在于，包括以下工序：
形成第一层间树脂绝缘层；
在上述第一层间树脂绝缘层上形成第一导体电路；
在上述第一导体电路与上述第一层间树脂绝缘层上形成第二层间树脂绝缘层；
在上述第二层间树脂绝缘层形成到达上述第一导体电路的开口部；
在上述层间树脂绝缘层的表面和从上述开口部露出的上述第一导体电路的露出面上形成无电解镀膜；
在上述无电解镀膜上形成抗镀层；
将形成于上述露出面上的无电解镀膜置换为薄膜导体层，该薄膜导体层的电离倾向性小于上述无电解镀膜的电离倾向性，并且具有与上述第一导体电路的露出面的金属相同的金属；
在未形成上述抗镀层的部分和上述薄膜导体层上形成由与上述金属相同的金属构成的电解镀膜；
剥离上述抗镀层；以及
去除由于剥离上述抗镀层而露出的无电解镀膜。
2.根据权利要求1所述的多层印刷电路板的制造方法，其特征在于，
在置换为上述薄膜导体层的工序中，同时对未形成上述抗镀层的部分的无电解镀膜进行置换。
3.根据权利要求1或2所述的多层印刷电路板的制造方法，其特征在于，
上述无电解镀膜由镍构成，上述薄膜导体层和上述电解镀膜由铜构成。
4.根据权利要求1～3中的任一项所述的多层印刷电路板的制造方法，其特征在于，
在去除上述无电解镀膜的工序中，使用蚀刻液来去除上述无电解镀膜。
5.根据权利要求4所述的多层印刷电路板的制造方法，其特征在于，
上述蚀刻液实质上不会蚀刻上述电解镀膜。
6.根据权利要求1～5中的任一项所述的多层印刷电路板的制造方法，其特征在于，
上述第一层间树脂绝缘层具有玻璃纤维作为芯材。
CN200980101695XA 2008-03-03 2009-01-22 多层印刷电路板的制造方法 Expired - Fee Related CN101911850B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3320908P 2008-03-03 2008-03-03
US61/033,209 2008-03-03
PCT/JP2009/050991 WO2009110259A1 (ja) 2008-03-03 2009-01-22 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN101911850A true CN101911850A (zh) 2010-12-08
CN101911850B CN101911850B (zh) 2012-05-30

Family

ID=41012299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980101695XA Expired - Fee Related CN101911850B (zh) 2008-03-03 2009-01-22 多层印刷电路板的制造方法

Country Status (5)

Country Link
US (2) US20090218119A1 (zh)
JP (1) JP5216079B2 (zh)
KR (1) KR101229644B1 (zh)
CN (1) CN101911850B (zh)
WO (1) WO2009110259A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373849A (zh) * 2017-11-16 2020-07-03 三菱瓦斯化学株式会社 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027431B (zh) 2004-09-24 2011-04-13 揖斐电株式会社 电镀方法及电镀装置
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
KR101111930B1 (ko) 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
WO2010038531A1 (ja) 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5447949B2 (ja) * 2009-11-27 2014-03-19 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US10151035B2 (en) * 2016-05-26 2018-12-11 Rohm And Haas Electronic Materials Llc Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776181A (en) * 1980-10-30 1982-05-13 Seiko Epson Corp Manufacture of exterior part for time piece
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH02238691A (ja) * 1989-03-10 1990-09-20 Hitachi Condenser Co Ltd プリント配線板の製造方法
JP3052620B2 (ja) * 1992-10-14 2000-06-19 三菱マテリアル株式会社 回路パターンの形成方法
JPH06275950A (ja) * 1993-03-22 1994-09-30 Hitachi Chem Co Ltd 配線板の製造法
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
JP2853621B2 (ja) * 1995-11-29 1999-02-03 日本電気株式会社 半導体装置の製造方法
JPH1022270A (ja) * 1996-07-05 1998-01-23 Sanyo Electric Co Ltd 半導体装置の製造方法
EP1746871B1 (en) * 1997-12-11 2011-01-05 Ibiden Co., Ltd. Method of manufacturing multilayer printed wiring board
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3710635B2 (ja) * 1998-12-10 2005-10-26 イビデン株式会社 プリント配線板の製造方法
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
JP2000244085A (ja) * 1999-02-19 2000-09-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2002252445A (ja) * 2001-02-26 2002-09-06 Nec Toyama Ltd 印刷配線板の製造方法
JP2003031927A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd プリント配線板の製造方法
TWI227102B (en) * 2002-03-15 2005-01-21 United Test Ct Inc Fabrication method for circuit carrier
JP2004162096A (ja) * 2002-11-11 2004-06-10 Sumitomo Electric Ind Ltd 無電解めっき用ペーストと、これを用いた金属構造体および微細金属部品の製造方法
JP4235466B2 (ja) * 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
JPWO2006100790A1 (ja) * 2005-03-22 2008-08-28 クラスターテクノロジー株式会社 配線基板の製造方法及び配線基板
EP1887390A4 (en) * 2005-05-27 2010-09-15 Zeon Corp GRID POLARIZATION FILM, METHOD FOR PRODUCING THE SAME, OPTICAL LAMINATE, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY
JP2008007840A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp めっき基板の製造方法
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373849A (zh) * 2017-11-16 2020-07-03 三菱瓦斯化学株式会社 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体

Also Published As

Publication number Publication date
KR20100077061A (ko) 2010-07-06
JPWO2009110259A1 (ja) 2011-07-14
US8499446B2 (en) 2013-08-06
US20110272286A1 (en) 2011-11-10
US20090218119A1 (en) 2009-09-03
CN101911850B (zh) 2012-05-30
WO2009110259A1 (ja) 2009-09-11
JP5216079B2 (ja) 2013-06-19
KR101229644B1 (ko) 2013-02-04

Similar Documents

Publication Publication Date Title
CN101911850B (zh) 多层印刷电路板的制造方法
CN101790903B (zh) 多层印刷线路板以及多层印刷线路板的制造方法
CN101911851A (zh) 多层印刷电路板以及多层印刷电路板的制造方法
CN102084731B (zh) 印刷电路板及其制造方法
CN101180727B (zh) 印刷线路板及其制造方法
CN101810063B (zh) 多层印刷线路板以及多层印刷线路板的制造方法
US7802361B2 (en) Method for manufacturing the BGA package board
CN101112141B (zh) 多层印刷线路板
CN100386869C (zh) 具有窗的球栅阵列基板及其制造方法
US5108553A (en) G-tab manufacturing process and the product produced thereby
EP1437928A1 (en) Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring boards
US7169313B2 (en) Plating method for circuitized substrates
CN101288350A (zh) 多层印刷线路板及其制造方法
CN100373568C (zh) 形成倒装芯片的凸块焊盘的方法及其结构
US5065228A (en) G-TAB having particular through hole
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2007059951A (ja) 半導体チップ実装用回路基板
JP2004087826A (ja) 配線基板およびその製造方法
JP2003273284A (ja) 半導体パッケージ用基板及びその製造方法
JPH09116272A (ja) 多層プリント配線基板およびその製造方法
JPH09172257A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20190122

CF01 Termination of patent right due to non-payment of annual fee