KR101229644B1 - 다층 프린트 배선판의 제조 방법 - Google Patents

다층 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR101229644B1
KR101229644B1 KR1020107013855A KR20107013855A KR101229644B1 KR 101229644 B1 KR101229644 B1 KR 101229644B1 KR 1020107013855 A KR1020107013855 A KR 1020107013855A KR 20107013855 A KR20107013855 A KR 20107013855A KR 101229644 B1 KR101229644 B1 KR 101229644B1
Authority
KR
South Korea
Prior art keywords
conductor
film
insulating layer
conductor circuit
interlayer resin
Prior art date
Application number
KR1020107013855A
Other languages
English (en)
Other versions
KR20100077061A (ko
Inventor
도루 나카이
쇼 아카이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100077061A publication Critical patent/KR20100077061A/ko
Application granted granted Critical
Publication of KR101229644B1 publication Critical patent/KR101229644B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/073Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은, 다층 프린트 배선판의 제조 방법에 있어서, 도체 회로의 미세화 요구를 만족시키면서, 도체 회로와 비아 도체의 접속성을 향상시키는 것을 목적으로 하는 것으로서, 본 발명의 다층 프린트 배선판의 제조 방법은, 제 1 층간 수지 절연층을 형성하는 공정과, 상기 제 1 층간 수지 절연층 상에 제 1 도체 회로를 형성하는 공정과, 상기 제 1 도체 회로와 상기 제 1 층간 수지 절연층 상에 제 2 층간 수지 절연층을 형성하는 공정과, 상기 제 2 층간 수지 절연층에 상기 제 1 도체 회로에 도달하는 개구부를 형성하는 공정과, 상기 제 2 층간 수지 절연층의 표면과 상기 개구부에 의해 노출되는 상기 제 1 도체 회로의 노출면 상에, 무전해 도금막을 형성하는 공정과, 상기 무전해 도금막 상에 도금 레지스트를 형성하는 공정과, 상기 노출면 상에 형성되어 있는 무전해 도금막을, 상기 무전해 도금막보다 이온 경향이 작고, 상기 제 1 도체 회로의 노출면의 금속과 동일한 금속을 갖는 박막 도체층으로 치환하는 공정과, 상기 도금 레지스트 비형성부와 상기 박막 도체층 상에 상기 금속과 동일한 금속으로 이루어지는 전해 도금막을 형성하는 공정과, 상기 도금 레지스트를 박리하는 공정과, 상기 도금 레지스트를 박리함으로써 노출된 무전해 도금막을 제거하는 공정으로 이루어지는 것을 특징으로 한다.

Description

다층 프린트 배선판의 제조 방법{METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD}
본 발명은 다층 프린트 배선판의 제조 방법에 관한 것이다.
전자 기기의 고속화, 소형화에 대응하기 위해서, 다층 프린트 배선판의 도체 회로는 미세화가 요구되고 있다.
그리고, 미세화 요구를 만족시키기 위해서, 다층 프린트 배선판의 제조 방법에 있어서는, 이른바 세미 애디티브법을 이용한 도체 회로의 형성 방법이 제안되어 있다.
특허문헌 1 에서는, 동박이 없는 적층판의 전체면에 무전해 니켈 도금막을 형성하고, 이 무전해 니켈 도금막 상에 도금 레지스트를 형성하고, 또한 패턴 구리 도금막을 형성하고, 그 후 도금 레지스트를 박리하고, 또한 도체 패턴 이외의 불필요해진 무전해 니켈 도금막을 제거하는 선택 에칭을 실시함으로써, 층간 수지 절연층 상에 도체 회로를 형성하는 방법이 개시되어 있다.
그리고, 이 방법에서는 선택 에칭에 의해 무전해 니켈 도금막을 제거하고 있기 때문에, 이 에칭 공정에서 패턴 구리 도금층을 거의 그대로의 형상으로 남길 수 있어, 도체 회로의 미세화에 유리하다는 것이 기재되어 있다.
일본 공개특허공보 2003-31927호
그러나, 특허문헌 1 의 도체 회로의 형성 방법을 적용하여, 하층의 층간 수지 절연층 상에 형성된 도체 회로와, 그 상층의 층간 수지 절연층 상에 형성된 도체 회로를 접속하는 비아 도체를 형성하고자 하면, 하기와 같은 문제가 발생할 가능성이 있다.
통상 비아 도체를 형성하는 경우에는, 도체 회로가 형성된 하층의 층간 수지 절연층 상에 상층의 층간 수지 절연층을 적층하고, 이 상층의 층간 수지 절연층에 비아 도체를 형성하기 위한 개구부를 형성한다. 그 후, 그 개구부에 무전해 도금 및 전해 도금을 실시하여 비아 도체를 형성한다.
여기서, 특허문헌 1 에 기재된 방법을 적용하여 비아 도체를 형성하면, 이 비아 도체는, 무전해 니켈 도금막과, 이 무전해 니켈 도금막 상에 형성된 전해 구리 도금막으로 이루어진다.
그 때문에, 하층의 층간 수지 절연층 상에 형성된 구리로 이루어지는 도체 회로와 비아 도체는, 구리와 구리 사이에 이종 금속인 니켈이 개재된 상태로 접속되게 된다.
따라서, 특허문헌 1 에 기재된 방법을 이용하여 비아 도체를 형성하면, 비아 도체와 그 하부의 도체 회로의 접속에서는 하기 (1) ∼ (3) 과 같은 문제가 발생할 가능성이 있다.
(1) 이종 금속을 통하여 접속되어 있기 때문에, 결정 격자의 연속성이 부족하여, 도체 회로와 비아 도체의 접속 강도가 낮다.
(2) 니켈과 구리에서는, 선팽창 계수나 탄성률에 차이가 있기 때문에 접속 신뢰성이 낮고, 특히 히트 사이클 시험 후의 접속 신뢰성이 낮다.
(3) 니켈은 구리에 비해 전기 저항이 크기 때문에, 도체 회로와 비아 도체 사이의 전기 저항이 커진다.
본 발명자들은 예의 검토를 실시한 결과, 도체 회로의 미세화 요구를 만족시키면서, 도체 회로와 비아 도체의 접속성을 향상시키는 방법을 알아내어, 본 발명의 다층 프린트 배선판의 제조 방법을 완성하였다.
즉, 청구항 1 에 기재된 다층 프린트 배선판의 제조 방법은,
제 1 층간 수지 절연층을 형성하는 공정과,
상기 제 1 층간 수지 절연층 상에 제 1 도체 회로를 형성하는 공정과,
상기 제 1 도체 회로와 상기 제 1 층간 수지 절연층 상에 제 2 층간 수지 절연층을 형성하는 공정과,
상기 제 2 층간 수지 절연층에 상기 제 1 도체 회로에 도달하는 개구부를 형성하는 공정과,
상기 제 2 층간 수지 절연층의 표면과 상기 개구부에 의해 노출되는 상기 제 1 도체 회로의 노출면 상에, 무전해 도금막을 형성하는 공정과,
상기 무전해 도금막 상에 도금 레지스트를 형성하는 공정과,
상기 노출면 상에 형성되어 있는 무전해 도금막을, 상기 무전해 도금막보다 이온 경향이 작고, 상기 제 1 도체 회로의 노출면의 금속과 동일한 금속을 갖는 박막 도체층으로 치환하는 공정과,
상기 도금 레지스트 비형성부와 상기 박막 도체층 상에 상기 금속과 동일한 금속으로 이루어지는 전해 도금막을 형성하는 공정과,
상기 도금 레지스트를 박리하는 공정과,
상기 도금 레지스트를 박리함으로써 노출된 무전해 도금막을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태를 설명한다.
(제 1 실시형태)
여기서는, 본 실시형태에 관련된 다층 프린트 배선판의 제조 방법을 공정순으로 설명한다.
(1) 절연성 기판을 출발 재료로 하고, 먼저, 그 절연성 기판 상에 도체 회로를 형성한다.
상기 절연성 기판으로는 특별히 한정되지 않고, 예를 들어 유리에폭시 기판 등의 심재로서 유리 섬유를 갖는 기판, 비스말레이미드-트리아진 (BT) 수지 기판, 동장 (銅張) 적층판, RCC 기판 등의 수지 기판, 질화알루미늄 기판 등의 세라믹 기판, 실리콘 기판 등을 들 수 있다.
상기 도체 회로는, 예를 들어 상기 절연성 기판의 표면에 무전해 도금 처리 등에 의해 평평한 도체층을 형성한 후, 에칭 처리를 실시함으로써 형성할 수 있다.
또한, 상기 절연성 기판을 사이에 둔 도체 회로 사이를 접속하기 위한 스루홀 도체를 형성해도 된다. 또한, 도체 회로를 형성한 후에는, 필요에 따라 도체 회로의 표면을 에칭 처리 등에 의해 조화면 (粗化面) 으로 해도 된다.
(2) 다음으로, 도체 회로를 형성한 절연성 기판 상에 층간 수지 절연층을 형성함과 함께, 이 층간 수지 절연층에, 상기 절연성 기판 상의 도체 회로에 도달하는 개구부를 형성한다.
상기 층간 수지 절연층은, 열경화성 수지, 감광성 수지, 열경화성 수지의 일부에 감광성기가 부여된 수지나, 이들과 열가소성 수지를 함유하는 수지 복합체 등을 사용하여 형성하면 된다.
구체적으로는, 먼저, 미경화의 수지를 롤 코터, 커튼 코터 등에 의해 도포하거나, 수지 필름을 열압착함으로써 수지층을 형성한다. 그 후, 필요에 따라 경화 처리를 실시한다. 이 때, 레이저 처리나 노광 현상 처리에 의해 상기 개구부를 형성함으로써, 상기 개구부를 갖는 층간 수지 절연층을 형성한다.
또한, 상기 열가소성 수지로 이루어지는 수지층은, 필름 형상으로 성형한 수지 성형체를 열압착함으로써 형성하면 된다.
(3) 다음으로, 상기 층간 수지 절연층의 표면 (상기 개구부의 벽면을 포함한다) 과, 상기 개구부에 의해 노출되는 상기 절연성 기판 상의 도체 회로의 노출면 상에 무전해 니켈 도금막을 형성한다.
구체적으로는, 상기 층간 수지 절연층의 표면 (상기 개구부의 벽면을 포함한다) 과 도체 회로의 노출면 상에 팔라듐 촉매를 부착시킨다. 그 후, 무전해 니켈 도금 수용액 중에 침지시킴으로써 상기 무전해 니켈 도금막을 형성한다.
상기 무전해 니켈 도금막의 두께는 0.1 ∼ 2.0 ㎛ 가 바람직하다.
또한, 상기 무전해 니켈 도금막의 형성 전에 층간 수지 절연층의 표면을 조화면으로 해도 된다.
여기서, 무전해 니켈 도금막을 형성할 때에는, 상기 층간 수지 절연층의 표면에는 전체를 확실하게 덮도록 조밀하게, 상기 도체 회로의 노출면 상에는 가능한 한 성기게, 상기 무전해 니켈 도금막을 형성하는 것이 바람직하다.
상기 층간 수지 절연층의 표면의 무전해 니켈 도금막은, 이후의 전해 도금막을 형성하는 공정에 있어서 시드층으로서 기능하기 때문에, 확실하게 상기 층간 수지 절연층의 표면을 덮고 있을 필요가 있다. 상기 도체 회로의 노출면 상의 무전해 니켈 도금막은, 완성된 비아 도체에서는 불필요한 요소이고, 또한, 이후의 전해 도금막을 형성하는 공정에서는, 상기 개구부에 의해 노출된 도체 회로 자체도 시드층으로서 기능할 수 있기 때문에, 가능한 한 성기게 형성하는 것이 바람직하다.
이와 같은 무전해 니켈 도금막을 형성하려면, 무전해 도금 처리 전에 부착시키는 팔라듐 촉매의 양을, 상기 층간 수지 절연층의 표면에는 많게, 상기 도체 회로의 노출면에는 적게 하면 된다.
이와 같이 팔라듐 촉매의 양을 조정하는 방법으로는, 예를 들어 상기 층간 수지 절연층의 표면의 극성과 상기 팔라듐 촉매의 극성을 상이한 극성으로 하고, 상기 도체 회로의 노출면 및 상기 팔라듐 촉매의 극성을 동일한 극성 (정극 (正極) 끼리 또는 부극 (負極) 끼리) 으로 하여 팔라듐 촉매를 부착시키는 방법을 이용할 수 있다.
(4) 다음으로, 상기 무전해 니켈 도금막 상에 도금 레지스트를 형성한다.
상기 도금 레지스트는, 도체 회로 및 비아 도체를 형성하지 않은 부분에 형성한다.
상기 도금 레지스트는, 예를 들어 감광성 드라이 필름을 붙인 후, 노광 현상 처리를 실시함으로써 형성할 수 있다.
(5) 다음으로, 상기 개구부에 의해 노출되는 상기 절연성 기판 상의 도체 회로 (제 1 도체 회로) 의 노출면 상에 형성되어 있는 무전해 니켈 도금막을 치환 구리 도금에 의해, 구리를 갖는 박막 도체층으로 치환한다. 구리를 갖는 박막 도체층은, 박막 도체층의 주성분이 구리인 박막 도체층이다. 예를 들어 박막 도체층 중에 있어서의 구리의 원자퍼센트가 50 % 이상인 박막 도체층이다.
구체적으로는, 도금 레지스트의 형성까지가 실시된 기판을 치환 구리 도금액에 침지시킴으로써 실시한다.
그리고, 이 방법에 의해 치환 구리 도금을 실시한 경우에는, 상기 도체 회로의 노출면 상에 형성되어 있는 무전해 니켈 도금막뿐만 아니라, 상기 층간 수지 절연층 (제 2 층간 수지 절연층) 상에 형성된 무전해 니켈 도금막 중 도금 레지스트 비형성부의 무전해 니켈 도금막도 구리를 갖는 박막 도체층으로 치환할 수 있다.
이와 같이, 본 실시형태에서는, 제 1 도체 회로의 노출면 상의 무전해 도금막을 치환할 때에, 도금 레지스트 비형성부의 무전해 도금막도 치환한다. 그 결과, 제 2 층간 수지 절연층에 형성되는 도체 회로 중의 이종 금속량이 감소하여, 제조된 다층 프린트 배선판의 전기 특성이 향상되게 된다.
또한, 무전해 니켈 도금막의 일부의 니켈을 구리로 치환하여 구리를 갖는 박막 도체층으로 한 경우에는, 후술하는 도체 회로 (제 2 도체 회로) 와 제 2 층간 수지 절연층 사이의 밀착 강도, 및 박막 도체층과 박막 도체층 상의 전해 도금막 사이의 밀착 강도가 높아진다. 이것은, 박막 도체층이 니켈을 가지므로, 하지 (下地) 의 수지 절연층과의 밀착성이 우수하기 때문인 것으로 생각된다. 또한, 박막 도체층이 구리를 가지므로, 박막 도체층 상에 형성되는 전해 구리 도금막과의 밀착성이 우수하기 때문인 것으로 생각된다. 여기서, 후술하는 바와 같이, 도체 회로는 박막 도체층과 박막 도체층 상의 전해 도금막으로 이루어져 있다.
제 1 도체 회로 상의 박막 도체층은, 구리로 이루어지는 박막 도체층이어도 된다. 이 경우에는, 제 1 도체 회로와 제 1 도체 회로 상에 형성되는 비아 도체 사이의 접속 신뢰성이 향상되거나 접속 저항이 작아진다. 여기서, 구리로 이루어지는 박막 도체층은, 무전해 니켈 도금막의 니켈을 모두 구리로 치환한 박막 도체층이다.
상기 치환 구리 도금에 있어서는, 상기 층간 수지 절연층 상의 도금 레지스트 비형성부의 무전해 니켈 도금막을 구리로 이루어지는 박막 도체층으로 치환할 수 있다. 이 경우, 도체 회로의 저항값이 낮아진다.
도체 회로의 노출면 상의 무전해 니켈 도금막을 구리 도금막으로 완전히 치환하면서, 층간 수지 절연층 상의 무전해 니켈 도금막의 일부만을 구리 도금막으로 치환하려면, 상기 도체 회로의 노출면 상의 무전해 니켈 도금막의 치환이 종료된 시점에서 치환 구리 도금 처리를 종료하면 된다.
상기 서술한 바와 같이, 무전해 니켈 도금막은, 상기 도체 회로의 노출면 상보다 층간 수지 절연층 상에 조밀하게 형성되는 경향이 있다. 그 때문에, 상기 도체 회로의 노출면 상의 무전해 니켈 도금막이 완전히 치환된 시점에서 상기 치환 구리 도금을 종료하면, 층간 수지 절연층 상의 무전해 니켈 도금막은 일부밖에 치환되지 않기 때문이다.
또한, 상기 도체 회로 상의 노출면 상의 무전해 니켈 도금막은 그 하층이 도체층인 반면, 층간 수지 절연층 상의 무전해 니켈 도금막은 그 하층이 비도체층 (수지층) 이다. 이 때문에, 도체 회로 상의 무전해 니켈 도금막은, 층간 수지 절연층 상의 무전해 니켈 도금막보다 치환되기 쉬워진다. 따라서, 상기 도체 회로의 노출면 상의 무전해 니켈 도금막이 완전히 치환된 시점에서 상기 치환 구리 도금을 종료하면, 층간 수지 절연층 상의 무전해 니켈 도금막은 일부밖에 치환되지 않는다.
또한, 치환 처리의 처리 시간을 제어함으로써, 무전해 니켈 도금막의 일부의 니켈을 구리로 치환하여 구리를 갖는 박막 도체층으로 하거나, 무전해 니켈 도금막의 모든 니켈을 구리로 치환하여 구리로 이루어지는 박막 도체층으로 할 수 있다.
(6) 다음으로, 도금 레지스트 비형성부 및 상기 도체 회로의 노출면 상에 형성한 상기 박막 도체층 상에 전해 구리 도금막을 형성한다.
여기서, 상기 전해 구리 도금은 종래 공지된 방법에 의해 실시하면 된다.
또한, 상기 전해 구리 도금막의 두께는 5 ∼ 20 ㎛ 가 바람직하다.
(7) 그 후, 상기 층간 수지 절연층 상의 도금 레지스트를 박리한다.
상기 도금 레지스트의 박리는, 예를 들어 알칼리 수용액 등을 사용하여 실시하면 된다.
(8) 다음으로, 상기 도금 레지스트를 박리함으로써 노출된 무전해 니켈 도금막 (전해 구리 도금막끼리의 사이의 무전해 니켈 도금막) 을 제거한다.
여기서, 무전해 니켈 도금막의 제거는 에칭액을 사용하여 실시하면 되고, 특히 니켈을 선택적으로 에칭할 수 있는 에칭액을 사용하여 실시하는 것이 바람직하다.
상기 니켈을 선택적으로 에칭할 수 있는 에칭액으로는, 예를 들어 메크사 제조의 메크 리무버 NH-1865 등을 들 수 있다.
이와 같이, 무전해 도금막을 확실하게 제거하려면 에칭액을 사용하여 실시하는 것이 바람직하다. 또한 에칭액을 선택함으로써, 전해 도금막을 실질적으로 에칭하지 않고, 무전해 도금막을 확실하게 제거할 수 있게 된다. 상기 무전해 도금막을 제거하는 공정에 있어서 이와 같은 선택성 에칭액을 사용하면, 상기 전해 도금막은 실질적으로 에칭되지 않는다. 그 때문에, 독립된 도체 회로를 형성할 때에 전해 도금막의 일부가 제거될 것을 예상하여 완성품보다 폭이 넓은 전해 도금막을 형성해 둘 필요가 없다. 그 때문에, L/S (라인/스페이스) 가 작은 미세한 도체 회로를 형성하는 데에 적합하다.
이와 같은 (3) ∼ (8) 의 공정을 실시함으로써, 층간 수지 절연층 상에 도체 회로를 형성함과 함께, 상이한 층간 수지 절연층에 형성되어 있는 도체 회로끼리를 접속하는 비아 도체를 형성할 수 있다.
또한 상기 (1) ∼ (8) 의 공정에서는, 절연성 기판이 청구항 1 에 기재된 제 1 층간 수지 절연층에 해당한다.
또한, 상기 도체 회로를 형성한 후, 필요에 따라 층간 수지 절연층 상의 촉매를 산이나 산화제를 사용하여 제거해도 된다. 전기 특성의 저하를 방지할 수 있기 때문이다.
(9) 또한, 필요에 따라 상기 (2) ∼ (8) 의 공정을 반복함으로써, 층간 수지 절연층과 도체 회로를 형성함과 함께 비아 도체를 형성해도 된다.
또한, 상기 (9) 의 공정을 실시하는 경우, 상기 (2) 의 공정에서 형성한 층간 수지 절연층이 청구항 1 에 기재된 제 1 층간 수지 절연층에 해당하고, 상기 (9) 의 공정에서 형성한 층간 수지 절연층이 제 2 층간 수지 절연층에 해당한다.
(10) 마지막으로, 솔더 레지스트층과 땜납 범프를 형성하여 다층 프린트 배선판을 완성한다.
구체적으로는, 최상층의 도체 회로를 포함하는 층간 수지 절연층 상에, 롤 코터법 등에 의해 솔더 레지스트 조성물을 도포하고, 레이저 처리, 노광, 현상 처리 등에 의한 개구 처리를 실시하고, 경화 처리 등을 실시함으로써 솔더 레지스트층을 형성한다. 그 후, 솔더 레지스트층의 개구 부분에 땜납 범프를 형성함으로써 프린트 배선판의 제조를 종료한다.
이와 같은 제조 방법을 이용하여 제조된 다층 프린트 배선판에서는, 비아 도체가 모두 구리로 이루어지고, 비아 도체와 그 하부의 도체 회로의 노출면은 동일한 금속 (구리) 으로 구성되어 있다.
상기 제조 방법에 의하면, 독립된 도체 회로를 형성할 때, 전해 구리 도금막끼리의 사이의 무전해 니켈 도금막은, 니켈을 선택적으로 에칭하는 에칭액을 사용하여 제거할 수 있다. 게다가, 하층의 구리로 이루어지는 도체 회로와 상층의 도체 회로를 접속하는 비아 도체가 하층의 도체 회로 상에 형성되어 있고, 또한 구리를 갖는 박막 도체층과 박막 도체층 상에 형성되어 있는 전해 구리 도금막으로 이루어져 있다. 이 때문에, 미세한 도체 회로의 형성과 비아 도체를 통하는 층간 접속 신뢰성의 확보를 양립시킬 수 있다.
상기 제조 방법으로 제조한 다층 프린트 배선판은, 도체 회로와 그 도체 회로 상에 형성되어 있는 박막 도체층, 및 박막 도체층과 그 박막 도체층 상에 형성되어 있는 전해 도금막이 동종의 금속 (구리) 을 갖고 있다. 그 때문에, 상기 제조 방법으로 형성한 비아 도체는, 특허문헌 1 에 기재된 도체 회로의 형성 방법을 적용하여 형성한 비아 도체와 비교하여, 양자 사이에서 결정 격자가 일치되기 쉬워진다. 그 결과, 제 1 도체 회로와 박막 도체층 사이 및 박막 도체층과 박막 도체층 상의 전해 도금막 사이의 접속 강도가 높아진다.
또한 상기 제조 방법으로 형성한 비아 도체는, 특허문헌 1 에 기재된 도체 회로의 형성 방법을 적용하여 형성한 비아 도체와 비교하여, 온도 사이클 시험 후의 접속 신뢰성이 우수하다.
또한 상기 제조 방법으로 형성한 비아 도체는 전기 저항이 낮기 때문에, 특허문헌 1 에 기재된 도체 회로의 형성 방법을 적용하여 형성한 비아 도체와 비교하여 전기 특성이 우수하다.
상기 제조 방법에서는, 상기 서술한 바와 같이, 치환 구리 도금을 실시할 때에, 도체 회로의 노출면 상의 무전해 니켈 도금막은 완전히 치환하고, 층간 수지 절연층 상 (개구부의 벽면을 포함한다) 의 무전해 니켈 도금막은 완전히 치환하지 않고 일부만을 치환할 수도 있다. 이 경우, 도체 회로의 미세화 (파인화) 를 달성할 수 있다. 또한, 비아 도체를 통하는 층간 접속성을 높일 수 있다. 또한, 층간 수지 절연층과 그 층간 수지 절연층 상에 형성되는 도체 회로 사이의 밀착성을 향상시킬 수 있다.
이하에 실시예를 게재하여 제 1 실시형태에 대하여 더욱 상세히 설명하지만, 본 발명의 실시형태는 이들 실시예에만 한정되는 것은 아니다.
(실시예 1)
A. 수지 충전재의 조제
비스페놀 F 형 에폭시 모노머 (유카 쉘사 제조, 분자량 : 310, YL983U) 100 중량부, 표면에 실란 커플링제가 코팅된 평균 입자경이 1.6 ㎛ 이고, 최대 입자 직경이 15 ㎛ 이하인 SiO2 구 형상 입자 (아도테크사 제조, CRS 1101-CE) 170 중량부 및 레벨링제 (산 노프코사 제조, 페레놀 S4) 1.5 중량부를 용기에 취하고 교반 혼합함으로써, 그 점도가 23 ± 1 ℃ 에서 45 ∼ 49 ㎩·s 인 수지 충전재를 조제하였다. 또한, 경화제로서 이미다졸 경화제 (시코쿠 화성사 제조, 2E4MZ-CN) 6.5 중량부를 사용하였다.
B. 다층 프린트 배선판의 제조
(1) 도 1A 에 나타내는 두께 0.8 ㎜ 의 유리에폭시 수지로 이루어지는 절연성 기판 (11) 의 양면에 18 ㎛ 의 동박 (18) 이 라미네이트되어 있는 동장 적층판을 출발 재료로 하였다.
다음으로, 도 1B 에 나타내는 바와 같이, 이 동장 적층판을 드릴 삭공 (削孔) 하여 스루홀 도체용 관통공 (29) 을 형성하였다.
(2) 다음으로, 도 1C 에 나타내는 바와 같이, 동박 (18) 상과 관통공 (29) 의 표면에 무전해 구리 도금 처리와 전해 구리 도금 처리를 실시하여, 무전해 구리 도금막과 무전해 구리 도금막 상의 전해 구리 도금막으로 이루어지고, 스루홀 도체 (19) 를 포함하는 도체층을 형성하였다.
(3) 다음으로, 스루홀 도체 (19) 를 형성한 기판을 수세하고 건조시킨 후, NaOH (10 g/ℓ), NaClO2 (40 g/ℓ), Na3PO4 (6 g/ℓ) 를 함유하는 수용액을 흑화욕 (黑化浴, 산화욕) 으로 하는 흑화 처리, 및 NaOH (10 g/ℓ), NaBH4 (6 g/ℓ) 를 함유하는 수용액을 환원욕으로 하는 환원 처리를 실시하여, 스루홀 도체 (19) 의 표면을 조화면 (도시 생략) 으로 하였다.
(4) 다음으로, 도 1D 에 나타내는 바와 같이, 스루홀 도체 (19) 의 내부에 상기 A 에 기재된 수지 충전재를 하기 방법으로 충전하였다.
즉, 먼저, 스퀴지를 사용하여 스루홀 도체 (19) 내에 수지 충전재를 밀어넣은 후, 100 ℃, 20 분의 조건에서 건조시켰다. 계속해서, 기판의 편면을 #600 의 벨트 연마지 (산쿄 이화학사 제조) 를 사용한 벨트 샌더 연마에 의해 전해 구리 도금막 상에 수지 충전재 (20) 가 남지 않도록 연마하고, 이어서, 상기 벨트 샌더 연마에 의한 흠집을 제거하기 위한 버프 연마를 실시하였다. 이와 같은 일련의 연마를 기판의 타방의 면에 대해서도 동일하게 실시하였다.
이어서, 100 ℃ 에서 1 시간, 120 ℃ 에서 3 시간, 150 ℃ 에서 1 시간, 180 ℃ 에서 7 시간의 가열 처리를 실시하여 수지 충전재층 (20) 을 형성하였다.
(5) 다음으로, 도 1E 에 나타내는 바와 같이, 전해 구리 도금막 상과 수지 충전재 (20) 상에 무전해 구리 도금막과 전해 구리 도금막으로 이루어지는 도체층 (21) 을 형성하였다.
계속해서, 도 1F 에 나타내는 바와 같이, 서브트랙티브법으로 절연성 기판 (11) 상에 도체 회로 (14) 를 형성하였다. 이 때, 동시에 수지 충전재 (20) 를 덮는 도체 회로 (114) 도 형성하였다.
(6) 다음으로, 상기 기판을 수세, 산성 탈지한 후, 소프트 에칭하고, 이어서, 에칭액을 기판의 양면에 스프레이로 분사하여 도체 회로 (14) (수지 충전재 (20) 를 덮는 도체 회로 (114) 를 포함한다) 의 표면을 에칭함으로써, 도체 회로 (14) 의 전체 표면을 조화면 (도시 생략) 으로 하였다. 에칭액으로서 이미다졸구리 (Ⅱ) 착물 10 중량부, 글리콜산 7 중량부 및 염화칼륨 5 중량부를 함유하는 에칭액 (메크사 제조, 메크 에치 본드) 을 사용하였다.
(7) 다음으로, 도 1G 에 나타내는 바와 같이, 절연성 기판 (11) 과 도체 회로 (14) 상에, 층간 수지 절연층 형성용 필름 (아지노모토사 제조, ABF) 을 사용하여 층간 수지 절연층 (12) 을 형성하였다. 즉, 층간 수지 절연층용 수지 필름을 기판 상에 진공도 65 ㎩, 압력 0.4 ㎫, 온도 80 ℃, 시간 60 초의 조건에서 본압착시키고, 그 후, 170 ℃ 에서 30 분간 열경화시켜 층간 수지 절연층 (12) 을 형성하였다.
(8) 다음으로, 도 2A 에 나타내는 바와 같이, 층간 수지 절연층 (12) 에 CO2 가스 레이저로 직경 80 ㎛ 의 개구부 (16) 를 형성하였다.
이 결과, 개구부 (16) 로부터 도체 회로 (14) 의 일부 (노출면 (14a)) 가 노출되었다.
(9) 다음으로, 개구부 (16) 를 형성한 기판을 60 g/ℓ 의 과망간산을 함유하는 80 ℃ 의 용액에 10 분간 침지시켜, 개구부 (16) 의 내벽면을 포함하는 층간 수지 절연층 (12) 의 표면을 조화면 (도시 생략) 으로 하였다.
(10) 다음으로, 상기 처리를 마친 기판을 중화 용액 (시프레이사 제조) 에 침지시키고 나서 수세하였다.
또한, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다), 및 개구부 (16) 에 의해 노출된 도체 회로의 노출면 (14a) 에, 팔라듐 촉매 (도시 생략) 를 부여하였다. 구체적으로는, 상기 기판을 액티베이터 네오간트 834 콘크 (아토테크사 제조) 중에 침지시키고, 팔라듐 금속을 석출시킴으로써 촉매를 부여하였다.
(11) 다음으로, 도 2B 에 나타내는 바와 같이, 니켈붕소욕 (우에무라 공업사 제조, KLP VER1) 중에 팔라듐 촉매를 부여한 기판을 침지시키고, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다), 및 개구부 (16) 에 의해 노출된 도체 회로의 노출면 (14a) 에 무전해 니켈 도금막 (25) 을 형성하였다.
또한, 무전해 니켈 도금막 (25) 은, 층간 수지 절연층 (12) 의 표면에서 두께 1 ㎛, 도체 회로의 노출면 (14a) 에서 두께 0.5 ㎛ 이다.
(12) 다음으로, 도 2C 에 나타내는 바와 같이, 무전해 니켈 도금막 (25) 상에 시판되는 감광성 드라이 필름을 붙이고, 마스크를 탑재하여 노광·현상 처리함으로써, 두께 25 ㎛ 의 도금 레지스트 (13) 를 형성하였다.
(13) 다음으로, 도 2D 에 나타내는 바와 같이, 치환 구리 도금액 (1M CuSO4·5H2O) 중에 도금 레지스트 (13) 를 형성한 기판을 침지시키고, 무전해 니켈 도금막 (25) 을 구리 도금막으로 치환하는 치환 구리 도금 처리를 3 분간 실시하여 박막 도체층 (22) 을 형성하였다.
또한 도 2D 에서는, 소정의 무전해 니켈 도금막이 완전히 구리 도금막으로 치환된 것처럼 묘화되어 있지만, 본 처리에서는, 도체 회로의 노출면 (14a) 상의 무전해 니켈 도금막 (25) 은 구리 도금막으로 완전히 치환되고, 그 이외의 무전해 니켈 도금막 (25) 에서는 그 일부가 니켈로부터 구리로 치환되었다.
(14) 다음으로, 도 2E 에 나타내는 바와 같이, 박막 도체층 (22) 을 형성한 기판을 50 ℃ 의 물로 세정하여 탈지하고, 25 ℃ 의 물로 수세 후, 추가로 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 도금 레지스트 (13) 비형성부에 두께 20 ㎛ 의 전해 구리 도금막 (23) 을 형성하였다.
〔전해 구리 도금액〕
황산 150 g/ℓ
황산구리 150 g/ℓ
염소 이온 8 ㎎/ℓ
첨가제 4 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱 루치나 NSV-1)
0.5 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱 루치나 NSV-2)
1 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱 루치나 NSV-3)
〔전해 도금 조건〕
전류 밀도 1 A/dm2
시간 90 분
온도 23 ℃
(15) 다음으로, 도 3A 에 나타내는 바와 같이 도금 레지스트 (13) 를 박리 제거하였다. 계속해서, 인접하는 전해 구리 도금막 사이의 무전해 니켈 도금막 (25) 을 니켈 선택 에칭액 (메크사 제조, NP-1865) 으로 에칭 처리하여 용해 제거하고, 박막 도체층 (22) 과 박막 도체층 상의 전해 구리 도금막 (23) 으로 이루어지는 도체 회로 (14) 와 비아 도체 (17) 를 형성하였다.
또한 실시예에 있어서, 도체 회로 (14) 의 L/S (라인/스페이스) 의 최소값은 8 ㎛/8 ㎛ 로 설정하였다.
(16) 다음으로, 도 3B 에 나타내는 바와 같이, 상기 (6) 의 공정에서 사용한 에칭액과 동일한 에칭액을 사용하여 도체 회로 (14) 및 비아 도체 (17) 의 표면을 조화면 (도시 생략) 으로 하고, 이어서, 상기 (7) ∼ (9) 의 공정과 동일하게 하여 개구부 (16) 를 갖고, 그 표면을 조화면 (도시 생략) 으로 한 층간 수지 절연층 (12) 을 형성하였다.
(17) 다음으로, 도 3C ∼ 도 4A 에 나타내는 바와 같이, 상기 (10) ∼ (15) 공정에서 사용한 방법과 동일한 방법을 이용하여 도체 회로 (14) 와 비아 도체 (17) 를 형성하였다.
(18) 다음으로, 도 4B 에 나타내는 바와 같이, 최외층의 층간 수지 절연층 (12) 및 도체 회로 (14) 상에, 시판되는 솔더 레지스트 조성물을 30 ㎛ 의 두께로 도포하고, 70 ℃ 에서 20 분간, 70 ℃ 에서 30 분간의 조건에서 건조 처리를 실시하여 솔더 레지스트 조성물의 층 (24') 을 형성하였다.
(19) 다음으로, 도 4C 에 나타내는 바와 같이, 땜납 범프 형성용 개구의 패턴이 묘화된 두께 5 ㎜ 의 포토마스크를 솔더 레지스트 조성물의 층 (24') 에 밀착시켜 1000 mJ/㎠ 의 자외선으로 노광하고, DMTG 용액으로 현상 처리하여 땜납 범프 형성용 개구 (28) 를 형성하였다.
또한, 80 ℃ 에서 1 시간, 100 ℃ 에서 1 시간, 120 ℃ 에서 1 시간, 150 ℃ 에서 3 시간 가열 처리를 실시하여 솔더 레지스트 조성물의 층 (24') 을 경화시켜, 땜납 범프 형성용 개구 (28) 를 갖는 솔더 레지스트층 (24) (20 ㎛ 두께) 을 형성하였다.
(20) 다음으로, 솔더 레지스트층 (24) 을 형성한 기판을, 염화니켈 (2.3 × 10-1 ㏖/ℓ), 하이포아인산나트륨 (2.8 × 10-1 ㏖/ℓ), 시트르산나트륨 (1.6 × 10-1 ㏖/ℓ) 을 함유하는 pH = 4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 땜납 범프 형성용 개구 (28) 에 두께 5 ㎛ 의 니켈 도금층을 형성하였다. 또한, 그 기판을 시안화금칼륨 (7.6 × 10-3 ㏖/ℓ), 염화암모늄 (1.9 × 10-1 ㏖/ℓ), 시트르산나트륨 (1.2 × 10-1 ㏖/ℓ), 하이포아인산나트륨 (1.7 × 10-1 ㏖/ℓ) 을 함유하는 무전해 금 도금액에 80 ℃ 의 조건에서 7.5 분간 침지시켜, 니켈 도금층 상에 두께 0.03 ㎛ 의 금 도금층을 형성하여 땜납 패드 (26) 로 하였다.
(21) 다음으로, 도 4D 에 나타내는 바와 같이, 솔더 레지스트층 (24) 에 형성한 땜납 범프 형성용 개구 (28) 에 땜납 페이스트를 인쇄하고, 200 ℃ 에서 리플로우함으로써 땜납 범프 (27) 를 형성하여 다층 프린트 배선판 (10) 을 완성하였다.
(그 밖의 실시형태)
제 1 실시형태에 관련된 다층 프린트 배선판의 제조 방법에서는, 상기 층간 수지 절연층의 표면과 상기 개구부에 의해 노출되는 상기 절연성 기판 상의 도체 회로의 노출면 상에, 무전해 도금막으로서 무전해 니켈 도금막을 형성하고 있다. 그러나, 본 발명의 실시형태에서는, 상기 무전해 도금막은 무전해 주석 도금막이나, 무전해 아연 도금막, 무전해 철 도금막 등이어도 된다.
이들 무전해 도금막은 구리보다 이온화 경향이 크기 때문에, 후공정에서 치환 구리 도금에 의해 박막 도체층을 형성하는 데에도 적합하다.
또한, 치환 도금에 의해 형성되는 박막 도체층의 재질은, 상기 무전해 도금막보다 이온화 경향이 작은 금속이면 특별히 한정되지 않고, 구리 등의 상기 이온화 경향의 조건을 만족시키는 금속을 선택하면 된다.
제 1 실시형태에서는, 도체 회로의 노출면 상의 무전해 니켈 도금막은 구리 도금막으로 완전히 치환하고, 층간 수지 절연층 (개구부의 내벽면을 포함한다) 상의 무전해 니켈 도금막은 일부만을 치환하고 있지만, 상기 층간 수지 절연층 상의 무전해 니켈 도금막은 완전히 구리 도금막으로 치환해도 되고 완전히 치환하지 않아도 된다.
제 1 실시형태의 다층 프린트 배선판의 제조 방법의 (9) 의 공정과 같이, 도체 회로와 층간 수지 절연층을 추가로 형성하는 경우, 그 반복 횟수는 특별히 한정되지 않고, 2 회 이상이어도 된다.
또한 제 1 실시형태의 다층 프린트 배선판의 제조 방법에서는, 절연성 기판 양측의 층간 수지 절연층의 총 수는 같은 수이지만, 절연성 기판 양측에서 총 수가 상이해도 된다.
본 발명의 실시형태에 의하면, 제 1 도체 회로의 노출면 상에 무전해 도금막을 형성한 후, 이 무전해 도금막을, 제 1 도체 회로의 노출면을 구성하는 금속과 동일한 금속을 갖는 박막 도체층으로 치환하고 있다. 그 후, 이 박막 도체층 상에 상기 박막 도체층과 동일한 금속 (치환 도금에 의해 석출되는 금속) 으로 이루어지는 전해 도금막을 형성함으로써 비아 도체를 형성하고 있다. 이와 같은 방법에 의해 형성된 비아 도체에서는, 제 1 도체 회로와 박막 도체층 및 박막 도체층과 박막 도체층 상의 전해 도금막이 동종의 금속을 통하여 접속되어 있기 때문에 접속 강도가 높고, 접속 신뢰성이 우수해진다. 여기서, 제 1 도체 회로 및 전해 도금막은 전기 저항이나 형성의 용이성 면에서 구리가 바람직하다.
여기서, 무전해 도금막은 무전해 니켈막이 바람직하고, 박막 도체층은 구리를 갖는 박막 도체층 혹은 구리로 이루어지는 박막 도체층이 바람직하고, 전해 도금막은 전해 구리 도금막이 바람직하다. 니켈로 이루어지는 무전해 도금막은 형성하기 쉽고, 또한 구리를 갖는 박막 도체층이나 구리로 이루어지는 박막 도체층을 치환 도금에 의해 형성하기 쉽다. 또한, 구리를 갖는 박막 도체층이나 구리로 이루어지는 박막 도체층 및 전해 구리 도금막은 전기 저항이 낮기 때문에, 비아 도체의 구성 재료로서 적합하다.
도면의 간단한 설명
도 1A ∼ 도 1G 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법에 있어서의 제조 공정의 일부를 모식적으로 나타내는 단면도이다.
도 2A ∼ 도 2E 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법에 있어서의 제조 공정의 일부를 모식적으로 나타내는 단면도이다.
도 3A ∼ 도 3D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법에 있어서의 제조 공정의 일부를 모식적으로 나타내는 단면도이다.
도 4A ∼ 도 4D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법에 있어서의 제조 공정의 일부를 모식적으로 나타내는 단면도이다.
부호의 설명
10 : 다층 프린트 배선판
11 : 절연성 기판
12 : 층간 수지 절연층
13 : 도금 레지스트
14 : 도체 회로
16 : 개구부
17 : 비아 도체
18 : 동박
19 : 스루홀 도체
20 : 수지 충전재층
22 : 박막 도체층
23 : 전해 구리 도금막
24 : 솔더 레지스트층
25 : 무전해 니켈 도금막
26 : 땜납 패드
27 : 땜납 범프
28 : 땜납 범프 형성용 개구

Claims (6)

  1. 제 1 층간 수지 절연층을 형성하는 공정과,
    상기 제 1 층간 수지 절연층 상에 제 1 도체 회로를 형성하는 공정과,
    상기 제 1 도체 회로와 상기 제 1 층간 수지 절연층 상에 제 2 층간 수지 절연층을 형성하는 공정과,
    상기 제 2 층간 수지 절연층에 상기 제 1 도체 회로에 도달하는 개구부를 형성하는 공정과,
    상기 제 2 층간 수지 절연층의 표면과 상기 개구부에 의해 노출되는 상기 제 1 도체 회로의 노출면 상에, 무전해 도금막을 형성하는 공정과,
    상기 무전해 도금막 상에 도금 레지스트를 형성하는 공정과,
    상기 노출면 상에 형성되어 있는 무전해 도금막을, 상기 무전해 도금막보다 이온 경향이 작고, 상기 제 1 도체 회로의 노출면의 금속과 동일한 금속을 갖는 박막 도체층으로 치환하는 공정과,
    상기 도금 레지스트의 비형성부와 상기 박막 도체층 상에 상기 금속과 동일한 금속으로 이루어지는 전해 도금막을 형성하는 공정과,
    상기 도금 레지스트를 박리하는 공정과,
    상기 도금 레지스트를 박리함으로써 노출된 무전해 도금막을 제거하는 공정으로 이루어지며,
    상기 무전해 도금막을 형성하는 공정은, 상기 제 2 층간 수지 절연층의 표면과 상기 제 1 도체 회로의 노출면 상에 촉매를 부착시키는 공정을 포함하며, 상기 제 2 층간 수지 절연층의 표면에 부착되는 촉매의 양은 상기 제 1 도체 회로의 노출면에 부착되는 촉매의 양보다 더 많은 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 박막 도체층으로 치환하는 공정에서는, 동시에 상기 도금 레지스트의 비형성부의 무전해 도금막을 치환하는, 다층 프린트 배선판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 무전해 도금막은 니켈로 이루어지고, 상기 박막 도체층 및 상기 전해 도금막은 구리로 이루어지는, 다층 프린트 배선판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 무전해 도금막을 제거하는 공정에 있어서, 상기 무전해 도금막의 제거는 에칭액을 사용하여 실시하는, 다층 프린트 배선판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 에칭액은, 상기 전해 도금막을 에칭하지 않는, 다층 프린트 배선판의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 층간 수지 절연층은, 심재로서 유리 섬유를 갖고 있는, 다층 프린트 배선판의 제조 방법.
KR1020107013855A 2008-03-03 2009-01-22 다층 프린트 배선판의 제조 방법 KR101229644B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3320908P 2008-03-03 2008-03-03
US61/033,209 2008-03-03
PCT/JP2009/050991 WO2009110259A1 (ja) 2008-03-03 2009-01-22 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20100077061A KR20100077061A (ko) 2010-07-06
KR101229644B1 true KR101229644B1 (ko) 2013-02-04

Family

ID=41012299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013855A KR101229644B1 (ko) 2008-03-03 2009-01-22 다층 프린트 배선판의 제조 방법

Country Status (5)

Country Link
US (2) US20090218119A1 (ko)
JP (1) JP5216079B2 (ko)
KR (1) KR101229644B1 (ko)
CN (1) CN101911850B (ko)
WO (1) WO2009110259A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
CN101810063B (zh) 2008-09-30 2012-10-10 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
CN102573268B (zh) 2008-09-30 2015-03-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP5447949B2 (ja) * 2009-11-27 2014-03-19 京セラSlcテクノロジー株式会社 配線基板の製造方法
US10151035B2 (en) * 2016-05-26 2018-12-11 Rohm And Haas Electronic Materials Llc Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts
US11664240B2 (en) * 2017-11-16 2023-05-30 Mitsubishi Gas Chemical Company, Inc. Method for producing laminate having patterned metal foil, and laminate having patterned metal foil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183495A (ja) * 1998-12-10 2000-06-30 Ibiden Co Ltd 導体回路の形成方法およびプリント配線板の製造方法
JP2000244085A (ja) 1999-02-19 2000-09-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2006024902A (ja) 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
JP2008007840A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp めっき基板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776181A (en) * 1980-10-30 1982-05-13 Seiko Epson Corp Manufacture of exterior part for time piece
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH02238691A (ja) * 1989-03-10 1990-09-20 Hitachi Condenser Co Ltd プリント配線板の製造方法
JP3052620B2 (ja) * 1992-10-14 2000-06-19 三菱マテリアル株式会社 回路パターンの形成方法
JPH06275950A (ja) * 1993-03-22 1994-09-30 Hitachi Chem Co Ltd 配線板の製造法
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
JP2853621B2 (ja) * 1995-11-29 1999-02-03 日本電気株式会社 半導体装置の製造方法
JPH1022270A (ja) * 1996-07-05 1998-01-23 Sanyo Electric Co Ltd 半導体装置の製造方法
CN100521883C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
JP2002252445A (ja) * 2001-02-26 2002-09-06 Nec Toyama Ltd 印刷配線板の製造方法
JP2003031927A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd プリント配線板の製造方法
TWI227102B (en) * 2002-03-15 2005-01-21 United Test Ct Inc Fabrication method for circuit carrier
JP2004162096A (ja) * 2002-11-11 2004-06-10 Sumitomo Electric Ind Ltd 無電解めっき用ペーストと、これを用いた金属構造体および微細金属部品の製造方法
JP4235466B2 (ja) * 2003-02-24 2009-03-11 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
EP1887390A4 (en) * 2005-05-27 2010-09-15 Zeon Corp GRID POLARIZATION FILM, METHOD FOR PRODUCING THE SAME, OPTICAL LAMINATE, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183495A (ja) * 1998-12-10 2000-06-30 Ibiden Co Ltd 導体回路の形成方法およびプリント配線板の製造方法
JP2000244085A (ja) 1999-02-19 2000-09-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2006024902A (ja) 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
JP2008007840A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp めっき基板の製造方法

Also Published As

Publication number Publication date
JPWO2009110259A1 (ja) 2011-07-14
US8499446B2 (en) 2013-08-06
WO2009110259A1 (ja) 2009-09-11
US20090218119A1 (en) 2009-09-03
KR20100077061A (ko) 2010-07-06
CN101911850B (zh) 2012-05-30
JP5216079B2 (ja) 2013-06-19
US20110272286A1 (en) 2011-11-10
CN101911850A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101229644B1 (ko) 다층 프린트 배선판의 제조 방법
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
KR100709513B1 (ko) 다층 프린트배선판
KR101111930B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
WO2011002022A1 (ja) プリント配線板、及び、プリント配線板の製造方法
KR20100061408A (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
CN108353510B (zh) 多层印刷配线基板及其制造方法
JP5432800B2 (ja) 配線基板の製造方法
KR100688755B1 (ko) Bga 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 bga 인쇄회로기판
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2006080424A (ja) 配線基板およびその製造方法
JP3987781B2 (ja) 配線基板の製造方法
JP2007273896A (ja) 配線基板
JP4094143B2 (ja) 多層プリント配線板の製造方法
JP3784978B2 (ja) 多層配線基板の製造方法
JP2011035182A (ja) 配線基板の製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
JP4042878B2 (ja) プリント配線板およびその製造方法
JP5050725B2 (ja) ビルドアッププリント配線基板の製造方法
JP2004140245A (ja) 配線基板の製造方法
JP2005294869A (ja) 配線基板
JPH11251746A (ja) 薄物多層プリント配線板の製造方法
JP2000196224A (ja) 導体層のエッチング方法およびプリント配線板の製造方法
JP2000188447A (ja) 配線基板およびプリント配線板
JP2004140246A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee