CN101810063B - 多层印刷线路板以及多层印刷线路板的制造方法 - Google Patents

多层印刷线路板以及多层印刷线路板的制造方法 Download PDF

Info

Publication number
CN101810063B
CN101810063B CN2009800001919A CN200980000191A CN101810063B CN 101810063 B CN101810063 B CN 101810063B CN 2009800001919 A CN2009800001919 A CN 2009800001919A CN 200980000191 A CN200980000191 A CN 200980000191A CN 101810063 B CN101810063 B CN 101810063B
Authority
CN
China
Prior art keywords
mentioned
pad
multilayer printed
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009800001919A
Other languages
English (en)
Other versions
CN101810063A (zh
Inventor
赤井祥
今井竜哉
时久育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101810063A publication Critical patent/CN101810063A/zh
Application granted granted Critical
Publication of CN101810063B publication Critical patent/CN101810063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49108—Electric battery cell making
    • Y10T29/49115—Electric battery cell making including coating or impregnating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明的多层印刷线路板具备：第一层间树脂绝缘层；焊盘，其形成在上述第一层间树脂绝缘层之上，用于搭载电子部件；阻焊层，其形成在上述第一层间树脂绝缘层和上述焊盘之上，具有到达上述焊盘的开口部；以及保护膜，其位于上述开口部的底部，形成在上述焊盘之上，该多层印刷线路板的特征在于，在上述焊盘表面上形成有包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层，在上述金属层之上形成有由偶联剂构成的覆膜，上述保护膜的至少一部分直接形成在通过上述开口部露出的上述焊盘的露出面上。

Description

多层印刷线路板以及多层印刷线路板的制造方法
技术领域
本发明涉及一种多层印刷线路板以及多层印刷线路板的制造方法。 
背景技术
作为多层印刷线路板提出了如下的多层印刷线路板：交替层叠由铜构成的导体电路和层间树脂绝缘层，在最外层的层间树脂绝缘层上形成用于搭载电子部件的焊盘并且在最外层形成有阻焊层。 
在此，通常，使用电阻较小的铜等来形成上述焊盘。然而，由铜构成的焊盘与阻焊层之间的密合性不太好。 
另一方面，作为提高铜与树脂之间的密合性的方法，例如提出了以下方法：在铜的表面设置凹凸(粗化面)，通过固着效果来提高铜与树脂之间的密合性。 
另外，还提出了以下方法：通过在铜的表面形成由铜和锡的合金构成的金属膜来提高铜与树脂之间的密合性(例如，参照专利文献1)。 
专利文献1：日本特开2000-340948号公报 
发明内容
发明要解决的问题
然而，在焊盘表面设置凹凸的情况下，例如，在传输超过1GHz的高频信号时，有可能由于集肤效应而传输损失增加。 
另外，以提高焊锡的润湿性、防止焊盘表面氧化为目的，通常在上述焊盘表面形成由Ni、Pd、Au等构成的保护膜。因此， 当在焊盘表面形成由铜和锡的合金构成的金属膜之后还形成保护膜时，焊盘与焊锡凸块等外部连接部件之间的电阻增大，有可能成为信号延迟的主要原因。另外，在使用Ni在金属膜上形成保护膜的情况下，有时形成Ni与Sn的合金。Ni与Sn的合金通常较脆弱。例如，在从外部受到撞击时，有可能保护膜进而焊锡凸块隔着这种脆弱的合金层而从焊盘剥落。 
用于解决问题的方案
本发明者们专心进行了研究，结果发现以下情况并完成了本发明的多层印刷线路板及其制造方法：在用于搭载电子部件的焊盘的表面形成规定的金属膜，并且在该金属膜上形成由偶联剂构成的覆膜，并且将保护焊盘的保护膜的至少一部分直接连接到焊盘，由此能够确保焊盘和阻焊层之间的密合性，防止焊盘与焊锡凸块之间的电阻增大。 
即，本发明的多层印刷线路板具备： 
第一层间树脂绝缘层； 
焊盘，其形成在上述第一层间树脂绝缘层之上，用于搭载电子部件； 
阻焊层，其形成在上述第一层间树脂绝缘层和上述焊盘之上，具有到达上述焊盘的开口部；以及 
保护膜，其位于上述开口部的底部，形成在上述焊盘之上， 
该多层印刷线路板的特征在于， 
在上述焊盘的表面形成有包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层， 
在上述金属层之上形成有由偶联剂构成的覆膜， 
上述保护膜的至少一部分直接形成在通过上述开口部露出的上述焊盘的露出面上。 
另外，本发明的多层印刷线路板的制造方法的特征在于， 具备以下工序： 
形成多层布线层的工序，在该多层布线层中交替层叠层间树脂绝缘层和导体电路，并且在最外层的上述层间树脂绝缘层之上具备用于搭载电子部件的焊盘； 
在上述焊盘的表面的至少一部分形成包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层的工序； 
在上述金属层之上形成由偶联剂构成的覆膜的工序； 
在上述最外层的层间树脂绝缘层和上述焊盘之上形成阻焊层并且在上述阻焊层中的位于上述焊盘之上的位置形成贯通该阻焊层的开口部的工序； 
去除从上述开口部露出的上述金属层的工序；以及 
在从上述开口部的底部露出的上述焊盘之上形成保护膜的工序。 
发明的效果
在本发明的多层印刷线路板中，在用于搭载电子部件的焊盘的表面上形成包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层，并且，在该金属层之上形成有由偶联剂构成的覆膜，因此上述焊盘与阻焊层之间的密合性较佳。 
另外，保护膜的至少一部分与上述焊盘直接连接，因此保护膜与焊盘之间的密合性较佳。并且，焊盘与保护膜之间的电阻较小、电特性较佳。 
另外，在本发明的多层印刷线路板的制造方法中，在用于搭载电子部件的焊盘的表面的至少一部分上形成包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层，在该金属层之上形成由偶联剂构成的覆膜。另外，在形成保护膜时，在阻焊层内形成开口部，使该开口部的底部露出焊盘之后，形成保护膜。 
因此，能够制造焊盘与阻焊层之间的密合性较佳且电特性较佳的多层印刷线路板。 
附图说明
图1的A是示意性地表示第一实施方式的多层印刷线路板的截面图。图1的B是表示图1的A所示的多层印刷线路板的区域a的部分放大截面图。 
图2的A～图2的G是示意性地表示第一实施方式的多层印刷线路板的制造方法的截面图。 
图3的A～图3的D是示意性地表示第一实施方式的多层印刷线路板的制造方法的截面图。 
图4的A～图4的D是示意性地表示第一实施方式的多层印刷线路板的制造方法的截面图。 
图5的A～图5的C是示意性地表示第一实施方式的多层印刷线路板的制造方法的截面图。 
图6的A、图6的B是示意性地表示第一实施方式的多层印刷线路板的制造方法的截面图。 
附图标记说明
10：多层印刷线路板；11：绝缘性基板；12：层间树脂绝缘层；13：抗镀层；14、14a：导体电路；15：导体电路覆盖层；17：通路导体；19：通孔导体；20：树脂填充材料层；22：无电解镀铜膜；23：电解镀铜膜；24：阻焊层；27：焊锡凸块；33：保护膜；34：焊盘。 
具体实施方式
下面，说明本发明的实施方式。 
(第一实施方式) 
在此，说明第一实施方式的多层印刷线路板及其制造方法。 
图1的A是示意性地表示第一实施方式的多层印刷线路板的截面图，图1的B是表示图1的A所示的多层印刷线路板的区域a的部分放大截面图。 
在图1的A以及图1的B所示的第一实施方式的多层印刷线路板10中，在绝缘性基板11的两面交替地形成导体电路14和层间树脂绝缘层12，形成在绝缘性基板11的表面上的导体电路14通过通孔导体19电连接。 
另外，在夹持了层间树脂绝缘层12的导体电路14之间通过通路导体17电连接。另外，在最外层的层间树脂绝缘层上形成有导体电路14a，并且作为用于搭载电子部件的焊盘而形成有焊盘34。此外，焊盘34和最外层的导体电路14a是相同结构。 
另外，在通孔导体19的内部形成有树脂填充材料层20。并且，形成有覆盖树脂填充材料层20的导体电路30。 
在多层印刷线路板的最外层形成有阻焊层24，在位于形成于阻焊层24的开口部底部的部分的焊盘34上，隔着保护膜33形成有焊锡凸块27。 
在此，在焊盘34的侧面和上表面中的一部分上形成包含Sn的金属层，并且在金属层上形成由硅烷偶联剂构成的覆膜(下面，也将这种金属层和该金属层上的覆膜统称为导体电路覆盖层，在图1的A、图1的B中表示为导体电路覆盖层15)。即，焊盘34与阻焊层24通过导体电路覆盖层15来粘接。 
此外，在具备与焊盘34相同结构的最外层的导体电路14a的侧面以及上表面上也形成导体电路覆盖层15。 
此外，在不构成焊盘的最外层的导体电路(没有形成焊锡凸块的导体电路)中，除了与层间树脂绝缘层接触的面以外的所有表面上都形成导体电路覆盖层15。 
另外，如图1的B所示，焊盘34由无电解镀铜膜22和无电解镀铜膜22上的电解镀铜膜23构成，并且在其表面的一部分(焊盘34的侧面、以及焊盘34的上表面中的与保护膜33接触的部分以外的部分)形成有金属层以及形成在该金属层上的由偶联剂构成的覆膜(导体电路覆盖层15)。 
另外，在本说明书中，焊盘34的上表面以及最外层的导体电路14a的上表面是指形成阻焊层一侧的面。 
另外，在焊盘34上形成有由Ni层31和Au层32构成的保护膜33，该保护膜33与构成焊盘34的电解镀铜膜23直接连接。即，焊盘34上表面中的形成保护膜33的部分不存在金属层以及覆膜。 
这样，当在焊盘34的上表面以及侧面中的规定的部分形成有包含Sn的金属层、并且在该金属层上形成有由硅烷偶联剂构成的覆膜时，焊盘34和阻焊层24通过金属层以及覆膜(导体电路覆盖层15)而牢固地密合。 
关于这些，更详细的进行说明。 
在图1的A、图1的B所示的多层印刷线路板10中，形成在焊盘34的表面上的包含Sn的金属层是Sn和Cu共存的金属层。详细地说，该金属层包含Cu6Sn5以及Cu3Sn。并且，在形成了金属层时，推测为其表面附着有羟基。这样，当在金属层表面附着有羟基时，由于脱水反应而容易与硅烷偶联剂起反应，从而金属层和由硅烷偶联剂构成的覆膜牢固地结合。 
并且，上述硅烷偶联剂与阻焊层24中的树脂成分起反应，由此两者化学地结合，从而覆膜和阻焊层24牢固地结合。 
其结果，焊盘34和阻焊层24通过金属层以及覆膜而牢固地密合。 
这样，在本申请发明的实施方式中，期望形成在焊盘表面上的金属层是包含Sn的金属层。 
其理由推测为如下。 
即，这是因为通常包含Sn的金属层与作为构成焊盘的材料的Cu相比，表面适合于附着羟基，当附着有羟基时，容易与偶联剂结合。 
并且，认为由Sn构成的层比由Cu构成的层表面容易附着羟基的理由为Sn的氧化物(SnO2)的等电点为4.3，小于Cu的氧化物(CuO)的等电点9.5。 
此外，通常，等电点较小的金属氧化物倾向于容易对其表面附着羟基，从这一点考虑，在本发明的实施方式所涉及的多层印刷线路板中，作为构成金属层的金属，期望包含氧化物的等电点在5以下的金属。 
此外，在后面的制造方法中也进行了说明，在本实施方式的多层印刷线路板中，通过实施置换镀锡来将金属层形成在由铜构成的焊盘上。 
并且，在上述金属层上Sn和Cu共存。并且，推测为：在形成金属层时，Sn以及Cu的一部分不可回避地被氧化，从而金属层中包含SnO2以及CuO。 
另外，在多层印刷线路板10中，焊盘34上表面与整个保护膜33直接连接。 
这样，当焊盘34和保护膜33之间不存在金属层、覆膜时，与在两者之间也存在金属层、覆膜的情况相比，两者之间的电阻变小，电特性较佳。 
并且，在多层印刷线路板10中，焊盘34的表面没有被粗化，实质上是平坦的，因此不容易产生信号延迟。 
接着，按照工序顺序说明第一实施方式的多层印刷线路板的制造方法。 
(1)将绝缘性基板作为初始材料，首先，在该绝缘性基板上形成导体电路。 
不特别限定上述绝缘性基板，例如，可举出环氧玻璃基板、双马来酰亚胺-三嗪(BT)树脂基板、覆铜层叠板、RCC基板等树脂基板、氮化铝基板等陶瓷基板、硅基板等。 
上述导体电路例如能够如下这样形成：通过实施无电解镀铜处理、接着实施电解镀铜处理等来在上述绝缘性基板的表面形成由铜构成的满导体层之后，通过实施蚀刻处理来形成导体电路。 
在该工序中，也可以形成用于连接夹持了上述绝缘性基板的导体电路之间的通孔导体。另外，在形成导体电路之后，也可以根据需要，通过蚀刻处理等来使导体电路的表面变为粗化面。 
(2)接着，在形成了导体电路的绝缘性基板上形成层间树脂绝缘层，在该层间树脂绝缘层上形成到达上述导体电路上的开口部。上述层间树脂绝缘层使用热固化性树脂、感光性树脂、对热固化性树脂的一部分赋予感光性基团而得到的树脂、包含这些树脂和热可塑性树脂的树脂复合体等来形成即可。 
具体地说，首先，利用辊涂机、帘式涂漆机等涂敷未固化的树脂，或者热压接树脂膜，由此形成树脂层。之后，根据需要，实施固化处理，并且通过激光处理、曝光显影处理来形成上述开口部。 
另外，通过对形成为薄膜状的树脂成形体进行热压接来形成由上述热可塑性树脂构成的树脂层即可。 
(3)接着，在上述层间树脂绝缘层的表面(包括上述开口部的壁面)形成无电解镀铜膜。 
在此，期望上述无电解镀铜膜的厚度为0.1～0.3μm。 
(4)接着，在无电解镀铜膜上形成抗镀层。 
在不形成导体电路以及通路导体的部分形成上述抗镀层。 
不特别限定形成上述抗镀层的方法，例如，能够在粘贴感光性干膜之后，通过实施曝光显影处理来形成。 
(5)接着，在上述无电解镀铜膜上的抗镀层非形成部形成电解镀铜膜。 
在此，期望上述电解镀铜层的厚度为5～20μm。 
(6)之后，剥离上述层间树脂绝缘层上的抗镀层。例如使用碱水溶液等来剥离上述抗镀层即可。 
(7)接着，去除由于剥离上述抗镀层而露出的无电解镀铜膜。 
在此，例如使用蚀刻液来去除上述无电解镀铜膜即可。能够可靠地去除不需要的无电解镀铜膜(存在于电解镀铜膜之间的无电解镀铜膜)。 
通过进行这种(2)～(7)的工序，能够在层间树脂绝缘层上形成导体电路，并且同时形成连接该导体电路和绝缘性基板上的导体电路的通路导体。因此，能够高效率地形成导体电路和通路导体。 
另外，在形成上述导体电路之后，也可以根据需要，使用酸、氧化剂来去除层间树脂绝缘层上的催化剂。这是由于能够防止电特性的降低。 
(8)并且，也可以根据需要，通过重复进行上述(2)～(7)的工序，进一步形成层间树脂绝缘层和导体电路，并且同时形成通路导体。 
另外，经过这种工序形成的导体电路中的最外层的导体电路的一部分或者全部成为焊盘。因而，通过形成最外层的导体电路来同时形成焊盘。 
(9)接着，在焊盘所露出的整个面(侧面以及上表面)形成包含Sn的金属层。 
作为形成包含Sn的金属层的方法，例如可举出置换镀锡法、无电解镀锡法、电解镀锡法、熔融锡浸渍法等。其中，从容易控制镀膜的厚度这种观点出发，优选置换镀锡法。作为使用于该置换镀锡法的镀液，例如可举出硼氟酸亚锡和硫脲的混合液等。并且，在对由铜构成的焊盘进行置换镀锡法的情况下，在焊盘表面上，从表层侧起按顺序形成由Sn构成的层(以下也称为Sn层)以及Sn和Cu共存的层(以下也称为SnCu层)。 
另外，在通过这种方法形成金属层之后，也可以根据需要，通过蚀刻去除Sn层来露出SnCu层。由此得到的SnCu层构成金属层。此外，去除Sn层的工序是任意的。 
另外，在通过上述的方法形成的金属层的表面被赋予羟基。此外，包含Sn的金属层容易被赋予羟基的理由与上述相同。另外，即使不实施特别的处理，由于金属层表面吸附水分子也被赋予上述羟基，但是也可以主动地实施对金属层表面赋予羟基的处理。 
作为对金属层表面赋予羟基的方法，例如作为第一方法可举出利用金属醇盐来处理焊盘表面的方法。作为上述金属醇盐可举出甲醇钠(CH3ONa)、乙醇钠(C2H5ONa)、乙醇锂(C2H5OLi)等。在这些金属醇盐的溶液中浸渍印刷线路板，或者在焊盘表面喷涂该溶液，由此能够赋予羟基。 
另外，例如作为第二方法可举出利用碱来处理焊盘表面的方法。 
作为上述碱例如可举出氢氧化钠、氢氧化钾、甲醇钠等。在这些碱的溶液中浸渍印刷线路板，或者在焊盘表面喷涂碱溶液，由此能够赋予羟基。 
并且，例如作为第三方法可举出对焊盘进行加湿处理或者蒸汽处理的方法等。 
此外，在该工序中，在包含焊盘的全部最外层的导体电路上形成上述金属层即可。 
(10)接着，在上述金属层上形成由硅烷偶联剂构成的覆膜。 
在此，覆膜的形成例如喷涂包含硅烷偶联剂的溶液，之后进行干燥处理即可。此外，后述的阻焊层和硅烷偶联剂的组合最好选择如下的组合，即，通过加热而阻焊层中的官能基团与硅烷偶联剂的官能基团起化学反应。例如，在阻焊层中含有环氧基的情况下，当选择氨基官能硅烷作为硅烷偶联剂时，两者的密合性更显著。 
认为这是由于通过形成阻焊层时的加热，环氧基和氨基容易形成牢固的化学键，该键对热、水分极为稳定。 
(11)接着，在最外层的层间树脂绝缘层以及焊盘上形成阻焊层，并且在该阻焊层上形成用于形成焊锡凸块的开口部。 
具体地说，利用辊涂法等在包含最上层的导体电路的层间树脂绝缘层上涂敷阻焊剂组合物，通过激光处理、曝光显影处理等来进行开口处理并进行固化处理，由此形成在规定的位置具备开口部的阻焊层。 
(12)接着，使在上述(11)的工序中形成的阻焊层的开口部的底部露出焊盘。 
在上述(11)的工序结束时，通常，在开口部的底部露出金属层，使用由硝酸水溶液和过氧化氢构成的蚀刻溶液来去除该金属层，或者使用湿式喷砂法来去除该金属层。 
并且，使用这些方法使阻焊层的开口部的底部露出焊盘的情况下，在进行上述覆膜以及金属层的去除的同时，还能够同时进行去除在形成在阻焊层上的开口部中残留的树脂残渣的去 沾污处理。 
另外，在利用激光处理、曝光显影处理等来在阻焊层上形成开口部时和/或通过使用蚀刻液的方法、湿式喷砂法等去除金属层时，金属层上的覆膜也被去除。 
(13)接着，在阻焊层的开口部的底部所露出的焊盘上形成保护膜。 
具体地说，首先，通过无电解镀镍来在焊盘上形成Ni层，之后，通过无电解镀金来在Ni层上形成Au层，由此形成由Ni层和Au层构成的保护膜。 
(14)最后，形成焊锡凸块，完成多层印刷线路板。 
具体地说，对阻焊层的开口部分印刷焊锡膏，通过回流焊来形成焊锡凸块。 
下面，列举第一实施方式的多层印刷线路板以及多层印刷线路板的制造方法的作用效果。 
(1)在第一实施方式的多层印刷线路板中，在焊盘表面形成金属层，并且，在该金属层上形成由硅烷偶联剂构成的覆膜。因此，焊盘和阻焊层通过金属层以及覆膜牢固地粘接。 
与此同时，焊盘与该焊盘上的保护膜直接连接。因此，能够减小焊盘与保护膜之间的电阻。 
此外，为了减小焊盘与保护膜之间的电阻，期望上述保护膜的全部与其下面的焊盘直接连接。 
(2)在第一实施方式的多层印刷线路板中，形成包含Sn的金属层作为上述金属层，因此提高了通过金属层以及偶联剂连接的焊盘与阻焊层之间的密合性。其理由与上述说明相同。 
(3)接着，在第一实施方式的多层印刷线路板中，焊盘表面没有被粗化，实质上是平坦的。 
因此，不容易产生由集肤效应引起的信号延迟，电特性较 佳。 
(4)在第一实施方式的多层印刷线路板中，焊盘由无电解镀铜膜和电解镀铜膜构成，保护膜直接形成在构成上述焊盘的电解镀铜膜的表面上。 
因此，确保保护膜与焊盘之间的密合性，并且不用担心焊盘与焊锡凸块之间的电阻增大。 
(5)在第一实施方式的多层印刷线路板的制造方法中，能够有效地制造第一实施方式的多层印刷线路板。 
并且，在第一实施方式的多层印刷线路板中，使用由硝酸水溶液和过氧化氢构成的蚀刻液的方法、湿式喷砂法来去除包含Sn的金属层，因此能够可靠地去除形成在阻焊层上的开口部的底部的金属层。 
另外，通过使用上述方法，去除金属层的同时，能够同时进行去除在阻焊层上形成开口部时的树脂残渣的去沾污处理。 
举出以下实施例来更详细地说明第一实施方式，但是本发明的实施方式并不仅限于这些实施例。 
(实施例1) 
(A)树脂填充材料的制备 
将100重量份双酚F型环氧单体(油化シエル公司制，分子量：310，YL983U)、170重量份表面涂布有硅烷偶联剂的平均粒径为1.6μm、最大颗粒的直径为15μm以下的SiO2球状颗粒(アドテツク公司制，CRS 1101-CE)以及1.5重量份流平剂(サンノプコ公司制，ペレノ一ルS4)装入容器中，通过进行搅拌混合，制备粘度在23±1℃下为45～49Pa·s的树脂填充材料。此外，作为固化剂，使用6.5重量份咪唑固化剂(四国化成公司制，2E4MZ-CN)。 
(B)多层印刷线路板的制造 
(1)将图2的A所示那样的、在由厚度0.8mm的环氧玻璃树脂构成的绝缘性基板11的两面层压了18μm的铜箔18的覆铜层叠板作为初始材料。 
接着，如图2的B所示，对该覆铜层叠板进行钻孔，形成通孔导体用的贯通孔29。 
接着，如图2的C所示，对铜箔18上和贯通孔29内壁表面实施无电解镀铜处理和电解镀铜处理，形成由无电解镀铜膜和无电解镀铜膜上的电解镀铜膜构成的包括通孔导体19的导体层。 
(2)接着，对形成了通孔导体19的基板进行水洗、干燥之后，进行以含有NaOH(10g/l)、NaCIO2(40g/l)、Na3PO4(6g/l)的水溶液为黑化浴(氧化浴)的黑化处理，以及以含有NaOH(10g/l)、NaBH4(6g/l)的水溶液为还原浴的还原处理，从而使通孔导体19的表面变为粗化面(未图示)。 
(3)接着，如图2的D所示，通过下面的方法对通孔导体19的内部填充上述(A)中记载的树脂填充材料。 
即，首先，在使用刮板将树脂填充材料压入通孔导体19内之后，在100℃、20分钟的条件下使之干燥。接着，通过使用了#600的砂带纸(三共理化学公司制)的带式砂光机研磨来对基板的单面进行研磨使得在电解镀铜膜上不会残留树脂填充材料，接着，进行用于去除由上述带式砂光机研磨产生的伤痕的抛光研磨。对基板的另一面也同样进行这种一系列研磨。 
接着，进行100℃下1小时、120℃下3小时、150℃下1小时、180℃下7小时的加热处理来形成树脂填充材料层20。 
(4)接着，如图2的E所示，在电解镀铜膜上和树脂填充材料层20上形成由无电解镀铜膜和电解镀铜膜构成的导体层21。 
接着，如图2的F所示，通过减去法在绝缘性基板11上形成导体电路14。此时，同时也形成覆盖树脂填充材料层20的导体 电路30。 
(5)接着，如图2的G所示，使用层间树脂绝缘层形成用膜(味之素公司制，ABF)，在绝缘性基板11和导体电路14上形成层间树脂绝缘层12。 
即，在真空度65Pa、压力0.4MPa、温度80℃、时间60秒钟的条件下，将层间树脂绝缘层用树脂膜层叠到基板上，之后在170℃下加热30分钟使之热固化。 
(6)接着，利用CO2气体激光在层间树脂绝缘层12上形成直径60μm的开口部16(参照图3的A)。 
(7)接着，对层间树脂绝缘层12的表面(包括开口部16的内壁面)赋予钯催化剂(未图示)。之后，在将次磷酸钠作为还原剂的无电解镀铜水溶液(MF-390，日本マクダ一ミツド公司制)中浸渍附着了上述钯催化剂的基板，在层间树脂绝缘层12的表面(包括开口部16的内壁面)形成厚度0.1～0.3μm的无电解镀铜膜22(参照图3的B)。 
此外，将无电解镀铜条件设为75℃的液体温度下4分钟。 
(8)接着，在无电解镀铜膜22上粘贴市场上出售的感光性干膜，载置掩模，通过曝光/显影处理来设置厚度25μm抗镀层13(参照图3的C)。 
(9)接着，利用50℃的水对形成了抗镀层13的基板进行清洗并脱脂，在利用25℃的水进行水洗后，进一步利用硫酸进行清洗，之后在下面条件下实施电解镀，在抗镀层13非形成部形成厚度20μm的电解镀铜膜23(参照图3的D)。 
[电解镀铜液] 
硫酸      150g/L 
硫酸铜    150g/L 
氯离子    8mg/L 
添加剂    4ml/L(奥野制药工业公司制，トツプルチナNSV-1) 
          0.5ml/L(奥野制药工业公司制，トツプルチナNSV-2) 
          1ml/L(奥野制药工业公司制，トツプルチナNSV-3) 
[电解铜度条件] 
电流密度        1A/dm2
时间            90分钟 
温度            23℃ 
(10)接着，剥离去除抗镀层13。接着，利用硫酸和过氧化氢混合液进行蚀刻处理来溶解去除相邻的电解镀铜膜之间的无电解镀铜膜22。由此，形成由无电解镀铜膜22和无电解镀铜膜上的电解镀铜膜23构成的厚度18μm的导体电路14和通路导体17(参照图4的A)。 
(11)接着，使用与在上述(5)～(10)的工序中使用的方法相同的方法，形成层间树脂绝缘层12和导体电路14(包括通路导体17)(参照图4的B～图5的A)。此外，在后面的工序中，在此所形成的导体电路的一部分成为焊盘34。 
(12)接着，将形成了最外层的导体电路14a(包括焊盘34)的基板浸渍在10％硫酸水溶液中10秒钟之后，进行水洗，并且，通过气割使其干燥。 
(13)接着，在30℃、30秒钟的条件下将基板浸渍于含有0.1mol/L硼氟酸亚锡以及1mol/L硫脲且用硼氟酸将pH调整至大约1.2的置换镀锡液中，之后，用水清洗30秒钟。接着，通过气割使其干燥。 
通过该镀膜处理，在最外层的导体电路14a(包括焊盘34)的 表面依次形成SnCu层和Sn层。 
并且，SnCu层的厚度为约5～10nm，Sn层的厚度为约50nm。 
(14)接着，将基板浸渍在1％硝酸水溶液中10秒钟之后，水洗20秒钟。 
通过该处理，去除Sn层而露出SnCu层。 
(15)接着，将浓度调整为1重量％的γ-氨基丙基三乙氧基硅烷(信越化学工业公司制，KBE-903)的水溶液喷射涂敷到最外层的导体电路14a上(SnCu层上)。 
接着，将基板在90～120℃下干燥30～150秒钟之后，进行水洗来去除多余的硅烷偶联剂。 
这样，通过进行(12)～(15)的工序，在最外层的导体电路14a(包括焊盘34)上形成了具备包含Sn的金属层和由硅烷偶联剂构成的覆膜的导体电路覆盖层15(参照图5的B)。 
(16)接着，如图5的C所示，在最外层上涂敷厚度为30μm的市场上出售的阻焊剂组合物(日立化成公司制，7200G)，在70℃下20分钟、70℃下30分钟的条件下进行干燥处理，形成市场上出售的阻焊剂组合物的层24’。 
(17)接着，如图6的A所示，使描绘有焊锡凸块形成用开口的图案的厚度为5mm的光掩模与阻焊剂组合物的层24’密合，利用1000mJ/cm2的紫外线进行曝光，利用DMTG溶液进行显影处理，从而形成焊锡凸块形成用开口28。 
并且，在80℃下1小时、100℃下1小时、120℃下1小时、150℃下3小时的条件下分别进行加热处理来使阻焊剂组合物的层24’固化，从而形成具有焊锡凸块形成用开口28的阻焊层24(厚度20μm)。 
(18)接着，将含有15～20重量％的硝酸水溶液和1～2重量％的过氧化氢的蚀刻溶液喷射涂敷到焊锡凸块形成用开口28内。 
由此与焊锡凸块形成用开口28内的树脂残渣一起去除由硅烷偶联剂构成的覆膜以及SnCu层。其结果，在焊锡凸块形成用开口28内的底部露出焊盘34的一部分(露出面34a)。 
另外，在结束工序(18)之后，利用SEM观察开口部的底面并分析了露出面的结构要素，没有检测出Sn的峰值。因而，可以认为通过使用上述蚀刻溶液的处理而完全去除了SnCu层。 
(19)接着，将形成有阻焊层24的基板浸渍在含有氯化镍(2.3×10-1mol/l)、次磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镀镍液中20分钟，在焊锡凸块形成用开口28内形成厚度5μm的镀镍层31。并且，将该基板在80℃的条件下浸渍在含有金氰化钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次磷酸钠(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镀镍层31上形成厚度0.03μm的镀金层32，将两者一并设为保护膜33。 
(20)接着，对形成在阻焊层24上的焊锡凸块形成用开口28印刷焊锡膏，通过在200℃下进行回流焊来形成焊锡凸块27，从而完成多层印刷线路板10(参照图6的B)。 
(实施例2) 
除了在实施例1的(18)的工序中代替使用蚀刻溶液来与焊锡凸块形成用开口28内的树脂残渣一起去除由硅烷偶联剂构成的覆膜以及SnCu层的方法而使用以下条件的湿式喷砂法以外，与实施例1同样地制造了多层印刷线路板。 
在粒子直径7μm(#2000号)、c/s＝1.5m/min、压力0.2MPa的条件下进行湿式喷砂法。 
下面，列举使用由其他金属构成的金属层来代替包含Sn的金属层的实施例。 
(实施例3) 
在实施例3中，代替实施例1中的置换镀Sn而进行无电解镀Ni，在最外层的导体电路14a(包括焊盘34)的表面形成Ni层。之后，进行上述(15)～(20)的工序。 
(实施例4) 
在实施例4中，代替实施例1中的置换镀Sn而进行置换镀Pd。即，通过将形成了最外层的导体电路14a(包括焊盘34)的基板浸渍在置换镀Pd浴中规定时间来形成Pd层。之后，进行上述(15)～(20)的工序。 
(实施例5) 
在实施例5中，代替实施例1中的置换镀Sn而进行置换镀Au。即，通过将形成了最外层的导体电路14a(包括焊盘34)的基板浸渍在置换镀Au浴中规定时间来形成Au层。之后，进行上述(15)～(20)的工序。 
(实施例6) 
在实施例6中，代替实施例1中的置换镀Sn而进行无电解镀Ag，在最外层的导体电路14a(包括焊盘34)的表面形成Ag层。之后，进行上述(15)～(20)的工序。 
(实施例7) 
在实施例7中，代替实施例1中的置换镀Sn而进行无电解镀Pt，在最外层的导体电路14a(包括焊盘34)的表面形成Pt层。之后，进行上述(15)～(20)的工序。 
(实施例8) 
在实施例8中，代替实施例1中的置换镀Sn而进行镀Zn，在最外层的导体电路14a(包括焊盘34)的表面形成Zn层。之后，进行上述(15)～(20)的工序。 
(实施例9) 
在实施例9中，代替实施例1中的置换镀Sn而通过溅射在最 外层的导体电路14a(包括焊盘34)的表面形成Co层。之后，进行上述(15)～(20)的工序。 
(实施例10) 
在实施例10中，代替实施例1中的置换镀Sn而通过溅射在最外层的导体电路14a(包括焊盘34)的表面形成Ti层。之后，进行上述(15)～(20)的工序。 
(比较例1) 
除了没有在焊盘表面形成包含Sn的金属层以外，与实施例1同样地制造了多层印刷线路板。 
因而，在比较例1的多层印刷线路板中，焊盘34和阻焊层24不通过金属层而仅通过由偶联剂构成的覆膜相接触。 
(比较例2) 
除了没有在焊盘表面形成由硅烷偶联剂构成的覆膜以外，与实施例1同样地制造了多层印刷线路板。 
因而，在比较例2的多层印刷线路板中，在焊盘34的表面形成金属层，焊盘34与阻焊层24不通过硅烷偶联剂而接触。 
(比较例3) 
除了在阻焊层上形成开口部之后没有进行去除开口部的底面所露出的金属层的工序以外，与实施例1同样地制造了多层印刷线路板。 
因而，在比较例3的多层印刷线路板中，焊盘34和保护膜33通过含有Sn的金属层相连接。 
实施例1、2以及比较例1、2的多层印刷线路板的评价 
(1)焊盘和阻焊层之间的密合性的评价 
关于实施例1、2以及比较例1、2的多层印刷线路板，通过以下方法测量了初始阶段以及加湿测试后的剥离强度。在表1中示出其结果。 
<初始阶段(加湿测试前)> 
关于实施例1、2以及比较例1、2的多层印刷线路板，分别测量在进行加湿测试前的剥离强度。在该剥离强度的测量中使用オ一トグラフAGS50A(岛津制作所(株)社制)，以大约10mm/min的速度从焊盘剥下阻焊层。 
<加湿测试后> 
关于实施例1、2以及比较例1、2的多层印刷线路板，分别在120～130℃、湿度85％的条件下保持100小时之后，与上述同样地测量剥离强度。 
[表1] 
Figure DEST_PATH_G60683397150138000D000041
从表1可知，在对形成焊盘的Cu的表面直接赋予偶联剂的比较例1中，没有得到良好的剥离强度。另外，在没有赋予偶联剂而是SnCu合金与层间阻焊层相接触的比较例2中，同样没有得到良好的剥离强度。另外，明确了两者在加湿测试后完全没有得到密合性。与此相对，在焊盘表面形成SnCu合金并隔着偶联剂形成阻焊层的实施例1、2中，由于SnCu合金以及偶联剂的共同作用而得到了良好的剥离强度。 
(2)焊盘和焊锡凸块之间的密合性的评价 
关于实施例1、2以及比较例3的多层印刷线路板，通过下面的方法评价了焊锡凸块相对于焊盘的密合性。即，关于实施例1、2以及比较例3的多层印刷线路板，分别在以55℃、湿度85％的条件下保持19小时之后，反复进行200次升温到260℃的操作。之后，横切多层印刷线路板并利用显微镜观察焊盘和焊锡凸块之间的连接部分。 
其结果，在实施例1、2中，焊锡凸块牢固地连接在焊盘表面上，完全没有观察到焊锡凸块相对于焊盘的剥离。另一方面，在比较例3中，观察到焊锡凸块相对于焊盘的剥离。 
(其他实施方式) 
在上述实施方式中，采用包含Sn的金属层作为形成在焊盘的侧面以及上表面的一部分上的金属层。 
然而，在本发明的实施方式的多层印刷线路板中，金属层的材质并不限于包含Sn的金属层，只要包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层即可。 
这是由于这些金属与偶联剂之间的密合性优于Cu。 
其中，在这些金属中优选包含Sn的金属层。 
如上所述，其理由是由于表面容易附着羟基、与偶联剂之间的密合性特别好。 
另外，在上述的实施方式中，采用硅烷偶联剂作为构成覆膜的偶联剂。 
然而，在本发明的实施方式的多层印刷线路板中，偶联剂并不限定于硅烷偶联剂，例如也可以是铝酸盐系偶联剂、钛酸铅系偶联剂、锆系偶联剂等。 
并且，考虑阻焊层的材质来选择上述硅烷偶联剂即可，例如，在使用含有环氧树脂的树脂组合物作为上述阻焊剂组合物的情况下，期望选择具有氨基而作为有机官能团的硅烷偶联剂。由于在该组合中，阻焊层和硅烷偶联剂容易牢固地结合。 
作为阻焊剂组合物，例如可举出由以下树脂构成的阻焊剂组合物：聚苯醚树脂、聚烯烃树脂、氟树脂、热可塑性弹性体、 环氧树脂、聚酰亚胺树脂等。 
另外，作为上述以外的阻焊剂组合物，例如，可举出包括热固化性树脂、多元丙烯系单体等感光性单体、乙二醇醚系溶剂等的膏状的流动体，其中上述热固性树脂由酚醛清漆型环氧树脂的(甲基)丙烯酸酯、咪唑固化剂、2官能团(甲基)丙烯酸酯单体、分子量500～5000左右的(甲基)丙烯酸酯的聚合物、双酚型环氧树脂等构成。 
另外，在形成阻焊剂组合物的层时，也可以层压由上述阻焊剂组合物构成的膜来形成阻焊剂组合物的层。 
在上述实施方式中，作为用于去除金属层、覆膜并使形成在阻焊层上的开口部的底部露出焊盘的蚀刻溶液，使用了由硝酸水溶液和过氧化氢构成的蚀刻溶液，但是作为这些以外的蚀刻溶液，例如也可以使用高锰酸水溶液等。 
在上述实施方式中，作为保护膜形成了由Ni层和Au层两层构成的保护膜，但是上述保护膜的总数并不限于两层，可以是一层，也可以是三层以上。 
另外，作为上述保护膜的材质例如可举出Ni、Au、Pd、它们的复合物等。 
另外，在通过激光处理来形成上述阻焊层的开口部的情况下，作为使用于上述激光处理中的激光例如可举出碳酸气体激光、紫外线激光、激元激光等。 
在第一实施方式的多层印刷线路板中，形成在绝缘性基板的两面的层间树脂绝缘层的总数的数量相同，但是也可以是在绝缘性基板两侧的总数不同。 
另外，也可以使用溅射作为上述金属层的形成方法。 

Claims (11)

1.一种多层印刷线路板，具备：
第一层间树脂绝缘层；
焊盘，其形成在上述第一层间树脂绝缘层之上，用于搭载电子部件；
阻焊层，其形成在上述第一层间树脂绝缘层和上述焊盘之上，具有到达上述焊盘的开口部；以及
保护膜，其位于上述开口部的底部，形成在上述焊盘之上，
该多层印刷线路板的特征在于，
上述焊盘的表面是平坦的，
在上述平坦的焊盘的表面形成有包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层，
在上述金属层之上形成有由偶联剂构成的覆膜，
上述保护膜的至少一部分直接形成在通过上述开口部露出的上述焊盘的露出面上。
2.根据权利要求1所述的多层印刷线路板，其特征在于，
整个上述保护膜直接形成在通过上述开口部露出的上述焊盘的露出面上。
3.根据权利要求1或2所述的多层印刷线路板，其特征在于，
上述焊盘由形成在上述第一层间树脂绝缘层之上的无电解镀膜和形成在该无电解镀膜之上的电解镀膜构成，上述保护膜形成在构成上述焊盘的电解镀膜的表面之上。
4.根据权利要求1或2所述的多层印刷线路板，其特征在于，
上述保护膜具有形成在上述焊盘之上的Ni层和形成在上述Ni层之上的Au层，上述Ni层直接形成在通过上述开口部露出的上述焊盘的露出面之上。
5.根据权利要求1或2所述的多层印刷线路板，其特征在于，
形成上述金属层的金属的氧化物的等电点为5以下。
6.根据权利要求1或2所述的多层印刷线路板，其特征在于，
上述金属层含有Sn。
7.根据权利要求1或2所述的多层印刷线路板，其特征在于，
在上述保护膜之上形成有焊锡部件。
8.一种多层印刷线路板的制造方法，其特征在于，具备以下工序：
形成多层布线层的工序，在该多层布线层中交替层叠有层间树脂绝缘层和导体电路，并且在最外层的上述层间树脂绝缘层之上具备用于搭载电子部件的平坦表面的焊盘；
在上述焊盘的平坦表面的至少一部分上形成包含Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt以及Au中的至少一种金属的金属层的工序；
在上述金属层之上形成由偶联剂构成的覆膜的工序；
在上述最外层的层间树脂绝缘层和上述焊盘之上形成阻焊层并且在上述阻焊层中的位于上述焊盘之上的位置形成贯通该阻焊层的开口部的工序；
去除从上述开口部露出的上述金属层的工序；以及
在从上述开口部的底部露出的上述焊盘之上形成保护膜的工序。
9.根据权利要求8所述的多层印刷线路板的制造方法，其特征在于，
使用蚀刻溶液来进行去除上述金属层的工序。
10.根据权利要求8所述的多层印刷线路板的制造方法，其特征在于，
使用湿式喷砂法来进行去除上述金属层的工序。
11.根据权利要求8～10中的任一项所述的多层印刷线路板的制造方法，其特征在于，
通过对上述焊盘的表面进行镀Sn来形成上述金属层。
CN2009800001919A 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法 Active CN101810063B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10140108P 2008-09-30 2008-09-30
US61/101,401 2008-09-30
PCT/JP2009/062820 WO2010038532A1 (ja) 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210294748.8A Division CN102802344B (zh) 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法

Publications (2)

Publication Number Publication Date
CN101810063A CN101810063A (zh) 2010-08-18
CN101810063B true CN101810063B (zh) 2012-10-10

Family

ID=42073309

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210294748.8A Active CN102802344B (zh) 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法
CN2009800001919A Active CN101810063B (zh) 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210294748.8A Active CN102802344B (zh) 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法

Country Status (7)

Country Link
US (2) US8314340B2 (zh)
EP (1) EP2209358A4 (zh)
JP (2) JP4951674B2 (zh)
KR (1) KR101111930B1 (zh)
CN (2) CN102802344B (zh)
TW (1) TW201021635A (zh)
WO (1) WO2010038532A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102802344A (zh) * 2008-09-30 2012-11-28 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790903B (zh) 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP2011060887A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
KR101109261B1 (ko) * 2010-06-07 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101217436B1 (ko) * 2011-05-27 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트 및 그 제조 방법
KR20130078108A (ko) * 2011-12-30 2013-07-10 삼성전기주식회사 패키지 기판 및 그의 제조 방법
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
CN104768335A (zh) * 2015-04-15 2015-07-08 深圳市爱升精密电路科技有限公司 一种软硬结合板的制作方法
US9780320B2 (en) 2015-09-23 2017-10-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Light emitting device
KR101917759B1 (ko) * 2016-12-13 2018-11-12 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판
JP6828809B2 (ja) * 2017-04-04 2021-02-10 株式会社村田製作所 電子部品の製造方法、及び、電子部品
JP6446155B1 (ja) * 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
CN111341743B (zh) * 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
CN116801482A (zh) * 2022-03-18 2023-09-22 华为技术有限公司 电路板组件及其加工方法、电子设备
CN115802601B (zh) * 2023-02-07 2023-06-27 四川英创力电子科技股份有限公司 一种齐平印制电路板及其生产方法
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
CN1489197A (zh) * 2002-08-26 2004-04-14 ӡ�����Ƽ��ɷ����޹�˾ 生产半导体器件的方法及相应的半导体器件
CN1849042A (zh) * 1998-07-08 2006-10-18 伊比登株式会社 印刷电路板及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925297A (ja) * 1982-08-03 1984-02-09 日本電解株式会社 印刷回路用銅箔
JP2570394B2 (ja) 1988-07-08 1997-01-08 富士電機株式会社 缶商品自動販売機の商品加熱装置
JP2760360B2 (ja) * 1990-03-17 1998-05-28 富士通株式会社 はんだバンプとその製造方法
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
JP3268385B2 (ja) 1997-04-14 2002-03-25 平井工業株式会社 リン含有有機性汚水処理装置
DE69942467D1 (de) 1998-07-08 2010-07-15 Ibiden Co Ltd Leiterplatte und Herstellungsverfahren dafür
JP2000315854A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd プリント配線板とその製造方法
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000343435A (ja) * 1999-03-29 2000-12-12 Asahi Glass Co Ltd ブラストメディア及びブラスト方法
TW447143B (en) * 1999-03-30 2001-07-21 Seiko Epson Corp Method of manufacturing solar cell
JP2000340948A (ja) 1999-06-01 2000-12-08 Mec Kk 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
JP4226927B2 (ja) * 2003-02-18 2009-02-18 三井金属鉱業株式会社 キャパシタ層形成用の両面銅張積層板の製造方法
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2007116191A (ja) * 2006-12-19 2007-05-10 Ube Ind Ltd ポリイミドフィルムの両面に金属層を有する積層体のポリイミドフィルムの両面の金属層の電気的接続方法
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
CN101790903B (zh) * 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
CN102802344B (zh) * 2008-09-30 2015-06-17 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849042A (zh) * 1998-07-08 2006-10-18 伊比登株式会社 印刷电路板及其制造方法
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
CN1489197A (zh) * 2002-08-26 2004-04-14 ӡ�����Ƽ��ɷ����޹�˾ 生产半导体器件的方法及相应的半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102802344A (zh) * 2008-09-30 2012-11-28 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法

Also Published As

Publication number Publication date
WO2010038532A1 (ja) 2010-04-08
EP2209358A1 (en) 2010-07-21
JP2012109631A (ja) 2012-06-07
CN102802344B (zh) 2015-06-17
US8661665B2 (en) 2014-03-04
TW201021635A (en) 2010-06-01
US20100122839A1 (en) 2010-05-20
JP5351299B2 (ja) 2013-11-27
KR20100051583A (ko) 2010-05-17
KR101111930B1 (ko) 2012-02-14
US8314340B2 (en) 2012-11-20
JP4951674B2 (ja) 2012-06-13
US20120080400A1 (en) 2012-04-05
JPWO2010038532A1 (ja) 2012-03-01
CN102802344A (zh) 2012-11-28
EP2209358A4 (en) 2012-07-04
CN101810063A (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
CN101810063B (zh) 多层印刷线路板以及多层印刷线路板的制造方法
CN101790903B (zh) 多层印刷线路板以及多层印刷线路板的制造方法
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
CN101180727B (zh) 印刷线路板及其制造方法
KR100731851B1 (ko) 구리를 기본으로 한 본드패드에 종래의 와이어를 결합시킬 수 있는 방법
KR100328807B1 (ko) 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
CN101911850B (zh) 多层印刷电路板的制造方法
CN101911851A (zh) 多层印刷电路板以及多层印刷电路板的制造方法
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
US20120152600A1 (en) Printed wiring board and method for manufacturing printed wiring board
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Ａｕ 표면처리 도금방법
CN103188885A (zh) 制造电路板的方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
KR100567103B1 (ko) 플립칩 범프 형성 방법
JP4511011B2 (ja) 配線基板の製造方法
JPWO2002027787A1 (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2004087826A (ja) 配線基板およびその製造方法
JP3736001B2 (ja) 電子部品の実装方法
US20070269591A1 (en) Pad Metallisation Process
JP3748372B2 (ja) 配線基板の製造方法
JPH05283830A (ja) 金属ベース基板
JPH03185892A (ja) セラミック基板の半田付け前処理方法
JP2003033992A (ja) 樹脂付Ｃｕ箔とその製造方法、及びそれを用いた半導体デバイスとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant