KR100328807B1 - 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법 - Google Patents

제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법 Download PDF

Info

Publication number
KR100328807B1
KR100328807B1 KR1019990016361A KR19990016361A KR100328807B1 KR 100328807 B1 KR100328807 B1 KR 100328807B1 KR 1019990016361 A KR1019990016361 A KR 1019990016361A KR 19990016361 A KR19990016361 A KR 19990016361A KR 100328807 B1 KR100328807 B1 KR 100328807B1
Authority
KR
South Korea
Prior art keywords
resin
resin substrate
layer
roughening
wiring
Prior art date
Application number
KR1019990016361A
Other languages
English (en)
Other versions
KR19990088121A (ko
Inventor
오우라기쿠오
후지이겐조
Original Assignee
가네코 히사시
닛폰 덴키(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12628598A external-priority patent/JP3250519B2/ja
Priority claimed from JP13224198A external-priority patent/JPH11320753A/ja
Priority claimed from JP10183037A external-priority patent/JP2000017444A/ja
Priority claimed from JP19761598A external-priority patent/JP2000031642A/ja
Priority claimed from JP10297303A external-priority patent/JP2000124583A/ja
Application filed by 가네코 히사시, 닛폰 덴키(주) filed Critical 가네코 히사시
Publication of KR19990088121A publication Critical patent/KR19990088121A/ko
Application granted granted Critical
Publication of KR100328807B1 publication Critical patent/KR100328807B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22—Roughening, e.g. by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1658—Process features with two steps starting with metal deposition followed by addition of reducing agent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/166—Process features with two steps starting with addition of reducing agent followed by metal deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2013—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by mechanical pretreatment, e.g. grinding, sanding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/285—Sensitising or activating with tin based compound or composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

수지 구조물은 수지층 및 금속층으로 구성된다. 수지층은 단일 물질로 형성된다. 금속층은 수지층과 금속층 사이에 접착제 층의 삽입없이 수지층에 직접 적층된다. 금속층이 적층되는 수지층의 표면은 조면(rough surface)으로서 표면 조도 값이 0.1 내지 10㎛의 범위이다. 금속층이 수지층의 조면 위에 형성된다(도 4b).

Description

제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지 구조물 및 이의 제조 방법{Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it}
본 발명은 수지 구조물 및 이의 제조 방법에 관한 것이다. 보다 특히, 본 발명은 제조 비용이 저렴하고, 충분한 접착 강도가 수득될 수 있는 수지 구조물 및 이의 제조 방법에 관한 것이다.
최근에, 미세 패턴의 배선이 수지 기판의 표면에 제공되는 배선판은 정밀한 전자 장치를 위하여 필수적이다. 수지 기판용 물질로서, 예를 들면, 에폭시 수지를 사용하는 인쇄 회로판과 배선이 연질의 가요성 필름 위에 형성되는 가요성 인쇄 회로판이 있다. 이러한 회로판 및 수지 기판에 있어서, 이의 중량은 가볍고, 처리는 용이하며, 미세 패턴의 형성도 또한 용이하다. 더욱이, 다층 구조가 가능하며, 또한 배선을 보다 조밀하게 만들기 용이하다. 따라서, 상기 언급한 회로판 또는 수지 기판은 배선을 형성하는 기판으로서 모든 종류의 전자 장치에 제공될 수 있다.
특히 최근에, IC 칩, LSI 칩 및 MPU가 상기 언급한 수지 물질로 형성된 판 또는 필름 위에 제공되고 있다. 따라서, 소형의 값싼 제품이 제조되어 왔다. 상기 언급한 제품에서, 구리 배선은 통상 도금을 사용하여 수지 기판 위에 형성시킨다. 그 다음에, IC 칩의 구리 배선 및 범프 전극(bump electrode)을 압착접합시키고, 서로 결합시키거나, IC 칩의 결합면 및 수지 기판 위의 결합면을 와이어 결합을 사용하여 서로 결합시킨다. 따라서, 전자 회로 장치가 배선 기판 위에 형성되고, 회로판 장치는 완성된다.
회로판 장치를 더욱 신뢰할 수 있게 만들거나, 다른 이유를 위하여, 배선 기판 위에 놓이는 IC 칩, LSI, MPU 및 다른 다양한 전자 부품을 밀봉용 수지로 밀봉한다. 따라서, 외부 환경으로부터의 영향이 차단될 수 있고, 이는 전자 회로의 높은 신뢰성이 확보될 수 있도록 한다. 초미세화(hyper-fineness)가 상기 언급한 배선에 수행되어, 이의 라인 너비가 대략 수십 마이크론이고, 또한 이의 라인 피치도 약 수십 마이크론이다. 따라서, 수지 기판 위에 이러한 초미세 패턴을 정밀하게 형성시키기가 어렵다.
통상적으로, 이러한 종류의 적층 필름은 구리 호일을 수지에 결합시켜 형성하였다. 이러한 수지층으로서, 폴리아미드 또는 폴리이미드계 필름이 있다. 폴리아미드 또는 폴리이미드계 필름은 구리 호일에 대한 접착 특성이 불량하다. 따라서, 이러한 불량한 접착 특성의 개선이 강조되고 있다. 다양한 접착제가 이러한 접착 특성을 개선시키기 위하여 고안되고 발명되었다. 예를 들면, 에틸렌계 공중합체 및 폴리아미드 수지의 혼합물이 제안되고 있다. 더욱이, 시안산 에스테르계 수지, 부타디엔계 수지 및 아크릴산 또는 메타크릴산 에폭시 에스테르의 혼합물이 제안되고 있다. 또한, 에폭시 개질 나일론이 난연성(flame resistance)과 내약품성을 모두 갖는 물질로서, 부가 반응 가교결합된 형태의 실리콘 고무 등이 있다.
폴리아미드 또는 폴리이미드는 필름 형성 특성을 갖는다. 따라서, 폴리아미드 또는 폴리이미드를 구리 호일에 직접 강하게 결합시키기가 어렵다. 그러나, 접착 특성은 일정하다. 따라서, 이들은 지금까지 매우 빈번하게 사용되는 수지 물질이다. 구리 호일의 형성법은 감법(subtractive method)이라 칭한다.
구리 호일 필름을 수지 기판의 표면으로 직접 압축시키고 고정하여 이를 패턴화하는 방법은 비미세 패턴(non-fine pattern)으로 수행한다. 그러나, 구리 호일 필름은 충분히 얇은 두께로 감소시킬 수 없다. 더욱이, 표면이 항상 평평하지 않다. 따라서, 수십 마이크론의 라인 너비 또는 수십 마이크론의 라인 피치를 수득하기가 어렵다.
수지 물질의 수지층 위에 코일 호일을 형성하는 대신에, 얇은 필름을 형성하는 다른 방법이 있다. 이는 무전해 도금법 또는 전해 도금법 등을 사용하는 부가법(additive method)이다.
부가법은 감법에 비하여, 다량의 코일 호일의 에칭 제거할 필요가 없다. 더욱이, 이 방법에 있어서, 회로의 형성법은 단순화되고, 이는 오염시키지 않는 자원 절약 형태이며, 또한 회로 패턴의 정확도가 우수하다. 따라서, 최근에, 이는 많은 경우에 더욱더 많이 사용되고 있다. 그러나, 부가법은 도금된 회로 패턴과 인쇄 회로판 사이의 접착 특성이 심지어 감법에 비하여 불량한 문제점을 갖는다. 따라서, 상기 언급한 문제점을 개선시키기 위한 노력이 시도되었지만, 도금 코어를 생성하는 감광성 물질을 사용하는 소위 광 형성법이 지금까지 주요한 독창적인 아이디어로서 두드러졌다.
더욱이, 판의 표면을 조면화하는 방법이 무전해 회로 패턴과 인쇄 회로판 사이의 접착 특성을 개선시키는 방법으로서 많은 경우에 압도적으로 사용되고 있다. 이 경우에, 접착제는 주로 판의 표면에 피복시킨 다음, 접착제의 표면을 조면화한다. 즉, 먼저, 이는 표면이 조면화된 플라스틱 시트를 판에 결합시키는 방법이다. 둘째로, 디엔계 합성 고무 접착제를 조면이 알칼리성 아연 도금 공정에 의해 형성된 알루미늄 호일 위에 피복시킨 다음, 이렇게 피복된 호일 및 인쇄 회로판을 서로 집적(integration)시킨다. 세째로, 집적되어 형성된 후에, 이러한 알루미늄 호일 및 아연 도금된 층을 제거함으로써 조면을 형성한다.
또한, 인쇄 회로판 위에 중공을 갖는 피복층을 제공하는 방법이 있다. 디엔계 합성 고무 시스템 접착제를 인쇄 회로판 위에 피복시킨 후에, 접착제의 표면층의 일부를 일정한 깊이로 절단하는 방법이 있다.
그러나, 심지어 상기 언급한 방법을 사용할 지라도, 무전해 도금법을 사용하여 소위 수지층 위에 강한 접착력을 갖는 금속층, 특히 구리층을 형성하기는 매우 어렵다. 더욱이, 모든 방법이 접착제 층을 필요로하므로, 제조 비용이 비싸진다. 따라서, 상기 언급한 방법이 항상 우수하지는 않다.
수지층과 금속층 사이에 일정한 접착력이 수득될 수 있는 방법으로서, 진공 증발 장치 또는 스퍼터링 장치(sputtering appratus) 등을 사용하는 방법이 있다. 이는 도 1에 나타낸 공정을 통하여 수행한다. 도 1에 나타낸 바와 같이, 적층 필름의 수지층을 형성하기 위한 수지 기판을 먼저 제조한다. 이어서, 도금용 기재층으로서 작용하는 금속층을 스퍼터링 작업, 증발 작업 등을 이용하여 수지 기판 위에 형성시킨다. 더욱이, 전해 도금 작업은 기재층으로서 얇은 금속층을 사용하여 수행한다. 이어서, 금속층을 소정의 두께로 만든다. 그 후에, 내식막 등을 사용하는 패턴화 작업을 금속층 위에서 수행한다. 이어서, 에칭 작업 등을 이용하여 배선 처리를 수행한다.
다른 방법으로서, 도 2에 나타낸 방법이 있다. 도 2에 나타낸 바와 같이, 먼저, 수지 기판을 제조한 다음, 수지 기판에 관통 홀(through-hole) 및 비아-홀(via-hole) 등을 형성한다. 수지 기판이 필름 형태인 경우, 이들은 레이저 등을 사용하여 형성한다. 이어서, 도금용 기재층은 도 1에 나타낸 방법과 유사하게, 스퍼터링 작업 또는 증발 작업을 사용하여 형성한다. 그 후에, 내식막을 사용하여 전해 도금이 선택적으로 생성되는 부분, 즉 배선으로서 작용하는 부분을 생성한다. 그 후에, 전해 도금을 수행하여 내식막 및 기재층을 제거함으로써, 배선이 수지 기판 위에 형성된 전자 회로 장치를 완성한다.
그러나, 도 1 및 도 2에 나타낸 방법에 있어서, 심지어 스퍼터링 작업 및 증발 작업 중의 어느 하나가 도금용 기재층을 형성하기 위하여 사용되는 경우에도, 이는 진공하에 수행해야 한다. 따라서, 접착제 층 등이 상기 언급한 방법과는 상이하게 사용되지 않지만, 진공 장치 등이 사용되어야 한다. 이에 따라, 설비 투자 비용이 증가된다. 결과적으로, 이 방법은 우수하지 않다.
한편, 강성도가 비교적 높은 인쇄 회로판이 통상적인 이러한 수지 물질로서 많은 경우에 사용된다. 특히 최근에, 다층 판이 대부분의 경우에 사용된다. 더욱이, 폴리이미드 등이 필름 형태의 판으로서 종종 사용된다. 실제로, 다른 물질은 상당히 작은 수로 제한되는데, 이는 물질과 물질의 수지층 위에 형성된 금속층 사이의 접착 강도의 문제점 때문이다.
다른 방법으로서, 도 3에 나타낸 방법이 특히, 3차원 배선을 갖는 수지 구조물의 경우에 사용된다. 먼저, 도금용 생장 코어(growth core)로서 작용하는 촉매를 수지와 혼합한 다음 첫번째 구조물을 형성한다. 그 후에, 도금용 생장 코어를 갖지 않는 도금되지 않은 수지를 이어서 형성한 다음 조면화하고, 무전해 도금을 선택적으로 형성한다. 그러나, 이 방법도 또한 수지와 도금용 생성 코어를 혼합하고, 두번째 구조물 작업을 수행하는 공정을 필요로 한다. 상기 언급한 바와 같은 복잡한 공정이 사용되어야 하는 이유는 충분한 강도로 수지 물질 위에 무전해 도금을 결합시키기가 어렵다는 것이다.
먼저, 통상적인 첫번째 방법은 다음과 같다. 금속층이 수지층 위에 적층되어 형성되는 경우, 접착제 층을 사용하여 접착제 층의 표면을 조면화한 다음, 접착제 층의 조면 위에 무전해 도금을 형성한다. 또는, 무전해 도금을 수행하고, 또한 전해 도금을 수행한다. 이러한 첫번째 방법에 있어서, 접착제 층은 별도로 수지층 위에 형성하여야 하며, 또한 접착제 층의 표면은 소정의 처리를 이용하여 조면화해야 한다. 이는 혼란스러운 제조 공정 및 비싼 경비를 유발한다. 더욱이, 이의 신뢰도는 항상 높지는 않다.
두번째 방법은 도금용 기재층을 형성하는 경우에, 진공 증발 장치, 스퍼터링 장치 등을 사용한다. 이 방법에 따라, 특정 접착 강도하에 수지층 위에 금속층을 형성할 수 있다. 그러나, 진공 장치 등과 같은 대규모의 설비가 상기 언급한 바와 같이 사용되어야 하며, 이는 제조 경비를 높이는 문제점을 유발한다. 이들 방법 중의 어느 하나에 있어서, 수지층과 금속층 사이의 접착 강도는 항상 충분하지는 않다. 특히, 미세 패턴의 사용으로 수지 기판과 배선 사이에 생성되는 응력은 수지 기판의 표면으로부터 배선을 박리시키는 문제점을 유발한다.
더욱이, 다른 방법으로서, 특히 3차원 배선을 갖는 수지 구조물의 경우에, 도금용 생장 코어를 수지와 혼합하거나, 두번째 구조물 작업을 필요로 한다. 따라서, 공정의 혼란함은 다른 방법과 유사하다. 복잡한 공정이 상기 언급한 바와 같이 사용되어야 하는 이유는 충분한 강도로 수지 물질 위에 무전해 도금을 결합시키기가 어렵다는 것이다.
본 발명은 통상의 수지 구조물의 상기 언급한 문제점을 해결하기 위한 것이다. 본 발명의 목적은 직접 무전해 도금에 의해 수지층 위에 결합시킬 수 있고, 기계적 강도가 충분히 높은 전자 회로 장치를 제조하기 위한 수지 구조물을 제공하는 것이다.
다른 목적은 저렴한 비용으로 상기 언급한 수지 구조물을 제공하는 것이다.
본 발명의 한 가지 양태를 성취하기 위하여, 수지 구조물은 단일 물질로 형성된 수지층 및, 수지층과 금속층 사이에 접착제 층의 삽입없이 수지층에 직접 적층되는 금속층을 포함하고, 이때 금속층이 적층되는 수지층의 표면 조도값은 0.1 내지 10㎛의 범위이며, 금속층은 수지층의 조면 위에 형성된다.
이 경우, 수지 구조물은 필름 형태이다.
또한, 이 경우에, 수지층의 조면은 표면 조도 값이 1 내지 5㎛의 범위이다.
이 경우에도 또한, 수지 구조물은 필름 형태이다.
이 경우에, 단일 물질은 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성된다.
본 발명의 다른 양태를 성취하기 위하여, 전자 회로 장치는 수지 기판 및, 수지 기판 위에 형성되는 배선을 포함하고, 이때 배선이 형성되는 수지 기판의 표면은 표면 조도 값이 1 내지 5㎛의 범위이다.
이 경우에, 수지 기판은 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 하나 이상의 화합물로 형성된다.
본 발명의 또 다른 양태를 성취하기 위하여, 전자 회로 장치는 수지 기판 및, 수지 기판 위에 형성되는 배선을 포함하며, 이때 수지 기판의 표면은 표면 조도 값이 0.1 내지 10㎛의 범위이고, 전자 회로 장치는 삽입물(interposer)로서 사용된다.
이 경우에, 배선은 유도자를 함유한다.
본 발명의 또 다른 양태를 성취하기 위하여, 조립(build-up) 다층 회로판은 표면을 갖는 코어 판 및, 표면 중 한면 또는 양면에 차례로 적층되는 배선 및 절연층을 포함하고, 이때 절연층은 각각 수지 물질로부터 형성되며, 절연층의 각각의 표면은 조면으로서 표면 조도값이 0.1 내지 10㎛의 범위이고, 각각의 배선으로서 사용되는 금속층은 각각의 절연층의 조면 위에 직접 형성된다.
이 경우에, 수지 물질은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물이다.
본 발명의 다른 양태를 성취하기 위하여, 배선판 장치는 수지 기판, 수지 기판의 표면에 형성되는 전자 회로 및, 수지 기판의 전자 회로를 밀봉하기 위하여 수지 기판과 직접 접촉하게 되는 밀봉 수지를 포함하며, 이때 밀봉 수지와 직접 접촉되는 수지 기판의 표면은 조면화된다.
본 발명의 또 다른 양태를 성취하기 위하여, 수지 구조물의 제조 방법은 단일 물질로 형성된 수지를 제공하는 단계, 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 표면을 조면화하는 단계 및 수지 구조물을 제조하기 위하여 금속층과 수지의 조면 사이에 접착제 층의 삽입없이 무전해 도금을 사용하여 수지의 조면 위에 직접 금속층을 형성하는 단계를 포함한다.
이 경우에, 수지 구조물은 필름 형태이다.
또한, 이 경우에, 수지 표면을 조면화하는 단계는 조면의 표면 조도값이 1 내지 5㎛의 범위가 되도록 수지 표면을 조면화하는 방법을 포함한다.
이 경우에 또한, 수지 표면을 조면화하는 단계는 수지 표면을 샌드블래스팅(sandblasting)에 의해 조면화하는 방법을 포함한다.
이 경우에, 수지 표면을 조면화하는 단계는 수지 표면을 습식 블래스팅에 의해 조면화하는 방법을 포함한다.
또한, 이 경우에, 단일 물질은 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물이다.
이 경우에 또한, 습식 블래스팅에 사용되는 매질은 중심 입자 직경이 10 내지 300㎛이고, 경도는 크누프 경도(Knoop hardness)로 1300 내지 2500의 범위이거나, 모호스 스케일(Mohs scale)로 7 내지 15의 범위인 다각형 입자이다.
본 발명의 또 다른 양태를 성취하기 위하여, 수지 구조물의 제조 방법은 단일 물질로 형성된 수지를 제공하는 단계, 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 표면을 조면화하는 단계, 무전해 도금에 의해 수지의 조면 위에 직접 전도성 층을 형성하는 단계 및 기재층으로서 전도성 층에 전해 도금을 수행함으로써 소정의 두께를 갖는 금속층을 형성하는 단계를 포함한다.
이 경우에, 전도성 층은 실질적으로 구리로 이루어진다.
본 발명의 다른 양태를 성취하기 위하여, 전자 회로 장치의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면을 샌드블래스팅에 의해 조면화하는 단계 및 무전해 도금을 수행함으로써 수지 기판의 조면 위에 배선으로서 작용하는 전도성 부재를 형성하는 단계를 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 전자 회로 장치의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면을 샌드블래스팅에 의해 조면화하는 단계, 무전해 도금을 수행함으로써 수지 기판의 조면 위에 전도성 부재를 형성하는 단계 및 기재층으로서의 전도성 부재에 전해 도금을 수행함으로써 배선을 형성하는 단계를 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 전자 회로 장치의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판에 관통 홀/또는 및 비아-홀을 형성하는 단계 및, 수지 기판의 표면과 관통 홀 및/또는 비아-홀의 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면 및 관통 홀 및/또는 비아-홀의 내부 표면을 샌드블래스팅에 의해 조면화하는 단계를 포함한다.
이 경우에, 전자 회로 장치의 제조 방법은 수지 기판의 조면 및 관통 홀 및/또는 비아-홀의 내부 조면에 무전해 도금을 수행함으로써 전도성 부재를 형성하는 단계 및 기재층으로서의 전도성 부재에 전해 도금을 수행함으로써 배선을 형성하는 단계를 추가로 포함한다.
또한, 이 경우에, 전도성 부재는 실질적으로 구리로 이루어진다.
본 발명의 또 다른 양태를 성취하기 위하여, 조립 다층 회로판의 제조 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계, 무전해 도금을 사용하여 절연층의 조면에 직접 금속층을 형성하는 단계 및 금속층이 형성되는 절연층을 코어 판 위에 적층시키는 단계를 포함한다.
본 발명의 다른 양태를 성취하기 위하여, 조립 다층 회로판의 제조 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계, 절연층의 조면이 노출되도록 코어 판 위에 절연층을 적층시키는 단계 및 무전해 도금을 사용하여 적층된 절연층의 조면에 직접 금속층을 형성하는 단계를 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 특허청구의 범위 제27항에 따르는 조립 다층 회로판의 제조 방법에 있어서, 절연층의 적층은 열 롤(thermal roll)을 사용하여 절연층을 가열하고 압축시킴으로써 코어 판 위에 절연층을 적층시키는 방법을 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 조립 다층 회로판의 제조 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층에 관통 홀 및/또는 비아-홀을 형성하는 단계, 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 관통 홀 및/또는 비아-홀의 내부 표면을 조면화하는 단계, 절연층을 코어 판 위에 적층시키는 단계 및 관통 홀 및/또는 비아-홀의 내부 조면에 금속층을 형성하는 단계를 포함한다.
본 발명의 다른 양태를 성취하기 위하여, 수지 물질은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물이다.
본 발명의 또 다른 양태를 성취하기 위하여, 조립 다층 회로판의 제조 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계, 무전해 도금을 사용하여 절연층의 조면 위에 전도성 층을 직접 형성하는 단계 및 기재층으로서의 전도성 층에 전해 도금을 수행함으로써 소정의 두께를 갖는 금속층을 형성하는 단계를 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면에서 습식 블래스팅을 수행하는 단계 및 조면화된 수지 기판 위에서 비-포르말린 환원성 도금액을 사용하여 무전해 도금을 수행함으로써 전도성 층을 형성하는 단계를 포함한다.
이 경우에, 습식 블래스팅을 수행하는 단계는 수지 기판의 표면 일부에서 선택적으로 습식 블래스팅을 수행하는 방법을 포함한다.
또한, 이 경우에, 비-포르말린 환원성 도금액은 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈로 이루어진 그룹으로부터 선택된 화합물이다.
이 경우에 또한, 비-포르말린 환원성 도금액은 A 용액과 B 용액과의 혼합물이고, A 용액은 25% 수성 암모니아 14 내지 16중량%, 황산구리 3 내지 5중량%, 아미노 화합물 7 내지 9중량% 및 이온 교환수 잔여량을 함유하며, B 용액은 디메틸아민 보란 4 내지 6 중량% 및 이온 교환수 잔여량을 함유한다.
이 경우에, 배선판의 제조 방법은 전해 도금을 사용하여 전도성 층 위에 배선층을 형성하는 단계를 추가로 포함한다.
또한 이 경우에, 수지 기판은 내열성이 150 ℃ 이상이고, 폴리이미드, 액정 중합체, 방향족 폴리에스테르, 액정 폴리에스테르, 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 테플론 및 불소계 수지로 이루어진 그룹으로부터 선택된 화합물로 형성된다.
또한 이 경우에, 배선판의 제조 방법은 수지 기판에 관통 홀 및/또는 비아-홀을 형성하는 단계를 추가로 포함하며, 습식 블래스팅을 수행하는 단계는 수지 기판의 표면 이외에, 관통 홀 및/또는 비아-홀의 내부 표면에서 습식 블래스팅을 수행하는 방법을 포함하고, 전도성 층을 형성하는 단계는 조면화된 수지 기판 이외에, 내부 조면에 전도성 층을 형성하는 방법을 포함한다.
본 발명의 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면에서 습식 블래스팅을 수행하는 단계, 구리족 원소, 백금족 원소 및 철족 원소의 하이드록시 카복실산 염 또는 무기 금속염을 사용하여 조면화된 수지 기판 위에서 촉매적 활성화를 수행하는 단계 및 촉매적 활성화 후에, 환원성 도금액으로서 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈로 이루어진 그룹으로부터 선택된 화합물을 사용하여 수지 기판에서 무전해 도금을 수행하여 전도성 층을 형성하는 단계를 포함한다.
이 경우에, 배선판의 제조 방법은 형성된 전도성 층 위에서 전해 도금을 수행하여 배선층을 형성하는 단계를 추가로 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 블래스팅에 의해 수지 기판의 표면을 조면화하는 단계, 팔라듐 촉매를 사용하여 수지 기판의 조면을 전도성으로 만드는 단계 및 수지 기판의 전도성 표면에 전해 도금을 수행하는 단계를 포함한다.
이 경우에, 조면을 전도성으로 만드는 단계는 금속 팔라듐-주석 혼합물을 사용하여 조면을 전도성으로 만드는 방법을 포함한다.
또한 이 경우에, 수지 기판을 제공하는 단계는 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성된 수지 기판을 제공하는 방법을 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판에 관통 홀을 형성하는 단계, 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 단계 및 수지 기판의 조면과 관통 홀의 내부 조면에 도금을 수행하는 단계를 포함한다.
이 경우에, 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 단계는 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하면서, 관통 홀이 형성되는 경우에 생성된 얼룩을 제거하는 방법을 포함한다.
본 발명의 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 전도성 층을 수지 기판의 바닥면 일부에 형성하는 단계, 수지 기판은 관통하고 전도성 층은 관통하지 않는 홀을 형성하는 단계, 수지 기판의 표면과 홀의 내부 표면을 조면화하면서, 홀의 바닥면에 상응하는 전도성 층 및 홀의 내부 면에 존재하는 얼룩을 제거하는 단계 및 수지 기판의 조면과 홀의 내부 조면에 도금을 수행하는 단계를 포함한다.
이 경우에, 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 단계는 수지 기판의 표면 및 관통 홀의 내부 표면을 건식 블래스팅 및 습식 블래스팅 중하나를 사용하여 조면화하는 방법을 포함한다.
또한 이 경우에, 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 단계는 수지 기판의 표면 및 관통 홀의 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 방법을 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면을 건식 블래스팅 및 습식 블래스팅 중의 하나를 사용하여 조면화하는 단계, 수지 기판의 조면에 전자 회로를 형성하는 단계 및 전자 회로가 형성되는 조면을 밀봉 수지로 밀봉하는 단계를 포함한다.
본 발명의 또 다른 양태를 성취하기 위하여, 배선판의 제조 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면을 건식 블래스팅 및 습식 블래스팅 중의 하나를 사용하여 조면화하는 단계, 수지 기판의 조면에 배선을 형성하는 단계, 플립-칩 방법(flip-chip method) 및 배선 결합법 중의 하나에 의해 전자 부품과 배선을 결합시켜 전자 회로를 형성하는 단계 및 전자 회로가 형성되는 조면을 밀봉 수지로 밀봉하는 단계를 포함한다.
도 1은 통상적인 배선 처리법에서의 제조 공정을 나타내는 도식이고;
도 2는 통상적인 다른 배선 처리법에서의 제조 공정을 나타내는 도식이며;
도 3은 통상적인 또 다른 배선 처리법에서의 제조 공정을 나타내는 도식이고;
도 4a는 본 발명의 제1 양태를 도시한 투시도이며;
도 4b는 도 4a의 일부를 도시한 확대 단면도이고;
도 5a는 제1 양태의 효과를 설명하는 도식이며;
도 5b는 도 5a와 함께 제1 양태의 효과를 설명하는 도식이고;
도 6은 제1 양태의 변화를 나타내는 도면이며;
도 7a은 제1 양태의 효과를 설명하는 도식이고;
도 7b는 도 7a와 함께 제1 양태의 효과를 설명하는 도식이며;
도 8a는 삽입물을 제조하기 위하여 제1 양태를 사용하는 경우에 중간 공정의 상태를 도시한 투시도이고;
도 8b는 도 8a의 일부의 확대 단면도이며;
도 9a는 제1 양태가 적용되는 삽입물을 도시한 단면도이고;
도 9b는 도 9a의 일부의 확대 단면도이며;
도 10은 제1 양태가 적용되는 케이스를 도시한 단면도이고;
도 11a는 본 발명의 제2 양태의 제조 공정을 도시한 도식이며;
도 11b는 본 발명의 제2 양태의 제조 공정을 도시한 도식이고;
도 11c는 본 발명의 제2 양태의 제조 공정을 도시한 도식이며;
도 11d는 본 발명의 제2 양태의 제조 공정을 도시한 도식이고;
도 11e는 본 발명의 제2 양태의 제조 공정을 도시한 도식이며;
도 11f는 본 발명의 제2 양태의 제조 공정을 도시한 도식이고;
도 11g는 본 발명의 제2 양태의 제조 공정을 도시한 도식이며;
도 11h는 본 발명의 제2 양태의 제조 공정을 도시한 도식이고;
도 11i는 본 발명의 제2 양태의 제조 공정을 도시한 도식이며;
도 11j는 본 발명의 제2 양태의 제조 공정을 도시한 도식이고;
도 12a는 본 발명의 제3 양태의 투시도이며;
도 12b는 도 12a의 일부의 확대 단면도이고;
도 13은 제3 양태의 변화를 도시한 도면이고;
도 14a는 본 발명의 제4 양태의 제조 공정을 도시한 도식이며;
도 14b는 본 발명의 제4 양태의 제조 공정을 도시한 도식이고;
도 14c는 본 발명의 제4 양태의 제조 공정을 도시한 도식이며;
도 14d는 본 발명의 제4 양태의 제조 공정을 도시한 도식이고;
도 14e는 본 발명의 제4 양태의 제조 공정을 도시한 도식이며;
도 14f는 본 발명의 제4 양태의 제조 공정을 도시한 도식이고;
도 14g는 본 발명의 제4 양태의 제조 공정을 도시한 도식이며;
도 14h는 본 발명의 제4 양태의 제조 공정을 도시한 도식이고;
도 14i는 본 발명의 제4 양태의 제조 공정을 도시한 도식이며;
도 14j는 본 발명의 제4 양태의 제조 공정을 도시한 도식이고;
도 15a는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 15b는 제4 양태의 제조 공정 변화를 도시한 도식이고;
도 15c는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 15d는 제4 양태의 제조 공정 변화를 도시한 도식이고;
도 15e는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 15f는 제4 양태의 제조 공정 변화를 도시한 도식이고;
도 15g는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 15h는 제4 양태의 제조 공정 변화를 도시한 도식이고;
도 15i는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 15j는 제4 양태의 제조 공정 변화를 도시한 도식이고;
도 15k는 제4 양태의 제조 공정 변화를 도시한 도식이며;
도 16은 본 발명의 제5 양태를 도시한 투시도이고;
도 17a는 제5 양태의 중간 제조 공정을 도시한 투시도이며;
도 17b는 도 17a의 공정 후에 제조되는 제5 양태를 도시한 투시도이고;
도 18은 제5 양태에서 수지층의 표면 상태를 도시한 도면이며;
도 19는 제5 양태에서 수지층의 표면 상태를 도시한 사진이고;
도 20은 본 발명의 제6 양태에서 사용되는 습식 블래스팅(wet blasting) 장치를 도시한 측면 단면도이며;
도 21은 도 20의 장치에서 방출 건(projection gun)을 도시한 측면 단면도이고;
도 22는 습식 블래스팅의 최적 상태를 도시한 도식이며;
도 23은 습식 블래스팅에 의해 형성되는 표면을 도시한 사진이고;
도 24는 본 발명의 제8 양태에서 습식 블래스팅의 최적 매질 상태를 도시한 도식이며;
도 25a는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 25b는 본 발명의 제9 양태의 제조 공정을 도시한 도식이며;
도 25c는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 25d는 본 발명의 제9 양태의 제조 공정을 도시한 도식이며;
도 25e는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 25f는 본 발명의 제9 양태의 제조 공정을 도시한 도식이며;
도 25g는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 25h는 본 발명의 제9 양태의 제조 공정을 도시한 도식이며;
도 25i는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 25j는 본 발명의 제9 양태의 제조 공정을 도시한 도식이며;
도 25k는 본 발명의 제9 양태의 제조 공정을 도시한 도식이고;
도 26a는 본 발명의 제11 양태를 도시한 측면 단면도이며;
도 26b는 도 26a의 일부의 확대 단면도이고;
도 27a는 제11 양태의 변화를 도시한 측면 단면도이며;
도 27b는 도 27a의 일부의 확대 단면도이고;
도 28은 제11 양태의 제조 공정을 도시한 도식이며;
도 29a는 제11 양태를 나타내는 사진이고;
도 29b는 제11 양태를 나타내는 사진이며;
도 30a는 본 발명의 제13 양태의 제조 공정을 도시한 도식이고;
도 30b는 본 발명의 제13 양태의 제조 공정을 도시한 도식이며;
도 30c는 본 발명의 제13 양태의 제조 공정을 도시한 도식이고;
도 30d는 본 발명의 제13 양태의 제조 공정을 도시한 도식이며;
도 30e는 본 발명의 제13 양태의 제조 공정을 도시한 도식이고;
도 31a는 제13 양태의 제조 공정을 도시한 도식이며;
도 31b는 제13 양태의 제조 공정을 도시한 도식이고;
도 31c는 제13 양태의 제조 공정을 도시한 도식이며;
도 31d는 제13 양태의 제조 공정을 도시한 도식이고;
도 31e는 제13 양태의 제조 공정을 도시한 도식이며;
도 31f는 제13 양태의 제조 공정을 도시한 도식이고;
도 32a는 본 발명의 제14 양태의 제조 공정을 도시한 도식이며;
도 32b는 도 32a의 일부의 확대 단면도이고;
도 33a는 본 발명의 제15 양태의 제조 공정을 도시한 도식이며;
도 33b는 본 발명의 제15 양태의 제조 공정을 도시한 도식이고;
도 33c는 본 발명의 제15 양태의 제조 공정을 도시한 도식이며;
도 33d는 본 발명의 제15 양태의 제조 공정을 도시한 도식이고;
도 33e는 본 발명의 제15 양태의 제조 공정을 도시한 도식이며;
도 34는 본 발명의 제17 양태를 도시한 측면도이고;
도 35는 본 발명의 제18 양태를 도시한 평면도이며;
도 36은 제18 양태의 측면도를 나타내는 도면이고;
도 37은 본 발명의 제19 양태의 배경 기술과 관련된 롤 적층형 제조 방법을 도시한 도식이며;
도 38은 제19 양태의 배경 기술의 제조 공정을 도시한 도식이고;
도 39는 제19 양태의 배경 기술의 예를 도시한 도면도이며;
도 40은 제19 양태의 배경 기술의 또다른 예를 도시한 단면도이고;
도 41a는 제19 양태의 배경 기술에서 문제점을 나타내는 단면도이며;
도 41b는 도 41a와 함께, 제19 양태의 배경 기술에서 문제점을 나타내는 단면도이고;
도 42는 도 41a 및 도 41b와 함께, 제19 양태의 배경 기술에서 문제점을 나타내는 측면도이며;
도 43은 제19 양태의 제조 공정의 일부를 나타내는 측면도이고;
도 44는 본 발명의 제21 양태를 나타내는 단면도이며;
도 45는 제21 양태를 도시한 투시도이고;
도 46은 본 발명의 제22 양태를 나타내는 단면도이며;
도 47a은 제22 양태의 제조 공정을 도시한 도식이고;
도 47b는 제22 양태의 제조 공정을 도시한 도식이며;
도 47c는 제22 양태의 제조 공정을 도시한 도식이고;
도 48a는 제22 양태의 제조 공정을 도시한 단면도이며;
도 48b는 제22 양태의 제조 공정을 도시한 단면도이고;
도 48c는 제22 양태의 제조 공정을 도시한 단면도이며;
도 49는 본 발명의 제23 양태의 배경 기술과 관련된 화학적으로 환원되는 도금법을 나타내는 도식이고;
도 50은 제23 양태의 배경 기술과 관련된 수지 물질의 내열성 및 반응성 사이의 관계를 나타내는 도식이며;
도 51은 제23 양태의 제조 공정을 도시한 도식이고;
도 52a는 제23 양태의 도금법을 나타내는 도식이며;
도 52b는 제23 양태의 도금법을 나타내는 도식이고;
도 52c는 제23 양태의 도금법을 나타내는 도식이며;
도 52d는 제23 양태의 도금법을 나타내는 도식이고;
도 53a는 습식 블래스팅 법이 제23 양태에서 수행되지 않는 예를 도시한 도식이며;
도 53b는 습식 블래스팅 법이 제23 양태에서 수행되지 않는 예를 도시한 도식이고;
도 53c는 습식 블래스팅 법이 제23 양태에서 수행되지 않는 예를 도시한 도식이며;
도 54는 본 발명의 제26 양태의 제조 공정을 도시한 도식이고;
도 55는 본 발명의 제27 양태에서 수지 물질의 내열성 및 반응성 사이의 관계를 나타내는 도식이며;
도 56은 본 발명의 제28 양태를 도시한 도식이고;
도 57은 본 발명의 제31 양태의 배경 기술의 제조 공정을 도시한 도식이며;
도 58은 제31 양태의 배경 기술과 관련된 무전해 도금법(electroless plating)에서 문제점을 나타내는 도식이고;
도 59는 제31 양태의 배경 기술과 관련된 도 58의 문제점을 해결하기 위한 제조 공정의 예를 도시한 도식이며;
도 60은 도 59의 제조 공정에서 문제점을 나타내는 도식이고;
도 61은 제31 양태의 제조 공정을 도시한 도식이며;
도 62는 제31 양태에서 필름을 전도성으로 만들기 위한 물질을 나타내는 도식이고;
도 63은 제31 양태에서 전도성으로 만들어진 필름의 전기 저항을 나타내는 도식이며;
도 64a는 제31 양태에서 촉매에 의한 처리법을 나타내는 도식이고;
도 64b는 제31 양태에서 촉매에 의한 처리법을 나타내는 도식이며;
도 64c는 제31 양태에서 촉매에 의한 처리법을 나타내는 도식이고;
도 64d는 제31 양태에서 촉매에 의한 처리법을 나타내는 도식이며;
도 65a는 도 64a 내지 도 64d에 비하여, 통상적인 공정을 나타내는 도식이고;
도 65b는 도 64a 내지 도 64d에 비하여, 통상적인 공정을 나타내는 도식이며;
도 65c는 도 64a 내지 도 64d에 비하여, 통상적인 공정을 나타내는 도식이고;
도 66a는 본 발명의 제35 양태에서 문제점을 나타내는 도식이며;
도 66b는 본 발명의 제35 양태에서 문제점을 나타내는 도식이고;
도 67a는 제35 양태의 제조 공정을 도시한 도식이며;
도 67b는 제35 양태의 제조 공정을 도시한 도식이고;
도 67c는 제35 양태의 제조 공정을 도시한 도식이며;
도 67d는 제35 양태의 제조 공정을 도시한 도식이고;
도 68a는 본 발명의 제36 양태의 제조 공정을 도시한 도식이며;
도 68b는 본 발명의 제36 양태의 제조 공정을 도시한 도식이고;
도 68c는 본 발명의 제36 양태의 제조 공정을 도시한 도식이며;
도 68d는 본 발명의 제36 양태의 제조 공정을 도시한 도식이고;
도 69a는 본 발명의 제39 양태를 도시한 도식이며;
도 69b는 본 발명의 제39 양태를 도시한 도식이고;
도 70a는 본 발명의 제40 양태에서 문제점을 나타내는 도식이며;
도 70b는 본 발명의 제40 양태에서 문제점을 나타내는 도식이고;
도 70c는 제40 양태를 도시한 단면도이며;
도 71은 건식 블래스팅 또는 습식 블래스팅 법이 제10 양태에서 최적의 방법인 비교 결과를 나타내는 표이다.
본 발명의 교시는 동일한 도면 부호가 동일한 특징을 나타내는 첨부한 도면을 참고로 하여 더욱 완벽하게 이해할 수 있다.
도면을 참조로 하여, 본 발명에 따르는 다양한 바람직한 양태를 상세히 기술할 것이다.
본 발명의 양태는 첨부된 도면을 참조로 하기에 기술한다.
먼저, 제1 양태는 단일 물질로 형성된 수지층과, 접착제 층의 삽입없이 수지층에 직접 적층되는 금속층을 갖는 수지 구조물이다. 상기 언급한 수지 구조물에 있어서, 금속층이 적층되는 수지층의 표면은 이의 표면 조도값이 0.1 내지 10㎛으로 조밀화되며, 금속층은 수지층의 조면에 형성된다.
제1 양태에 있어서, 수지층이 단일 물질로 형성되는 이유는 접착제 층이 통상의 경우에서와 같이 수지층 위에 별도로 삽입되지 않기 때문이다. 금속층은 전자 회로 장치에서 전자 회로를 형성하는 배선 패턴을 함유함을 의미한다. 금속층은 통상 구리로 형성된다. 그러나, 구리는 이러한 수지 물질에 대한 도금의 접착 강도가 특히 낮다는 측면에 비추어, 이 양태에 대해 최적인 금속 물질이다. 더욱이, 구리는 구리의 가격이 비교적 저렴하고, 이의 전기 전도도가 높다는 사실에 비추어, 이러한 수지 구조물의 금속층에 대해 가장 우수한 물질이다.
그러나, 제1 양태의 금속층은 구리로 한정되지 않는다. 물론, 특정 물질이 그 물질의 사용으로 배선이 전자 회로 장치 등에 형성될 수 있다면 사용될 수 있다. 직접 적층은 수지층 및 금속층이 두 층 사이에 다른 접착제 층의 삽입없이 서로 결합됨을 의미하는 것이다.
금속층은 직접 수지층 위에 적층될 수 있다. 접착제 층 등은 두 층 사이에 필요하지 않다. 따라서, 접착제 층의 형성 방법을 생략함으로써, 이의 물질 비용을 절감할 수 있다. 수지층 표면 자체의 표면 조도값이 0.1 내지 10㎛가 되도록 조면화한다. 따라서, 수지층과 금속층 사이의 접착 강도는 진공 증발 장치 및 스퍼터링 장치 등을 사용하는 경우에 비하여, 더욱더 강하게 만들어진다.
금속층(12)은 도 4a 및 도 4b에 나타낸 바와 같이, 수지층(11) 위에 형성된다. 수지층(11)의 이러한 표면은 표면 조도값이 0.1 내지 10㎛이다. 표면 조도값을 상기 언급한 바와 같이 0.1㎛ 이상으로 조절하는 이유는 표면 조도값이 0.1㎛ 미만인 경우에, 금속층(12)에 대한 충분한 접착 강도가 항상 수득될 수 없기 때문이다. 표면 조도값이 10㎛ 보다 큰 경우에, 배선의 패턴이 최근에 초미세하게 제조되므로, 배선의 단선이 수지층(11) 위에 형성된 금속층(12)에서 유발된다.
따라서, 표면은 표면 조도값이 약 0.1 내지 10㎛이 되도록 조면화하는 경우, 수지층(11)과 금속층(12) 사이의 접착 강도는 상당히 강해질 수 있다. 또한, 도 4a 및 도 4b는 금속층(12)이 수지층(11)의 상부 표면에 놓이는 경우를 나타낸 것이다. 그러나, 제1 양태는 항상 이 양태로 제한되지 않는다. 이는 금속층이 수지층의 양면에 형성되는 경우를 포함한다. 수지층 위의 부분은 도면의 상부 부분 뿐만 아니라, 도면의 하부 부분을 포함하는 개념으로 포함된다.
제1 양태는 수지층 및 금속층 만이 제공된 수지 구조물에 대한 적용으로 제한되지 않는다. 다수의 수지층, 금속층 및 다른 다양한 층이 존재할 수 있다.
도 5a 및 도 5b는 제1 양태의 효과를 나타내는 도식이다. 도 5b는 금속층(22)이 통상의 방법, 예를 들면, 스퍼터링 법 또는 증발법 등을 사용하여 수지층(21) 위에 형성된 다음, 외력 F가 수지 필름에 적용됨에 따라 휘어지고, 또한 이의 일부에 줄이 생긴 상태을 나타내는 도식이다. 도 5a는 제1 양태에서 수지 구조물(20)이 도 5b의 상태와 유사하게 휘어질지라도 금속층(22)에 줄이 생기지 않는 상태를 나타낸 도식이다.
제1 양태의 수지 구조물은 도 6에 나타낸 바와 같이, 필름 형태의 적층 필름일 수 있다. 도 6에 나타낸 바와 같이, 금속층(12)은 수지층(11) 위에 형성된다. 이러한 수지층(11)의 표면은 표면 조도가 0.1 내지 10㎛이다.
도 7a 및 도 7b는 제1 양태의 효과를 나타내는 도식이다. 도 7a는 금속층(22)이 통상의 방법, 예를 들면, 스퍼터링 법 또는 증발법 등을 사용하여 수지층(21) 위에 형성된 다음 휘어지고, 또한 이의 일부에 줄이 생긴 상태을 나타내는 도식이다. 도 7b는 제1 양태에서 적층된 필름(20)이 도 7a의 상태와 유사하게 휘어질 지라도, 금속층(22)에 줄이 생기지 않는 상태를 나타낸 도식이다.
통상의 방법에 있어서, 수지층(21)과 금속층(22) 사이의 경계면의 접착 강도는 충분치 않다. 이로 인하여 특정 응력 등이 적층된 필름(20)에 적용되는 경우에, 두 층 모두는 경계면으로부터 줄이 생기는 문제점을 유발한다. 이와는 대조적으로, 도 7b에 나타낸 바와 같이, 제1 양태의 적층된 필름(20)인 경우에, 경계는 0.1 내지 10㎛의 값으로 조면화된 수지층(21) 위에 형성된 금속층(22)에 의해 구성된다. 따라서, 두 층 사이의 접착 강도는 통상의 경우에 비하여 상당히 높다.
이 이유는 다음과 같다. 즉, 수지층의 일부가 소정의 표면 조도로 형성되기 때문에, 이의 표면적은 통상의 경우의 것보다 크다. 따라서, 수지층(21)과 금속층(22) 사이의 단위 면적당 접착 강도는 표면 조도의 증가에 상응하게 더 강해진다.
도 8a 및 도 8b는 제1 양태의 적층 필름(30)을 사용한 다음, 예를 들면, 반도체 장치를 놓을 삽입물을 제조하는 중간 공정을 나타내는 것이다. 기호 (38)은 도 8a 및 도 8b에서 수지 필름을 나타낸다.
도 8a 및 도 8b는, 예를 들면, 제1 양태의 적층 필름(30)을 사용함으로써 제조된 반도체 장치를 배치하는 경우를 나타낸 것이다.
위에서 언급한 바와 같이, 금속층(32)은 수지층(31) 위에 높은 접착 강도로 형성된다. 따라서, 이는 통상의 경우에 비하여 접착 강도를 개선시킴으로써, 반도체 장치의 신뢰도를 전반적으로 개선시킨다. 더욱이, 적층 필름(30)은 테이프 형 롤로서 유지되거나 사용될 수 있다. 따라서, 제조 경비는 보다 더 낮아지거나, 제조 공정이 보다 용이해 질 수 있다.
도 9a 및 도 9b는 금속층(42)이 제1 양태와 동일한 방법을 사용하여 수지층(41) 위에 형성되는 면을 삽입물로서 사용하는 반도체 장치(40)의 단면도를 나타낸 것이다.
반도체 장치가 제1 양태의 적층 필름을 처리함으로써 제조되는 삽입물 위에 배치되는 경우에, 이의 취급은 용이하다. 즉, 도 8a에 나타낸 바와 같이, 필름 형태의 단면은 롤로서 이동되거나 유지될 수 있으므로, 취급이 용이하다. 더욱이, 심지어 실리콘 칩이, 예를 들면, 위에서 언급한 바와 같이 배선 결합 작업의 사용없이 열적으로 압축되어 삽입물 위에 직접 고정될 지라도, 가열 작업이 삽입물 위의 배선을 줄이 생기게 하는 문제점은 야기되지 않는다. 또한, 압착-고정 작업에서의 응력도 줄이 생기게 하는 우려를 야기하지 않는다. 따라서, 제1 양태의 적층 필름은 반도체 장치용 삽입물로서 매우 최적의 물질이다.
도 10은 금속층(42)이 제1 양태와 유사하게, 수지층(41) 위에 형성된 중간체 단위 위에 다른 수지 물질을 다시 적층시킴으로써 제조되는 케이스(case)의 단면도를 나타낸 것이다. 즉, 도 9a 및 도 10에 나타낸 바와 같이, 금속층(42)은 수지 구조물(40)의 표면 뿐만 아니라, 이의 내부 표면 위에도 형성된다. 따라서, 내부 전극(43) 및 외부 연결 부분(44)은 금속층(42)을 통하여 서로 연결시킨다.
도 10은 제1 양태의 수지 구조물(40)을 처리함으로써 제조되는 케이스 위에 반도체 장치(47)를 배치한 다음, 밀봉 수지(46)를 사용하여 커버(45)를 만드는 상태를 나타낸 것이다. 이 상태에서는, 도 8a 및 도 8b에 나타낸 바와 같이, 이의 취급이 용이하고, 필름 형태의 단면은 롤로서 이동되거나 지지될 수 있다. 더욱이, 심지어 실리콘 칩이, 예를 들면, 도 9a 및 도 9b에 나타낸 바와 같이 배선 결합의 사용없이 열적으로 압축되어 케이스 위에 직접 고정될 지라도, 가열 작업이 케이스 위의 배선을 줄이 생기게 하는 문제점은 야기되지 않는다. 따라서, 이는 이러한 반도체 장치용 케이스로서 매우 최적의 물질이다. 특히, 3차원 회로 배선이 제공되는 경우에, 큰 응력이 배선을 구성하는 수지층(41)과 금속층(42) 사이에 용이하게 생성된다. 따라서, 이 효과는 매우 크다.
제2 양태는 하기에 기술한다. 제2 양태는 수지 구조물을 제조하는 방법이다. 이 방법은 단일 물질로 형성된 수지를 제공하는 단계, 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지의 표면을 조면화하는 단계 및 수지의 조면 위에 접착제 층을 삽입시키지 않고 무전해 도금을 사용하여 금속층을 직접 형성한 다음, 수지 구조물을 제조하는 단계를 포함한다. 이때 수지 구조물은 필름 형태일 수 있다.
제2 양태는 표면 조도가 0.1 내지 10㎛의 범위가 되도록 수지층의 표면 자체를 조면화하는 단계를 포함한다. 더욱이, 제2 양태는 무전해 도금을 사용하여 수지층의 이렇게 조면화된 표면 위에 직접 금속층을 형성하는 단계를 포함한다. 통상의 기술에 있어서, 수지 구조물의 제조 공정시, 수지층에 직접 무전해 도금을 형성하기는 상당히 어렵다.
통상의 방법에 있어서, 상기 언급한 어려움을 피하기 위하여 도금용 생성 코어로서 사용되는 특별한 성분이 수지에 포함된다. 예를 들면, 팔라듐 입자가 수지에 함유된다. 다른 방법으로서, 통상의 방법은, 예를 들면, 접착제 층 등을 사용하여 무전해 도금을 수행함으로써, 표면을 조면화한다. 그러나, 제2 양태는 수지에서 도금용 생성 코어로서 사용되는 성분의 사용없이, 접착제 층의 삽입없이, 이 수지층의 표면 자체를 조면화하는 방법을 포함한다. 제2 양태는 접착제 층의 삽입없이 수지층의 표면에 직접 무전해 도금을 수행할 수 있다. 따라서, 제2 양태는 접착제 층의 형성 공정과, 증발 작업 및 스퍼터링 작업 등을 사용하는 공정은 필요하지 않다. 따라서, 수지 구조물은 저렴한 경비로 제조될 수 있다.
제2 양태는 특히, 도 11a 내지 도 11h에 제시된 방법 중의 도 11c 및 도 11f에 제시된 방법이다. 즉, 수지층으로서 작용하는 수지 필름은 도 11a에서 제조된다. 그 후에, 이 수지 필름을 세정(도 11b)한 다음, 표면 조도가 약 0.1 내지 10㎛이 되도록 조면화한다(도 11c). 다양한 방법이 이러한 조면화 방법으로서 고려될 수 있다. 그러나, 본 발명자 등은 이후에 기술되는 양태에서 제시된 특별한 방법을 근거로 하는 조면화 작업이 최적임을 발견하였다.
이어서, 조면화 공정(도 11c) 후에, 세정 및 건조 공정(도 11d 및 도 11e)을 통과한 이러한 조면화된 수지 필름 위에 무전해 도금을 직접 형성한다. 무전해 도금의 형성 후에, 세정(도 11g) 및 건조(도 11h)를 수행하고, 제품으로 만들거나(도 11i), 다른 공정으로 보낸다(도 11j). 따라서, 신뢰도가 높은 적층 필름, 적층 필름의 중간체 단위 또는 전자 회로 장치를 제조할 수 있다.
제3 양태는 도 12a 및 도 12b를 참조로 하기에 기술된다. 제3 양태는 단일 물질로 형성된 수지층 및, 접착제 층의 삽입없이, 수지층 위에 직접 적층되는 금속층을 갖는 수지 구조물이다. 이 수지 구조물에 있어서, 금속층이 적층되는 수지층의 표면은 이의 표면 조도가 1 내지 5㎛의 범위가 되도록 조면화하고, 금속층은 수지층의 조면 위에 형성한다. 수지 구조물은 도 13에 나타낸 바와 같이 필름 형태의 적층 필름일 수 있다. 수지의 표면(61)은 도 12a, 도 12b 및 도 13에 나타낸 바와 같이 1 내지 5㎛의 값이 되도록 조면화한다. 수지 구조물(60)은 금속층(62)이 수지의 조면(61) 위에 직접 형성되도록 구성된다.
또한, 모든 수지 구조물은 각각 본 명세서에 기술되는 다음의 각각의 양태에서 필름 형태의 적층 필름을 함유하는 것을 포함한다.
본 발명자 등은 열심히 연구 및 개발을 수행하여, 표면 조도에 대한 최적값은 특히, 1 내지 5㎛의 범위임을 밝혀내었다. 표면 조도가 이 범위에 속하는 경우, 수지층과 금속층 사이의 접착 강도는 특히 더 강해질 수 있고, 초미세 배선이 단선되는 문제점이 야기되지 않을 수 있으므로, 충분한 신뢰도가 보장될 수 있다. 표면 조도가 1㎛ 보다 큰 경우, 수지 물질 및 수지층은 특히, 서로 강하게 결합될 수 있다. 표면 조도가 5㎛ 보다 큰 경우에는, 수지 위에 형성된 배선이 초미세하게 되기가 어렵다. 즉, 표면 조도가 5㎛ 보다 큰 경우에는, 두꺼운 필름이 배선으로서 사용되어야 한다. 이는 배선을 위한 초미세 처리에 한계를 유발한다.
제4 양태를 하기에 기술한다. 제4 양태는 수지 구조물을 제조하는 방법이다. 본 방법은 단일 물질로 형성된 수지층을 제공하는 단계, 수지층의 표면 조도가 1 내지 5㎛이 되도록 수지층의 표면을 조면화하는 단계 및 무전해 도금을 사용하여 수지층의 조면 위에 직접 금속층을 형성하는 단계를 포함한다.
제4 양태에 있어서, 제3 양태의 수지 구조물의 금속층은 무전해 도금을 직접 수행함으로써 수지층의 표면에 형성한다. 따라서, 제4 양태의 공정은 도 14a 내지 도 14j에 제시되어 있다. 제4 양태에 있어서, 표면 조도는 도 14c의 조면화 공정에서 1㎛ 이상 및 5㎛ 이하로 조절한다. 더욱이, 제4 양태에 있어서, 금속층은 도 14f의 공정에서 무전해 도금에 의해 형성된다.
표면 조도가 1㎛ 이상 10㎛ 이하로 조절되는 이유는 다음과 같다. 1㎛ 보다 큰 경우에, 접착 강도는 제1 양태에서 0.1㎛인 경우의 것보다 더 커진다. 따라서, 금속층과 수지층 사이에 접착 강도가 충분히 보장될 수 있다. 5㎛ 이하인 경우에는, 심지어 배선이 금속층의 처리 후에 수지층 위에 형성될 지라도, 매우 초미세한 구리 배선이고, 수지층의 계단 모양의 표면 위를 지나는 경우에 절단되지 않는다. 따라서, 결함이 있는 회로는 결코 생성되지 않는다.
도 14i 및 도 14j의 공정은 제4 양태가 가공된 제품이거나, 중간체 단위로서 다른 공정으로 이동되어, 전자 회로 장치의 적층된 부분이 중간체 단위의 상부 부분 위에 다시 적층될 수 있음을 나타내는 것이다.
도 15a 내지 도 15k는 다른 양태로 나타낸 것이다. 도 14a 내지 도 14j에 나타낸 것과의 차이는 도 15b에 나타낸 공정의 존재이다.
도 15b는 수지 필름의 형성 및 처리 공정이다. 도 15b의 공정은, 예를 들면, 관통 홀 또는 비아-홀을 수지 필름에 형성하는 단계, 배열을 위하여 홈 또는 구멍을 형성하는 단계 및 다른 단계를 나타낸다. 수지 구조물 또는 적층 필름은, 금속층이 수지층 위에 적층되도록 생성한다. 그러나, 각각의 제조 공정은 항상 수지 필름이 완전히 형성되지 않는 상태로 수행되지는 않는다. 적층 필름이 이의 일부에 성형 처리를 수행함으로써 생성되는 경우가 존재할 수 있다. 수지 구조물은 3차원적으로 다양한 형태로 제조된다. 납 프레임 삽입판, 큰 전류용 육면체 판 및 점퍼 와이어 구조의 정육면체 프레임 등이 존재한다. 본래 평평할 지라도, 제조 공정 도중에 성형되고 처리되는 경우가 존재할 수 있다.
제4 양태에서 수지 구조물의 제조 방법은 형성 공정이 상기 언급한 바와 같이 중간체 함유되는 경우를 포함한다. 도 15b에 제시된 구조물 공정은 도 15a의 단계 후에 함유되는 경우 뿐만 아니라, 형성 공정이 다른 시기에 함유되는 경우를 포함한다.
제5 양태를 하기에 기술한다. 제5 양태는 수지 구조물을 제조하는 방법이다. 본 방법은 단일 물질로 형성된 수지층을 제공하는 단계, 수지층의 표면 조도가 0.1 내지 5㎛의 범위가 되도록 샌드블래스팅을 사용하여 수지층의 표면을 조면화하는 단계 및 무전해 도금을 사용하여 수지층의 조면에 직접 금속층을 형성하는 단계를 포함한다.
본 발명에 있어서, 수지층의 표면은 금속층이 수지 필름 위에 적층되는 경우에 조면화한다. 샌드블래스팅을 사용하는 공정은 표면 조도가 0.1 내지 10㎛ 및 바람직하게는, 1 내지 5㎛의 값을 수득하기 위한 조면화 공정에 매우 효과적이다.
도 16, 도 17a 및 도 17b는 제5 양태를 개념적으로 나타내는 것이다. 샌드블래스팅은 블래스팅 처리와 동일한 의미를 갖는다. 샌드블래스팅은 입자가 회전하는 임펠러 등에 의해 생성되는 원심력에 의해 가속화되거나, 압축 공기와 함께 분무됨으로써, 작업 조각에 방출되고, 이에 따라 처리가 수행되는 통상의 분무 처리법을 포함한다.
도 16에 나타낸 바와 같이, 각각의 입자 직경이 약 100㎛ 이하인 다각형 입자(62)는 수지 기판(61), 예를 들면, 필름 형태의 수지 필름에 대하여 고속으로 충돌한다. 이러한 충돌로부터 생성되는 충격력은 수지 기판(61)의 표면에 울퉁불퉁함을 형성한다. 이어서, 이러한 울퉁불퉁함은 0.1 내지 10㎛의 범위가 되도록 조절한다.
이러한 작업을 통상 샌드블래스팅으로 칭하는 이유는 모래가 통상 입자로서 사용되기 때문이다. 반면에, 이 양태의 샌드블래스팅은 항상 모래가 입자로서 사용되는 경우로 제한되지 않는다. 작은 강철 및 주철 등으로부터 형성되는 입자가 사용되는 경우도 또한 포함한다[통상, 샷 블래스트(shot blast) 등으로 칭함].
소정의 에너지를 갖는 입자가 고속으로 수지 필름에 충돌하는 경우에, 수지 필름 표면의 일부는 줄이 생기거나 함몰된다. 결과적으로, 울퉁불퉁함이 수지 필름의 표면에 생성됨으로써, 소정의 조도를 갖게 된다.
도 18은 제5 양태에서 샌드블래스팅 공정을 완결한 후의, 수지층의 표면 상태를 나타낸 것이다.
도 18의 확대된 부분은 단지 개념을 나타내는 것이다. 표면 조도가 1 내지 5㎛인 울퉁불퉁함(이것이 도시되지는 않았지만, 0.1 내지 10㎛인 표면 조도가 포함됨)은 도 18의 확대된 부분에서 물결 형태로 표시된다. 실제로, 이러한 울퉁불퉁함은 항상 이러한 물결 형태로만 표시되지 않는다. 이러한 울퉁불퉁함은 표면이 또한 날카롭게 울퉁불퉁한 상태를 갖는다. 도 19의 사진은 이러한 상태를 나타내는 것이다 도 19의 사진에 나타낸 바와 같이, 표면의 일부는 줄이 생기고, 파여져 있다. 표면의 울퉁불퉁함은 이러한 줄 및 파임 때문에 생성되는 것이다. 수지층과 금속층 사이의 접착 강도는 금속층이 이러한 울퉁불퉁한 부분 주위를 충분히 통과하여 접착된다는 사실에 의해 더욱 커진다. 이 방법에 있어서, 샌드블래스팅의 처리로 10㎛ 이하인 울퉁불퉁한 부분이 형성될 수 있고, 이는 수지 기판의 표면과 배선 사이의 접착 강도를 충분히 보장한다. 더욱이, 심지어 너비가 약 20㎛인 배선의 경우에, 단선이 유발되지 않는다. 따라서, 충분히 미세한 패턴을 갖는 전자 회로는 높은 신뢰도로 제조될 수 있다.
표면을 조면화하는 방법으로서 샌드블래스팅을 사용하면 최적의 크기를 갖는 울퉁불퉁한 부분이 가공물(work piece)의 물질의 종류에 관계없이 우수한 재생산성으로 형성될 수 있다. 그 이유는 샌드블래스팅 공정에 있어서, 표면을 위에서 언급한 바와 같이 기계적 충격 에너지하에 처리함으로써, 이는 가공물의 물질 등에 따라 좌우되는 화학 반응과 같은 공정이 필요하지 않기 때문이다.
다음은 샌드블래스팅을 사용한 다음, 상기 언급한 표면 조도를 성취하고, 금속층을 추가로 형성하는 장점에 관한 것이다. 도 17b에 나타낸 바와 같이, 금속층이 바람직하게 형성되는 부분(93)만이 수지층 위에 노출되고, 다른 부분(94)은 가려진다. 이어서, 상기 조건하에 샌드블래스팅을 수행하면 조면화 공정을 선택적으로 수행할 수 있다. 따라서, 금속층은 단지 조면화된 부분 위에만 형성될 수 있다.
즉, 이 방법에 따라, 금속층이 바람직하게 형성되는 부분만을 조면화하고, 다른 부분은 수지 물질의 본래 상태로 유지하는 경우에, 금속층은 도금된 커버 등을 사용하지 않고 선택적으로 조면화된 부분 위에 생성되고, 금속층은 조면화된 부분이 아닌 부분에는 생성되지 않는다. 따라서, 이 방법은 공정을 간단하게 만든다. 이러한 점은 통상의 감법 및 도 3에 제시된 두 개의 시간 형성법에 비하여 유용한 것일 수 있다.
제6 양태를 하기에 기술한다. 제6 양태는 수지 구조물을 제조하는 방법이다. 본 방법은 단일 물질로 형성된 수지층을 제공하는 단계, 수지층의 표면 조도가 0.1 내지 5㎛의 범위가 되도록 수지층을 습식 블래스팅에 의해 조면화하는 단계 및 무전해 도금을 사용하여 수지층의 조면에 직접 금속층을 형성하는 단계를 포함한다.
본 발명자 등은 샌드블래스팅에서 습식 블래스팅이 이 양태에서 조면화 공정에 또한 적합한 것을 밝혀내었다. 도 20은 습식 블래스팅의 개념을 나타내는 것이다. 이때 습식 블래스팅은 샌드블래스팅에서 건식 블래스팅과 비교되는 개념이다. 건식 블래스팅에서는, 소위 미세 입자를 직접 가공물에 충돌시킨다. 습식 블래스팅에서는, 액체 및 미세 입자를 혼합한 유체를 가공물에 충돌시킨다.
도 20은 습식 블래스팅 장치를 나타내는 것이다. 도 20에 나타낸 바와 같이, 연마용 물질(122)로서 작용하는 액체와 입자와의 혼합물을 탱크(127)에서 슬러리 상태로 함유한다. 이러한 혼합 상태의 물질은 항상 블래스트 펌프(123)로부터 갈라진 분무 유동(124)에 의해 교반시키며, 이에 의해 균일하게 혼합된 상태로 된다. 이어서, 혼합 상태인 물질의 일부를 블래스트 펌프(123)를 사용하여 압축시킨다. 그리고, 방출 건(125)으로 도입시킨다. 방출 건(125)에 사용하여 압축 공기(126)과 함께 혼합하면서, 가공물인 수지 필름, 즉 수지(121)의 표면에 충돌시킨다. 수지(121)가 차례로 공급되는 시스템이 탱크(127)에 제공된다.
연마기(슬러리)(122) 및 압축 공기(126)를 방출 건(125) 내에서 혼합하고, 노즐을 통하여 방출시킨다. 방출된 연마기(슬러리)(122)는 탱크(127)로 다시 반송시키고, 다시 사용한다.
도 21의 도면 부호(130)은 도 20의 방출 건을 나타내는 개념도를 나타낸다.
도 21에 나타낸 바와 같이, 연마기(슬러리)(132)로서 작용하는 고체 및 액체를 포함하는 성분을 압축 공기(136)와 혼합한다. 혼합물은 고압에서 방출 건(130)의 끝으로부터 앞쪽으로 분무한다. 조도는 분무된 혼합물이 작업용 피스로서 작용하는 수지 기판의 표면에 충돌된다는 사실에 의해 수지 기판의 표면, 즉 수지 위에 생성된다.
도 22는 습식 블래스팅을 위한 최적의 조건을 나타내는 것이다. 습식 블래스팅을 위한 최적의 조건으로서, 펌프의 압력은 약 1 내지 5 ㎏/㎠이고, 압축 공기의 압력은 약 1 내지 6㎏/㎠이며, 슬러리(습식 블래스팅)에 함유된 미세 입자(매질)의 입자 직경의 중심값은 약 40 내지 300μ Φ이고, 액체에 대한 연마기의 비는 약 5 내지 40용적%이다.
도 23은 습식 블래스팅에 의해 형성된 수지 표면 위의 조도를 전자 현미경으로 사진 촬영한 표면 사진을 나타내는 것이다. 이 사진에 나타낸 바와 같이, 습식 블래스팅의 경우, 수지의 표면은 건식 블래스트인 경우에 비하여, 추가로 균일하고, 초미세하며, 조면 상태로 형성된다. 표면 조도는 약 5㎛이다. 약 1 내지 5㎛인 표면 조도는 습식 블래스팅이 위에서 언급한 바와 같이 사용되는 경우에 보장될 수 있다. 따라서, 이는 이 양태를 위하여 최적이다.
또한, 본 발명자에 의해 사용되는 샌드블래스팅 및 습식 블래스팅의 의미는 명확하게 정의된다. 샌드블래스팅은 위에서 언급한 바와 같이 미세 입자를 사용한 다음, 기계적 처리를 수행하는 작업을 의미한다. 또한, 샌드블래스팅은 단지 미세 입자를 분무 및 처리하기 위한 건식 블래스팅 및 액체와 함께 미세 입자를 분무 및 처리하기 위한 습식 블래스팅을 모두 포함한다. 따라서, 건식 블래스팅은 샌드블래스팅의 하위 개념이다.
제7 양태가 하기에 기술된다. 제7 양태에서, 상기 언급한 수지 구조물의 제조 방법에 있어서, 단일 물질은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이트, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성된다.
상기 언급한 물질이 단일 물질에 대해 최적이다. 그 이유는 다음과 같다. 상기 언급한 물질의 표면을 각각 샌드블래스팅, 특히 습식 블래스팅에 의해 처리하는 경우에, 조도가 0.1 내지 10㎛, 특히 1 내지 5㎛인 각각의 표면을 형성하기가 용이하다.
이러한 그룹의 물질을 이 양태에서 소위 마르쿠쉬(Markush) 형 특허청구범위로서 제시하는 이유는 다음의 이유에 따라 좌우된다. 즉, 이들 물질은 위에서 언급한 바와 같이 용이하게 처리되는 특성 이외에, 통상 내열성이 높다. 이들 고급 중합체의 내열성은 고급 중합체의 구조로부터 야기된다. 척도로서 고급 중합체에 대하여 특별한 열 분해 개시 온도, 융점 tm 및 유리 전이온도 tg에 따라 평가할 수 있다.
내열성의 고급 중합체에 대해 필요한 조건으로서, 물리적 의미를 포함하는 tg 및 tm은 충분히 높고, 고급 중합체는 고온 연화를 견딜 수 있으며, 화학적 변화를 포함하는 pdt 값은 충분히 높고, 고급 중합체는 열분해를 견딜 수 있다.
실제 예로서, 폴리이미드의 tg는 약 420 ℃이고, 이는 500 ℃까지 거의 분해되지 않는다. 따라서, 내열성에 대한 필요한 조건을 충분히 만족한다. 더욱이, 폴리이미드 필름의 내열성 수명은 250 ℃에서 8년이고, 275 ℃에서는 1년이며, 300 ℃에서는 3개월이고, 350 ℃에서는 6일이며, 400 ℃에서는 12시간이다. 이에 따라, 폴리이미드는 내열성이 높은 물질이다. 또한, 이러한 내열성은 상기 언급한 마르쿠쉬 형태의 특허청구의 범위에서 각각의 물질에 대해 통상적이다.
내열성의 고급 중합체에 대한 중요한 문제는 위에서 언급한 바와 같은, 내열성 연화 특성 및 내열성 분해 특성이다. 내열성 연화 특성에 있어서, 적어도 tg 및 tm은 고급 중합체 물질의 형태가 고온에서 형성된 본체로서 유지될 수 있도록 충분히 높아야 한다. 상기 언급한 물질 그룹은 내열성 연화 특성에 대한 이들 중요한 문제를 충분히 만족시킨다.
열역학에 따라, tm은 융합 엔트로피 δ sm에 대한 융합 엔탈피 δ hm의 비로 주어진다. 즉, tm = δ hm/δ sm이다. 여기서, δ hm은 분자간 힘에 대한 양이고, δ sm은 주로 휨 강도(bending strength) 및 분자의 대칭에 관한 양이다. 내열성 고급 중합체의 분자 디자인으로서, 이들에 대해 통상적인 점은 내열성 연화 특성이 장시간 물질로서 내열성 고급 중합체를 계속해서 사용하는 측면에 비추어 높다는 것이다. 특히, 분자 이동이 활발해지는 tg는 tm보다 더 중요한 물리적 척도이다. 따라서, 가능한 한 tg가 높은 고급 중합체가 필요하다.
다음은 분자 디자인으로서 고급 중합체에 대해 통상적인 특징이다. 즉, 분자력이 강한 결합 라디칼은 고급 중합체의 주쇄로 구성된다. 대칭성이 우수한 방향족 원은 고급 중합체의 주쇄로 구성된다. 고급 치환체 라디칼은 고급 중합체의 측쇄로 구성된다. 또한, 이중쇄 구조가 고급 중합체의 주쇄로 도입된다.
상기 언급한 물질의 그룹은 충분히 높은 tm 및 충분한 기계적 강도(예: 휨 특성 등)를 갖는다. 따라서, 이러한 측면에 비추어, 이들은 이 양태에서 수지 구조물을 구성하는 수지층의 물질을 위하여 우수하다. 더욱이, 샌드블래스팅 처리를 상기 언급한 바와 같이 이들 물질에 대해 수행하는 경우에, 물질의 종류에 따라 표면 처리 상태 사이에 실질적인 차이는 없다.
내열성이 높은 고급 중합체가 수지 기판의 물질로서 사용되는 경우, 소위 가열 사이클에서 강하고, 높은 신뢰성을 가지며, 수지 기판은 배선의 제조 공정에 필요한 납땜 공정에서 악화되지 않는 전자 회로 장치를 성취할 수 있다.
제8 양태를 하기에 기술한다. 제8 양태에서, 습식 블래스팅의 매질은 다각형 입자이고, 중심 입자 직경은 10 내지 300㎛이며, 경도에 있어서, 상기 언급한 양태에서 1300 내지 2500의 크누프 경도 또는 7 내지 15의 모호스 경도를 갖는다. 본 발명자는 매질 물질로서 최적인 물질에 대하여 열심히 연구하였다. 도 24는 통상의 물질을 사용함에 의한 이러한 연구 결과를 나타내는 것이다.
습식 블래스팅 매질, 즉, 처음 조건과 같은 입자의 경우에, 중심 입자 직경은 특정 범위에 포함될 필요가 있다. 즉, 0.1 내지 10㎛, 특히 바람직하게는 1 내지 5㎛인 표면 조도를 수득하기 위하여, 매질의 중심 입자 직경은 10 내지 300㎛의 범위일 필요가 있다. 또한, 크누프 경도는 1300 내지 2500의 범위이거나, 모호스 경도는 7 내지 15의 범위일 필요가 있다.
추가의 중요한 요인은 습식 블래스팅 매질이 다각형 입자라는 것이다. 도 24에 나타낸 바와 같이, 통상의 8개 샘플에 대해 연구를 수행한다. 1번 내지 5번 샘플은 상기 언급한 양태에 부합된다. 수지 구조물이 이들 조건에 따라 제조되는 경우에, 결과적으로, 표면 조도가 약 1 내지 5㎛의 범위인 수지 기판을 용이하게 제조할 수 있다. 따라서, 그 위에 형성되는 배선은 무전해 도금을 사용하여 형성될 지라도, 충분한 강도를 보장할 수 있다.
1번의 경우에, 중심 입자 직경은 약 210 내지 297㎛이고, 크누프 경도는 2200이며, 실제 비중은 3.9이고, 형태는 다각형이다. 각각의 2번 내지 5번의 상세한 설명은 생략한다. 6번 내지 8번에 제시된 바와 같은 조건이 상기 언급한 양태의 것에 부합되지 않는 경우에, 1 내지 5㎛ 또는 약 0.1 내지 10㎛의 표면 조도는 결과적으로 보장될 수 없다. 이유는 수지 기판의 표면이 크누프 경도가 작거나, 형태가 실제로 공 모양이고 다각형이 아니므로, 충분히 조면화되게 제조될 수 없기 때문이다. 바람직한 표면 조도는 다각형 입자인 경우에 확실히 수득될 수 있다. 반면에, 상기 언급한 결과는 실제로 공 형태인 경우에 수득될 수 없다. 그 이유는 다음과 같다. 즉, 실제로 공 형태인 경우에, 수지에 대한 충격은 수지 표면을 문지르지 못한다. 따라서, 수지 표면은 충분히 조면화할 수 없다.
제9 양태를 도 25를 참조로 하기에 기술한다. 제9 양태는 단일 물질로 형성된 수지를 제공하는 단계, 수지 표면을 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 조면화하는 단계, 무전해 도금을 사용하여 수지의 조면 위에 직접 전도성 층을 형성하는 단계 및 기재층으로서의 전도성 층을 사용하는 전해 도금을 사용함으로써 소정의 두께를 갖는 금속층을 형성하는 단계를 포함한다.
이 양태에 있어서, 금속층이 수지 구조물에 형성되는 경우에, 전도성 층이 직접 무전해 도금을 사용하여 수지층의 표면에 형성된 후에, 금속층은 기재층으로서의 전도성 층을 사용하는 전해 도금을 사용함으로써 두껍게 형성된다. 이 양태에서 수지 구조물에 필요한 사양은 최근에 매우 다양해져 왔다. 전류값에 있어서, 매우 큰 전류를 처리해야 하는 회로를 적층 필름 위에 형성하는 경우가 존재할 수 있다. 이 경우에, 충분한 두께를 갖는 전도성 층이 형성될 수 있다. 따라서, 무전해 도금을 사용하여 형성한 전도성 층 만을 사용함으로써 이러한 큰 전류를 처리하기 위한 전기 회로를 형성하기가 어렵다.
이 양태에 따라, 직접 무전해 도금을 사용하여 수지층에 및 수지층 위에 전도성 층을 강하게 결합시키고 형성하기 위한 제조 방법이 개발되어 왔다. 따라서, 두꺼운 금속층은 기재층으로서 무전해 도금을 사용하여 형성된 전도성 층을 사용함으로써 상당히 용이하게 형성할 수 있다. 이 방법에 따라, 매우 두꺼운 금속층 또는 금속층을 처리함으로써 생성되는 매우 두꺼운 배선을 갖는 전자 회로 장치를 필름 위에 형성할 수 있다.
도 25에 나타낸 바와 같이, 수지 필름은 제조하여, 세정하고, 조면화한 다음, 다시 세정하고 건조시킨다. 이어서, 무전해 도금을 이렇게 처리한 수지층에 수행한다. 이를 세정한다. 그 다음에, 충분한 두께를 갖는 금속층을 전해 도금을 사용함으로써 그 위에 형성한다.
예를 들면, 이러한 전해 도금을 사용함으로써 형성된 금속층은 두께가 약 50 내지 100㎛일 수 있다. 전해 도금이 수행되는 성분을 건조시키고, 도 25에 나타낸 바와 같이 직접 생성물로 제조하거나, 다른 공정을 통하여 보내어 전자 회로 장치 또는 전자 회로 장치의 중간체 단위를 형성한다.
위에서 설명한 바와 같이, 심지어 수지 필름의 처리 공정이 도 25의 일련의 공정 중의 어느 하나에 포함될 지라도, 제조 공정은 이 양태에 포함되는 것이다. 일반적으로, 수지 필름 구조물의 제조 공정은 수지 필름의 제조 공정과 수지 필름의 이어지는 세정 공정 사이에 포함된다. 그러나, 이는 항상 이 부분에 포함된 것으로 제한되지는 않는다.
하기에 제10 양태를 기술한다. 제10 양태에 있어서, 구리 및 불가피한 불순물로 이루어진 전도성 층은 무전해 도금에 의해 수지의 조면 위에 직접 형성된다. 그 후에, 소정의 두께를 갖는 금속층을 전해 도금에 의해 기재층으로서의 전도성 층에 형성한다.
위에서 언급한 바와 같이, 수지층에 구리를 직접 형성하기가 어렵다. 이는 수지층 물질 및 구리 모두의 물리적 특성 및 두 물질의 열팽창 계수 등을 기준으로 하는 표면 상태에 기인한다.
따라서, 본 발명자 등의 일련의 발명은 금속층을 직접 수지층 위에 형성하는 경우에, 특히 구리 및 불가피한 불순물로 이루어진 금속층을 수지층 위에 형성하는 최적의 방법이다.
이 양태에 있어서, 기재층으로서 무전해 도금에 의해 형성된 전도성 층에 전해 도금을 사용하여 형성된 금속층은 구리 및 불가피한 불순물로 이루어질 수 있다. 또는, 기재층으로서 사용되는 전도성 층은 구리 및 불가피한 불순물로 이루어질 수 있고, 다른 물질이 금속층으로서 사용된다. 어떤 경우에, 구리 및 불가피한 불순물은 수지에 직접 형성되는 물질층으로서 선택될 수 있다.
위에서 언급한 바와 같이, 이 양태는 금속층이 접착제 층의 삽입없이 수지층 위에 직접 적층되고, 수지층의 표면은 소정의 표면 조도로 조면화된 적층 필름이다. 특히, 본 발명자는 샌드블래스팅에서 건식 블래스팅 또는 습식 블래스팅과 같이 사용되는 샌드블래스팅이 조면화 공정에 대해 최적임을 밝혀 내었다. 도 71은 다른 제조 공정과의 비교를 나타낸 표를 도시한 것이고, 이는 건식 블래스팅 또는 습식 블래스팅이 최적의 방법이라는 결론에 도달된다.
도 71에 나타낸 바와 같이, 이 양태를 구성하는 소위 스퍼터링 장치, 플라즈마 에칭, 습식 에칭, 건식 블래스팅 및 습식 블래스팅에서 역 스퍼터의 결과를 서로 비교한다. 역 스퍼터는 표면을 다소 조면화하고, 전체적으로 매끄럽게 되므로 바람직하지 못하다. 플라즈마 에칭에 있어서, 단지 전체가 균일하게 에칭되며, 표면은 결과적으로 매끄럽기 때문에, 이 양태에서 소정의 표면 조도가 수득될 수 없다. 또한, 습식 에칭의 경우에, 단지 매끄럽게 융합됨으로써, 이 양태에서 소정의 표면 조도가 보장될 수 없다.
한편, 샌드블래스팅에서 건식 블래스팅의 경우에, 표면은 균일하지 않지만, 비교적 조면화되게 처리된다. 따라서, 건식 블래스팅에 적합한 표면 조도는 특히, 약 5 내지 10㎛의 범위이다. 습식 블래스팅의 경우에, 수지층의 표면은 매끄럽고 미세하게 처리될 수 있다. 따라서, 습식 블래스팅은 특히, 1 내지 5㎛의 범위인표면 조도를 보장하는데 최적이다. 상기 언급한 다섯 개 방법 간의 연구 및 비교 결과는 건식 블래스팅 또는 습식 블래스팅이 이 양태에서 수지층의 표면을 조면화하기 위하여 최적이라는 결론에 이른다.
각각의 양태에 제시된 수지 구조물의 특성을 설명한다. 도금된 금속층과 수지 사이의 인장 강도는 2.0 kN/m 이상이다. 더욱이, 300 ℃에서 약 60초 동안 납땜 공정시에도 금속층에 줄이 생기지 않는다.
하기에 제11 양태를 기술한다. 제11 양태는 수지 기판 및 수지 기판 위에 형성되는 배선을 포함하는 전자 회로 장치를 포함한다. 수지 기판은 배선에 대한 결합면의 표면 조도가 1 내지 5㎛의 범위인 전자 회로 장치이다.
이 양태에 있어서, 수지 기판의 배선에 대한 경계면의 표면 조도는 통상의 것보다 충분히 더 조면화한다. 따라서, 배선과 수지 기판 사이의 접착 강도는 충분히 높다. 이에 따라, 더욱이, 무전해 도금은 배선 처리 공정에서 수지 기판에 직접 수행할 수 있다.
도 26a 및 도 26b는 이 양태에서 전자 회로 장치(10)가 소위 반도체 장치인 경우를 나타내는 것이다. 이 전자 회로 장치(10)에서 수지 기판(11)은 도 26a 및 도 26b의 사선으로 표시된 부분에 위치한다. 배선(12)은 수지 기판(11) 위에 제공된다. 배선(12) 위에, IC 칩(13)이 배열되고, 범프 전극(14)을 통하여 수지 기판(11) 위의 배선(12)에 결합된다. 외부 단자용 납땜 범프(15)는 수지 기판(11)의 후면에 형성됨으로써, 외부 전자 회로와 함께 전자 회로를 형성한다.
도 26a 및 도 26b에서 알 수 있는 바와 같이, 수지 기판(11)의 표면 부분에서, 배선(12)에 대한 결합면은 표면 조도가 도 26b의 확대도로부터 알 수 있는 바와 같이 1 내지 5㎛이다. 일반적으로, 이러한 인쇄 회로판에 사용되는 수지 기판의 표면 조도는 기껏해야 약 수천 Å이다. 이 양태에서, 이러한 표면 조도는 0.1㎛ 이상 10㎛ 이하로 조절된다.
이 방법으로 표면 조도를 1㎛ 이상 5㎛ 이하로 조절하면 위에서 언급한 바와 같이 수지 기판의 표면에 형성된 배선과 이러한 수지 기판 표면 사이의 접착 강도가 보다 더 커질 수 있다. 따라서, 이의 최대인 이러한 수지 기판에 형성된 배선의 배선 밀도, 즉 배선간 거리 또는 배선 피치는 매우 더 높게 제조될 수 있다. 수지 기판의 표면과 수지 기판에 형성된 배선 사이의 접착 강도가 보다 크면 표면과 배선 사이에 약간의 열적 응력이 생성될 지라도, 수지 기판으로부터 배선이 줄이 생기는 것을 방지할 수 있다. 그런데, 이 양태에서 배선은 통상 소정의 길이를 갖는 배선 이외에, 단순히 결합된 면과 같은 전극을 포함한다.
도 26a를 추가로 설명한다. 이 배선(12), 즉 전극은 도금에 의해 수지 기판(11)의 관통 홀(16)에 형성되는 결합 면 위에서, IC 칩(13)의 범프 전극(14)에 결합된다. IC 칩(13)은 밀봉 수지(17)로 밀봉하여, 수지 기판(11)의 상부 부분과 집적됨으로써, IC 칩(13)의 환경적인 저항이 유지되도록 한다. 외부 회로에 대한 결합 부분(15)은 도 26a의 관통-홀(16) 위에 형성되고, 수지 기판(11)의 후면에 형성된 도금에 의해 집적시킨다. 또한, 외부 전극(미제시)은 관통-홀(16)을 통하여 제공되는 전도성 면에 의해 범프 전극(14)이 아닌 다른 부분에 형성될 수 있다.
도 27a 및 도 27b는 이 양태에서 다른 양태이다. 도 27a에 나타낸 바와 같이, IC 칩(23)의 전극(24)은 직접 수지 기판(21)의 관통-홀(26)의 엣지에 형성된 도금 위에 결합된다. 더욱이, 외부 단자용 납땜 범프(25)는 수지 기판(21)의 관통-홀(26)의 엣지에 형성된 도금의 전극 위에 직접 형성된다. 이러한 형성 구조는 응력에 유용하지 않지만, 전반적으로 소형화를 이룰 수 있다. 그런데, 수지 기판에서 배선에 대한 결합면의 표면 조도는 심지어 도 27b의 경우에서 조차도, 도 26b와 유사하게, 0.1㎛ 이상 내지 10㎛ 이하이다.
도 28은 IC 칩(40)이 수지 기판(41)에 배치된 상태를 나타내는 것이다. 높이가 약 5 내지 30㎛인 금 도금된 범프 전극(44)은 범프 도금에 의해 IC 칩(40)의 후면(즉, 제조 공정시 전면)에 형성된다. 수지 기판(41)의 관통-홀 부분에 형성된 도금된 부분을 포함하는 이러한 범프 전극(44) 및 배선(42)(즉, 전극 등)은 서로 겹쳐지고, 서로 열적으로 압축 결합된다. 따라서, IC 칩(40)은 수지 기판(41)에 배치될 수 있다.
이때, IC 칩 및 배선 물질과 수지 기판으로서 사용되는 금속 물질은 열팽창 계수가 서로 상이하다. 따라서, 온도가 증가되는 경우에, 이러한 IC 칩이 배치되는 전체 수지 기판은 특히, 이 IC 칩이 심지어 MPU 등일 지라도 출력이 크다면, 고온이 된다. 따라서, 높은 신뢰도는 이 수지 기판 위에 형성된 배선, 즉 전극이 이 수지 기판으로부터 줄이 생기지 않으므로, 또한 이러한 고온 상태에서 열팽창 계수의 차에 의해 보장될 수 있다.
도 29a 및 도 29b는 이 양태의 제품의 사진이다. 도 29a 및 도 29b에 나타낸 검은 원 부분은 관통-홀 또는 비아-홀이다. 이들 부분에서 도금을 수행한 후에, 배선이 제공되고, 결합면이 IC 칩 등에 대한 결합 연결 또는 직접 연결을 위하여 형성된다. 더욱이, 이러한 미세한 피치에서 형성될 수 있으므로, 전자 회로 장치를 전반적으로 소형화할 수 있다.
이 양태의 전자 회로 장치에서, 수지 기판은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드아미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이트, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 하나 이상의 화합물로 형성된다. 이 화합물이 선택되는 이유는 위에서 기술한 바와 같다.
하기에 제12 양태를 기술한다. 이는 배선이 수지 기판에 형성되는 전자 회로 장치의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면을 샌드블래스팅으로 처리하여 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 하는 단계 및 무전해 도금에 의해 수지 기판의 처리된 표면에 배선으로서 사용되는 전도성 부재를 형성하는 단계를 포함한다. 여기서, 샌드블래스팅이 사용되는 이유는 위에서 언급한 바와 같다.
하기에 제13 양태를 기술한다. 이는 배선이 수지 기판에 형성되는 전자 회로 장치의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면을 샌드블래스팅으로 처리하여 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 하는 단계, 무전해 도금에 의해 수지 기판의 처리된 표면에 전도성 부재를 형성하는 단계 및 기재층으로서의 형성된 전도성 부재에 전해 도금을 수행함으로써 배선을 형성하는 단계를 포함한다.
이 양태에서, 수지 기판의 표면은 샌드블래스팅으로 처리한다. 따라서, 전도성 부재는 무전해 도금에 의해 표면에 형성시킬 수 있다. 통상, 수지 기판의 표면은 0.1㎛ 이하이고, 표면은 매끄러우므로, 무전해 도금이 표면에 형성될 수 없다. 더욱이, 무전해 도금이 형성될 지라도, 무전해 도금에 의해 형성된 전도성 부재와 수지 기판의 표면 사이의 접착 강도는 매우 약하고, 이는 종종 사용하에 또는 처리 공정 도중에 스트립의 문제를 야기한다.
이 양태에서는, 수지 기판의 표면을 샌드블래스팅에 의해 0.1㎛ 이상 10㎛ 이하로 처리함으로써 수지 기판의 표면에서 무전해 도금을 수행하는 것을 최초로 성취하였다. 따라서, 도금용 기재층을 형성하기 위하여 진공 장치를 사용할 필요가 없다. 이에 따라, 다량의 투자가 소위 제조 설비에 필요하지 않다. 따라서, 전자 회로 장치를 매우 저렴한 비용으로 제조할 수 있다.
도 30a 내지 도 30e 및 도 31a 내지 도 31f는 제13 양태를 나타내는 것이다. 먼저, 수지 기판(151)을 도 30a에 나타낸 바와 같이, 미리 준비한다. 이러한 수지 기판의 표면은 매끄러우므로, 무전해 도금이 이 표면에 직접 수행될 수 없다. 이어서, 표면 처리를 하여 도 30b에 나타낸 바와 같이 무전해 도금을 수행한다. 즉, 표면 처리는 표면 조도가 샌드블래스팅에 의해 0.1 내지 10㎛의 범위로 되도록 수행한다.
표면이 샌드블래스팅에 의해 표면 조도가 0.1 내지 10㎛의 범위가 되도록 처리되는 경우에, 무전해 도금(153)은 도 30c에 나타낸 바와 같이 수지 기판(151)에 직접 형성될 수 있다. 이 방법으로, 무전해 도금(153)의 형성으로 배선 본체로서 사용되는 전해 도금(154)이 무전해 도금(153)에 용이하게 형성될 수 있도록 한다. 그 후에, 전해 도금(154)을 도 30e에 나타낸 바와 같이, 배선(152)으로서 처리할 수 있다.
도 31a 내지 도 31f는 또 다른 예를 나타내는 것이다. 수지 기판(161)은 도 31a에 나타낸 바와 같이 제조한다. 이 표면은 샌드블래스팅에 의해 처리하여 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 한다(도 31b). 이어서, 전해 도금이 필요치 않은 부분을 내식막(165)에 의해 도포한다(도 31c). 그 다음에, 전해 도금(164)을 도금용 기재층으로서의 무전해 도금(163)(도 31e)을 포함하는 전도성 층(도 31d)에 수행한다. 이어서, 불필요한 내식막(165) 및 기재층을 제거하고, 이에 따라, 배선(162)은 완결된다.
이 양태에서는, 도금용 기재층으로서 사용되는 비교적 얇은 전도성 층이 통상의 증기화 또는 스퍼터링 법 대신에, 무전해 도금에 의해 형성될 수 있다. 수지 기판의 표면을 조면화하는 것은 샌드블래스팅에 의해 성취할 수 있다. 또한, 이점이 제12 양태의 것과 유사하다.
제12 양태와 같이, 예를 들면, 배선은 단지 무전해 도금에 의해서만 처리할 수 있다. 이 방법으로, 배선이 단지 무전해 도금으로만 처리되는 경우에, 제13 양태와 유사하게, 도금은 직접 수지 기판 위에 형성될 수 있다. 따라서, 진공 장치를 사용할 필요가 없다. 이에 따라, 전자 회로 장치는 다량의 설비 투자없이 저렴한 경비로 제조될 수 있다.
제14 양태가 하기에서 기술된다. 이는 배선이 수지 기판에 형성되는 전자 회로 장치의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 수지 기판에 관통 홀 및/또는 비아-홀을 형성하는 단계 및 수지 기판의 표면과 관통 홀 및/또는 비아-홀의 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면 및 관통 홀 및/또는 비아-홀의 내부 표면을 샌드블래스팅에 의해 처리하는 단계를 포함한다.
도 32a에 나타낸 바와 같이, 수지 기판(수지 필름)(171)은 IC 등이 수지 기판(171)에 제공될 수 있는 형태로 미리 처리한다. 수지 기판(171)의 표면은 샌드블래스팅에 의해 처리하여, 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 한다. 이때, IC가 제공될 수 있는 형태는 외부 연결 단자를 형성하기 위한 관통 홀(176)이, 예를 들면, 이 수지 필름이 삽입물로서 사용되는 경우에, 필요한 부분에 형성될 수 있음을 의미한다.
통상, 관통 홀은 인쇄 회로판인 경우에 드릴을 사용하여 형성한다. 또는, 수지 필름인 경우에는 레이저를 사용하여 형성한다. 미세 관통 홀은 레이저를 사용하여 매우 용이하게 처리할 수 있다. 이 경우에 형성되는 관통 홀의 직경은 약 10 내지 100㎛의 범위이다. 이어서, 미세 입자는 위에서 언급한 바와 같이, 샌드블래스팅에 의해 상기 처리된 수지 기판의 표면에 충돌시킨다. 이 표면은 소정의 표면 조도로 처리한다.
비아-홀 및 관통 홀은 이때 이미 형성된다. 따라서, 비아-홀 및 관통 홀의 내부 표면은 이러한 샌드블래스팅에 의해 동시에 처리한다. 도 32b는 이러한 상태를 상세히 나타내는 것이다. 수지 기판의 표면 뿐만 아니라, 관통 홀(176) 및 비아-홀의 내부 표면을 처리하는 경우에, 물론, 샌드블래스팅의 연마용 입자의 입자 직경(미세 입자의 입자 직경)은 관통 홀 및 비아-홀의 직경보다 더 작아야 한다. 이러한 샌드블래스팅 법은 건식 블래스팅 뿐만 아니라, 습식 블래스팅일 수 있다.
관통 홀 및 비아-홀의 내부 표면이 소정의 표면 조도로 처리되는 이유는 상기 언급한 양태에서 이미 설명한 바와 같이, 소정의 표면 조도로 수지 기판의 표면을 처리하는 것과 동일한 목적이다. 즉, 외부 연결 단자가 IC를 설치한 다음, 이 IC에 대한 전기적 연결을 유지하고, 또한 삽입물에서와 같이 외부 연결 단자에 연결되도록 제공되는 경우에, IC 삽입물 외부 연결 단자로서 칭하는 일련의 전기 배선이 형성되어야 한다. 이러한 전기 배선, 즉 삽입물을 관통하는 전기 배선이 관통 홀 또는 비아-홀에 의해 형성된다.
따라서, 배선과 같이 소정의 두께를 갖는 도금은 관통 홀 및 비아-홀의 내부 표면에 형성되어야 한다. 이에 따라, 접착 강도는 이들 부분, 즉 배선의 전도성 물질과 수지 기판 사이에서 충분히 높아야 한다. 특히, 관통 홀인 경우, 열 변화에 대하여 열 응력이 종종 생성된다. 이에 의해, 관통 홀은 통상적으로 매우 불충분한 접착 강도를 갖는다. 결과적으로, 통상, 통상의 대량 생산 공정에서 조차도 결함있는 고장이 종종 유발되는 문제점이 존재할 수 있다. 이 점에 있어서, 이 양태에 따르는 제조 방법의 성취로 이러한 특성상의 문제점 등이 처음으로 확실히 해결될 수 있게 된다.
하기에 제15 양태를 기술한다. 이는 배선이 수지 기판에 형성되는 전자 회로 장치의 제조 방법이다. 이 방법은 수지 기판을 제공하는 단계, 수지 기판에 관통 홀 및/또는 비아-홀을 형성하는 단계, 수지 기판의 표면과 관통 홀 및/또는 비아-홀의 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면과 관통 홀 및/또는 비아-홀의 내부 표면을 샌드블래스팅에 의해 처리하는 단계, 수지 기판의 처리된 표면 및 관통 홀 및/또는 비아 홀의 처리된 내부 표면에 무전해 도금에 의해 전도성 부재를 형성하는 단계 및 기재층으로서 형성된 전도성 물질에 전해 도금을 수행하여 배선을 형성하는 단계를 포함한다.
제15 양태에 있어서, 기재 물질로서 사용되는 수지 기판의 표면 및 관통 홀 또는 비아-홀의 내부 표면을 최적의 샌드블래스팅 법, 즉 건식 블래스팅 및 습식 블래스팅을 사용하여 처리함으로써, 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 한다. 이어서, 표면 조도가 있는 부분에 무전해 도금을 수행함으로써 전해 도금용 기재층을 형성한다. 따라서, 전자 회로 장치를 진공 장치없이 제조할 수 있다.
상기 언급한 바와 같이 제조된 전자 회로 장치에서, 수지 기판의 표면은 위에서 언급한 바와 같이 조면화한다. 따라서, 수지 기판과 그 위에 형성된 배선 사이의 접착 강도는 높다. 더욱이, 열 사이클 및 열변화로부터 생성되는 열 응력에 대해 강하다. 수지 기판(181)은 도 33a에 나타낸 바와 같이 제조한다. 관통 홀(186) 또는 비아-홀은 도 33b에 제시된 바와 같이 형성한다. 기본적인 무전해 도금(184)을 도 33c에 나타낸 바와 같이, 수지 기판(181)의 표면 및 관통 홀(186)의 내부 표면에 수행한다. 내식막(185)을 도 33d에 나타낸 바와 같이 제공한다. 배선 본체(182)는 도 33e에 나타낸 바와 같이 차단재와 같은 내식막을 사용하여 형성한다. 이어서, 불필요한 내식막 및 기재층을 제거하고, 이에 따라, 전자 회로 장치가 완성된다.
하기에 제16 양태를 기술한다. 제16 양태에 있어서, 무전해 도금에 의해 형성되는 전도성 부재는 구리 및 불가피한 불순물로 이루어진다. 다양한 물질이 무전해 도금에 의해 형성된 전도성 부재, 예를 들면, 이미 설명한 양태에서와 같이 이후의 공정에서 수행되는 전해 도금을 위한 기재층으로서 사용되는 전도성 부재를 위하여 사용될 수 있다. 이 경우에, 구리는 전기 전도도 및 비용의 측면에 비추어 최적이다.
통상적으로, 구리는 무전해 도금이 수지 기판의 표면에 수행되는 경우에 특히 곤란한 물질이다. 따라서, 제16 양태는 지금까지 성취할 수 없었던 제조 공정을 성취하는 것이다. 저렴한 비용의 제조 방법과 높은 신뢰성을 갖는 전자 회로 장치를 성취할 수 있다.
하기에 제17 양태를 기술한다. 이는 수지 기판 및 당해 수지 기판 위에 형성된 배선이 제공된 전자 회로 장치이다. 이 수지 기판에서는, 이의 표면 조도가 0.1 내지 10㎛의 범위이다. 전자 회로 장치가 삽입물로서 사용된다. 삽입물은 이미 상기 언급한 양태에서 설명하였다. 따라서, 삽입물을 특별히 설명할 필요는 없다. 제17 양태에서 특히 강조되는 사항은 다음과 같다. 즉, 수지 기판이 삽입물로서 사용된다. 따라서, IC 칩 및 이러한 삽입물이 접착제의 사용에 의해 서로 결합되는 경우에, 이러한 접착제와 삽입물로서 작용하는 수지 기판 표면 사이의 접착 강도는 매우 강하다.
도 34에 나타낸 바와 같이, 수지 기판(191)의 표면은 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 처리한다. 배선(192)은 이 양태에 대해 특별한 방법을 사용하여 이렇게 처리된 표면 위에 형성한다. 이러한 배선(192)과 수지 기판(191) 표면 사이의 접착 강도는 위에서 언급한 바와 같이 매우 강하다. 더욱이, 이 양태에서 특별히 강조되는 사항은 IC 칩(193)이 이러한 삽입물에 결합되는 경우, 접착제(199)와 삽입물 표면 사이의 접착 강도가 높다는 것이다.
IC 칩을 삽입물에 설치한 다음, 마지막으로, 사용되는 수지로 밀봉한다. 이때, IC 칩은 이 장치에서 높은 신뢰도의 한가지 조건으로서, 삽입물에 확실히 고정한다. 삽입물로서 작용하는 수지 기판 표면의 표면 조도는 이 양태에서 언급한 관점에서 위에서 언급한 바와 같이 처리한다. 따라서, 접착제가 투과되는 영역이 광범위해 짐으로써, 매우 높은 접착 강도를 보장할 수 있다. 이에 따라, 본 발명은 IC 칩이 접착제와 삽입물 사이의 경계면으로부터 박리되는 문제점을 최소화할 수 있다.
하기에 제18 양태를 기술한다. 이는 배선이 수지 기판 위에 형성된 전자 회로 장치이다. 수지 기판의 표면 조도는 0.1 내지 10㎛의 범위이다. 배선은 유도자를 포함한다. 전자 회로 장치는 삽입물로서 사용된다. 이 양태에 대해 특별한 잇점이 하기에 기술한다.
본 양태의 특유한 잇점은 전자 회로 장치가 삽입물로서 작용하는 동시에, 삽입물에 유도자를 포함한다는 것이다. 현재, IC, MPU 등의 처리 및 디자인은 상당히 복잡하게 만들어져 있다. 따라서, 다수의 전자 부품이 내부에 제공될 수 있다. 그러나, 여전히 충분한 성능을 갖는 유도자를 IC 장치에 설치하기가 불가능하거나 매우 어렵다. 이러한 측면에 비추어, 유도자가 이 양태에서와 같이 삽입물에 제공될 수 있는 경우에, 인덕턴스(inductance)가 실제로 IC에 제공되는 경우와 유사한 효과를 실질적으로 수득할 수 있다. 또한, 일반적으로 장치를 소형화시킴으로써 신뢰성이 높은 유도자를 수득할 수 있다.
유도자는 대개 매우 긴 배선과 같이 생성되므로, 열 응력에 대해 본질적으로 약하다. 이 양태에 있어서, 충분한 접착 강도는 수지 기판에서 배선과 같은 유도자가 표면 조도가 0.1 내지 10㎛의 범위인 표면에 형성되는 경우에 수득될 수 있다. 따라서, 전체 길이가 긴 유도자의 경우에도, 열 응력에 의해 박리되지 않는다. 도 35는 상기 언급한 구조를 갖는 전자 회로 장치(200)를 나타낸 것이다.
이 양태에서 유도자를 사용하는 다른 잇점은 도 36을 참조로 하여 하기에 기술한다. 수지 기판(211) 표면의 표면 조도가 상기 언급한 값을 가지며, 수지 기판(211) 표면과 배선(212) 사이의 접착 강도가 충분히 높은 경우에, 배선(212) 간의 간격을 보다 좁게 만듦으로써, 도 36에 제시된 바와 같이, 배선 간의 피치를 보다 좁게 만들 수 있다. 이는 유도자가 이 양태에서와 같이, 이러한 배선에 의해 삽입물에 형성되는 경우, 통상의 배선에서의 잇점 뿐만 아니라, 하기에 기술되는 특히 커다란 잇점이 된다.
배선 간의 거리가 보다 짧아지고, 배선 간의 피치가 보다 작아지면, 보다 높은 인덕턴스가 성취될 수 있다. 따라서, 수지 기판의 표면 조도가 상기 언급한 값을 갖는 삽입물이 이 양태에서와 같이 배선과 같은 유도자를 포함하는 경우에, 유도자는 IC 장치와 같이 통합적으로 형성될 수 있다. 이는 유도자가 실제로 IC 장치에 제공되는 경우와 실질적으로 유사하게 처리될 수 있다. 더욱이, 신뢰도가 높고 기능성이 높은 유도자가 이 양태에서 상기 언급한 측면으로 인하여 성취될 수 있다.
하기에 제19 양태의 배경을 기술한다.
고밀도 구조물이 특히 최근에 훨씬 더 개발되었다. 이어서, 소위 조립형(build-up type) 배선 형성법이 증진되었고, 조립형 다층 회로판이 많은 경우에 사용되어 왔다.
고밀도 부품이 조립형 다층 회로판에 제공될 수 있다. 고밀도 패키지(예: BGA, CSP 등)의 최근 사용과 관련하여 많은 경우에 이것이 훨씬 더 많이 사용되고 있다. 대중적 사용을 위하여 롤 적층형 조립 시스템의 사용으로 저렴한 경비를 위해 필요한 항목을 만족할 수 있다.
또한, 통상의 조립형 다층 회로판이 기술된다. 도 37은 통상의 조립형 다층 회로판을 제조하는 공정의 일부를 나타낸 것이다. 조립형 다층 회로판(130)은 회로 배선(132) 및 절연층을 코어 판(131)의 한면 또는 양면에 차례로 적층시킴으로써 구성된다. 도 37에 나타낸 바와 같은 롤 적층형 제조 방법이 최근에 위에서 언급한 바와 같이, 저렴한 비용의 요건에 따라 사용되고 있다. 도 37에 나타낸 바와 같이, 제1 층 회로 배선(132)을 코어 판(131) 위에 제공하고, 하부 피복재(133)를 코어 판(131) 및 회로 배선(132) 위에 피복시킨다. 구리 호일(135)을 형성하는 절연 시트(134)는 열 롤(136)을 사용하여 하부 피복재(133)가 피복되는 부분에 붙인다.
구리 호일이 절연 시트에 부착된 부재를 코어 판 위에 놓은 후에, 이러한 구리 호일이 회로 패턴이 되어 제2 층 회로 배선을 형성하도록 에칭을 수행한다. 제2 층 회로판을 형성한 후에, 이 위에 하부 피복재를 유사하게 도포한다. 그 다음에, 이는 적절히 화학 처리한다. 구리 호일이 유사하게 부착되는 절연 시트는 화학 처리된 부재 위에 적층시킨다. 연속적인 반복으로 제3 층 및 제4 층을 형성할 수 있다.
도 38은 이 공정을 간단히 나타낸 것이다. 조립형 다층 회로판은 코어 판을 제조하고, 코어 판 위의 절연 시트 위에 회로 배선을 적층시킴으로써 제조된다. 도 39는 위에서 언급한 바와 같이 제조된 조립형 다층 회로판(150)의 한가지 예를 나타낸 것이다. 제1 층 회로 배선(152a)이 코어 판(151)에 형성된다. 제2 층 회로 배선(152b)은 절연층(153)을 통하여 제1 층 회로 배선(152a)에 형성된다. 제3 층 회로 배선(152c)은 절연층(153)을 통하여 제2 층 회로 배선(152b)에 형성된다.
도 40은 회로 배선(162) 및 절연층(163)이 유사한 방법을 사용하여 코어 판(161)의 양면에 다층의 형태로 조립되는 경우를 나타낸 것이다. 조립 다층 회로판(160)에 있어서, 고밀도 회로 배선은 위에서 언급한 바와 같이 코어 판의 한면 또는 양면에 절연층 및 회로 배선을 차례로 적층시켜 구성할 수 있다. 따라서, 이는 최근 많은 경우에 사용되는, 고밀도 패키지(예: BGA 및 CSP)에 최적인 다층 회로판을 제공할 수 있다.
위에서 언급한 바와 같이, 조립 다층 회로판은 특히, 롤 적층 형태로 제조되어 왔고, 최근에 많은 경우에 사용되어 왔다. 그러나, 이 방법은 다음과 같은 문제점을 갖는다.
조립 다층 회로판이 롤 적층 형태로 구성되는 경우에, 다층은 구리 호일이 절연 시트에 부착된 부재를 위에서 언급한 바와 같이, 열 롤을 사용하여 하부 피복재 위로 누름으로써 생성된다. 이 경우에, 부재는 열 롤을 사용하여 하부 피복재 위로 누르게되므로, 열 응력 및 휨 응력이 모두 구리 호일이 형성되는 절연 시트에 가해진다. 따라서, 이 공정은 구리 호일과 절연 시트 사이의 접착 강도가 매우 높지 않으면, 수행될 수 없다.
따라서, 구리 호일을 절연 시트 등의 위로 열 압축 및 고정시키는 방법은 대개 구리 호일이 절연 시트에 형성되는 경우에 사용된다. 이에 따라, 절연 시트 위에 충분히 얇은 구리 호일을 형성하기가 어렵다. 그러나, 단지 두꺼운 구리 호일이 이러한 절연 필름 위에 형성될 수 있다고 가정하면, 이는 도 41a 및 도 41b에 나타낸 바와 같은 문제점을 야기한다. 도 41a는, 예를 들면, 구리 호일(172a)을 사용하여 롤 적층 형태에 따라 형성되는 조립 다층 회로판(170a)을 나타내는 것이다. 도 41b는 회로 배선(172b)이 다른 방법, 예를 들면, 박층 필름 형성 기술을 사용하여 절연 시트 위에 형성시키는 조립 다층 회로판(170b)을 나타내는 것이다.
도 41a 및 도 41b 사이의 비교로부터 알 수 있는 바와 같이, 두꺼운 필름을 포함하는 회로 배선(172a)의 경우에, 필름 두께는 두껍다. 따라서, 서로 인접한 배선들 사이의 피치는 예정값 보다 좁게 만들어질 수 없다. 이에 따라, 구리 호일의 두께가 두꺼워질수록, 패턴화가 더욱 어려워진다. 따라서, 서로 인접한 배선들 사이의 패턴 피치는 보다 넓게 만들어야 한다. 필름 두께가 얇은 필름을 포함하는 회로 배선(172a)에서 보다 얇은 경우, 서로 인접한 배선 사이의 패턴 피치는 보다 좁게 만들어질 수 있다. 이는 조립 다층 회로판을 보다 조밀하게 제조하는데 중요한 요인이다. 내부층에 형성된 회로 배선이 두꺼우면, 회로 배선을 보다 조밀하게 제조하기가 어렵다.
시험적으로, 도 41b에서 알 수 있는 바와 같이, 박층 필름으로부터 회로 배선을 생성하기 위하여, 얇은 구리 호일이 절연 시트 위로 열적으로 압축되고 고정된 다음, 열 롤에 의해 롤 적층이 수행되는 경우에, 접착 특성은 보다 약해진다. 따라서, 도 42에서 알 수 있는 바와 같이, 열 롤(186)에 의해 하부 피복재(183)에 수행되는 롤 적층법은 절연층의 일부를 구성하는 절연 시트(184) 및 박층 필름을 갖는 회로 배선 물질로서 작용하는 금속층(185) 사이에서 박리가 유발된다.
상기 언급한 관점으로부터 알 수 있는 바와 같이, 특히 최근 많은 경우에 사용되어 온 조립 다층 회로판을 생성 또는 제조하는 경우에, 내부층 배선, 즉 다층 회로판을 구성하는 회로 배선의 필름은 박층화해야 할 필요가 있다. 동시에, 절연층과 회로 배선을 구성하는 금속층 사이의 접착 강도, 실제로 절연 시트와 금속층 사이의 접착 강도가 요구된다.
위에서 기술한 바와 같이, 이 양태는 이들 문제점을 해결하기 위한 것이다. 따라서, 본 목적은 조립 다층 회로판에서 회로 배선을 구성하는 금속 필름의 두께가 얇고, 또한 절연 시트 또는 절연층에 대한 접착 특성이 강한 부재를 제공하는 것이다.
하기에 제19 양태를 기술한다. 이 양태는 코어 판, 당해 코어 판의 한면 또는 양면에 차례로 적층되는 배선 및 절연층이 제공된 조립 다층 회로판이다. 절연층은 수지 물질로부터 형성된다. 절연층의 표면에서, 표면은 표면 조도값이 0.1 내지 10㎛의 값이 되도록 만든다. 따라서, 조립 다층 회로판에서, 배선으로서 작용하는 금속층은 절연층의 조면 위에 직접 형성된다.
이 양태에 있어서, 내부 배선, 즉, 조립 다층 회로판의 회로 배선이 형성되는 절연층은 0.1 내지 10㎛의 표면 조도로 조면화시킨다. 회로 배선은 수지의 조면 위에 금속층을 직접 형성시킴으로써 제조된다. 절연층의 표면 조도는 상기 언급한 값을 가지므로, 회로 배선과 수지 표면 사이의 접착 강도는 개선되고, 이는 심지어 롤 적층 형태에서도 절연층과 금속층 사이에서의 스트립을 방지한다.
여기서, 표면 조도는 0.1 내지 10㎛의 범위이지만, 1 내지 5㎛의 범위가 바람직하다. 또한, 2 내지 3㎛의 범위도 바람직하다. 표면 조도가 0.1㎛ 이상인 이유는 0.1㎛ 미만인 경우에, 수지 표면과 금속층 사이의 접착 특성이 충분히 높을 수 없기 때문이다. 표면 조도가 10㎛을 초과하는 경우, 충분히 얇은 금속층이 절연층으로서 작용하는 절연 시트 위에 형성되면, 표면은 거칠고, 이로 인하여 단선(disconnection)이 유발될 수 있다.
이 양태에 있어서, 표면은 수지 표면 자체의 표면 조도를 상기 언급한 값으로 조절함으로써 조면화된다. 따라서, 표면은 수지 표면 위에 특정한 접착제 층을 형성한 다음, 이 접착제 층을 조면화함으로써 조면화되지는 않는다. 수지 표면 자체를 위에서 언급한 바와 같이 조면화함으로써, 절연층은 필요한 것보다 많은 수의 층을 갖는 다층으로 제조되지 않는다. 더욱이, 다수 층의 적층은 불량한 신뢰도의 가능성을 감소시킬 수 있다.
금속층은 통상 구리로부터 형성된다. 그러나, 금속층은 소위 회로 배선을 구성할 수 있는 전도성 물질로 형성된다면 사용될 수 있다. 예를 들면, 금, 은 또는 백금 물질이 사용될 수 있다.
이 양태는 코어 판 표면을 표면 조도값이 0.1 내지 10㎛의 값을 갖도록 조면화한 다음, 당해 조면에 제1 층 회로 배선을 형성시킨 조성물을 포함한다.
코어 판은 롤 적층 형태로 감기지 않으므로, 응력 등이 코어 판에 가해지지 않는다. 코어 판은 열 응력에 대해 강한데, 이는 코어 판의 표면을 조면화한 다음, 금속층을 조면에 직접 형성하기 때문이다. 따라서, 이 양태는 가열 공정이 열 응력의 관점으로부터 사용되어야 하는 롤 적층 형태의 조립 다층 회로판의 제조 방법을 사용하는데 효과적이다.
제19 양태의 제조 공정의 일부는 도 43을 참조로 하기에서 기술한다. 도 43에서 알 수 있는 바와 같이, 이 양태의 조립 다층 회로판은 코어 판(11) 위에 제1 층 회로 배선(12)을 형성한 다음, 그 위에 하부 피복재를 피복하고, 위로부터 절연 시트(14)를 추가로 피복함으로써 완성된다. 절연 시트(14)의 표면은 소정의 표면 조도로 직접 조면화하였으므로, 표면에 금속층(15)을 직접 형성시킴으로써 금속층(15)과 절연 시트(14)(절연층) 사이의 접착 특성을 우수하게 만들 수 있다.
또한, 절연층에는 하부 피복재(13) 및 절연 시트(14)가 제공된다. 이 경우, 하부 피복재(13)와 절연 시트(14) 사이의 접착 특성에는 문제가 없는데, 이는 하부 피복재(13) 및 절연 시트(14)가 모두 유기 물질, 즉 수지로 형성되기 때문이다. 따라서, 문제점은 위에서 언급한 바와 같이, 절연 시트(14)에 대한 금속층(15)의 접착 특성이다. 특히, 금속층(15)이 도 43에 나타낸 바와 같이, 휨 응력의 적용하에 열 롤(16)에 의해 처리되는 경우, 금속층(15)은 충분히 높은 접착 특성을 가져야 한다. 이 양태는 절연층이 특히, 도 43에 나타낸 롤 적층에 의해 형성되는 경우에 효과적이다.
하기에 제20 양태를 기술한다. 이는 조립 다층 회로판의 제조 방법이다. 본 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 이의 표면을 조면화하는 단계, 금속층을 무전해 도금에 의해 절연층의 조면 위에 직접 형성하는 단계 및 금속층이 형성되는 절연층을 코어 판에 적층시키는 단계를 포함한다.
하기에 제21 양태를 기술한다. 이는 조립 다층 회로판의 제조 방법이다. 본 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 이의 표면을 조면화하는 단계, 절연층의 조면이 노출되도록 코어 판에 절연층을 적층시키는 단계 및 무전해 도금에 의해 적층된 절연층의 조면에 금속층을 직접 형성하는 단계를 포함한다.
제21 양태의 조립 다층 회로판의 제조 방법에 있어서, 절연층을 코어 판에 적층시키는 과정은 열 적층에 의해 절연층을 가열하고 압축시켜 코어 판에 절연층을 적층시키는 방법을 포함한다.
제20 또는 제21 양태에 있어서, 금속층은 무전해 도금에 의해 수지의 조면에 직접 형성된다. 무전해 도금이 수지에 직접 수행될 수 있는 이유는 이 수지 표면 자체가 0.1 내지 10㎛의 표면 조도를 갖도록 조면화되었기 때문이다. 이 수지 표면이 표면 조도보다 매끄러운 경우에, 무전해 도금은 수지 표면에 직접 형성할 수 없다.
일반적으로, 무전해 도금을 형성하려 하는 경우에, 이는 형성될 수 없다. 심지어 시험적으로 형성할 지라도, 이는 응력 및 열 등에 대해 약한 금속층의 형성 만을 유발한다. 그러나, 표면을 조면화하면, 심지어 무전해 도금이 조면에 직접 수행될 지라도, 충분히 높은 접착 강도를 갖는 금속층이 형성될 수 있다.
도 44에 나타낸 조립 다층 회로판(20)은 코어 판(21)의 한면에 두 층 회로 배선(22a, 22b)이 제공된다. 제1 층 회로 배선(22a) 및 제2 층 회로 배선(22b)은 모두 이의 표면이 0.1 내지 10㎛의 범위인 표면 조도값을 갖도록 조면화된 절연층(24)에 직접 형성된다.
다음 두 방법은 이러한 조립 다층 회로판의 제조 방법으로서 고려될 수 있다.
첫번째 방법은 코어 판에 제1 층 배선을 설치하고, 그 위에 하부 피복재를 피복하여, 금속층이 형성되지 않은 절연 시트를 롤 적층 형태로 적층시킨 다음, 그 위에 무전해 도금에 의해 금속층을 형성하는 것이다. 이 경우에, 금속층은 롤 적층 후에 형성된다. 따라서, 금속층은 롤 적층으로 인한, 열 응력 및 열 등의 영향으로부터 문제가 되지 않는다.
두번째 방법은 절연 시트의 표면을 조면화하고, 금속층을 무전해 도금에 의해 조면에 직접 형성하여, 이 상태로 하부 피복재를 피복한 다음, 열 롤에 의해 그 위에 롤 적층을 수행하는 것이다. 이 경우에도, 금속층과 절연층 사이의 우수한 접착 특성은 절연층에 형성된 금속층이 박리되는 것을 방지한다.
첫번째 및 두번째 방법의 경우에, 절연 시트로서 작용하는 절연층(34)의 표면이 도 45에 나타낸 바와 같이 0.1 내지 10㎛, 바람직하게는 1 내지 5㎛ 및 또한 바람직하게는, 2 내지 3㎛의 표면 조도로 형성되는 경우에, 금속층(35)이 절연층(34)의 표면에 형성된다면, 절연층(34)과 금속층(35) 사이의 접착 강도는 크다. 따라서, 얇은(예: 약 5㎛) 금속층이 열 및 응력으로인해 쉽게 박리되지 않고 우수한 접착 특성하에 수지에 형성될 수 있다.
하기에 제22 양태를 기술한다. 이는 조립 다층 회로판의 제조 방법이다. 본 방법은 코어 판을 제공하는 단계, 수지 물질로 형성된 절연층을 제공하는 단계, 절연층에 비아-홀 또는 관통 홀을 형성하는 단계, 비아-홀 또는 관통 홀의 내부 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 이의 표면을 조면화하는 단계, 절연층을 코어 판에 적층시키는 단계 및 비아-홀 또는 관통 홀의 내부 조면에 금속층을 형성하는 단계를 포함한다.
제22 양태에 있어서, 수지 표면을 조면화하는 공정은 심지어 관통 홀 또는 비아-홀의 내부 표면에도 적용된다. 다층 회로판, 즉 이러한 형태의 조립 다층 회로판의 경우에, 층 수가 증가됨에 따라, 각 층 사이의 전도도가 또한 생성되어야한다. 따라서, 비아-홀 또는 관통 홀이 사용되어야 한다. 이 경우에, 비아-홀 또는 관통 홀의 내부 표면에 형성된 금속층과 수지(절연 시트 또는 절연층) 사이의 접착 특성은 상기 언급한 양태와 유사하게 문제가 된다.
따라서, 관통 홀 또는 비아-홀의 내부 표면은 또한 이의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 조면화시킨다. 내부 표면에 대한 금속층의 직접적인 형성은 관통 홀 및/또는 비아-홀 배선을 효과적으로 제공할 수 있게 한다.
도 46은 조립 다층 회로판(40)의 예를 나타낸 것이다. 금속층(45)은 비아-홀(43)의 내부 표면에 강하게 결합되어 형성된다. 도 47은 이러한 관통 홀 또는 비아-홀 배선의 제조 방법을 나타내는 것이다.
예를 들면, 절연 시트(54)가 도 47a에서 제조된다. 비아-홀 또는 관통 홀(53)이 이러한 절연 시트(54)에 형성된다(도 47b). 화살표로 표시된 바와 같이, 매질(56)은 비아-홀 또는 관통 홀(53)이, 예를 들면, 샌드블래스팅에 의해 형성된 전체 절연 시트(54)에 대해 충돌시킨다. 그리고, 절연 시트(54)도 조면화된다(도 47c).
또한, 도 48a, 도 48b 및 도 48c에 나타낸 바와 같이, 샌드블래스팅에 사용되는 미세 매질(66)은 절연 시트(64)의 표면 뿐만 아니라, 관통 홀 또는 비아-홀(63)의 내부 표면과 충돌하여 심지어 이 부분을 조면화시킨다. 따라서, 무전해 도금이 전체 부분에 수행되는 경우, 충분히 높은 접착 특성을 갖는 금속층이 또한 관통 홀 또는 비아-홀(63)의 내부 표면에 형성된다. 바람직하게는, 내부 표면의 표면 조도 또한 이 경우에 0.1 내지 10㎛의 범위이다. 또한 바람직하게는, 1 내지 5㎛의 범위이다. 더욱 바람직하게는, 2 내지 3㎛의 범위이다.
제19 양태 내지 제22 양태에 있어서, 샌드블래스팅, 특히 습식 블래스팅을 사용하여 수지 물질의 표면을 조면화시키는 것이 바람직하다. 바람직하게는, 수지 물질은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이트, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물이다.
상기 언급한 물질은 절연 시트를 형성하고, 표면을 조면화하며, 조립 다층 회로판을 생성하는데 최적이다. 그래서, 상기 언급한 물질은 통상 열 및 응력에 대하여 충분한 강도를 갖는다. 샌드블래스팅 또는 습식 블래스팅을 상기 언급한 물질에 대해 수행하는 경우에, 이의 표면이 조면화되는 정도는 물질의 종류에 따라 변하지 않는다.
일반적으로, 화학 반응 등이 표면을 조면화하는데 사용되는 경우, 표면 조도는 표면 물질의 종류에 따라 변한다. 한편, 샌드블래스팅 또는 습식 블래스팅이 사용되는 경우, 심지어 상기 언급한 물질 중의 하나가 사용되더라도, 실질적으로 유사한 표면 조도가 형성될 수 있다. 이러한 측면에 비추어, 매우 균일한 품질을 갖는 조립 다층 회로판이 상이한 종류의 절연층 위에 생성될 수 있다.
하기에 제23 양태의 배경을 기술한다.
스퍼터링 장치 및 증발 장치를 사용한 다음, 전도성 층을 형성하는 공정은 대형 진공 장치를 필요로 한다. 따라서, 설비 투자가 매우 고비용으로 된다. 더욱이, 소모하는데 장시간이 소요된다. 이에 따라, 이는 TAT가 충분히 짧게 제조될 수 없는 문제점을 유발한다.
따라서, 공기 중에서 이 공정을 완전히 수행하는 다양한 방법이 시도되어 왔다. 이들 중의 현재 수행되는 방법에 있어서, 무전해 도금을 수지 기판에 수행한다. 이어서, 전해 도금을 기재로서 무전해 도금에 의해 형성된 전도성 층에 수행함으로써, 전해 도금에 의해 증가되는 충분한 두께를 갖는 배선층이 형성된다.
이러한 무전해 도금에는, 통상 용액 중의 금속 이온이 화학 시약에 의해 환원되고 다시 석출되는 화학적 환원 도금 및, 도금된 부재가 용액 중의 금속 이온에 의해 환원되고 다시 석출되는 환원 도금이 있다. 화학적 환원 도금은 수지 기판과 같은 비전도성 물질에 사용된다.
도 49는 이러한 화학적 환원 도금 방법을 나타낸 것이다. 먼저, 수지 기판을 제조한 다음, 수지 기판의 표면에 촉매를 스퍼터링시키기 위하여 촉매적 활성화 공정을 수행한다. 그 후에, 무전해 도금은 촉매 원소 및 포르말린계 환원성 도금액을 사용하여 수행한다. 그 다음에, 필요한 후속 공정을 수행한다.
그러나, 이 공정이 항상 모든 수지 기판에 효과적인 것은 아니다. 이 공정을 사용하는 경우에도, 무전해 도금에 의해 전도성 층을 형성하기가 어려운 경우도 존재할 수 있다. 이로 인하여 물질 또는 물질을 기본으로 하는 생성물의 기능이 제한되는 문제점이 야기된다.
위에서 언급한 바와 같이, 통상적으로, 전도성 층이 공기 중에서의 처리 공정에 의해 수지 기판과 같은 절연층의 표면에 완전히 형성되는 경우에, 생성물은 무전해 도금을 수행한 다음, 기재로서 무전해 도금에 의해 형성된 전도성 층을 사용하여 후속 공정(예: 전극 도금 등)을 수행함으로써 제조된다. 그러나, 이러한 무전해 도금은 항상 모든 종류의 절연 물질, 즉, 위에서 언급한 바와 같은, 이 양태의 모든 종류의 수지 기판에 수행될 수 없다. 도 50은 이 반응을 간단히 나타내는 것이다.
도 50에 나타낸 바와 같이, 수지 기판은 내열성이 높은 수지 기판, 내열성 수지 기판 및 비내열성 수지 기판으로 분류된다. 이 경우에, 간단히 말하면, 내열성은 수지 기판 표면의 반응 정도를 반영하는 것이다. 이러한 이유로, 고 내열성 수지 기판은 수지 기판 표면의 반응 정도가 불량하다. 내열성이 이보다 낮은 통상의 내열성 수지 기판은 표면의 반응 정도가 보통이다. 내열성이 그리 좋치 않더라도, 표면의 반응 정도는 양호하다.
이러한 표면의 반응 정도는 무전해 도금 등이 표면에 수행되는 경우에 활성화에 직접적인 영향을 준다. 각각의 활성화의 용이한 정도는 고 내열성 수지 기판, 내열성 수지 기판 및 비내열성 수지 기판의 순으로 우수하다. 환언하면, 내열성이 높으면 높을 수록, 수지 기판 표면의 반응 정도는 더 불량해진다. 따라서, 촉매적 활성화 공정은 어렵게 된다. 다음은 도금액에 함유된 환원제에 의한 환원의 연구 결과이다. 비-포르말린계 환원제의 환원은 고 내열성 수지 기판에서 불량하고, 내열성 수지 기판에서는 보통이며, 비내열성 수지 기판에서는 우수하다.
최종 생성물 자체 뿐만 아니라, 제조 공정시의 환경 문제가 최근에 강조되고 있다. 도금액에 함유되고 포르말린계에 속하는 환원제는 환경 호르몬 등의 문제점을 유발한다. 이러한 이유로, 또한 제조 공정시 비-포르말린 환원제를 사용하는 것이 바람직하다. 그러나, 비-포르말린 환원제는 도 50에 나타낸 바와 같이, 내열성이 높거나 내열성이 보통인 수지 기판의 경우에, 충분한 환원력을 갖지 못하다. 따라서, 무전해 도금을 확실히, 효과적으로 수행하기가 어렵다.
이 양태는 본 목적을 주로 해결하려는 것이다. 따라서, 수지 기판의 내열성이 높거나 보통이고, 소위 기판 표면 반응 정도가 불량한 경우에도, 무전해 도금은 수지 기판의 표면에 소정의 처리를 수행한 다음, 비-포르말린 환원제를 사용함으로써, 수지 기판에 충분히 효과적으로, 확실히 수행할 수 있다.
하기에 제23 양태를 기술한다. 이는 배선판의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 수지 기판의 표면에 습식 블래스팅 공정을 수행한 다음, 표면 조도가 0.1 내지 10㎛의 범위가 되도록 표면을 처리하는 단계 및 처리된 수지 기판에 비-포르말린 환원성 도금액을 사용하여 무전해 도금을 수행함으로써, 전도성 층을 형성하는 단계를 포함한다.
제23 양태의 배선판의 제조 방법에 있어서, 처리는 수지 기판의 표면 일부를 선택적으로 처리하는 방법을 포함한다.
도 51은 제23 양태의 각각의 단계를 설명하는 것이다. 위에서 언급한 바와 같이, 무전해 도금은 비전도성 물질(예: 플라스틱, 세라믹, 유리 등)에는 직접 수행될 수 없으므로, 이들은 촉매적 활성화 공정이 필요하다. 이 양태에 있어서, 무전해 도금은 특히, 비-포르말린 환원제를 사용하여 비전도성 물질의 플라스틱에 수행한다. 수지 기판을 먼저 제조한다. 이어서, 수지 기판의 표면은 습식 블래스팅 공정에 의해 0.1 내지 10㎛의 표면 조도로 처리한다.
0.1 내지 10㎛의 표면 조도값은 하기에 기술되는 바와 같이 두가지의 의미를 갖는다. 먼저, 이 값을 갖는 표면 조도는 촉매적 활성화 공정에 적합하다. 둘째로, 촉매적 활성화 공정을 이 값을 갖는 표면 조도에서 수행하는 경우, 도금의 금속이 비-포르말린 환원제를 사용함으로써 충분히 환원될 수 없다.
상세한 공정은 공지되어 있지 않지만, 촉매적 활성화 공정은 표면 조도가 0.1㎛ 미만인 경우에, 충분히 수행될 수 없다. 표면 조도가 10㎛보다 더 거칠어진 경우, 미세 패턴을 형성하기가 불편하다. 이러한 측면에 비추어, 배선판의 형성 방법, 특히 미세 패턴의 형성 방법과 같이, 상기 언급한 값의 범위에서 표면 활성화가 없는 수지 기판의 표면에 습식 블래스팅 공정을 수행하는데 적합하다.
특히, 이 양태에 있어서, 도금 공정은 촉매적 활성화 공정 후에 비-포르말린 환원제를 사용하여 수행할 수 있다. 이 양태에 있어서, 이러한 비-포르말린 환원제를 사용하는 도금 공정이 수행될 수 있는 수지의 종류에는 제한이 없다. 도금 공정은 비-포르말린 환원제를 사용하여 모든 종류의 수지 기판에 수행할 수 있다. 다양한 물질이 수지 기판의 물질에 대해 고려될 수 있다. 예를 들면, 일반용 플라스틱 물질(예: ABS 수지, 폴리에틸렌 수지 등), 공학용 플라스틱 물질(예: 폴리부틸렌 테레프탈레이트 수지, 폴리아세탈 수지 등), 초 공학용 플라스틱 물질(예: 폴리에테르에테르케톤 수지, 폴리에테르이미드 수지 등)이 있다.
도 52a 내지 도 52d는 제23 양태의 도금 공정을 나타내는 개념도이다. 먼저, 도 52a는 이러한 형태의 수지 기판(21)이 제조되는 상태를 나타낸 것이다. 도 52b는 표면 조도가 습식 블래스팅 공정에 의해 0.1 내지 10㎛의 범위로 조면화된 상태를 나타내는 것이다. 도 52c는 촉매적 활성화 공정이 이러한 조면화된 상태인 수지 기판(21)의 표면에 수행되는 상태를 나타내는 것이다. 또한, 도 52d는 무전해 도금이 기재로서 촉매 물질(22)을 사용하여 수행되고, 이에 따라, 배선판(20)이 완성되는 상태를 나타내는 것이다.
도 52c에 나타낸 바와 같이, 표면을 위에서 언급한 바와 같이 조면화하는 경우, 수지 기판(21)의 표면적은 실질적으로 더 커진다. 촉매 물질(22)은 표면적에 대해 일정한 속도로 분포되므로, 촉매 물질(22)은 보다 고밀도로 수지 기판(21)의 표면에 확실히 분포된다. 따라서, 무전해 도금이 비-포르말린 환원제를 사용하여 항상 모든 종류의 수지 기판(21)에 대해 수행될 수 없는 경우일지라도, 무전해 도금층(23)은 촉매 물질(22)의 충분한 존재로 인하여 확실히 형성될 수 있다.
도 53a 내지 도 53c는 이 양태의 습식 블래스팅 공정이 수행되지 않는 배선판(30)의 통상적인 제조 방법을 나타내는 것이다. 도 53a는 수지 기판(31)이 제조되는 상태를 나타내는 것이다. 도 53b는 촉매 물질(32)이 촉매적 활성화 공정의 수행 후에 희박하게 존재하는 상태를 나타내는 것이다. 또한, 도 53c는 비-포르말린 환원제를 사용하는 도금 공정의 수행 후의 상태를 나타내는 것이다. 도 53b에 나타낸 바와 같이, 촉매적 활성화가 항상 충분치 않은 경우가 존재할 수 있다. 도금 공정은 비-포르말린 환원제를 사용함으로써 이러한 촉매 활성화 상태인 수지 기판의 표면에서 수행된다. 이후에, 도 53c에 나타낸 바와 같이, 무전해 도금층(33)이 단지 표면의 일부에만 부착되거나, 매우 불충분한 상태로 부착되거나, 또는 무전해 도금이 약간 수행될 수 있는 경우가 있을 수 있다.
이 양태에서, 습식 블래스팅은 수지 기판의 표면을 조면화하는 방법으로서 사용된다. 습식 블래스팅에 있어서, 직경이 약 100㎛ 이하인 단단한 입자(42)를 고속으로 수지 기판(41)의 표면에 충돌시킨다. 따라서, 물리적 기계적 힘이 수지 기판(41)의 표면을 조면화한다.
습식 블래스팅이 수지 기판의 표면을 조면화하는 방법으로서 사용되는 이유는 위에서 언급한 바와 같다. 소위 샌드블래스팅 공정의 건식 블래스트는 수지 기판의 표면을 0.1 내지 10㎛인 표면 조도로 처리할 수 있다. 그러나, 표면 조도가 항상 균일하지는 않다. 환언하면, 처리된 표면이 비교적 거칠므로, 건식 블래스트는 미세한 패턴을 갖는 배선판을 제조하는 방법에는 적합치 않다. 한편, 습식 블래스팅에서는, 수지 기판의 표면이 균일하고 미세하며, 또한 약 0.1 내지 10㎛의 표면 조도로 처리될 수 있다.
습식 블래스팅 공정을 수지 기판의 전체 표면에 수행한 후에, 무전해 도금을 수지 기판(51)의 전체 표면에 수행할 수 있다. 또는, 습식 블래스팅 공정을 수지 기판에 선택적으로 수행한 후에, 무전해 도금을 선택적으로 수행할 수 있다.
습식 블래스팅의 다른 잇점을 설명한다. 통상, 촉매적 활성화 공정 전에, 예비 처리를 수지 기판의 표면에 수행하여 탈지 작업(degreasing operation)을 수행해야 한다. 이 양태에 따라, 수지 기판의 표면은 습식 블래스팅을 수행하고, 별도로 탈지 공정을 부가하지 않고도 습식 블래스팅의 수행을 위한 용매를 사용함으로써 또한 탈지시킬 수 있다. 따라서, 공정은 항상 탈지 공정에 따라 증가되지 않는다.
하기에 제24 양태를 기술한다. 제23 양태에서, 비-포르말린계 도금액은 환원제로서 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈를 함유하는 도금액이다. 위에서 언급한 바와 같이, 최근에, 포르말린계 환원제는 환경 호르몬의 생성으로 인하여 가능한 한 사용되지 않는 경향이 있다.
이러한 점에서, 이 양태는 심지어 본래 포르말린계 환원제를 사용하는 무전해 도금 공정의 경우에서 조차도, 비-포르말린 환원제를 이용하는 도금액을 사용함으로써 배선판을 제조할 수 있는 공정을 갖는다. 비-포르말린계 도금액으로서, 환원제로서 히드라진, 아미노-보란 화합물 및 글루코즈를 이용하는 것이 바람직하다. 이들은 항상 환원력이 강하지는 않다. 그러나, 환원력이 약할 지라도, 표면은 위에서 언급한 바와 같이 조면화한다. 따라서, 촉매적 활성화 공정이 충분히 수행될 수 있기 때문에, 충분한 효율로 무전해 도금을 수행할 수 있다.
하기에 제25 양태를 기술한다. 제25 양태는 제23 양태의 배선판의 제조 방법으로, 이때 비-포르말린인 도금액은 25% 수성 암모니아 14 내지 16 중량%, 황산구리 3 내지 5 중량%, 아미노 화합물 7 내지 9 중량% 및 이온 교환수 잔여량을 함유하는 A 용액과, 디메틸아민 보란 4 내지 6 중량% 및 이온 교환수 잔여량을 함유하는 B 용액의 혼합물이다.
본 발명자 등은 특히, 수지 기판의 표면을 습식 블래스팅에 의해 0.1 내지 10㎛인 표면 조도로 조면화시키는 경우에 상기 언급한 도금액을 사용하면, 무전해 도금이 최적의 상태로 수행될 수 있음을 발견하였다.
하기에 제26 양태를 기술한다. 제26 양태는 도 54에 나타낸 바와 같다. 즉, 이는 배선판의 제조 방법이며, 절연층을 전해 도금을 사용함으로써, 상기 언급한 비-포르말린 환원제를 사용하는 무전해 도금 공정에 의해 형성된 전도성 층에 형성하는 공정을 갖는다.
먼저, 수지 기판을 제조하고, 표면 처리 공정을 습식 블래스팅 공정에 의해 수행한다. 이러한 습식 블래스팅 공정은 상기 언급한 조건과 유사한 조건이다. 매질 입자 직경, 경도 및 매질 직경 등은 원하는 표면 조도에 따라 적절히 선택될 수 있다.
촉매적 활성화 공정은 위에서 언급한 바와 같이, 표면 처리가 수행되는 수지 기판에서 수행한다. 이어서, 도금액 공정은 비-포르말린 환원제를 사용하여 수행함으로써, 무전해 도금에 의해 수지 기판의 표면에 전도성 층을 형성한다. 기재층으로서 이러한 절연층을 사용하여 전해 도금을 수행함으로써 충분히 두꺼운 배선층이 수지 기판의 표면에 형성될 수 있다.
또한, 무전해 도금 공정 또는 무전해 도금 공정과 전해 도금 공정은 모두 또한, 제26 양태에서 내식막을 사용하여 선택적으로 수행할 수 있다. 또는, 상기 언급한 공정은 내식막의 사용없이 전반적으로 균일하게 수행할 수 있다. 이 양태의 잇점은 어떠한 경우에도 수득될 수 있다.
하기에 제27 양태를 기술한다. 제27 양태는 제23 양태에 나타낸 배선판의 제조 방법으로, 여기서 수지 기판은 내열성이 150 ℃ 이상이고, 폴리이미드, 액정 중합체, 방향족 폴리에스테르, 액정 폴리에스테르, 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 테플론 및 불소계 수지로 이루어진 그룹으로부터 선택된 화합물이다.
도 55에 나타낸 바와 같이, 표면 반응 정도가 낮기 때문에, 본래 고 내열성이거나 내열성인 수지 기판의 표면에서 촉매적 활성화 공정을 수행하기는 비교적 어렵다. 따라서, 비-포르말린 환원제를 이용함으로써 무전해 도금을 수행하기는 어렵다. 한편, 이 양태에 따라, 습식 블래스팅 공정을 사용한 다음, 수지 기판의 표면을 소정의 범위로 조면화할 수 있다. 따라서, 도 55에서 화살표로 나타낸 바와 같이, 고 내열성 또는 내열성인 배선판의 표면의 반응 정도를 확실히 개선시킬 수 있고, 또한 활성화 용이성 정도를 확실히 개선시킬 수 있다.
위에서 언급한 바와 같이, 비-포르말린 환원제를 이용하는 도금액을 사용하는 경우에도, 통상적으로는 불가능하지만, 고 내열성 또는 내열성인 수지 기판의 표면에 매우 효과적으로, 무전해 도금을 확실히 형성시킬 수 있다. 이와 관련하여, 제27 양태는 내열성이 150 ℃ 이상인 수지 기판에 비-포르말린 환원제를 이용하는 도금액을 사용함으로써 무전해 도금을 수행하는 방법을 기술하고 있다.
하기에 제28 양태를 기술한다. 제28 양태는 배선판에 관한 것이다. 이는 수지 기판의 양면에 배선을 갖는 배선판이다. 배선판에서, 관통 홀은 표면의 양면에 배선을 서로 연결한다. 이어서, 관통 홀의 내부 표면은 습식 블래스팅 공정에 의해 0.1 내지 10㎛인 표면 조도를 갖는다. 또한, 비-포르말린 환원제가 이용되어 무전해 도금에 의해 전도성 층을 형성한다. 이 양태의 배선은 라인의 형태로 항상 제한되지는 않는다. 배선은 결합면(bonding land)의 형태 또는 열 압축 및 결합 작업을 위하여 사용되는 면의 형태를 포함한다.
도 56은 배선판 필름(120)을 나타내는 것이다. 범프 전극이 있는 IC는 배선판 필름(120)의 배선판(121) 위로 열적으로 압축시키고 결합시켜 IC를 고정시킨다. 이러한 배선판(121)은 또한 기본판 등에 제공되어 전체적으로 전자 회로를 생성한다. 관통 홀(122)은 이러한 종류의 배선판(121)에서 필수적이다. 본래, 관통 홀(122)의 내부 표면(122a)에 도금을 수행하기는 매우 어려우며, 박리부(strip) 및 결함있는 도금 등이 용이하게 발생하는 부분이다.
이 양태에 따라 습식 블래스팅 공정을 이용하는 무전해 도금 공정의 사용으로 무전해 도금 공정을 고 내열성인 수지 기판에 대해 매우 효과적으로, 확실히 수행할 수 있게 된다. 이것 뿐만 아니라, 이러한 공정을 통하여 형성되는 도금은 표면 조도가 0.1 내지 10㎛인 조면 위에 형성된다. 따라서, 도금층과 수지 기판 사이의 접착력이 높다. 이에 따라, 이는 특히, 응력을 받기 쉬운 관통 홀의 내부 표면(122a)과 같은 부분에 최적인 무전해 도금법이다.
하기에 제29 양태를 기술한다. 제29 양태는 배선판의 제조 방법이다. 본 방법은 수지 기판 표면에 습식 블래스팅 공정을 수행한 다음, 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 표면을 처리하는 단계, 구리족 원소, 백금족 원소 및 철족 원소의 하이드록시 카복실산 염 또는 무기 금속염을 사용하여 이렇게 처리된 수지 기판 위에서 촉매적 활성화 공정을 수행하는 단계 및, 촉매적 활성화 공정 후에, 환원성 도금액으로서 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈로 이루어진 그룹으로부터 선택된 화합물을 사용하여 수지 기판에서 무전해 도금을 수행하여 전도성 층을 형성하는 단계를 포함한다.
이 양태는 특히, 촉매적 활성화 작용을 위한 물질을 기술하고 있다. 통상적으로, 촉매적 활성화 공정은 고가의 금속(예: 팔라듐)만을 사용하여 수행된다. 이 양태에 따라 습식 블래스팅 공정이 수행되는 수지 기판의 표면인 경우, 당해 표면은 항상 이러한 형태의 귀금속의 사용없이, 구리족 원소 및 철족 원소 등의 하이드록시 카복실산 염을 사용하여 충분히 촉매적으로 활성화시킬 수 있다. 따라서, 비교적 값이 싼 촉매가 제조 공정 도중에 촉매로서 사용될 수 있다. 이에 따라, 이는 무전해 도금을 보다 저렴하게 만들고, 또한 제조 경비를 감소시킬 수 있다.
하기에 제30 양태를 기술한다. 제30 양태는 배선판의 제조 방법이다. 본 방법은 수지 기판 표면에 습식 블래스팅 공정을 수행한 다음, 표면 조도가 0.1 내지 10㎛의 범위가 되도록 표면을 처리하는 단계, 구리족 원소, 백금족 원소 및 철족 원소의 하이드록시 카복실산 염 또는 무기 금속염을 사용하여 이렇게 처리된 수지 기판 위에서 촉매적 활성화 공정을 수행하는 단계, 촉매적 활성화 공정 후에 수지 기판에 대하여, 환원제로서 하이포포스파이트, 하이드라진, 보론 하이드라이드 화합물, 아미노-보란 화합물 및 글루코즈 중의 어느 하나를 함유하는 도금액에서 전도성 층에 무전해 도금을 수행하는 단계 및, 전도성 층에 전해 도금에 의해 배선층을 형성하는 단계를 포함한다.
제30 양태에서, 전도성 층은 무전해 도금에 의해 형성된 전도성 층에 전해 도금함으로써 형성된다. 제30 양태의 무전해 도금에는, 충분한 도금 생성 속도가 수득될 수 없는 경우가 존재할 수 있다. 따라서, 기재층으로서 무전해 도금에 의해 형성된 전도성 층에 대한 전해 도금의 수행으로 충분한 두께를 갖는 전도성 배선층을 수지 기판의 표면에 용이하게, 신속히 그리고 저렴하게 형성할 수 있다.
하기에 제31 양태의 배경을 기술한다.
초미세 패턴을 형성하기 위한 목적으로서의 공정은 수지 기판에 도금 배선을 형성하는 공정이다. 통상적으로, 전자 회로 배선을 구성하는 수지 기판은 도 57에 나타낸 바와 같이 제조하며, 촉매적 활성화는 무전해 도금을 사용함으로써, 전해 도금을 위한 기재층으로서 작용하는 전도성 층을 형성하기 위하여 수행한다. 이어서, 무전해 도금은 수지 기판의 활성화된 표면에서 수행하고, 전해 도금은 기재층으로서 이러한 무전해 도금을 사용하여 수행한다. 그 다음에, 후속 공정을 수행한다.
또한, 예를 들면, 무전해 도금은, 예를 들면, 증발 공정 및 스퍼터 CVD 공정 등을 건식 공정으로 대체할 수 있다. 그러나, 이들은 설비 투자를 보다 크게 만든다. 더욱이, 이들은 공정 TAT가 길어지는 단점이 있다. 따라서, 이들은 저렴한 생성물을 제조할 수 없다는 결점을 갖는다.
미세하지 않는 패턴의 경우에, 다음의 방법이 종종 수행된다. 즉, 구리 호일을 수지 기판의 표면에 부착시킨 다음, 이를 패턴으로 만든다. 그러나, 구리 호일의 두께는 항상 충분히 얇게 제조될 수 없거나, 표면이 항상 평평하지는 않다. 따라서, 수십㎛의 라인 너비 또는 최근에 요구되는 전자 회로 배선의 피치인 수십㎛의 라인 피치를 수득하기가 어렵다. 이러한 측면에 비추어, 현재, 가장 빈번히 수행되는 방법은 위에서 언급한 바와 같이 도금에 의해 배선을 형성하는 방법이다. 무전해 도금은 전해 도금을 위한 기재층으로서 수행된다.
이제, 도금법을 간단히 기술한다. 도금법은 용액 중의 금속 이온을 도금되는 물질에 환원시켜 석출시킨 다음, 금속 피복물을 형성하는 방법이다. 도금법으로서, 세 종류의 도금법이 있다: 전기 도금법, 화학적 환원 도금법 및 대체 도금법. 전기 도금법은 위에서 언급한 바와 같이, 금속 물질을 도금되는 물질 위에 전해적으로 석출시키는 것이다. 화학적 환원 도금법은 화학 약품을 사용하여 용액 중의 금속 이온을 환원시키고, 석출시키는 것이다. 대체 도금법은 도금된 물질을 사용하여 용액 중의 금속 이온을 대체하고 석출시키는 것이다.
전해 도금법은 도금되는 물질이 음극으로서 사용된 다음, 그 위에 환원성 반응을 수행함으로써, 이에 따라 용액 중의 금속 이온이 도금되는 물질 위에 석출된다. 이때, 금속은 양극에 용해되어 음극인 도금된 금속에 석출되는 금속을 보충한다.
화학적 환원 도금법에서, 환원성 물질의 산화에 의해 방전되는 전자는 용액 중의 금속 이온을 도금된 물질에 금속으로서 석출시킨다.
대체 도금법에서, 도금되는 물질이 용액 중의 금속보다 더 큰 이온화 경향을 갖는 경우에, 도금되는 물질의 일부는 용해되어, 금속 이온을 대체한다. 이어서, 용액 중의 금속 이온은 도금되는 물질 위에 석출된다. 도금 작업은 이 방법으로 수행한다.
상기 언급한 도금법에서, 전해 도금법은 수지 기판의 표면 자체가 전도도를 갖지 못하므로, 수지 기판에 직접 수행할 수 없다. 따라서, 도금에 의해 금속 배선 등을 수지 기판에 형성하려고 하는 경우, 먼저 수지 기판에 전도성 층을 형성하여야 한다. 위에서 언급한 바와 같이, 무전해 도금을 통상 수행하여 이러한 전도성 층을 형성한다. 그러나, 무전해 도금은 수지 기판의 표면에 직접 수행할 수 없다. 이에 따라, 촉매적 활성화 공정을 통상 수지 기판의 표면에 수행한다. 그 후에, 코어로서 촉매를 사용하여, 금속을 무전해 도금으로 도금액으로부터 석출시킨다. 따라서, 무전해 도금이 수지 기판의 표면에 수행된다.
전해 도금은 위에서 언급한 바와 같이 통상 사용되는 비전도성 물질(예: 수지 기판 등)의 표면에 전자 회로 배선 등을 형성하기 위한 도금을 수행하기 위하여 최종적으로 수행해야 한다. 이는 무전해 도금이 생성 속도가 느리고, 특정 두께를 초과해서는 생성되지 않는 특징을 갖기 때문이다. 따라서, 전자 회로 등을 수지 기판 등의 표면에 형성하는 도금 공정은 항상 전해 도금이 수행되는 경우에 사용되는 전도성 층을 형성하기 위하여 무전해 도금 공정이 필요하다.
그러나, 무전해 도금 공정에 있어서, 단계는 도 58에 나타낸 바와 같이 길다. 먼저, 무전해 도금이 전해 도금을 수행하기 위하여 수행되어야 한다. 무전해 도금을 수행하기 위하여, 단계가 비교적 많은 예비 처리를 수행할 필요가 있다. 따라서, 전해 도금 전에 지나치게 긴 단계들은 전체 단계를 더 길게 만든다.
더욱이, 도 58에 나타낸 바와 같이, 무전해 도금을 위하여 항상 필요한 촉매 처리가 불충분한 경우에, 결함이 생길 수 있다. 예를 들면, 황폐함 또는 폭발로서 칭하는 결함이 무전해 도금이 수행되는 표면에 유발된다.
한편, 도 9에 나타낸 신규 방법이 최근에 상기 언급한 문제점을 해결하는 방법으로서 제안되고 있다. 이 방법이 실제 사용되고 있지 않지만, 실험실 단계에서는 성공적이다. 도 59에 나타낸 바와 같이, 수지 기판을 제조하고, 예비 처리를 수행한 다음, 금속화를 수행하고, 전해 도금을 수행한다. 도 59의 도금 공정에 있어서, 무전해 도금 공정은 전해 도금 전에 포함되지 않는다. 금속화 공정이 이러한 무전해 도금 공정 대신에 포함된다. 이러한 금속화 공정은 특별한 용매에 수지 기판을 침지시킨 다음, 수지 기판의 표면에 직접 얇은 전도성 필름을 피복시키는 것이다. 금속화 공정에 의해 형성되는 전도성 필름은 전해 도금용 기재층으로서 사용된다.
그러나, 도 59에 나타낸 이러한 공정은 또한, 도 60에 나타낸 문제점을 갖는다. 먼저, 첫번째 문제점은 예비 처리 단계가 도 57의 단계와 유사하게 길다는 것이다. 이때, 예비 처리 단계는 도 59에 나타낸 금속화의 선행 단계에 상응하는 예비 처리 단계이다. 이러한 예비 처리 단계에서, 예를 들면, 산 용액 등이 수지 기판의 표면을 탈지시키고, 배열하는데 사용된다. 이어서, 산화크롬, 황산 등이 표면을 에칭시키는데 사용된다. 더욱이, HCL 등이 이를 중화시키기 위하여 사용된다. 더욱이, HCL은 예비 침지를 수행하는데 사용된다. 또한, 활성화제 등의 처리를 수행한 다음, 금속화를 수행한다.
예비 처리 단계를 수행하는데 비교적 긴 시간이 소요된다. 즉, 산 탈지 작업을 수행하는데 5분이 소요되고, 에칭을 수행하는데 약 15분이 소요되며, 중화를수행하는데 2분이 소요되고, 예비 침지를 수행하는데 2분이 소요되며, 활성화를 수행하는데 8분이 소요된다. 이 방법에는, 금속화를 위한 예비 처리 단계가 길다는 문제점이 여전히 존재한다.
두번째 문제점으로서, 전해 도금용 기재층으로서 형성되는 금속화 층이 도 57에 나타낸 무전해 도금과 같이, 충분히 강한 기재층으로서 형성될 수 없다는 것이다. 따라서, 이러한 금속화 층은 접착 강도가 약하고, 스트립이 용이하게 일어난다.
위에서 설명한 바와 같이, 이 양태의 목적은 이들 긴 처리 단계가 공정의 TAT를 길게 만드는 문제점을 해결하는 것이다. 더욱이, 이의 목적은 완성된 배선판의 결함 또는 접착 강도 등의 문제점을 해결하는 것이다.
하기에 제31 양태를 기술한다. 이는 배선판의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 습식 블래스팅에 의해 수지 기판의 표면을 조면화하는 단계, 팔라듐 촉매를 사용하여 수지 기판의 조면을 전도성으로 만드는 단계 및 수지 기판의 전도성 표면에 전해 도금을 수행하는 단계를 포함한다.
도 61은 기본적인 공정을 나타내는 것이다. 수지 기판을 먼저 제조한다. 이러한 수지 기판의 표면은 습식 블래스팅에 의해 조면화된다. 수지 기판의 조면은 팔라듐 촉매에 의해 전도성으로 만든다. 이어서, 수지 기판의 전도성 표면에 전해 도금을 수행한다.
여기서, 이것은 습식 블래스팅에 의해 표면을 조면화하는 단계 및 팔라듐 촉매에 의해 표면을 전도성으로 만드는 단계를 갖는다.
먼저, 팔라듐 촉매를 사용하여 표면을 전도성으로 만드는 단계를 설명한다. 수지 기판의 표면을 전도성으로 만드는 단계는 통상 무전해 도금에 의해 수행된다. 그러나, 이 양태에서는, 팔라듐 촉매를 사용하여 수행한다.
표면을 전도성으로 만드는 단계를 성취하기 위한 물질로서, 3개의 시스템이 있다: 콜로이드성 팔라듐의 전도도를 이용하는 시스템, 황화팔라듐의 전도도를 이용하는 시스템 및 금속 팔라듐-주석 혼합물의 전도도를 이용하는 시스템. 또한, 수지 기판을 용액에 간단히 침지시킴으로써 수지 기판과 같은 비전도성 물질의 표면을 전도성으로 만들기 위한 물질로서, 전도성 중합체 시스템을 사용하는 방법 또는 탄소 시스템을 사용하는 방법이 있다. 본 발명자 등은 특히, 이후에 기술되는 습식 블래스팅에 대한 혼화성의 관계로부터, 팔라듐 시스템을 사용하여 표면을 전도성으로 만드는 방법이 최적임을 밝혀내었다.
도 63은 위에서 언급한 바와 같이 전도성으로 만든 각각의 필름의 전기 저항을 나타내는 것이다. 무전해 구리 도금의 경우에, 전기 저항은 1Ω 이하이다. 전도성 중합체 또는 탄소 시스템인 경우에, 전기 저항은 약 100㏀이다. 팔라듐 충돌 시스템인 경우에, 전기 저항은 수 메그오옴(megohm)이다. 황화팔라듐인 경우에는, 전기 저항이 100 ㏀이다. 금속 팔라듐-주석 혼합물인 경우에는, 약 10Ω 이하의 전기 저항을 성취할 수 있다. 따라서, 제31 양태에 따르는 팔라듐 촉매는 금속 팔라듐-주석 혼합물로부터 형성되는 것이 특히 바람직하다.
도 64a 내지 도 64d는 촉매의 사용에 의한 표면 처리 상태를 나타내는 것이다. 먼저, 수지 기판(41)을 도 64a에 나타낸 바와 같이 제조한다. 수지 기판(41)의 표면은 통상 도 64a에 나타낸 바와 같이 매끄럽다. 이어서, 수지 기판(41)의 표면(41a)을 도 64b에 나타낸 바와 같이 조면화한다. 이 경우에, 습식 블래스팅을 조면화 방법으로서 사용한다. 그러나, 건식 블래스트를 사용하여 표면을 조면화하는 방법 또는 수지 기판의 표면(41a)을 조면화하는 방법과 같은 습식 블래스팅이 아닌, 기계적 도구를 사용하여 표면을 조면화하는 방법이 실제로 있다. 더욱이, 약품을 사용하여 표면을 조면화하는 방법 및 수지 기판 자체를 발포성으로 만들어 표면을 조면화하는 방법이 있다.
이어서, 도 64c에 나타낸 바와 같이, 수지 기판(41)의 조면을 팔라듐 촉매(42)를 사용하여 전도성으로 만든다. 팔라듐 촉매(42)는 이의 표면이 조면화된 수지 기판 위로 특정 속도로 결합된다. 이 경우에, 조면은 실질적으로 비조면의 것보다 표면적이 더 크다. 따라서, 팔라듐(42)의 접착 밀도는 조면에 대해 확실히 더 높다.
팔라듐 촉매의 접착 밀도는 위에서 언급한 바와 같이 확실히 더 높다. 단위 면적당 팔라듐 촉매(42)를 위한 특정량의 전해 도금층(43)의 형성은 도 64d에 나타낸 바와 같이 확실히 촉진된다. 따라서, 팔라듐 촉매(42)의 겉보기 접착 밀도가 더 높아질수록, 보다 조밀한 전해 도금층(43)이 형성된다. 전해 도금은 수지 기판(41)의 표면(41a)의 팔라듐 촉매(42)의 겉보기 접착 밀도를 증가시켜 조밀하게 수행한다. 따라서, 이는 수지 기판(41)의 표면(41a)에 대한 도금의 접착 강도를 보다 크게 할 수 있다.
통상, 수지 기판(51)의 표면(51a)이 도 65a에 나타낸 바와 같이 조면화되지 않은 경우에, 수지 기판(51)의 표면(51a)에 결합되는 촉매(52)는 도 65b에 나타낸 바와 같이 촉매 밀도가 비교적 낮다. 전해 도금은 이러한 촉매 밀도 상태에서 수행한다. 이어서, 코어로서 작용하는 촉매(52) 사이의 거리는 도 65c에 나타낸 바와 같이 떼어 놓는다. 따라서, 전해 도금층(53)이 생성된 후에도, 이의 하부층인 수지 기판(51)에 직접 결합되는 금속의 면적, 즉 도금층(53)의 면적은 작다.
본 발명자 등은 습식 블래스팅이 다양한 연구 결과로서, 건식 블래스팅보다 균일하게 수지 기판의 표면을 조면화할 수 있음을 발견하였다.
습식 블래스팅에 의해 균일하게 조면화된 수지 기판(71) 표면(71a)의 표면 조도는 약 0.1 내지 10㎛의 범위이다. 따라서, 후속 공정에서 표면을 용이하게 전도성으로 만들기 위하여 팔라듐 촉매를 사용할 수 있다. 표면 조도는 약 0.1 내지 1.0㎛의 범위인 것이 특히 바람직하다. 표면 조도가 이 범위에 속하는 경우, 접착 강도가 높은 도금이 수지 기판의 표면에 충분히 형성될 수 있다. 더욱이, 표면 조도가 너무 높지 않으므로, 미세한 배선 패턴의 형성으로 단선 등을 유발하는 몇몇 경우가 존재할 수 있다.
하기에 제32 양태를 기술한다. 제31 양태에서 수지 기판은 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성된다.
위에서 언급한 바와 같이 다양한 물질이 제32 양태에 사용될 수 있는 이유는 다음과 같다. 즉, 처리가 제31 양태에서와 같이 습식 블래스팅에 의해 수행되는 경우, 표면을 조면화하는 조건은 제32 양태에서 다양한 수지 물질에 따라 상이하지 않다. 다양한 수지 기판은 본래 다양한 특성을 갖는다. 조면화된 상태는, 예를 들면, 내약품성 및 다른 조건에 따라 변한다. 그러나, 이러한 습식 블래스팅이 사용되는 경우, 조면화 공정을 균일하고, 실질적으로 동일하게 수행하기 위하여 특정 물질을 사용할 수 있다.
제32 양태에 있어서, 수지 기판은 상기 언급한 다양한 물질 중의 어느 하나로 형성된다. 통상, 표면을 조면화하기 위하여, 수지 기판을 다수의 물질, 즉 복합체 물질로 형성하며, 표면은 물질을 부분적으로 에칭시키거나 제거함으로써 조면화시킨다. 이 양태에서, 수지 기판은 상기 언급한 다양한 물질로부터 선택된 하나의 물질로 형성됨으로써, 수지 표면을 충분히 조면화하고, 또한 충분한 접착 강도를 갖는 도금을 형성할 수 있다.
하기에 제33 양태를 기술한다. 제33 양태는 배선판의 제조 방법이다. 본 방법은 습식 블래스팅을 사용하여 수지 기판의 표면을 조면화하는 단계, 팔라듐 촉매를 사용하여 수지 기판의 조면을 전도성으로 만드는 단계, 배선 패턴을 제외한 수지 기판의 전도성 표면을 내식막으로 피복시키는 단계 및 피복 후에, 전해 도금을 사용하여 배선 패턴을 형성하는 단계를 포함한다.
수지 기판의 표면을 습식 블래스팅을 사용하여 조면화한 후에, 촉매를 사용하여 팔라듐 등을 표면에 결합시킨다. 이 방법에서, 팔라듐 등의 결합으로 이러한 표면은 전도성이 될 수 있다.
그 다음에, 배선 패턴이 표면이 남게 되고, 내식막을 피복시킨다. 통상, 반부가법에서, 내식막을 사용한 다음, 잔류하는 부분 위에 도금을 생성한다. 그러나, 내식막의 잘못된 접착으로 인하여 배선이 파괴되는 경우가 있을 수 있다.
한편, 수지 기판의 표면은 이 양태에서 충분히 조면화될 수 있다. 따라서, 내식막과 이러한 수지 기판 표면 사이의 접착 강도는 충분히 높게 만들 수 있다. 또한, 이는 내식막의 일부가 박리되고, 배선 패턴이 통상의 경우에서와 같이 파괴되는 문제점을 상당히 감소시킬 수 있다. 따라서, 수지 기판의 표면을 조면화하는 효과로서 두가지 사항이 있다. 먼저, 표면에 결합되는 팔라듐 촉매의 겉보기 접착 밀도가 더 강해진다. 둘째로, 수지 기판과 수지 기판 위에 형성된 내식막 사이의 접착 강도가 더 강해진다.
하기에 제34 양태를 기술한다. 이는 배선판의 제조 방법이다. 본 방법은 수지 기판을 제공하는 단계, 수지 기판에 레이저 또는 드릴을 사용하여 관통 홀을 형성하는 단계, 이러한 관통 홀이 형성되는 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하는 단계 및 수지 기판의 조면과 관통 홀의 내부 표면에 도금을 수행하는 단계를 포함한다.
관통 홀은 레이저 또는 드릴을 사용하여 수지 기판에 형성한다. 이러한 관통 홀이 형성되는 경우, 홀은 이러한 내부 표면이 항상 거칠지 않고 매끄러운 상태로 형성되는 경우가 있을 수 있다. 특히, 레이저의 경우에, 높은 에너지의 방출로 수지는 그 부분에서 융합될 수 있다. 이에 따라 관통 홀은 개방된다. 따라서, 표면은 거의 거칠지 않다.
따라서, 이 양태에 있어서, 수지 기판의 표면은 심지어 관통 홀의 내부 표면 위일 지라도 조면화된다. 더욱이, 이러한 도금은 무전해 도금 및 전해 도금 중의 하나일 수 있다. 이 경우에, 공정은 팔라듐 촉매 등을 사용하여 표면을 전도성으로 만든 다음, 무전해 도금을 수행하지 않고 전해 도금 공정을 수행함으로써 보다 단축시킬 수 있다. 또한, 신뢰도가 높은 생성물이 수득할 수 있다.
하기에 제35 양태를 기술한다. 이는 배선판의 제조 방법이다. 본 방법은 수지 기판에 레이저 또는 드릴을 사용하여 관통 홀을 형성하는 단계, 이러한 관통 홀이 형성되는 수지 기판의 표면 및 관통 홀의 내부 표면을 조면화하면서, 관통 홀이 형성될 때 생성되는 얼룩을 제거하는 단계 및 수지 기판의 이러한 조면과 관통 홀의 내부 표면에 도금을 수행하는 단계를 포함한다.
도 66a 및 도 66b는 관통 홀(153)을 통상의 방법을 사용하여 수지 기판(151)에 형성한 다음, 얼룩(157)을 제거하고, 추가로 도금 공정을 수행하는 문제점을 나타내는 것이다. 도 66a는 레이저 또는 드릴을 사용하여 형성시킨 관통 홀(153)을 직후에, 관통 홀(153) 주위에 얼룩(157)이 생성되는 것을 나타내는 것이다. 이러한 얼룩(157)은 수지 기판(151)의 열화(deterioration) 또는 수지 기판(151)의 미세한 먼지를 포함하고, 도금 배선 등의 형성에 나쁜 영향을 준다.
통상, 관통 홀(153) 주위에 형성된 얼룩(157)은 도 66a에 나타낸 바와 같이, 산 또는 알칼리 용액을 사용하여 에칭시키고 제거한다. 이 경우에, 얼룩(157) 부분에서 에칭 속도는 다른 부분의 것보다 더 느리다. 이는 관통 홀(153)의 주변(154)이 도 66b에 나타낸 바와 같이, 팽윤되는 문제점을 야기한다.
도 67a에 나타낸 바와 같이, 수지 기판(141)은 도 67a에 나타낸 바와 같이 제조하고, 홀은 도 67b에 나타낸 바와 같이 드릴을 사용하여 형성시킨다. 홀이 도 67b에 나타낸 바와 같이, 드릴(146)에 의해 형성되는 경우, 홀의 내면으로부터 방출되는 수지 기판(141)의 잔류물이 분산되어, 주변에 부착된다. 이는 얼룩(147)이라고 칭한다. 도 47c에 나타낸 바와 같이, 홀의 형성이 완결된 후에, 얼룩(147)은 전면 및 후면과 관통 홀(143)의 내부 표면 위에서 홀 주변에 부착된다.
도금은 얼룩(147)이 여전히 부착된 상태에서 그 부분에 수행할 수 없다. 또는, 심지어 수행되더라도, 접착 강도는 매우 약하다. 이어서, 도 67d에 나타낸 바와 같이, 얼룩(147)을 습식 블래스팅의 분무 유동(148)에 의해 제거한다. 제35 양태는 조면화 작업으로서, 작업 수행과 동시에 제거함을 나타내는 것이다. 따라서, 항상 습식 블래스팅으로 제한되지는 않는다. 이어서, 이는 건식 블래스트의 분무 유동(액체는 함유하지 않음)에 의해 수행할 수 있다. 그러나, 이것이 습식 블래스팅에 의해 수행되는 경우, 이는 상기 언급한 양태에서 제시된 효과를 총괄적으로 수득할 수 있다.
하기에 제36 양태를 기술한다. 수지 기판에서, 전도성 층은 이의 바닥 부분에 형성한다. 수지 기판의 수지 부분을 관통하는 관통 홀에 있어서, 이의 바닥은 이러한 전도성 층으로 도포한다. 레이저 또는 드릴을 사용하여 관통 홀을 형성하는 단계 후에, 관통 홀의 바닥인 전도성 층에 축적되는 얼룩은 상기 언급한 조면화 공정으로 제거한다.
관통 홀의 주변 구조는 간단히 제35 양태의 관통 홀로 나타내며, 홀이 수지 기판에 개방된 것을 제외하고는 명시하지 않는다. 한편, 제36 양태에서, 이러한 관통 홀은 바닥 표면의 전도성 층으로 도포되는 것이 분명하다. 관통 홀은 도포된다. 그래서, 관통 홀은 소위 비아-홀일 수 있다. 이러한 상황하에, 문제점은 상기 언급한 얼룩이다.
제35 양태와 유사하게, 얼룩은 홀이 드릴 또는 레이저 등에 의해 형성되는 경우에 불가피한 문제점이다. 도 68c에 나타낸 바와 같이, 얼룩은 관통 홀 주위의 수지 기판(161)에 또는 관통 홀(163)의 내부 표면에 생성된다. 바닥이 제36 양태에서와 같이, 전도성 층(169)으로 도포되는 경우에, 얼룩(167)은 또한 이러한 도포된 부분에 존재한다.
전도성 층(169)은 통상 수지 기판(161)의 표면에 형성되는 전자 회로에 도금 부분을 통해 연결되는 전자 회로의 일부이고, 바닥면에 형성된다. 바닥면에 전자 회로를 구성하는 전도성 층(169)은 관통 홀(163)의 내부 표면에 전도성 도금을 수행하는데 특히 중요한 역할을 수행한다. 이는 도금이 관통 홀의 내부 표면에, 즉 관통 홀(163)에 전해 도금에 의해 생성되는 경우에, 코어로서의 이러한 바닥면의 전도성 층에 의해 도금이 생성되기 때문이다.
따라서, 얼룩(167)이 도금 생성시 코어로서 작용하는 전도성 층(169)에 축적되는 경우에, 충분한 도금 생성은 이 부분으로부터 수득할 수 없다. 이에 따라, 이 부분의 얼룩(167)도 또한 가능한 한 깨끗하게 제거해야 한다. 이러한 얼룩은이를 제거하는 방법으로서, 조면화 공정에 의해 제거한다. 상기 언급한 습식 블래스팅 및 건식 블래스트는 조면화 공정으로서 고려될 수 있다.
하기에 제37 양태를 기술한다. 상기 언급한 조면화 공정은 건식 블래스팅 또는 습식 블래스팅에 의해 수행한다.
하기에 제38 양태를 기술한다. 상기 언급한 조면화 공정에 따르는 조면화 작업에서, 수지 기판은 0.1 내지 10㎛의 표면 조도로 조면화시킨다. 수지 기판 표면에 무전해 도금에 의해 형성된 기재층을 사용하지 않고, 전도성 층으로서 팔라듐 촉매를 사용하여 전해 도금을 직접 수행하는 경우, 수지 기판의 표면 조도는 바람직하게는, 위에서 언급한 바와 같이, 상기 언급한 범위에 속한다. 이는 항상 수지 기판의 전면 및 후면으로 제한되지 않는다. 따라서, 수지 기판에 형성된 관통 홀의 내부 표면에 대하여 유사하다.
하기에 제39 양태를 기술한다. 이는 전자 회로를 수지 기판의 표면에 형성하고, 밀봉 수지로 밀봉시킨 다음, 수지 기판의 표면을 수지 기판 표면과 밀봉 수지 사이의 경계면에서 조면화된 배선판 장치이다. 수지 기판과 밀봉 수지 사이의 경계 부분인 수지 기판의 표면은 밀봉 수지가 수지 기판에 형성된 전자 회로를 밀봉하기 위하여 사용되는 경우에 조면화된다.
이러한 조면화 공정은 밀봉 수지와 수지 기판 표면 사이의 경계면에서 접착 특성을 상당히 개선시킨다. 따라서, 밀봉이 샘으로써 유발되는 수지 기판에 형성된 전자 회로의 회로 배선 또는 전자 부품 등의 신뢰도가 저하되지 않는다. 도 69a에 나타낸 바와 같이, 전자 회로를 구성하는 다양한 배선, 전자 부품(172) 등을 수지 기판의 표면(171a)에 배치한다. 이러한 표면(171a)은 다양한 방법, 특히 습식 블래스팅 또는 건식 블래스트를 사용하여 조면화한다.
도 69b에 나타낸 바와 같이, 수지(173)를 수지 기판의 표면 위로부터 부음으로써 이들 전자 부품(172)을 밀봉하는 경우, 밀봉 수지(173)는 수지 기판(171)의 조면(171a)에 직접 부착되도록 선택한다. 따라서, 이는 수지 기판(171) 표면(171a)과 수지(173) 사이의 접착 특성을 개선한다. 이러한 메카니즘은 심지어 밀봉 수지(173)와 수지 기판(171) 사이의 혼화성이 우수하지 않더라도, 박리되기 힘들게 만든다. 이러한 이유로, 수지 기판(171)의 물질 및 밀봉 물질(173)에 대한 선택의 폭이 보다 넓어지고 있다.
하기에 제40 양태를 기술한다. 이는 배선판의 제조 방법이다. 본 방법은 수지 기판의 표면을 건식 블래스팅 또는 습식 블래스팅에 의해 조면화하는 단계, 수지 기판의 조면에 배선을 형성한 다음, 플립-칩 방법(flip-chip method) 또는 배선 결합법에 의해 전자 부품을 이러한 배선에 결합시켜 전자 회로를 형성하는 단계 및, 전자 회로가 형성되는 상기 언급한 단계에 의해 조면화된 노출 표면을 포함하는 수지 기판의 표면을 밀봉 수지로 밀봉하는 단계를 포함한다.
수지 기판의 표면 위에 배선을 형성한 후에, 전자 부품을 플립-칩 방법 또는 배선 결합법에 의해 연결한다. 플립-칩 방법 또는 배선 결합법은 전자 부품을 수지 기판에 형성된 배선에 연결한다. 그러나, 이러한 접착 강도는 항상 충분히 높지는 않다.
따라서, 도 70a에 나타낸 바와 같이, 전자 부품(182)은 수지 기판 위에서 밀봉시킨다. 따라서, 이러한 전자 부품(182)은 외부의 기계적 응력에 대하여 보호된다. 그러나, 도 70b에 나타낸 바와 같이, 이러한 수지(183)에 의한 밀봉은 배선 결합 또는 플립-칩(flip-chip)의 연결에 손상을 줄 수 있다. 먼저, 수지(183)를 붓는 경우에, 수지(183)의 순환으로 응력이 배선(184) 또는 플립-칩 등의 결합 부위, 즉 전자 회로(185)의 일부에 적용됨으로써, 연결에 손상을 줄 수 있다. 둘째로, 전자 회로(185)가 연결에 손상없이 주입된 수지로 밀봉되지만, 열 변화 등으로부터 생성되는 열 응력의 적용으로 배선이 단선될 수 있다.
이 양태는 열 응력으로부터 생성되는 두번째 문제점을 해결한다. 수지 기판(181)의 표면(181a)을 도 70c에 나타낸 바와 같이 조면화하였으므로, 이러한 수지 기판의 표면(181a)과 밀봉 수지(183) 사이의 접착력은 매우 강하다. 따라서, 두 물질에 대한 선택의 폭이 상기 언급한 바와 같이 보다 넓어진다. 특히, 열 응력으로부터 생성되는 문제점을 해결하는데 적합한 물질을 선택할 수 있다.
더욱이, 수지 기판의 표면(181a)과 밀봉 수지(183) 사이의 접착 강도가 강한 경우에, 열은 밀봉 수지(183)가 열적으로 팽윤되는 경우 팽윤이 수지 기판(181)의 전체 표면에 대해 균일해지도록 적용한다. 따라서, 응력이 수지 기판(181)의 표면 일부에만 집중됨으로써, 결합 배선(184)의 연결에 손상을 주는 큰 응력을 생성하는 경우는 없다.
본 발명은 단일 물질로 형성된 수지층 및, 수지층과 금속층 사이에 접착제 층의 삽입없이 수지층 위에 직접 적층되는 금속층으로 구성되고, 여기서 금속층이 적층되는 수지층의 표면이 조면으로서 표면 조도 값이 0.1 내지 10㎛의 범위이며, 금속층이 수지층의 조면 위에 형성되는 수지 구조물을 제공하는 것이다.

Claims (51)

  1. 단일 물질로 형성된 수지층 및
    수지층과 금속층 사이에 접착제 층의 삽입없이 수지 위에 직접 적층된 금속층으로 구성되고, 여기서 금속층이 적층되는 수지층의 표면이 조면(rough surface)으로서 표면 조도 값이 0.1 내지 10㎛의 범위이며, 금속층이 수지층의 조면 위에 형성되는 수지 구조물.
  2. 제1항에 있어서, 필름 형태인 수지 구조물.
  3. 제1항에 있어서, 수지층의 조면의 표면 조도 값이 1 내지 5㎛의 범위인 수지 구조물.
  4. 제3항에 있어서, 필름 형태인 수지 구조물.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 단일 물질이 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성되는 수지 구조물.
  6. 수지 기판 및
    수지 기판 위에 형성된 배선으로 구성되고, 여기서 배선이 형성되는 수지 기판의 표면 조도 값이 1 내지 5㎛의 범위인 전자 회로 장치.
  7. 제6항에 있어서, 수지 기판이 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 하나 이상의 화합물로 형성되는 전자 회로 장치.
  8. 수지 기판 및
    수지 기판 위에 형성된 배선으로 구성되고, 여기서 수지 기판 표면의 표면 조도값이 0.1 내지 10㎛의 범위이고, 삽입물(interposer)로서 사용되는 전자 회로 장치.
  9. 제8항에 있어서, 배선이 유도자를 함유하는 전자 회로 장치.
  10. 삭제
  11. 삭제
  12. 수지 기판,
    수지 기판의 표면에 형성된 전자 회로 및
    수지 기판의 전자 회로를 밀봉하기 위하여 수지 기판과 직접 접촉되는 밀봉 수지로 구성되고, 여기서 밀봉 수지와 직접 접촉되는 수지 기판의 표면이 조면화된 배선판 장치.
  13. 단일 물질로 형성된 수지를 제공하는 단계,
    표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 표면을 조면화하는 단계 및
    수지 구조물을 제조하기 위하여 금속층과 수지의 조면 사이에 접착제 층의 삽입없이 무전해 도금(electroless plating)을 사용하여 수지의 조면 위에 직접 금속층을 형성하는 단계를 포함하는 수지 구조물의 제조방법.
  14. 제13항에 있어서, 수지 구조물이 필름 형태인 수지 구조물의 제조방법.
  15. 제13항에 있어서, 수지 표면을 조면화하는 단계가 조면의 표면 조도값이 1 내지 5㎛의 범위가 되도록 수지 표면을 조면화시키는 방법을 포함하는 수지 구조물의 제조방법.
  16. 제13항에 있어서, 수지 표면을 조면화하는 단계가 샌드블래스팅(sandblasting)에 의해 수지 표면을 조면화시키는 방법을 포함하는 수지 구조물의 제조방법.
  17. 제13항에 있어서, 수지 표면을 조면화하는 단계가 습식 블래스팅에 의해 수지 표면을 조면화시키는 방법을 포함하는 수지 구조물의 제조방법.
  18. 제17항에 있어서, 습식 블래스팅에 사용되는 매질이, 중심 입자 직경이 10 내지 300㎛의 범위이고 경도가 크누프 경도(Knoop hardness)로 1300 내지 2500의 범위이거나 모호스 스케일(Mohs scale)로 7 내지 15의 범위인 다각형 입자인 수지 구조물의 제조방법.
  19. 제13항 내지 제18항 중의 어느 한 항에 있어서, 단일 물질이 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물인 수지 구조물의 제조방법.
  20. 단일 물질로 형성된 수지를 제공하는 단계,
    표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 표면을 조면화하는 단계,
    무전해 도금에 의해 수지의 조면 위에 직접 전도성 층을 형성하는 단계 및
    기재층으로서의 전도성 층에 전해 도금을 수행함으로써 소정의 두께를 갖는 금속층을 형성하는 단계를 포함하는 수지 구조물의 제조방법.
  21. 제20항에 있어서, 전도성 층이 실질적으로 구리로 이루어지는 수지 구조물의 제조방법.
  22. 수지 기판을 제공하는 단계,
    수지 기판의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면을 샌드블래스팅에 의해 조면화하는 단계 및
    무전해 도금을 수행함으로써 수지 기판의 조면 위에 배선으로서 작용하는 전도성 부재를 형성하는 단계를 포함하는 전자 회로 장치의 제조방법.
  23. 수지 기판을 제공하는 단계,
    수지 기판의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면을 샌드블래스팅에 의해 조면화하는 단계,
    무전해 도금을 수행함으로써 수지 기판의 조면 위에 전도성 부재를 형성하는 단계 및
    기재층으로서의 전도성 부재에 전해 도금을 수행함으로써 배선을 형성하는 단계를 포함하는 전자 회로 장치의 제조방법.
  24. 수지 기판을 제공하는 단계,
    수지 기판에 관통 홀(through-hole), 비아 홀(via-hole) 또는 이들 둘 다를 형성하는 단계 및
    수지 기판의 표면과 관통 홀 및/또는 비아 홀의 내부 표면의 표면 조도값이 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면 및 관통 홀 및/또는 비아 홀의 내부 표면을 샌드블래스팅에 의해 조면화하는 단계를 포함하는 전자 회로 장치의 제조방법.
  25. 제24항에 있어서, 수지 기판의 조면과 관통 홀, 비아 홀 또는 이들 둘 다의 내부 조면에 무전해 도금을 수행함으로써 전도성 부재를 형성하는 단계 및
    기재층으로서의 전도성 부재에 전해 도금을 수행함으로써 배선을 형성하는 단계를 추가로 포함하는 전자 회로 장치의 제조방법.
  26. 제25항에 있어서, 전도성 부재가 실질적으로 구리로 이루어지는 전자 회로 장치의 제조방법.
  27. 코어 판을 제공하는 단계,
    수지 물질로 형성된 절연층을 제공하는 단계,
    절연층 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계,
    무전해 도금을 사용하여 절연층의 조면에 직접 금속층을 형성하는 단계 및
    금속층이 형성되는 절연층을 코어 판 위에 적층시키는 단계를 포함하는 조립 다층 회로판의 제조방법.
  28. 제27항에 있어서, 절연층을 적층시키는 단계가, 열 롤(thermal roll)을 사용하여 절연층을 가열하고 압축시킴으로써 코어 판 위에 절연층을 적층시키는 방법을 포함하는 조립 다층 회로판의 제조방법.
  29. 제27항 또는 제28항에 있어서, 수지 물질이 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물인 조립 다층 회로판의 제조 방법.
  30. 코어 판을 제공하는 단계,
    수지 물질로 형성된 절연층을 제공하는 단계,
    절연층 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계,
    절연층의 조면이 노출되도록 코어 판 위에 절연층을 적층시키는 단계 및
    무전해 도금을 사용하여 적층된 절연층의 조면에 직접 금속층을 형성하는 단계를 포함하는 조립 다층 회로판의 제조방법.
  31. 코어 판을 제공하는 단계,
    수지 물질로 형성된 절연층을 제공하는 단계,
    절연층에 비아 홀, 관통 홀 또는 이들 둘 다를 형성하는 단계,
    내부 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 관통 홀, 비아 홀 또는 이들 둘 다의 내부 표면을 조면화하는 단계,
    절연층을 코어 판 위에 적층시키는 단계 및
    관통 홀, 비아 홀 또는 이들 둘 다의 내부 조면에 금속층을 형성하는 단계를 포함하는 조립 다층 회로판의 제조방법.
  32. 코어 판을 제공하는 단계,
    수지 물질로 형성된 절연층을 제공하는 단계,
    절연층 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 절연층의 표면을 조면화하는 단계,
    무전해 도금을 사용하여 절연층의 조면 위에 전도성 층을 직접 형성하는 단계 및
    기재층으로서의 전도성 층에 전해 도금을 수행함으로써 소정의 두께를 갖는 금속층을 형성하는 단계를 포함하는 조립 다층 회로판의 제조방법.
  33. 수지 기판을 제공하는 단계,
    수지 기판 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면에 습식 블래스팅을 수행하는 단계 및
    조면화된 수지 기판 위에서 비-포르말린 환원성 도금액을 사용하여 무전해 도금을 수행함으로써 전도성 층을 형성하는 단계를 포함하는 배선판의 제조방법.
  34. 제33항에 있어서, 습식 블래스팅을 수행하는 단계가 수지 기판의 표면 일부에 선택적으로 습식 블래스팅을 수행하는 것을 포함하는 배선판의 제조방법.
  35. 제33항에 있어서, 비-포르말린 환원성 도금액이 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈로 이루어진 그룹으로부터 선택된 화합물인 배선판의 제조방법.
  36. 제33항에 있어서, 비-포르말린 환원성 도금액이 25% 수성 암모니아 14 내지 16중량%, 황산구리 3 내지 5중량%, 아미노 화합물 7 내지 9중량% 및 이온 교환수 잔여량을 함유하는 A 용액과 디메틸아민 보란 4 내지 6중량% 및 이온 교환수 잔여량을 함유하는 B 용액의 혼합물인 배선판의 제조 방법.
  37. 제33항에 있어서, 전해 도금을 사용하여 전도성 층 위에 배선층을 형성하는 단계를 추가로 포함하는 배선판의 제조방법.
  38. 제33항에 있어서, 수지 기판이, 내열성이 150 ℃ 이상이고 폴리이미드, 액정 중합체, 방향족 폴리에스테르, 액정 폴리에스테르, 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 테플론 및 불소계 수지로 이루어진 그룹으로부터 선택된 화합물로 형성되는 배선판의 제조방법.
  39. 제33항에 있어서, 수지 기판에 관통 홀, 비아 홀 또는 이들 둘 다를 형성하는 단계를 추가로 포함하며, 여기서 습식 블래스팅을 수행하는 단계가 수지 기판의 표면 이외에, 관통 홀, 비아 홀 또는 이들 둘 다의 내부 표면에 습식 블래스팅을 수행하는 것을 포함하고, 전도성 층을 형성하는 단계가 조면화된 수지 기판 이외에, 내부 조면에 전도성 층을 형성시키는 것을 포함하는 배선판의 제조방법.
  40. 수지 기판을 제공하는 단계,
    수지 기판 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면에 습식 블래스팅을 수행하는 단계,
    구리족 원소, 백금족 원소 및 철족 원소의 하이드록시 카복실산 염 또는 무기 금속염을 사용하여 조면화된 수지 기판 위에서 촉매적 활성화를 수행하는 단계 및
    촉매적 활성화 후에, 환원성 도금액으로서 하이포포스파이트, 히드라진, 수소화붕소 화합물, 아미노-보란 화합물 및 글루코즈로 이루어진 그룹으로부터 선택된 화합물을 사용하여 수지 기판에 무전해 도금을 수행하여 전도성 층을 형성하는 단계를 포함하는 배선판의 제조방법.
  41. 제40항에 있어서, 형성된 전도성 층 위에 전해 도금을 수행하여 배선층을 형성하는 단계를 추가로 포함하는 배선판의 제조방법.
  42. 수지 기판을 제공하는 단계,
    습식 블래스팅을 사용하여 수지 기판의 표면을 조면화하는 단계,
    팔라듐 촉매를 사용하여 수지 기판의 조면을 전도성으로 만드는 단계 및
    수지 기판의 전도성 표면에 전해 도금을 수행하는 단계를 포함하는 배선판의 제조방법.
  43. 제42항에 있어서, 조면을 전도성으로 만드는 단계가 금속 팔라듐-주석 혼합물을 사용하여 조면을 전도성으로 만드는 방법을 포함하는 배선판의 제조 방법.
  44. 제42항에 있어서, 수지 기판을 제공하는 단계가 에폭시 수지, 폴리메틸 펜텐, 폴리페닐렌 에테르, 방향족 폴리아미드, 폴리아세탈, 폴리에테르아미드, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 나프탈레이트, 액정 폴리에스테르, 폴리아릴레이트, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리페닐렌 설파이드, 액정 중합체, 플루오로카본 수지, 폴리설폰, 폴리에테르설폰, 폴리아미드 46, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 및 방향족 폴리에스테르로 이루어진 그룹으로부터 선택된 화합물로 형성된 수지 기판을 제공하는 방법을 포함하는 배선판의 제조방법.
  45. 수지 기판을 제공하는 단계,
    수지 기판에 관통 홀을 형성하는 단계,
    수지 기판의 표면과 관통 홀의 내부 표면을 조면화하는 단계 및
    수지 기판의 조면과 관통 홀의 내부 조면에 도금을 수행하는 단계를 포함하는 배선판의 제조방법.
  46. 제45항에 있어서, 수지 기판의 표면과 관통 홀의 내부 표면을 조면화하는 단계가 수지 기판의 표면과 관통 홀의 내부 표면을 조면화하면서, 관통 홀이 형성되는 경우에 생성된 얼룩을 제거하는 것을 포함하는 배선판의 제조방법.
  47. 제45항에 있어서, 수지 기판의 표면과 관통 홀의 내부 표면을 조면화하는 단계가 수지 기판의 표면과 관통 홀의 내부 표면을 건식 블래스팅 및 습식 블래스팅 중의 하나를 사용하여 조면화하는 것을 포함하는 배선판의 제조방법.
  48. 제45항 내지 제47항 중의 어느 한 항에 있어서, 수지 기판의 표면과 관통 홀의 내부 표면을 조면화하는 단계가 수지 기판의 표면과 관통 홀의 내부 표면의 표면 조도가 0.1 내지 10㎛의 범위가 되도록 수지 기판의 표면과 관통 홀의 내부 표면을 조면화하는 것을 포함하는 배선판의 제조방법.
  49. 수지 기판을 제공하는 단계,
    전도성 층을 수지 기판의 바닥면 부분에 형성하는 단계,
    수지 기판은 관통하고 전도성 층은 관통하지 않는 홀을 형성하는 단계,
    수지 기판의 표면과 홀의 내부 표면을 조면화시키면서, 홀의 바닥 부분에 상응하는 전도성 층 및 홀의 내부 면에 존재하는 얼룩을 제거하는 단계 및
    수지 기판의 조면과 홀의 내부 조면에 도금을 수행하는 단계를 포함하는 배선판의 제조방법.
  50. 수지 기판을 제공하는 단계,
    수지 기판의 표면을 건식 블래스팅 및 습식 블래스팅 중의 하나를 사용하여 조면화하는 단계,
    수지 기판의 조면에 전자 회로를 형성하는 단계 및
    전자 회로가 형성되는 조면을 밀봉 수지로 밀봉하는 단계를 포함하는 배선판의 제조방법.
  51. 수지 기판을 제공하는 단계,
    수지 기판의 표면을 건식 블래스팅 및 습식 블래스팅 중의 하나를 사용하여 조면화하는 단계,
    수지 기판의 조면에 배선을 형성하는 단계,
    플립-칩 방법(flip-chip method) 및 배선 결합법 중의 하나를 사용하여 전자 부품과 배선을 결합시켜 전자 회로를 형성하는 단계 및
    전자 회로가 형성되는 조면을 밀봉 수지로 밀봉하는 단계를 포함하는 배선판의 제조방법.
KR1019990016361A 1998-05-08 1999-05-07 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법 KR100328807B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP98-126285 1998-05-08
JP12628598A JP3250519B2 (ja) 1998-05-08 1998-05-08 配線基板の製造方法
JP13224198A JPH11320753A (ja) 1998-05-14 1998-05-14 積層フィルム及び積層フィルムの製造方法
JP98-132241 1998-05-14
JP98-183037 1998-06-29
JP10183037A JP2000017444A (ja) 1998-06-29 1998-06-29 樹脂成形体及び樹脂成形体の製造方法
JP98-197615 1998-07-13
JP19761598A JP2000031642A (ja) 1998-07-13 1998-07-13 ビルドアップ多層回路基板及びその製造方法。
JP98-276861 1998-09-30
JP27686198 1998-09-30
JP98-297303 1998-10-19
JP10297303A JP2000124583A (ja) 1998-10-19 1998-10-19 配線基板の製造方法および配線基板構体

Publications (2)

Publication Number Publication Date
KR19990088121A KR19990088121A (ko) 1999-12-27
KR100328807B1 true KR100328807B1 (ko) 2002-03-14

Family

ID=27552687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016361A KR100328807B1 (ko) 1998-05-08 1999-05-07 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법

Country Status (2)

Country Link
US (4) US6286207B1 (ko)
KR (1) KR100328807B1 (ko)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
JP3489113B2 (ja) * 1999-12-20 2004-01-19 関西日本電気株式会社 半導体装置
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
KR100583666B1 (ko) * 2001-03-16 2006-05-26 도요 고한 가부시키가이샤 고분자판 도전판 접합체 및 고분자판 도전판 접합체를 이용한 부품
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
KR101011913B1 (ko) * 2002-09-09 2011-02-01 스미토모덴키고교가부시키가이샤 도금 폴리에스테르수지 성형품 및 그 제조방법
JP3689096B2 (ja) * 2002-10-02 2005-08-31 学校法人神奈川大学 薄膜の形成方法
WO2004055110A1 (ja) * 2002-12-13 2004-07-01 Kaneka Corporation 熱可塑性ポリイミド樹脂フィルム、積層体およびそれからなるプリント配線板の製造方法
US20040154529A1 (en) * 2003-02-07 2004-08-12 Tatsuki Nogiwa Substrate holder, method for producing substrate holder, and method for producing mold
US7275292B2 (en) 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
US20070269665A1 (en) * 2003-05-20 2007-11-22 Kaneka Corporation Polyimide Resin Composition, Polymer Film Containing Polymide Resin and Laminate Using the Same, and Method for Manufacturing Printed Wiring Board
JP2005064243A (ja) * 2003-08-12 2005-03-10 Dowa Mining Co Ltd 金属被覆基板の製造方法および製造装置
WO2005022966A2 (en) * 2003-08-30 2005-03-10 Visible Tech-Knowledgy, Inc. A method for pattern metalization of substrates
US7332985B2 (en) * 2003-10-30 2008-02-19 Avago Technologies Wireless Ip (Singapore) Pte Ltd. Cavity-less film bulk acoustic resonator (FBAR) devices
DE602004000851T2 (de) 2003-10-30 2007-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Akustisch gekoppelter Dünnschicht-Transformator mit zwei piezoelektrischen Elementen, welche entgegengesetzte C-Axen Orientierung besitzten
US7362198B2 (en) * 2003-10-30 2008-04-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd Pass bandwidth control in decoupled stacked bulk acoustic resonator devices
US6946928B2 (en) * 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
US7019605B2 (en) * 2003-10-30 2006-03-28 Larson Iii John D Stacked bulk acoustic resonator band-pass filter with controllable pass bandwidth
US7662661B2 (en) * 2004-08-16 2010-02-16 Harvatek Corporation Method of manufacturing a substrate structure for increasing cutting precision and strength thereof
JP2006070319A (ja) * 2004-09-01 2006-03-16 Toyota Motor Corp 樹脂めっき方法
US7388454B2 (en) 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
US8981876B2 (en) * 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7427819B2 (en) * 2005-03-04 2008-09-23 Avago Wireless Ip Pte Ltd Film-bulk acoustic wave resonator with motion plate and method
US7369013B2 (en) * 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
US7868522B2 (en) 2005-09-09 2011-01-11 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Adjusted frequency temperature coefficient resonator
US7391286B2 (en) * 2005-10-06 2008-06-24 Avago Wireless Ip Pte Ltd Impedance matching and parasitic capacitor resonance of FBAR resonators and coupled filters
US7737807B2 (en) 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7675390B2 (en) 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US7525398B2 (en) * 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7423503B2 (en) * 2005-10-18 2008-09-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating film acoustically-coupled transformer
US7463499B2 (en) * 2005-10-31 2008-12-09 Avago Technologies General Ip (Singapore) Pte Ltd. AC-DC power converter
US7561009B2 (en) * 2005-11-30 2009-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator (FBAR) devices with temperature compensation
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
US7746677B2 (en) 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
US7508286B2 (en) * 2006-09-28 2009-03-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. HBAR oscillator and method of manufacture
EP2095055B1 (en) * 2006-12-04 2017-04-19 Battelle Memorial Institute Composite armor and method for making composite armor
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
US20080202239A1 (en) * 2007-02-28 2008-08-28 Fazzio R Shane Piezoelectric acceleration sensor
US20090079514A1 (en) * 2007-09-24 2009-03-26 Tiberiu Jamneala Hybrid acoustic resonator-based filters
US7791435B2 (en) 2007-09-28 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single stack coupled resonators having differential output
US7855618B2 (en) 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US7732977B2 (en) 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8193877B2 (en) 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
WO2011139301A2 (en) * 2010-01-29 2011-11-10 Battelle Memorial Institute Composite armor and method for making composite armor
JP5377753B2 (ja) * 2010-03-25 2013-12-25 京セラ株式会社 熱電素子及び熱電モジュール
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
KR101834023B1 (ko) * 2010-05-20 2018-03-02 쓰리엠 이노베이티브 프로퍼티즈 컴파니 가요성 회로 커버필름 부착성 향상
US8610274B2 (en) * 2010-09-14 2013-12-17 Infineon Technologies Ag Die structure, die arrangement and method of processing a die
JP5022501B2 (ja) * 2010-11-04 2012-09-12 株式会社日本表面処理研究所 成形回路部品の製造方法
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
DE102013217888B4 (de) * 2012-12-20 2024-07-04 Continental Automotive Technologies GmbH Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
TW201505493A (zh) * 2013-07-17 2015-02-01 Ichia Tech Inc 前驅基板、軟性印刷電路板的製造方法及前驅基板
US9449934B2 (en) * 2013-12-04 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint structure for ball grid array in wafer level package
TWI524229B (zh) * 2014-03-04 2016-03-01 綠點高新科技股份有限公司 具有二維觸控結構的殼體及其製造方法
JP6626258B2 (ja) * 2014-04-07 2019-12-25 昭和電工パッケージング株式会社 ラミネート外装材の製造方法
TW201624779A (zh) * 2014-12-23 2016-07-01 財團法人工業技術研究院 熱電轉換裝置及其應用系統
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
WO2017046987A1 (ja) * 2015-09-18 2017-03-23 ソニー株式会社 導電性素子およびその製造方法、入力装置ならびに電子機器
US10243244B2 (en) * 2015-11-04 2019-03-26 Johnson Controls Technology Company Systems and methods for bonding metal parts to the polymer packaging of a battery module
KR20180007745A (ko) * 2016-07-14 2018-01-24 (주)에너브레인 소형 액추에이터의 박막형 코일부 제조 방법
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
KR20200098789A (ko) * 2019-02-12 2020-08-21 삼성디스플레이 주식회사 표시 장치
US10555424B1 (en) * 2019-02-26 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof
JP6822699B1 (ja) * 2019-09-24 2021-01-27 フェニックス電機株式会社 レーザー照射装置、およびそれを用いた表面荒らし処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3371734D1 (en) * 1983-02-23 1987-06-25 Ibm Deutschland Process for the production of metallic layers adhering to plastic supports
JPH05160566A (ja) * 1991-12-06 1993-06-25 Hitachi Chem Co Ltd 配線板の製造法
JPH05206653A (ja) * 1992-01-28 1993-08-13 Matsushita Electric Works Ltd 多層プリント配線板用基板
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH06152126A (ja) * 1992-11-09 1994-05-31 Hitachi Chem Co Ltd 配線板の製造方法
JPH06334334A (ja) * 1993-05-20 1994-12-02 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JPH077266A (ja) * 1993-06-16 1995-01-10 Daiabondo Kogyo Kk 多層プリント配線板の製造方法
JPH08242064A (ja) * 1995-03-01 1996-09-17 Ibiden Co Ltd プリント配線板
JP3282776B2 (ja) 1995-04-13 2002-05-20 電気化学工業株式会社 金属ベース多層回路基板
US6175084B1 (en) * 1995-04-12 2001-01-16 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base multilayer circuit substrate having a heat conductive adhesive layer
US5665650A (en) * 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly

Also Published As

Publication number Publication date
KR19990088121A (ko) 1999-12-27
US6449835B1 (en) 2002-09-17
US6523256B1 (en) 2003-02-25
US6286207B1 (en) 2001-09-11
US6564448B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR100328807B1 (ko) 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
US20060172533A1 (en) Method of fabricating printed circuit board
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
US7169313B2 (en) Plating method for circuitized substrates
KR19980032168A (ko) 와이어 본딩용 다층 인쇄 회로판의 제조 방법
KR20010088796A (ko) 다층프린트배선판 및 그 제조방법
KR20010089702A (ko) 다층프린트배선판 및 다층프린트배선판의 제조 방법
WO2001063991A1 (fr) Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
CN101911851A (zh) 多层印刷电路板以及多层印刷电路板的制造方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
KR102105988B1 (ko) 감광성 수지 표면에 금속층을 형성하는 방법
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
JP2002203735A (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP4641588B2 (ja) コンデンサおよび多層プリント配線板
KR100688755B1 (ko) Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판
CN101128090B (zh) 印刷电路板及其制造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3916946B2 (ja) 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP4743974B2 (ja) 樹脂フィルムおよび多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee