KR100688755B1

KR100688755B1 - Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판

Info

Publication number: KR100688755B1
Application number: KR1020050023282A
Authority: KR
Inventors: 이동준
Original assignee: 삼성전기주식회사
Priority date: 2005-03-21
Filing date: 2005-03-21
Publication date: 2007-03-02
Also published as: KR20060101716A

Abstract

본 발명은 BGA 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터 제조된 BGA 인쇄회로기판에 관한 것으로, 솔더 볼 패드의 구리하지층에 특정 범위의 조도(roughness)를 부여함으로써 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층과 솔더층 간의 결합강도를 향상시키는데 특징이 있다.

BGA, 인쇄회로기판, 솔더 볼 패드, 솔더결합강도, ENIG, 무전해 니켈도금, 금도금

Description

ＢＧＡ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터 제조된 ＢＧＡ 인쇄회로기판 {Method for forming solder ball pad in BGA printed circuit board and BGA printed circuit board manufactured therefrom}

도 1은 종래기술에 따른 BGA 패키지의 구성 단면도이다.

도 2a 내지 2e는 종래기술에 따른 BGA 인쇄회로기판의 솔더 볼 패드 형성방법의 공정흐름을 나타낸 단면도이다.

도 3a 내지 3i는 본 발명에 따른 솔더 볼 패드 형성방법을 이용한 BGA 인쇄회로기판 제조방법의 공정흐름을 나타낸 단면도이다.

도 4a 내지 4f는 본 발명에 따른 BGA 인쇄회로기판의 솔더 볼 패드 형성방법의 공정흐름을 나타낸 단면도이다.

도 5는 본 발명에 따른 솔더 볼 패드 형성방법에서 ENIG층과 솔더간의 결합강도증가 현상을 설명하기 위한 ENIG층 표면의 반응 메카니즘을 나타낸 도면이다.

도 6a 및 6b는 종래기술 및 본 발명에 따른 방법에 따라 형성되는 솔더 볼 패드 부분의 니켈도금층 형성상태를 각각 개념적으로 나타낸 도면이다.

도 7은 본 발명에 따른 솔더 볼 패드 형성방법에서 니켈의 초기 핵생성이 증가하는 현상을 설명하기 위한 도면이다.

도 8a 및 8b는 발명의 실시예 1 및 비교예 1에 따라 제조된 솔더 볼 패드에 형성되는 ENIG층의 표면 모폴로지를 각각 나타낸 SEM사진(×2000)이다.

도 9는 본 발명의 실시예 3 및 비교예 3에 따라 각각 형성된 솔더 볼 패드의 ENIG층과 솔더 사이의 솔더결합강도 결과를 비교하여 나타낸 그래프이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

100 : BGA 인쇄회로기판 또는 원판

101 : 절연수지층

102a, 102b : 동박

103a, 103b : 동도금층

104a, 104b : 드라이 필름 또는 솔더 레지스트

104a', 104b' : 솔더 레지스트

105a, 105b : 금도금층 또는 ENIG(Electroless Nickel Immersion Gold)층

106 : 와이어

107 : 솔더 볼

110 : 접착제

120 : 반도체 칩

본 발명은 BGA 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터 제조된 BGA 인쇄회로기판에 관한 것이다. 보다 구체적으로는 무전해니켈/금도금(ENIG, Electroless Nickel Immersion Gold)층과 솔더층 간의 결합강도를 향상시킬 수 있는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터 제조된 BGA 인쇄회로기판에 관한 것이다.

최근, IC칩, VLSI 등 급속한 고집적화 및 소형화 추세에 따라 전자기기나 가전 제품들도 소형화되어 가고 있으므로, 제조공정이 단순하고 작은 면적에 많은 수의 리드를 뽑아낼 수 있는 BGA 인쇄회로기판에 대한 수요가 증가하고 있다.

BGA 인쇄회로기판은 도 1에 도시된 바와 같이, 절연수지층(101) 상부에 회로 패턴(103a) 및 금도금(105a)된 와이어 본딩 패드 패턴을 포함하며, 접착제(110)로 부착되어 실장되는 칩(120)이 와이어 본딩 패드에 와이어(106)로 본딩되어 있고, 절연수지층(101) 하부에 회로 패턴(103b) 및 금도금(105b)된 본딩 패드를 포함하는 솔더 볼 패드 패턴이 구비되고, 구비된 볼 패드 위에 솔더 볼(107)이 융착되어 있다. 또한, 절연수지층(101) 상부 및 하부를 전기적으로 도통시키기 위한 도통홀이 절연수지층(101)에 포함되어 있다.

여기서, 현재 인쇄회로기판 등 전자부품의 표면처리(surface finish)를 하기 위하여 금도금층(105a, 105b)을 형성시키기 위한 방법 중 하나로서 ENIG 프로세스가 널리 사용되고 있는데, 최근에는 소량화, 경량화 등의 이유로 인하여 솔더 볼/범프 피치(bump pitch)가 계속적으로 줄어들고 있어 기존의 할(HAL; Hot Air Levelled) 처리나 전기니켈/금도금 프로세스에서 점차 ENIG 등의 미세회로 대응이 가능한 프로세스로 이동하고 있는 추세이다.

이와 관련하여, 상기와 같은 ENIG 프로세스를 이용한 종래의 솔더 볼 패드(105b) 형성방법을 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다.

먼저, BGA 인쇄회로기판(100)에 솔더 레지스트(104b)를 소정 두께로 도포하고(도 2a 참조), 노광시킨 다음 솔더 레지스트 현상액에 담궈서 솔더 볼 패드 영역의 솔더 레지스트(104b)를 제거함으로써 개구부를 형성하여 솔더 볼 패드의 구리하지층(103b)을 외부로 노출시킨다(도 2b 참조). 이어서, 상기 외부로 노출된 솔더 볼 패드의 구리하지층(103b)을 무전해 니켈도금(105b1) 및 금도금(105b2)을 차례로 수행하여 ENIG층을 형성시키고(도 2c 및 도 2d 참조), 이렇게 ENIG 표면처리된 솔더 볼 패드 상에 솔더 볼(107)을 융착시킨다.

그러나, 상술한 ENIG층(105b)으로 솔더 볼 패드의 표면처리를 하면, 블랙 패드(black pad) 등에 기인하여 솔더결합강도(solder joint strength)가 저하된다는 문제점이 보고되어 있다. 특히, 갈수록 휴대용 전자제품이 많아지는 상황에서 일반사용자가 휴대용 전자제품을 사용하다가 떨어뜨리거나 강한 충격을 전자제품에 주는 기회가 많아짐에 따라, 이에 가장 취약한 부위인 솔더결합부위에서의 강한 결합강도가 사용자들의 품질만족과 직접 연결되는 사항이라고 할 수 있으나, 아직까지 ENIG층의 솔더결합강도에 대한 개선은 미흡한 실정이다.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, BGA 인쇄회로기판의 솔더 볼 패드 형성시 구리하지층에 특정 범위의 조도를 형성시킴으로써 이후 무전해 니켈도금과정에서 초기 핵생성을 증가시키고 이에 따라 전체적으로 평평한 도금층을 형성시켜 ENIG층과 솔더층 간의 결합강도를 향상시킬 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.

따라서, 본 발명의 목적은 경제적이고 효율적인 공정을 통해서 BGA 인쇄회로기판의 ENIG층과 솔더층 간의 결합강도를 향상시킬 수 있는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터 제조된 BGA 인쇄회로기판을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 BGA 인쇄회로기판의 솔더 볼 패드 형성방법은:

BGA 인쇄회로기판의 솔더 볼 패드 형성방법에 있어서,

(a) 기판 상에 솔더 레지스트를 도포한 후, 솔더 볼 패드에 대응하는 부분의 솔더 레지스트를 제거하고 개구부를 형성하여 구리하지층을 노출시키는 단계;

(b) 상기 개구부를 통해 노출된 솔더 볼 패드의 구리하지층이 0.5㎛≤Ra≤2.0㎛의 조도를 갖도록 조도처리하는 단계;

(c) 상기 조도처리된 구리하지층 상에 무전해 니켈도금층을 형성하는 단계; 및

(d) 상기 니켈도금층 상에 무전해 금도금층을 형성하는 단계;

를 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 BGA 인쇄회로기판은:

(a) 회로 패턴 및 와이어 본딩 패드 패턴을 포함하는 제1외층;

(b) 회로 패턴 및 솔더 볼 패드 패턴을 포함하는 제2외층; 및

(c) 상기 제1외층 및 제2외층 사이에 전기적 도통을 위해 형성된 도통홀을 포함하는 절연층;

을 포함하며,

여기서, 상기 솔더 볼 패드는:

0.5㎛≤Ra≤2.0㎛의 조도를 갖는 구리하지층;

상기 구리하지층 상에 형성된 무전해 니켈도금층; 및

상기 니켈도금층 상에 형성된 무전해 금도금층;

을 포함하는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

도 3a 내지 3i는 본 발명에 따른 솔더 볼 패드 형성방법을 이용한 BGA 인쇄회로기판의 제조방법을 설명하기 위한 도면이고, 도 4a 내지 4f는 본 발명에 따른 BGA 인쇄회로기판의 솔더 볼 패드 형성방법을 설명하기 위한 도면으로서, 도 1 및 도 2에 도시된 구성과 동일한 구성에 대해서는 동일한 참조부호를 사용하였다.

이하, 도 3a 내지 3i를 참조하여 본 발명의 BGA 인쇄회로기판의 제조방법을 설명한다.

우선, 도 3a에서와 같이, 절연수지층(101)의 양면에 동박(102a, 102b)이 입혀진 동박적층판(CCL)인 원판(100)을 준비한다.

여기서, 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.

또한, 내층이 없는 원판(100)을 사용하였으나, 사용 목적이나 용도에 따라 내층이 2층, 4층, 및 6층 등의 다층 구조로 된 원판을 사용할 수도 있다.

다음, 도 3b에서와 같이, 내층 코어 자재인 CCL(Copper Clad Layer)의 상부 및 하부면을 전기적으로 연결하기 위한 기계적 도통홀(A)을 가공하여 형성한다.

여기서, 도통홀(A)을 관통할 때는 원판(100)의 상부 및 하부가 정확히 수직이 되도록 관통시켜야 배선들을 전기적으로 연결하는 기능이 발휘된다. 또한, 드릴링 시 발생하는 동박의 버(burr) 및 홀 내벽의 먼지 입자와 동박 표면의 먼지, 지문 등을 제거하는 디버링을 한다. 게다가, 드릴링 시 많은 열이 발생하여 수지가 녹아 홀의 내벽에 부착되는 스미어가 발생하는데, 이는 홀 내벽에 대한 동도금의 품질을 떨어뜨리는 결정적인 작용을 하므로 반드시 스미어를 제거하는 디스미어를 행한다.

그 다음, 도 3c에서와 같이, 원판(100)의 표면 및 도통홀(A) 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(103a, 103b)을 형성한 다.

여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 수행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜 주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.

이후, 도 3d에서와 같이, 소정의 패턴이 형성된 드라이 필름(104a, 104b)을 도포한다.

여기서, 드라이 필름(104a, 104b)은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.

그리고, 도 3e에서와 같이, 회로 패턴, 와이어 본딩 패드 패턴 및 솔더 볼 패드 패턴을 포함하여 소정의 패턴이 형성된 외층 패턴(103a, 103b)을 형성한다.

여기서, 외층 패턴(103a, 103b)을 형성하기 위해, 우선, 소정의 패턴이 인쇄된 드라이 필름(104a, 104b)을 노광 및 현상함으로써, 드라이 필름(104a, 104b)에 소정의 패턴을 형성한다. 다음, 소정의 패턴이 형성된 드라이 필름(104a, 104b)을 에칭 레지스트(etching resist)로 사용하고, 원판(100)에 에칭액을 분무시킴으로써, 드라이 필름(104a, 104b)의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(102a, 102b) 및 동도금층(103a, 103b)을 에칭하여 제거한다. 이후, 원판(100)의 상하 양면에 도포된 드라이 필름(104a, 104b)을 박리, 제거하여 외층 패턴(103a, 103b)을 형성한다.

한편, 에칭 레지스트로 드라이 필름(104a, 104b)을 사용한 경우를 일례를 들어 설명하였으나, 이에 한정되지 않고 액체 상태의 감광재를 에칭 레지스트로 사용할 수 있다.

이후, 도 3f에서와 같이, 솔더 레지스트(104a', 104b')를 도포한 후 가건조시킨다.

여기서, 동박(102a, 102b) 및 동도금층(103a, 103b)에 회로 패턴이 형성된 원판(100)에 지문, 기름, 먼지 등이 묻어 있는 경우, 이후 공정에서 형성되는 솔더 레지스트(104a', 104b')와 원판(100)이 완전히 밀착되지 않는 문제가 발생할 수 있다. 따라서, 솔더 레지스트(104a', 104b')를 도포하기 전에, 솔더 레지스트(104a', 104b')와 원판(100)과의 밀착력을 향상시키기 위하여 기판 표면을 세정하고 기판 표면에 조도를 부여하는 전처리를 수행하는 것이 바람직하다.

다음, 도 3g에서와 같이, 와이어 본딩 패드에 대응하는 부분의 개구부(C) 및 솔더 볼 패드에 대응하는 부분의 개구부(D)를 노광공정 혹은 레이저를 이용하여 형성한다.

여기서, 레이저를 이용하면 고속으로 가열하여 가공하므로 열변형층이 좁고, 아주 단단한 재료의 가공이 쉽다. 또한, 비접촉식이므로 공구의 마모가 없는 등의 장점이 있고, 복잡한 모양의 부품을 미세하게 가공할 수 있으며, 작업시 소음과 진동이 없다. 이렇게, 레이저빔을 물체의 표면에 조사하면, 재료 표면의 온도가 급 격히 올라가 표면 근처가 용융됨과 동시에 증발됨으로써 물질이 제거되어 가공이 이루어진다.

여기서, 원판(100)의 솔더 레지스트층(104a', 104b')이 제거된 부분에 잔존하는 솔더 레지스트층(104a', 104b')의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 수행하는 것이 바람직하다.

이후, 도 3h에서와 같이, 와이어 본딩 패드상에 니켈금도금층(105a)을 형성한다.

여기서, 원판(100)을 니켈금도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 금도금을 수행하여 금도금층(105a)을 형성한다. 이때, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가하여 니켈 및 금을 차례로 석출하는 방식을 사용하는 것이 가능하다. 또한, 금과 접착성을 높이기 위하여, 먼저 니켈을 얇게 도금한 후, 금도금층(105a)을 형성하는 것이 바람직하며, 필요에 따라 ENIG 방식을 적용할 수도 있다.

다음으로, 도 3i에서와 같이, 솔더 볼 패드상에 ENIG층(105b)을 형성한다.

여기서, 상기와 같이 솔더 볼 패드상에 ENIG층(105b)을 형성하는 과정을 도 4a 내지 4f를 참조하여 설명하면 다음과 같다.

우선, 솔더 레지스트(104b')가 도포된 BGA 인쇄회로기판(100)을 노광시키고 솔더 레지스트 현상액에 담궈서 솔더 볼 패드(103b)에 대응하는 부분의 솔더 레지스트(104b')를 제거함으로써 개구부를 형성하여 솔더 볼 패드의 구리하지층(103b)을 외부로 노출시킨다(도 4a 및 4b 참조).

다음으로, 상기 개구부를 통해 노출된 솔더 볼 패드의 구리하지층(103b)이 0.5㎛≤Ra≤2.0㎛, 바람직하게는 0.5㎛≤Ra≤1.5㎛, 좀 더 바람직하게는 0.5㎛≤Ra≤1.0㎛의 조도(Ra)를 갖도록 처리한다(도 4c 참조).

이때, 상기 조도(Ra)가 0.5㎛ 미만이면 후속공정인 Ni 도금공정에서 Ni의 초기핵생성시 핵생성점이 적어져 초기부터 조대한 니켈층이 형성되므로 니켈층의 표면의 조도가 결론적으로 크게 형성된다. 따라서, 이러한 니켈층의 큰 조도로 인하여 이후 공정인 침지 Au 도금공정에서 침식이 쉬워져 블랙 패드(black pad) 발생이 쉬워지고, 이로 인하여 ENIG층과 솔더층 사이의 결합강도가 낮아지게 된다. 반면, 상기 조도(Ra)가 2.0㎛를 초과하면 조도형성에 과다한 비용이 요구된다.

상기 조도처리방법으로는 에칭(etching), 예를 들어, CZ 전처리(CZ pre-treatment), 블랙 산화(black oxide), 브라운 산화(brown oxide), ABC(acid base chemical), 세라믹 천(ceramic buff) 및 Z-스크러빙(Z-scrubbing) 처리를 포함하는 군으로부터 하나 또는 2 이상의 방법을 조합하여 사용할 수 있으나, 당 분야의 통상의 지식을 가진 자에 의해 공지된 방법이라면 특별히 이에 한정하지 않고 적용가능하다.

특히, 상기 에칭 처리 중 일례로서 CZ 전처리와 관련하여, 통상의 ENIG 공정에서는 전처리 과정으로서 구리하지층(103b)의 탈지, 산세, 소프트 에칭, 팔라듐 전처리 및 팔라듐 처리가 수행되는데, 여기서 수행되는 전처리 과정 중 하나인 소프트 에칭의 경우에는 솔더 레지스트의 잔사 또는 산화피막을 제거하기 위한 목적으로 하지의 구리층을 1∼5㎛ 범위에서 에칭하기 위하여 용액의 전위를 높여 산화 반응을 촉진하도록 황산 및 과수(H₂O₂) 또는 소듐퍼설페이트(Na₂S₂O) 등을 기반으로 하는 용액을 이용하여 구리 표면을 에칭함으로써 구리 표면이 균질해지는 효과가 있다.

그러나, 본 발명의 경우에는 이와 반대로 포름산, 탄산나트륨, 염화구리 중 어느 하나 또는 2이상의 혼합물을 필수성분으로서 포함하는 에칭액을 이용한 구리에칭을 통해서 구리하지층(103b)에 특정범위의 조도를 부여함으로써 별도의 설비나 방법을 추가적으로 사용하지 않고도 기존의 구리하지층 전처리과정 중 일부로서 간단히 대체, 적용하여 경제적이고 효율적인 공정을 통해서 솔더결합강도를 향상시킬 수 있는 이점이 있다.

다음으로, 상기 조도처리된 구리하지층(103b) 상에 무전해 니켈도금층(105b1)을 형성한다(도 4d 참조).

여기서, 상기 무전해 니켈도금 과정의 반응시간은 20 내지 45 분이고, 이로부터 형성되는 니켈도금층(105b1)의 두께는 두꺼울수록 결합강도가 향상되는 경향이 있다. 이에, 니켈두께를 기존에 요구되는 3㎛ 보다 훨씬 더 두꺼운 12㎛ 이상까지도 도금을 수행할 수 있으나 두께를 증가시키기 위하여 침적시간을 과도하게 길게 하거나 Ni 욕의 온도를 높였을 때는 솔더레지스트 어택(attack)과 용출 및 활성화로 인한 니켈층의 과도금현상에 기인하여 브릿지(bridge) 현상 등의 불량으로 적용이 불가한 단점이 있다. 따라서, 바람직하게는 상기 무전해 니켈도금층(105b1)의 두께가 3 내지 10㎛, 좀 더 바람직하게는 5 내지 9㎛인 것이 요구물성 발현 대비 경제적이고 효율적인 면에서 가장 바람직하다. 이와 같이, 본 발명에서는 구리하지층(103b)에 특정범위의 조도를 형성시켜 Ni의 핵생성을 증가시킴으로써 기존 기술에 비해 3∼4㎛ 정도 훨씬 더 낮은 도금 두께로도 동등 수준 이상의 솔더결합강도를 얻을 수 있는 이점이 있어 양산적용 측면에서도 훨씬 더 좋은 장점을 가지고 있다.

다음으로, 상기 니켈도금층(105b1) 상에 당 분야의 통상의 지식을 가진 자에 의해 공지된 방법에 따라 무전해 금도금층(105b2)을 형성한 후(도 4e 참조), 상술한 바와 같이 ENIG층(105b)으로 표면처리된 솔더 볼 패드 상에 솔더 볼(107)을 융착시킨다(도 4f 참조).

여기서, 주목할 점은 본 발명의 솔더 볼 패드 형성방법에 따라 구리하지층(103b)에 특정범위의 조도를 부여함으로써 일반적으로 유추할 수 있는 바와 같이 구리하지층(103b)과 ENIG층(105b) 사이의 결합강도를 증가시킬 수 있을 뿐 아니라, ENIG층(105b)과 그 상층에 형성되는 솔더(107) 사이의 결합강도를 증가시킬 수 있다는 예상 밖의 놀라운 사실이다.

이렇게 예상 외로 본 발명의 방법에 따른 구리하지층(103b)의 조도 조절을 통해서 ENIG층(105b)과 솔더(107) 간의 결합강도를 증가시킬 수 있다는 점과 관련하여, 그 이론적 배경에 대하여 설명하면 다음과 같다.

일반적으로 ENIG층은 솔더와의 결합강도가 매우 취약하여 이러한 현상의 원인에 대하여 많은 연구가 진행되고 있는 바, 이에 대하여 침지 금도금(Immersion Au plating) 중의 Ni 부식(corrosion)이 그 원인이라는 주장이 많은 설득력을 얻고 있다(Kuldip Johal et al., "Phosphorous in Electroless Nickel Layer - Curse or Blessing", IPC Expo. APEX and Designers Summit Trade Show held in Anaheim, CA, Feb 2004 / Robert F. Champaign et al., "Afraid of the Dark", Circuit Assembly January 2003, Pages : 22-25 참조).

즉, 다음의 전기화학적 치환반응에 의하여 침지 금도금층이 형성될 때, 도 5에 나타낸 바와 같이 니켈표면의 형상이 평평하지 않고 조도가 심하게 되면 밸리(valley) 부근에서는 다음의 치환반응에서 (2)의 반응이 주가 되고 피크(peak)부분은 (1)의 반응이 주가 된다.

Au(CN)₂ ^- + e --> Au (Eo=0.611V) (1)

Ni --> Ni²⁺ + 2e (Eo=-0.25V) (2)

이처럼 밸리 부근에서 Ni 용해(dissolution)가 집중적으로 일어나게 되면 본래 약 6∼10중량%의 양으로 존재하는 P의 경우, Ni 이 Ni²⁺ 이온으로 용해되더라도 P는 용해되지 않고 무전해니켈층에 잔존하기 때문에 Ni 함량 감소에 따라 무전해 니켈층 표면부위는 상대적으로 P 함량이 증가하게 되며 이후 솔더링 과정에서 솔더결합강도(solder joint strength)를 약화시키는 원인이 된다.

따라서, 니켈도금층 표면의 모폴로지(surface morphology)가 평평하게 될수록 솔더결합강도가 향상되며, 조도가 증가할수록 솔더결합강도는 매우 취약하게 될 것이다.

여기서, 표면의 조도를 평평하게 만드는 방법에 대하여 몇 가지 방법을 소개하자면, 첫째 니켈도금층의 두께를 증가시키는 것이다.

이와 관련하여, 도 6a를 참조하면, 니켈도금층의 두께를 올릴수록 처음 형성되었던 노듈(nodule)들이 두께가 증가됨에 따라 계속적으로 병합되면서 점점 평평하게 됨을 알 수 있다(여기서, 니켈도금층의 P함량이 6중량% 이상이면 비정질(amorphous)이므로 입자(grain)라는 표현 대신 노듈이라고 표현함).

이처럼 니켈도금층의 두께를 올리면 ENIG층의 솔더와의 결합강도는 향상이 되나, 무전해 니켈 욕(bath)과 침지 금도금 욕에서의 온도가 80℃ 이상이어서 도금면적 이외의 부분, 즉 솔더 레지스트 등의 유전체 물질(dielectric material)에 좋지 않은 영향을 미치므로 유전체 물질에 과도금이 되거나 이후 언더필 등을 할 때 좋지 않은 영향을 미칠 수 있다. 또한, 생산성 등을 함께 고려한다면 무작정 니켈도금층의 두께만을 두껍게 만들 수는 없다. 실제, 니켈도금 욕에의 침지시간이 35분을 초과하는 경우, 솔더 레지스트 표면에까지 부분도금이 형성되는 등 부작용이 관찰되어 양산에 적용하기에 어려움이 있었다.

이에 본 발명에서는 이러한 방법 이외에 사용할 수 있는 다른 방법을 모색한 결과, 니켈도금층 하지의 구리층의 표면을 거칠게 만들어서 초기 니켈의 핵생성을 쉽게 만듦으로써 ENIG층과 솔더와의 결합강도를 향상시킬 수 있다는 사실에 착안한 것이다.

즉, 도 6b에 나타낸 바와 같이, 본 발명의 방법에 따라 구리하지층에 특정범위를 조도를 부여하여 표면에 조도를 부여하는 경우, 초기 Ni의 핵생성이 증가되고 초기의 노듈의 크기가 작아지게 된다. 또한, 초기 노듈의 크기가 작아지면 같은 두께인 경우, 노듈간 병합할 기회가 더 많아지게 되며, 결국 더 평평한 표면을 얻을 수 있게 된다.

상술한 내용을 간략하게 몇 가지의 가정을 바탕으로 도 7을 참조하여 수식적으로 설명하면 다음과 같다.

가정 1. 도 7에 나타낸 바와 같이, 초기의 핵에서 형성되는 형태가 구리층의 표면 조도와 관계없이 단지 크기만 같고 형태는 일정하여, 표면의 핵생성을 증가할때의 그 크기의 비율이 a (a<1) 만큼 줄어든다.

가정 2. 두 개의 노듈이 하나의 노듈로 병합되는 데 소요되는 시간은 원래 노듈의 크기만큼 성장하는 데 소요되는 시간동안 병합이 이루어진다. 즉, 원래 노듈의 높이가 클수록 병합하는 데 시간이 더 많이 소요된다.

가정 3. 두 개의 노듈이 하나의 노듈로 병합된다.

위의 가정에서, 높이 d 만큼의 두께를 갖는 니켈도금층을 만든다고 한다면, 보통의 니켈도금층인 경우에는 전체 노듈들이 병합하는 기회의 총수가 N=d/c이며 병합결과 너비방향의 최종길이는 2^N=2^d/c 배가 증가된다.

이에 반하여, 핵생성을 증가시킨 경우에는 전체 노듈들이 병합하는 기회의 총수가 N=d/ca가 되며, 또한 너비방향의 최종길이는 2^N= 2^d/ca가 된다.

여기서, a<1 이므로 너비방향으로의 길이가 지수적으로 길어짐에 비하여 높 이방향으로의 길이는 그대로 조도가 지수적으로 감소하는 경향을 보임을 알 수 있다.

위의 가설은 하기의 실제 NIEG층의 표면 모폴로지 관찰 결과로부터 확인할 수 있는 바, 이하 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.

이하 본 발명의 실시예 및 비교예에서 나타낸 솔더결합강도는 Jinlin Yang et al., "A testing method for assessing solder joint reliability of FC BGA packages", Microelectronics Reliability 44(2003) 833-840에 개시된 방법에 따라 측정되었다. 또한 Cu 층의 조도는 조도측정기(Veeco사, 모델:Wyko SP3200)을 이용하여 조도측정하였다.

실시예 1

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 CZ 전처리 에칭액(MAC사, CZ 8100)을 사용하여 25℃의 온도에서 1분 동안 에칭하여 0.8㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5㎛의 무전해 니켈도금층을 형성하고, 금도금욕에 85℃의 온도에서 8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 표 1에 나타내었다. 또한, 이로부터 얻은 ENIG층의 표면 모폴로지를 관찰하기 위한 SEM 사진을 도 8a에 나타내었다.

실시예 2

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 CZ 전처리 에칭액(MAC사, CZ 8100)을 사용하여 25℃의 온도에서 3분 동안 에칭하여 1.0㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5㎛의 무전해 니켈도금층을 형성하고, 금도금욕에 85℃의 온도에서 8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 표 1에 나타내었다.

실시예 3

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 CZ 전처리 에칭액(MAC사, CZ 8101)을 사용하여 25℃의 온도에서 1 분 동안 에칭하여 0.7㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5㎛의 무전해 니켈도 금층을 형성하고, 금도금욕에 85℃의 온도에서 8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 도 9에 나타내었다. 상기 실험은 서로 다른 21개의 샘플에 대하여 반복 수행되었으며, 이로부터 얻어진 실험치 결과를 하기 표 2에 정리하여 나타내었다.

비교예 1

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 소프트 에칭액(Dupont, Oxone PS2)을 사용하여 30℃의 온도에서 1분 동안 소프트 에칭하여 0.3㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5 ㎛의 무전해 니켈도금층을 형성하고, 금도금욕에 85℃의 온도에서 8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 표 1에 나타내었다. 또한, 이로부터 얻은 ENIG층의 표면 모폴로지를 관찰하기 위한 SEM 사진을 도 8b에 나타내었다.

비교예 2

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 소프트 에칭액(Dupont, Oxone PS2)을 사용하여 30℃의 온도에서 3 분 동안 소프트 에칭하여 0.2㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5㎛의 무전해 니켈도금층을 형성하고, 금도금욕에 85℃의 온도에서 .8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 표 1에 나타내었다.

비교예 3

BGA 인쇄회로기판 상에 솔더 레지스트를 32㎛의 두께로 도포한 후, 노광 및 현상과정을 거쳐 솔더 볼 패드에 대응하는 부분의 솔더레지스트를 제거하여 구리하지층을 노출시켰다. 상기 구리하지층을 소프트 에칭액(서울아이씨, NAPS)을 사용하여 30℃의 온도에서 1분 동안 소프트 에칭하여 0.3㎛의 Ra를 갖도록 처리하였다. 상기 기판을 니켈도금욕에 82℃의 온도에서 33분 동안 침지시켜 7.5㎛의 무전해 니켈도금층을 형성하고, 금도금욕에 85℃의 온도에서 8분 동안 침지시켜 0.075㎛의 무전해 금도금층을 형성하였다. 이와 같이 ENIG층으로 표면처리된 솔더 볼 패드부에 솔더볼을 융착시킨 후, ENIG층과 솔더 사이의 솔더결합강도를 측정하여 그 결과를 하기 도 9에 나타내었다. 상기 실험은 서로 다른 21개의 샘플에 대하여 반복 수행되었으며, 이로부터 얻어진 실험치 결과를 하기 표 2에 정리하여 나타내었다.

	실시예 1	실시예 2	비교예 1	비교예 2
구리하지층 조도 Ra(㎛)	0.8	1.0	0.3	0.2
니켈층 조도 Ra(㎛)	0.19	0.17	0.51	0.60
good joint ratio (%)	99.2	100%	32.5	18.6

Test No./ 솔더결합강도	실시예 3	비교예 3
1	99.79	83.63
2	100	79.54
3	100	75.44
4	92.82	52.25
5	100	75.44
6	100	87.72
7	100	82.26
8	98.6	67.26
9	100	89.9
10	100	66.98
11	99.03	88.13
12	100	76.81
13	100	82.81
14	100	54.71
15	100	77.35
16	100	76.53
17	100	74.86
18	99.78	74.9
19	100	92.5
20	100	73.12
21	100	84.99

도 8a 및 8b를 참조하면, 기존의 구리에칭액을 이용하여 형성된 비교예 1의 ENIG층(도 8b)의 경우에는, 표면부식이 많이 이루어져 있으며 이로부터 솔더결합강도 저하를 예상할 수 있다. 반면, 본 발명의 방법에 따라 형성된 실시예 1의 ENIG층(도 8a)의 경우에는 표면부식이 상대적으로 적은 표면층을 얻을 수 있었고, 이로부터 보다 향상된 솔더결합강도가 예상된다.

이러한 예상 결과는 상기 표 1∼2 및 도 9에 나타낸 솔더결합강도 측정결과 데이터로부터 확인할 수 있는 바, 종래기술에 비해 본 발명의 방법에 따라 형성된 솔더 패드에서 보다 향상된, 매우 우수한 솔더결합강도를 얻을 수 있음을 알 수 있었다. 이는 본 발명의 방법에 따라 구리하지층에 특정범위의 조도를 부여함으로써 니켈도금층의 초기 핵생성이 증가되어 전체적으로 평평한 니켈도금층을 얻을 수 있으며, 또한 이로 인하여 금도금층에서의 부식이 적어졌기 때문이다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 BGA 인쇄회로기판의 솔더 볼 패드 형성방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

전술한 바와 같이, 본 발명에 따르면, BGA 인쇄회로기판의 솔더 볼 패드 형성시 구리하지층에 특정 범위의 조도를 형성시킴으로써 이후 무전해 니켈도금과정에서 초기 핵생성을 증가시키고 이에 따라 전체적으로 평평한 도금층을 형성시켜 ENIG층과 솔더층 간의 결합강도를 향상시킬 수 있다.

또한, 솔더결합강도를 향상시키기 위하여 별도의 설비나 방법을 추가적으로 사용하지 않고도 기존의 구리하지층 전처리과정 중의 일부로서 대체 적용하여 간단히 조도처리함으로써 경제적이고 효율적인 공정을 통해서 BGA 인쇄회로기판을 제조 할 수 있는 이점이 있다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims

BGA 인쇄회로기판의 솔더 볼 패드 형성방법에 있어서,

(a) 기판 상에 솔더 레지스트를 도포한 후, 솔더 볼 패드에 대응하는 부분의 솔더 레지스트를 제거하고 개구부를 형성하여 구리하지층을 노출시키는 단계;

(b) 상기 개구부를 통해 노출된 솔더 볼 패드의 구리하지층이 0.5㎛≤Ra≤2.0㎛의 조도를 갖도록 조도처리하는 단계;

(c) 상기 조도처리된 구리하지층 상에 무전해 니켈도금층을 형성하는 단계; 및

(d) 상기 니켈도금층 상에 무전해 금도금층을 형성하는 단계;

를 포함하는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제1항에 있어서, 상기 개구부를 통해 노출된 솔더 볼 패드의 구리하지층이 0.5㎛≤Ra≤1.5㎛의 조도를 갖도록 처리되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제2항에 있어서, 상기 구리하지층이 0.5㎛≤Ra≤1.0㎛의 조도를 갖도록 처리되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제1항에 있어서, 상기 조도처리방법이 에칭(etching), 블랙 산화(black oxide), 브라운 산화(brown oxide), ABC(acid base chemical), 세라믹 천(ceramic buff) 및 Z-스크러빙(Z-scrubbing) 처리를 포함하는 군으로부터 하나 또는 2이상 선택되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제4항에 있어서, 상기 에칭은 포름산, 탄산나트륨, 염화구리 또는 이들의 혼합물을 필수성분으로 포함하는 소프트 에칭액을 사용하여 수행되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제1항에 있어서, 상기 무전해 니켈도금층이 3 내지 10㎛의 두께를 갖도록 형성되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제6항에 있어서, 상기 무전해 니켈도금층이 5 내지 9㎛의 두께를 갖도록 형성되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
제1항에 있어서, 상기 무전해 니켈도금은 20∼45분 동안 수행되는 것을 특징으로 하는 BGA 인쇄회로기판의 솔더 볼 패드 형성방법.
(a) 회로 패턴 및 와이어 본딩 패드 패턴을 포함하는 제1외층;

(b) 회로 패턴 및 솔더 볼 패드 패턴을 포함하는 제2외층; 및

(c) 상기 제1외층 및 제2외층 사이에 전기적 도통을 위해 형성된 도통홀을 포함하는 절연층;

을 포함하며,

여기서, 상기 솔더 볼 패드는:

0.5㎛≤Ra≤2.0㎛의 조도를 갖는 구리하지층;

상기 구리하지층 상에 형성된 무전해 니켈도금층; 및

상기 니켈도금층 상에 형성된 무전해 금도금층;

을 포함하는 것을 특징으로 하는 BGA 인쇄회로기판.
제9항에 있어서, 상기 구리하지층은 0.5㎛≤Ra≤1.5㎛의 조도를 갖는 것을 특징으로 하는 BGA 인쇄회로기판.
제10항에 있어서, 상기 구리하지층은 0.5㎛≤Ra≤1.0㎛의 조도를 갖는 것을 특징으로 하는 BGA 인쇄회로기판.
제9항에 있어서, 상기 무전해 니켈도금층의 두께는 3 내지 10㎛인 것을 특징으로 하는 BGA 인쇄회로기판.
제12항에 있어서, 상기 무전해 니켈도금층의 두께는 5 내지 9㎛인 것을 특징으로 하는 BGA 인쇄회로기판.