JP3987781B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP3987781B2
JP3987781B2 JP2002285555A JP2002285555A JP3987781B2 JP 3987781 B2 JP3987781 B2 JP 3987781B2 JP 2002285555 A JP2002285555 A JP 2002285555A JP 2002285555 A JP2002285555 A JP 2002285555A JP 3987781 B2 JP3987781 B2 JP 3987781B2
Authority
JP
Japan
Prior art keywords
copper
mark
wiring board
main surface
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002285555A
Other languages
English (en)
Other versions
JP2004124110A (ja
JP2004124110A5 (ja
Inventor
友紀 松浦
健藏 川口
和久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002285555A priority Critical patent/JP3987781B2/ja
Publication of JP2004124110A publication Critical patent/JP2004124110A/ja
Publication of JP2004124110A5 publication Critical patent/JP2004124110A5/ja
Application granted granted Critical
Publication of JP3987781B2 publication Critical patent/JP3987781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemically Coating (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の製造時に銅パターンに対して無電解金めっきを行う際の前処理方法、配線基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、配線基板上に半導体集積回路チップ等の電子部品を搭載した構造の半導体パッケージがよく知られている。かかる配線基板の表面には、銅パターン(接続端子としての多数の銅パッドや、半導体集積回路チップを搭載する際の位置合わせに用いる銅マークなど)が設けられている。かかる銅パターンには、一般的に表面処理として無電解Ni−P/Auめっきが施されている。つまり、銅パターン上には無電解Ni−Pめっき層が形成され、さらにその上には無電解金めっき層が形成されている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2001−274537号公報(図2等)。
【0004】
ところが、無電解Ni−P/Auめっきを施した銅パッド上にはんだバンプなどを形成した場合、はんだ中に含まれるSnと無電解Niとが反応して、Sn−Ni合金層を生じてしまう。それゆえ、合金層の界面でクラックが発生しやすくなり、電気的オープン不良につながるおそれがあった。このため、長期信頼性に問題があった。そこで従来においては、Sn−Ni合金層の発生原因である無電解Ni−P層を排除すべく、銅パッド上に直接無電解Auめっきを施して無電解Auめっき層を形成することが検討されてきた。また、このような直接無電解Auめっきを行う場合、通常、前処理として、脱脂、ソフトエッチング及び酸洗浄が行われていた。なお、銅マークは銅パッドと同一面内に存在することが多いため、かかる銅マークについても前処理を経て直接無電解Auめっきが施されていた。
【0005】
【発明が解決しようとする課題】
しかしながら、上記方法により銅パターン上に直接形成された無電解Auめっき層は、従来の無電解Ni−P/Auめっき層に比べて光沢が少なく、くすんだ感じの色合いとなってしまう。よって、表面を覆う無電解金めっき層の色合いが従来のものとは異なる銅マークを用いて位置合わせをしようとしても、その銅マークの画像を正確に認識することができなかった。それゆえ、画像認識を可能とするためには画像認識装置の設定を変更しなければならず、結果として生産性の低下を来たすという問題があった。
【0006】
そこで本願発明者らが鋭意研究を行ったところ、銅パターン上に直接形成された無電解Auめっき層の色合いの変化の原因はめっき前処理にあること、さらにはめっき前処理にて用いているエッチング液にあることを突き止めた。即ち、従来一般的に使用されているエッチング液は、過硫酸塩類系のエッチング液である。かかるエッチング液は、銅の粒界を侵蝕する作用が強く、銅パターンの表面を凹凸化しやすい。従って、凹凸が増えた銅パターンの表面に直接無電解Auめっき層を形成した場合、その無電解Auめっき層にも凹凸が生じ、これにより光沢の低下及びくすみの発生につながってしまうのである。そして、本願発明者はこのような知見をさらに発展させ、下記の発明を想到するに至ったのである。
【0007】
本発明は上記の課題に鑑みてなされたものであり、その目的は、銅パターンを覆う無電解金めっき層の色合いの変化を伴わない無電解金めっきの前処理方法、配線基板及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第1主面及び第2主面を有し、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面にて露出する電子部品が搭載可能な複数の銅パッドと、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面にて露出する位置合わせ用の銅マークと、前記銅マーク上に直接形成された無電解金めっき層と、前記銅マークの表面に存在する複数の微小凸部と、前記微小凸部の平均間隔は15μm以上であることとを備えることを特徴とする配線基板がある。
【0009】
また、別の解決手段としては、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面にて露出する電子部品が搭載可能な複数の銅パッドと、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面にて露出する位置合わせ用の銅マークと、前記銅パッド上及び前記銅マーク上に直接形成された無電解金めっき層と、前記銅パッドの表面及び前記銅マークの表面に存在する複数の微小凸部と、前記微小凸部の平均間隔は15μm以上であることとを備えることを特徴とする配線基板がある。
【0010】
そして上記構成の配線基板の場合、銅マーク(及び銅パッド)の表面に複数の微小凸部が存在していたとしても、その平均間隔は15μm以上であることから、従来構成(ちなみに微小凸部の平均間隔が10μm前後)に比べて、単位面積あたりの凹凸の数が確実に少なくなっている。よって、かかる銅マーク(及び銅パッド)の表面は比較的平滑なものとなっている。従って、このような銅マーク(及び銅パッド)の表面に直接形成された無電解金めっき層の表面も、凹凸が少なくて比較的平滑なものとなる。よって、従来の無電解Ni−P/Auめっき層と同等の光沢を維持することができ、めっき前処理に起因するくすみの発生を回避することができる。従って、画像認識装置の設定を特に変更しなくても十分に画像認識を行うことが可能となり、電子部品を搭載する際の位置合わせ作業を容易にかつ精度よく行うことができる。ゆえに、生産性の向上を達成することができる。
【0011】
なお「銅マーク(及び銅パッド)の表面に存在する微小凸部の平均間隔」とは、具体的には、銅マーク(及び銅パッド)を任意の箇所にて切断した場合、その切断面に現れる微小凸部のピーク間の平均間隔(μm)のことを意味する。
【0012】
上記構成においては、銅マーク(及び銅パッド)の表面に存在する微小凸部の平均間隔は15μm以上である必要があり、さらには20μm以上であることがよく、特には20μm以上100μm以下であることがよい。その理由は、前記平均間隔が15μm未満であると、従来のものとあまり差がなくなり、銅マーク(及び銅パッド)の表面の平滑化、ひいては無電解金めっき層の表面の平滑化を十分に達成できなくなるからである。
【0013】
また、別の解決手段としては、配線基板の表面にて露出する銅パターン上に直接無電解金めっき層を形成する際の前処理方法であって、過酸化水素と硫酸とを主成分とする水溶液からなるエッチング液を用いて前記銅パターンをソフトエッチングする工程を含むことを特徴とする、無電解金めっきの前処理方法がある。
【0014】
さらに別の解決手段としては、第1主面及び第2主面を有し、前記第1主面側及び前記第2主面側の最外層に設けられたソルダレジストと、前記ソルダレジストの開口部にて露出するように配置され、はんだバンプを介して半導体集積回路チップが搭載可能な複数の銅パッドと、前記複数の銅パッドと同一面内に存在し、前記ソルダレジストの開口部にて露出するように配置され、前記半導体集積回路チップを搭載する際の位置合わせに用いられる銅マークと、前記銅マーク上に直接形成された無電解金めっき層とを備える配線基板の製造方法であって、過酸化水素と硫酸とを主成分とする水溶液からなるエッチング液を用いて前記銅マークをソフトエッチングする工程と、前記ソフトエッチング工程後に前記銅マークに対して無電解金めっきを施す工程とを含むことを特徴とする配線基板の製造方法がある。
【0015】
なお、前記ソフトエッチング工程は、過硫酸塩類系のエッチング液に比較して銅の粒界を侵蝕する作用の小さいエッチング液を用いて前記銅マークをソフトエッチングする工程であってもよい。
【0016】
そして、上記方法において使用される過酸化水素と硫酸とを主成分とする水溶液からなるエッチング液(以下「過酸化水素/硫酸系エッチング液」と表記する。)は、従来一般的な過硫酸塩類系エッチング液に比べて、銅の粒界を侵蝕する作用が小さい。ゆえに、過酸化水素/硫酸系エッチング液は、過硫酸塩類系エッチング液を用いたときほど銅パターン(銅マーク及び銅パッド)を厚さ方向に侵蝕せず、むしろ層方向に侵蝕する作用が強い。このため、過酸化水素/硫酸系エッチング液により前処理された銅パターン(銅マーク及び銅パッド)の表面は、凹凸が少なくて比較的平滑なものとなる。従って、かかる凹凸が少なくて平滑な銅パターン(銅マーク及び銅パッド)の表面に直接無電解金めっき層が形成されることとなり、その結果得られる無電解金めっき層の表面の平滑性が向上する。よって、従来の無電解Ni−P/Auめっき層と同等の光沢を維持することができ、めっき前処理に起因するくすみの発生を回避することができる。従って、画像認識装置の設定を特に変更しなくても十分に画像認識を行うことが可能となり、生産性の向上を達成することができる。
【0017】
以下、無電解金めっきの前処理方法を含む上記配線基板の製造方法について順を追って説明する。
【0018】
まず、コア基板の片面または両面に配線層や樹脂絶縁層を設けた構造の配線基板をあらかじめ作製する。
【0019】
前記コア基板としては、例えば、樹脂板、セラミック板、金属板などが挙げられる。これらの板材は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる板材が挙げられる。前記セラミック板としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材等がある。前記金属板としては、例えば、銅板や銅合金板、銅以外の金属単体や、合金(例えばFe−Ni系合金など)からなる板材などが挙げられる。
【0020】
前記配線層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで配線層を形成したり、導電性ペースト等の印刷により配線層を形成したりすることも可能である。
【0021】
コア基板と配線層との間に介在する樹脂絶縁層としては、熱硬化性樹脂が好適であり、その場合に絶縁性、耐熱性、耐湿性等を考慮して適宜選択されることができる。熱硬化性樹脂の好適例としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。
【0022】
かかる配線層は、コア基板の片側面において1層のみ配置されていてもよいほか、2層以上配置されていてもよい。即ち、コア基板の表面上には、配線層と樹脂絶縁層とを交互に積層してなるビルドアップ層が形成されていてもよい。
【0023】
前記配線基板は、配線基板の第1主面及び第2主面のうちの少なくともいずれかの表面にて露出するように形成された複数の銅パッドを有している。例えば、配線基板の最外層の樹脂絶縁層がソルダレジストである場合、そのソルダレジストに設けられた開口部の底部に各銅パッドが配置された構成を例として挙げることができる。前記銅パッドに対しては、はんだ等を介して電子部品が搭載及び接合可能である。ここで前記電子部品としては、例えば、裏面に複数の接続端子を有する半導体集積回路チップなどを挙げることができる。そのほか前記電子部品は、裏面または側面に複数の接続端子を有する半導体パッケージや、裏面または側面に複数の端子を有するチップ部品(例えばチップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなど)などであってもよい。この場合、搭載される電子部品は、能動部品であっても受動部品であってもよい。
【0024】
前記銅パッドが半導体集積回路チップ搭載用のパッドである場合、これら複数のパッドは、例えば、配線基板の略中央部にある電子部品搭載領域内において格子状に配置される。なお、配線基板がいわゆる多数個取り用の配線基板であるような場合には、かかる電子部品搭載領域は配線基板上の複数箇所に設定されていてもよい。
【0025】
また、前記配線基板は、第1主面及び第2主面のうちの少なくともいずれかの表面にて露出するように形成された銅マークを有している。例えば、配線基板の最外層の樹脂絶縁層がソルダレジストである場合、そのソルダレジストに設けられた開口部の底部に各銅マークが配置された構成を例として挙げることができる。このような銅マークは、電子部品を搭載する際にその電子部品を配線基板における正しい位置に合わせるために用いられる。配線基板内に1つ以上の電子部品搭載領域があるような場合、かかる銅マークは、電子部品搭載領域の外に配置されることがよい。また、銅マークは1つのみであってもよいほか、複数であってもよい。
【0026】
前記最外層の樹脂絶縁層であるソルダレジストの形成前には、めっき層との密着性の向上を図るために、銅パッド及び銅マークの表面粗化を行うことがよい。具体的手法としては、酸処理のような化学的処理、ブラスト処理やバフ研磨等のような物理的処理などの公知の表面粗化処理がある。
【0027】
また、前記ソルダレジストに開口部をパターニングした後には、銅パッド及び銅マークの表面の樹脂の残渣を取り除くためにデスミア処理を行うことがよい。
【0028】
次に、少なくともソフトエッチング工程を含むめっき前処理を実施し、銅パッド及び銅マークの表面を無電解金めっきが析出しやすい状態にする。
【0029】
かかるソフトエッチング工程では、過酸化水素/硫酸系エッチング液を用いて銅パッド及び銅マークの表面をソフトエッチングする。この場合におけるソフトエッチングとは、銅表面を0.2μmから数μm程度均一にエッチングすることをいう。かかるソフトエッチングを行うと、銅の表面酸化物(酸化銅膜)が除去される結果、表面が活性化されてめっきの析出に好適な状態となる。
【0030】
この工程で用いるエッチング液は、上記の過酸化水素/硫酸系エッチング液のように、過硫酸塩類系エッチング液に比較して銅の粒界を侵蝕する作用の小さいエッチング液である必要がある。なお、過硫酸塩類系エッチング液に比較して銅の粒界を侵蝕する作用が小さい、という条件を満たすものであれば、主成分である過酸化水素及び硫酸の比率は任意に設定することができる。また、前記条件を満たすものであれば、過酸化水素及び硫酸を主成分として含みかつ過酸化水素及び硫酸以外の成分を副成分として若干含む水溶液を、エッチング液として用いても構わない。
【0031】
前記過酸化水素/硫酸系エッチング液の処理方法としては特に限定されないが、例えばディップ方式やスプレー方式などを挙げることができる。具体的には、ディップ方式を採用した場合、エッチング液を常温で30秒以上120秒以下程度処理することがよい。スプレー方式を採用した場合、エッチング液を常温で15秒以上60秒以下程度処理することがよい。
【0032】
なお、上記のソフトエッチングを実施した後には、配線基板の水洗及び乾燥を行って、エッチング液を完全に除去しておくことがよい。
【0033】
上記めっき前処理においては、ソフトエッチング工程に先立って脱脂工程を実施することが望ましい。その理由は、ソフトエッチング工程と脱脂工程との相乗効果により、いっそう銅パッド及び銅マークの表面を直接無電解金めっきに適した状態とすることができるからである。
【0034】
前記脱脂工程では、配線基板の表面を例えば酸性の脱脂液を用いて脱脂する。かかる脱脂は、銅表面における軽度の油脂分や酸化物を除去して、銅に対する無電解金めっきの濡れ性を改善し、銅に対する無電解金めっきの密着性の向上させることを目的としている。かかる脱脂工程においてディップ法を採用した場合には、処理濃度を80mL/L以上120mL/L以下に設定し、処理温度を40℃以上60℃以下に設定し、処理時間を4分以上6分以下に設定することがよい。また、ディップ時に脱脂液の撹拌を行うことも好ましい。
【0035】
なお、脱脂工程後かつソフトエッチング工程前においては、配線基板の水洗及び乾燥を行って、脱脂液を完全に除去しておくことがよい。
【0036】
また、上記めっき前処理においては、ソフトエッチング工程後にさらに酸洗浄工程を実施することが望ましい。その理由は、ソフトエッチング工程と酸洗浄工程との相乗効果(さらには脱脂工程とソフトエッチング工程と酸洗浄工程との相乗効果)により、いっそう銅パッド及び銅マークの表面を直接無電解金めっきに適した状態とすることができるからである。
【0037】
この工程では、洗浄液として例えば硫酸等のような酸溶液が使用される。例えば硫酸を採用した場合には、常温で10秒から120秒程度処理を行うことがよい。
【0038】
なお、酸洗浄工程後にも、配線基板の水洗及び乾燥を行って、酸溶液を完全に除去しておくことがよい。
【0039】
そして、上記のようなめっき前処理を行った後には、無電解金めっき工程を実施し、銅パッド及び銅マークの表面に対して直接無電解金めっきを析出させる。ここで使用される無電解金めっき液は、銅表面に直接無電解金めっきを析出しうるものであればよく、特にその種類は限定されない。かかる無電解金めっきにおいては、例えば、処理温度を50℃以上90℃以下に設定し、めっき液のpHを7.0以上7.5以下に設定し、処理時間を1分以上60分以下に設定することがよい。
【0040】
以上の結果、従来の無電解Ni−P/Auめっき層と同等の光沢を有する無電解金めっき層により被覆された銅パッド及び銅マークを有する配線基板、換言すると従来の条件設定にて画像認識装置による位置合わせを行うことが可能な配線基板を、簡単にかつ確実に製造することができる。
【0041】
【発明の実施の形態】
以下、本発明を具体化した一実施形態の配線基板11を図1〜図5に基づき詳細に説明する。
【0042】
図1は、本実施形態の配線基板11及びそれに搭載される半導体集積回路チップ41を示す部分概略断面図である。図2は、配線基板11の製造過程において、無電解金めっきを施す前の状態の配線基板11を示す部分概略断面図である。図3は、配線基板11の製造過程において、無電解金めっきを施した後の状態の配線基板11を示す部分概略断面図である。
【0043】
図1に示されるように、本実施形態の配線基板11は、平面視で略矩形状を呈しており、上面13(第1主面)及び下面14(第2主面)を有している。配線基板11の上面13側には、図1において二点鎖線で示す半導体集積回路チップ(電子部品)41が搭載可能となっている。一方、配線基板11の下面14側には、図示しないマザーボードが接続可能となっている。この配線基板11は、エポキシ樹脂を含浸したガラスクロスからなるコア基板12をその中心部に備えている。コア基板12の上面15及び下面16には、厚さ数十μmの銅からなる配線パターン21,22が形成されている。コア基板12における複数箇所には、コア基板12の上面15及び下面16を貫通するスルーホール形成用孔17が形成されている。そのスルーホール形成用孔17内には、無電解銅めっきからなるスルーホール導体18が形成されている。かかるスルーホール導体18は、コア基板12の上面15側の配線パターン21と下面16側の配線パターン22とを接続導通している。なお、スルーホール導体18内にできる空洞部には、導電性を有する閉塞体19が充填されている。
【0044】
ソルダレジスト(樹脂絶縁層)31,32は、その厚さが15μm程度であって、感光性エポキシ樹脂を用いてコア基板12の上面15及び下面16を覆うように形成されている。コア基板12の上面15側のソルダレジスト31には開口部33,34が設けられ、コア基板12の下面16側のソルダレジスト32には開口部35が設けられている。開口部33は、配線基板11の略中央部に設定された電子部品搭載領域内にて複数形成されている。これらの開口部33は、配線パターン21の一部に形成された銅パッド23を、配線基板11の上面13(第1主面)にて露出させている。一方、開口部34は電子部品搭載領域の外に1つ形成されている。開口部34は、コア基板12の上面15に位置する銅マーク24を、配線基板11の上面13(第1主面)にて露出させている。開口部35は、配線パターン22の一部に形成された銅パッド25を、配線基板11の下面14(第2主面)にて露出させている。
【0045】
銅パッド23,25及び銅マーク24の表面上には、いずれも無電解金めっきからなる厚さ1μm程度の無電解金めっき層26が直接形成されている。無電解金めっき層26で覆われた銅パッド23上には、突起電極であるはんだバンプ36が設けられている。はんだバンプ36の頂点は、配線基板11の上面13よりも上方に突出している。これらのはんだバンプ36には、上記半導体集積回路チップ41の有するバンプ42が接合されるようになっている。また、無電解金めっき層26で覆われた銅パッド2に対しては、マザーボード側の突起電極(図示略)が接合されるようになっている。無電解金めっき層26で覆われた銅マーク24は、光沢のある金色の外観を呈しており、画像認識装置を用いた位置合わせ工程において使用されるようになっている。具体的には、かかる銅マーク24に対して可視光線が照射されるとともに、無電解金めっき層26によって反射された光をCCDカメラによって撮像する。このようにして得た撮像データをコンピュータに読み込むとともに、それに基づいて画像認識を行うようになっている。
【0046】
次に、この配線基板11を製造する方法について順に説明する。
【0047】
まず、両面に銅箔を有する銅張積層板を出発材料としてサブトラクティブ法によるパターニングを行い、配線パターン21,22、銅パッド23,25、銅マーク24、スルーホール導体18などを備えるコア基板12を作製する。なお、スルーホール導体18の空洞部についてはこの段階で穴埋めを行い、閉塞体19を充填形成しておく。
【0048】
次に、化学的粗化処理の一種であるCZ処理を行うことによって、銅からなる配線パターン21,22、銅パッド23,25、銅マーク24の表面を粗化する。次いで、コア基板12の上面15及び下面16に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダレジスト31,32を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、前記ソルダレジスト31,32に開口部33,34,35をパターニングする(図2参照)。
【0049】
この後、従来公知の条件により過マンガン酸カリウム溶液を用いてデスミア処理を行い、銅パッド23,25及び銅マーク24の表面にある樹脂の残渣を取り除く。さらに、過硫酸ナトリウム水溶液を用いてアウトラインエッチを行い、さらに140℃かつ4分の条件でベーキングを行った後、下記のようなめっき前処理工程を実施する。
【0050】
めっき前処理工程では、第1段階としてまず脱脂工程を実施する。具体的には、酸性の酸性浸漬洗浄剤「スルカップACL−007」(上村工業株式会社製)を脱脂液として用い、それに配線基板11をディップすることにより、配線基板11の表面を脱脂する。このとき、処理濃度を100mL/Lに設定し、処理温度を50℃に設定し、処理時間を5分に設定する。また、ディップ時には脱脂液を撹拌するようにする。その結果、銅パッド23,25及び銅マーク24の表面における軽度の油脂分や酸化物が除去されることで、ある程度銅パッド23,25及び銅マーク24の表面が活性化され、無電解金めっきが析出しやすい状態となる。なお、かかる脱脂工程後には、純水による配線基板11の水洗及び乾燥を行って、配線基板11の表面から脱脂液を完全に除去しておく。これにより、脱脂液の持ち込みによるソフトエッチング用のエッチング液の早期劣化が防止される。
【0051】
次に、めっき前処理の第2段階として、過酸化水素/硫酸系エッチング液を用いて銅パッド23,25及び銅マーク24の表面をエッチするソフトエッチング工程(インラインエッチング工程)を実施する。具体的には、過酸化水素である荏原電産株式会社製の「エバケム ソフトエッチSCシリーズ SC−301R35」(6容量%)と、98%精製濃硫酸(8容量%)と、純水(86容量%)とからなる混合液を調製し、これを上記過酸化水素/硫酸系エッチング液として用いる。処理方法としてはディップ方式を採用するとともに、処理温度を常温(約30℃)に設定し、処理時間を30秒に設定する。すると、銅パッド23,25及び銅マーク24の表面の酸化銅膜が除去される結果、表面が活性化され、無電解金めっきがいっそう析出しやすい状態となる。なお、かかるソフトエッチング工程後には、純水による配線基板11の水洗及び乾燥を行って、配線基板11の表面から脱脂液を完全に除去しておく。これにより、ソフトエッチング液の持ち込みによる酸洗浄液の早期劣化が防止される。
【0052】
ここで、過酸化水素/硫酸系エッチング液を用いてソフトエッチングを行った本実施形態に対し、従来どおり過硫酸塩類系のエッチング液を用いてソフトエッチング工程を行ったものを比較例とする。ソフトエッチング後に銅マーク24の表面粗さ(Ra,Ry,Rz)を十点平均にて測定したところ、実施形態では、Ra=0.24μm,Ry=1.51μm,Rz=0.72μmとなった。一方、比較例では、Ra=0.17μm,Ry=0.90μm,Rz=0.76μmとなった。
【0053】
図4は、過酸化水素/硫酸系エッチング液を用いてソフトエッチングを行った後の銅マーク24の表面状態を概略的に表した要部拡大断面図である。これに対して、図5は、従来どおり過硫酸塩類系のエッチング液を用いてソフトエッチング工程を行った後の銅マーク24の表面状態を概略的に表した要部拡大断面図である。本実施形態においても比較例においても、銅マーク24の表面には微小凸部51が存在している。微小凸部51のピーク間の平均間隔52を測定したところ、本実施形態では24.61μmであるのに対し、比較例では11.30μmとかなり小さい値であった。従って、比較例よりも実施形態のほうが単位面積あたりの凹凸の数が確実に少なくなっていて、銅マーク24の表面が平滑化されていた。なお、銅パッド23,25についても同様に平滑化されていた。
【0054】
次に、めっき前処理の第3段階として、配線基板11の酸洗浄工程を実施する。具体的には、62.5%硫酸の10%溶液を用い、これを常温で60秒処理する。その結果、銅パッド23,25及び銅マーク24の表面が、よりいっそう直接無電解金めっきに適した状態となる。なお、酸洗浄工程後に配線基板11の水洗及び乾燥を行って、前記酸溶液を完全に除去しておく。これにより、酸洗浄液の持ち込みによる無電解金めっき液の早期劣化が防止される。
【0055】
そして、上記のようなめっき前処理を行った後、無電解金めっき工程を実施し、銅パッド23,25及び銅マーク24の表面に対して直接無電解金めっきを析出させる。この場合、無電解金めっき液として上村工業株式会社製の「ゴブライト TCU−36」を用い、これをpH=7.2に調製した後、85℃かつ15分の条件で処理する。その結果、銅パッド23,25及び銅マーク24の表面に所定厚みの無電解金めっき層26を形成する(図3参照)。
【0056】
図4,図5においては、それぞれ無電解金めっき層26が二点鎖線で示されている。これによると、比較例に比べて本実施形態のほうが、無電解金めっき層26表面の平滑性が高くなることがわかる。ゆえに本実施形態では、銅マーク24を覆う無電解金めっき層26の色調及び光沢が維持され、従来の無電解Ni−P/Auめっき層と同等のものになる。これに対して比較例では、銅マーク24を覆う無電解金めっき層26の色調及び光沢が損なわれる。その結果、本来金色であるべき色調が変化し、赤茶色にくすんでしまう。
【0057】
次に、はんだ印刷及びリフローを行って、銅パッド23上にはんだバンプ36を形成する(図1参照)。続いて、画像認識装置を用いて配線基板11に対する半導体集積回路チップ41の位置合わせを行ったうえで、その半導体集積回路チップ41を配線基板11に搭載する。このとき、配線基板11側のはんだバンプ36と、半導体集積回路チップ41側のバンプ42とを接合し、配線基板11と半導体集積回路チップ41との電気的な導通を図る。さらに、配線基板11と半導体集積回路チップ41との隙間に図示しないアンダーフィル材を塗布して硬化処理を行えば、所望の半導体パッケージを得ることができる。
【0058】
従って、本実施形態の配線基板11及びその製造方法によれば、以下の効果を得ることができる。
【0059】
(1)この配線基板11では、銅マーク24及び銅パッド23,25の表面に存在する微小凸部51の平均間隔52が、比較例のそれに比べて相当大きくなっている。ゆえに、銅マーク24等における単位面積あたりの凹凸の数が確実に少なく、表面の平滑性が高くなっている。従って、このような銅マーク24等の表面に直接形成された無電解Auめっき層26の表面も、凹凸が少なくて平滑性が高くなる。よって、従来の無電解Ni−P/Auめっき層と同等の色調及び光沢を維持することができ、めっき前処理に起因するくすみの発生を回避することができる。従って、画像認識装置の設定を特に変更しなくても十分に画像認識を行うことが可能となり、半導体集積回路チップ41を搭載する際の位置合わせ作業を容易にかつ精度よく行うことができる。ゆえに、生産性の向上を達成することができる。
【0060】
(2)また、本実施形態の配線基板11の製造方法では、過酸化水素/硫酸系エッチング液によるソフトエッチング工程を含むめっき前処理を行うことを特徴とする。上述したように、過酸化水素/硫酸系エッチング液は、従来一般的な過硫酸塩類系エッチング液に比べて銅の粒界を侵蝕する作用が小さい。ゆえに、過酸化水素/硫酸系エッチング液は、過硫酸塩類系エッチング液を用いたときほど銅マーク24及び銅パッド23,25を厚さ方向に侵蝕せず、むしろ層方向に侵蝕する作用が強い。このため、過酸化水素/硫酸系エッチング液によりソフトエッチングされた銅マーク24等の表面は平滑性が高くなり、結果的に無電解金めっき層26の平滑性も高くなる。それゆえ、本実施形態の製造方法によれば、上記の優れた配線基板11を簡単にかつ確実に製造することができる。
【0061】
なお、本発明の実施形態は以下のように変更してもよい。
【0062】
・前記実施形態では、脱脂工程、ソフトエッチング工程及び酸洗浄工程を含むめっき前処理工程を行っている。しかし、脱脂工程や酸洗浄工程に関しては必須ではないため、不要であると判断した場合には省略されることができる。
【0063】
・めっき前処理工程において実施される配線基板11の水洗及び乾燥は、必須ではないため、不要であると判断した場合には省略されても構わない。
【0064】
・前記実施形態では銅マーク24及び銅パッド23,25の両者について、過酸化水素/硫酸系エッチング液によるソフトエッチングを行っている。しかし、銅マーク24のみについて過酸化水素/硫酸系エッチング液によるソフトエッチングを行うものとし、銅パッド23,25については別のエッチング液(例えば過硫酸塩類系エッチング液)を用いてソフトエッチングを行うようにしてもよい。
【0065】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【0066】
(1)第1主面及び第2主面を有し、コア基板と、前記コア基板の最外層に設けられたソルダレジストと、前記ソルダレジストの開口部から露出するとともに、半導体集積回路チップが搭載可能な複数の銅パッドと、前記ソルダレジストの開口部から露出する位置合わせ用の銅マークと、前記銅パッド上及び前記銅マーク上に直接形成された無電解金めっき層と、前記無電解金めっき層は光沢及び金色の色調を有することと、前記無電解金めっき層により覆われた前記銅パッド上に形成され、前記半導体集積回路チップ側の突起電極と接合される複数の突起電極と、前記銅パッドの表面及び前記銅マークの表面に存在する複数の微小凸部と、前記微小凸部の平均間隔は20μm以上であることとを備える配線基板。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態の配線基板及びそれに搭載される半導体集積回路チップを示す部分概略断面図。
【図2】本実施形態の配線基板の製造過程において、無電解金めっきを施す前の状態の配線基板を示す部分概略断面図。
【図3】本実施形態の配線基板の製造過程において、無電解金めっきを施した後の状態の配線基板を示す部分概略断面図。
【図4】微小凸部を有する本実施形態の銅マークの表面を概略的に表した要部拡大断面図。
【図5】微小凸部を有する従来例の銅マークの表面を概略的に表した要部拡大断面図。
【符号の説明】
11…配線基板
13…第1主面である上面
14…第2主面である下面
21,22…銅パターン
23…銅パッド
24…銅マーク
26…無電解金めっき層
41…電子部品としての半導体集積回路チップ
51…微小凸部
52…微小凸部の平均間隔

Claims (3)

  1. 第1主面及び第2主面を有し、前記第1主面側及び前記第2主面側の最外層に設けられたソルダレジストと、前記ソルダレジストの開口部にて露出するように配置され、はんだバンプを介して半導体集積回路チップが搭載可能な複数の銅パッドと、前記複数の銅パッドと同一面内に存在し、前記ソルダレジストの開口部にて露出するように配置され、前記半導体集積回路チップを搭載する際の位置合わせに用いられる銅マークと、前記銅マーク上に直接形成された無電解金めっき層とを備える配線基板の製造方法であって、
    過酸化水素と硫酸とを主成分とする水溶液からなるエッチング液を用いて前記銅マークをソフトエッチングする工程と、
    前記ソフトエッチング工程後に前記銅マークに対して無電解金めっきを施す工程と
    を含むことを特徴とする配線基板の製造方法。
  2. 第1主面及び第2主面を有し、前記第1主面側及び前記第2主面側の最外層に設けられたソルダレジストと、前記ソルダレジストの開口部にて露出するように配置され、はんだバンプを介して半導体集積回路チップが搭載可能な複数の銅パッドと、前記複数の銅パッドと同一面内に存在し、前記ソルダレジストの開口部にて露出するように配置され、前記半導体集積回路チップを搭載する際の位置合わせに用いられる銅マークと、前記銅パッド上及び前記銅マーク上に直接形成された無電解金めっき層とを備える配線基板の製造方法であって、
    前記配線基板の表面を脱脂する工程と、
    前記脱脂工程後に過酸化水素と硫酸とを主成分とする水溶液からなるエッチング液を用いて前記銅パッド及び前記銅マークをソフトエッチングする工程と、
    前記ソフトエッチング工程後に前記配線基板を酸洗浄する工程と、
    前記酸洗浄工程後に前記銅パッド及び前記銅マークに対して無電解金めっきを施す工程と
    を含むことを特徴とする配線基板の製造方法。
  3. 第1主面及び第2主面を有し、前記第1主面側及び前記第2主面側の最外層に設けられたソルダレジストと、前記ソルダレジストの開口部にて露出するように配置され、はんだバンプを介して半導体集積回路チップが搭載可能な複数の銅パッドと、前記複数の銅パッドと同一面内に存在し、前記ソルダレジストの開口部にて露出するように配置され、前記半導体集積回路チップを搭載する際の位置合わせに用いられる銅マークと、前記銅マーク上に直接形成された無電解金めっき層とを備える配線基板の製造方法であって、
    過硫酸塩類系のエッチング液に比較して銅の粒界を侵蝕する作用の小さいエッチング液を用いて前記銅マークをソフトエッチングする工程と、
    前記ソフトエッチング工程後に前記銅マークに対して無電解金めっきを施す工程と
    を含むことを特徴とする配線基板の製造方法。
JP2002285555A 2002-09-30 2002-09-30 配線基板の製造方法 Expired - Fee Related JP3987781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002285555A JP3987781B2 (ja) 2002-09-30 2002-09-30 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002285555A JP3987781B2 (ja) 2002-09-30 2002-09-30 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2004124110A JP2004124110A (ja) 2004-04-22
JP2004124110A5 JP2004124110A5 (ja) 2005-09-08
JP3987781B2 true JP3987781B2 (ja) 2007-10-10

Family

ID=32278827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002285555A Expired - Fee Related JP3987781B2 (ja) 2002-09-30 2002-09-30 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3987781B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008138931A (ja) * 2006-12-01 2008-06-19 Renesas Technology Corp 半導体装置
TW200850083A (en) * 2007-03-22 2008-12-16 Ngk Spark Plug Co Method of manufacturing multilayer wiring board
KR100841777B1 (ko) 2007-05-31 2008-06-27 주식회사 코리아써키트 솔더 범프 제조공정
JP5139120B2 (ja) * 2008-02-27 2013-02-06 新光電気工業株式会社 表面処理方法
JP5668375B2 (ja) * 2009-11-12 2015-02-12 デクセリアルズ株式会社 フレキシブルプリント配線板の製造方法及び端子部形成方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ

Also Published As

Publication number Publication date
JP2004124110A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
KR20060114010A (ko) 알루미늄상의 전기 도금 방법
JP5216079B2 (ja) 多層プリント配線板の製造方法
JPH06318783A (ja) 多層回路基板の製造方法
US7169313B2 (en) Plating method for circuitized substrates
JP3987781B2 (ja) 配線基板の製造方法
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP2002246500A (ja) 多層プリント配線板およびその製造方法
JP3075484B2 (ja) プリント配線板の製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JPH1154930A (ja) 多層配線基板の製造方法
JPH1187865A (ja) プリント配線板およびその製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2001007248A (ja) パッケージ基板
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP4137279B2 (ja) プリント配線板及びその製造方法
KR100688755B1 (ko) Bga 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 bga 인쇄회로기판
JPH04144190A (ja) 配線基板およびその製造方法
JP2000091743A (ja) ビルドアップ多層基板及びその製造方法
JP2713037B2 (ja) プリント配線板及びその製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP3784978B2 (ja) 多層配線基板の製造方法
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JPH05235519A (ja) 配線板の製造法
JP3695816B2 (ja) 配線のエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees