KR20010089702A - 다층프린트배선판 및 다층프린트배선판의 제조 방법 - Google Patents

다층프린트배선판 및 다층프린트배선판의 제조 방법 Download PDF

Info

Publication number
KR20010089702A
KR20010089702A KR1020017008133A KR20017008133A KR20010089702A KR 20010089702 A KR20010089702 A KR 20010089702A KR 1020017008133 A KR1020017008133 A KR 1020017008133A KR 20017008133 A KR20017008133 A KR 20017008133A KR 20010089702 A KR20010089702 A KR 20010089702A
Authority
KR
South Korea
Prior art keywords
hole
resin
insulating layer
layer
forming
Prior art date
Application number
KR1020017008133A
Other languages
English (en)
Other versions
KR100833723B1 (ko
Inventor
카와사키요우고
사타케히로아키
이와타유타카
타나베테츠야
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30330799A external-priority patent/JP2001127436A/ja
Priority claimed from JP30330599A external-priority patent/JP4832621B2/ja
Priority claimed from JP30330699A external-priority patent/JP2001127435A/ja
Priority claimed from JP2000029988A external-priority patent/JP2001223466A/ja
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR20010089702A publication Critical patent/KR20010089702A/ko
Application granted granted Critical
Publication of KR100833723B1 publication Critical patent/KR100833723B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

코어기판(30) 및 하층층간수지절연층(50)을 관통하도록 스루홀(36)을 형성하고, 스루홀(36)의 직상에 바이어홀(66)을 형성하고 있다. 이 때문에, 스루홀(36)과 바이어홀(66)이 직선상이 되어 배선 길이가 단축되고, 신호의 전송속도를 높이는 것이 가능해진다. 또 스루홀(36)과, 납땜범프(76)(도전성접속핀(78))로 접속되는 바이어홀(66)을 직접 접속하고 있기 때문에, 접속신뢰성이 뛰어나다.

Description

다층프린트배선판 및 다층프린트배선판의 제조 방법{Multi-layer printed circuit board and metheod of manufacturing multi-layer printed circuit board}
종래, 빌드업 다층프린트배선판은, 예를 들어, 특개평 9-130050호에 개시되는 방법으로 제조되고 있다.
프린트배선판의 도체회로의 표면에 무전해 도금이나 에칭으로, 조화층을 형성시킨다. 그 후, 롤코터나 인쇄로써 층간절연수지를 도포, 노광, 현상하고, 층간도통을 위한 바이어홀 개구부를 형성시켜서, UV경화, 본경화를 거쳐 층간수지절연층을 형성한다. 또 그 층간수지절연층에, 산이나 산화제등으로 조화처리를 실시한 조화면에 팔라디움 등의 촉매를 바른다. 그리고 얇은 무전해 도금막을 형성해서, 그 도금막 상에 드라이필름으로 패턴을 형성하고, 전기도금으로 두껍게 도금한 후, 알칼리로 드라이필름을 박리 제거하고, 에칭해서 도체회로를 만들어낸다. 이것을 반복함으로써, 빌드업 다층프린트배선판이 얻어진다.
현재, IC칩의 고주파수화에 따라, 다층프린트배선판에도 전송속도의 고속화가 요구되고 있다. 이 요구에 대응하기 위해, 본 출원인은, 특원평 10-334499호를 제안하고 있다. 이 구성으로는, 도 22 에 도시하는 바와 같이, 스루홀(336)의 직상에, 하층층간수지절연층(350)의 바이어홀(346)과, 상층층간수지절연층(360)의 바이어홀(366)을 배설하여, 배선을 직선화함으로써, 배선 길이를 짧게 하고, 신호의 전송속도를 높이고 있다.
그러나 상기의 구조에 있어서, 하층층간수지절연층(350)의 바이어홀(346)과, 상층층간수지절연층(360)의 바이어홀(366)이 히트사이클 조건 하에 있어서, 박리가 발생하는 것이 판명되었다. 이 원인을 본 발명자가 연구한 결과, 상층의 바이어홀(366)이, 하층의 바이어홀(346)의 표면 형상에 영향을 받아, 접속성이 저하하고 있는 것을 알게 되었다. 또 층간수지절연층(350,360)은 그래스크로스 등의 심재로 보강되어 있지 않기 때문에, 심재를 갖춘 코어기판보다도 히트사이클에서 박리하기 쉬운 것으로 추측된다.
본 발명은, 상기한 과제를 해결하기 위해 실시된 것이며, 그 목적으로 하는 것은, 내부의 배선 길이를 단축시킴과 동시에, 접속신뢰성이 뛰어난 다층프린트배선판 및 다층프린트배선판의 제조 방법을 제공하는 것에 있다.
본 발명이 목적으로 하는 것은, 염가로 다층프린트배선판을 제조할 수 있는 제조 방법을 제공하는데 있다.
한편, 빌드업 다층프린트배선판에 있어서, 신뢰성을 높이기 위해 스루홀 내에 수지를 충전하는 일이 행해지고 있다. 수지를 충전할 때에는, 스루홀의 표면에는, 밀착성을 높이기 위해 흑화-환원처리 등을 실시하여, 조화층이 설치되어 있다. 또, 다층프린트배선판의 고밀도화에 의한 스루홀의 미세화에 따라, 스루홀에 충전하는 수지충전재는 저점도의 것이 사용되고 있다.
스루홀에 조화층을 형성하고, 수지충전재를 충전시키는 종례의 예로서, 특개평 9-181415호에는, 스루홀에 산화동층을 형성한 후, 수지충전재를 충전시키고 나서 층간절연층을 형성시키는 것이 기재되어 있다. 또, 특개평 9-260849호에는, 스루홀에 에칭으로 조화면을 형성한 후, 수지충전재를 충전시키고 나서 층간절연층을 형성시키는 것이 기재되어 있다.
그러나, 저점도의 수지충전재를 사용하면, 스루홀 내의 수지충전재에 함몰이 생기고, 상층에 배선을 형성할 때에 단선 등을 발생시켰다. 이 원인을 본 발명자가 연구한 결과, 수지충전재를 구성하는 필러와 수지의 내, 수지분이 스루홀의 랜드에 형성된 조화면(미소한 앵커)을 따라 흘러나가 버리기 때문인 것이 판명되었다. 그 결과, 스루홀 내의 충전재에 함몰이 발생하고, 코어기판을 평활하게 할 수 없게 되어있었다. 그 때문에, 코어기판 상에 층간수지절연층 및 배선을 형성하여, 다층프린트배선판을 제조했을 때, 단선이 발생하기 쉽고, 불량품 발생률이 높아지는 것이 밝혀졌다.
본 발명은, 상기한 과제를 해결하기 위한 것으로, 그 목적은 배선의 신뢰성을 높인 다층프린트배선판의 제조 방법을 제공하기 위한 것이다.
한편, 코어기판에는, 심재로 되는 수지기판의 층간수지절연층의 수지필름을 붙인 것을 사용하고 있다. 그것을 관통시키는 스루홀이 형성된 것에, 수지충전제가충전되어 있다. 또, 층간수지절연층을 형성하고, 바이어홀을 시행하고 있다. 그러나, 상기의 수지충전제에는, 몇 개의 문제가 발생하였다.
우선, 첫번 째는, 충전재를 충전한 프린트배선판을 히트사이클 등의 신뢰성 시험을 행하면, 수지기판과 수지필름의 경계 부근에서, 도체부분에 크랙이 발생하는 일이 있었다. 두번 째는, 충전재를 충전시킨 후, 평탄화 시키기 위해서 행하는 연마공정에 있어서, 층간수지절연층인 수지필름에 균열, 크랙이 발생하였다. 세번 째는, 스루홀의 직상에 커버도금을 형성시키면, 도금막이 반응정지해 버리는 일이 있고, 직상에 바이어홀을 형성시켜도, 전기적 접속이 취해지지 않는 일이 발생하고 있었다.
이상의 3 가지의 문제점에 의해, 신뢰성이나 전기적접속이 저하되는 프린트배선판이 되어버렸다.
본원 발명은, 이들을 해결할 수 있는 프린트배선판 및 제조 방법을 제안하는 것에 있다.
본 발명은, 층간수지절연층과 도체층이 교호 적층되고, 각 도체층간이 바이어홀로 접속된 빌드업층이, 코어기판의 양면에 형성되어 되는 다층프린트배선판에 관한 것이여, 특히, IC칩을 탑재하는 패키지기판으로서, 사용할 수 있는 다층프린트배선판 및 다층프린트배선판의 제조 방법에 관한 것이다.
도 1 은, 본 발명의 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 2 는, 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 3 은, 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 4 는, 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 5 는, 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 6 은, 제 1 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 7 는, 제 1 실시형태와 비교예의 평가 결과를 나타내는 도표이다.
도 8 은, 본 발명의 제 2 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 9 는, 제 2 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 10 은, 제 2 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 11 은, 제 2 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 12 는, 제 2 실시형태에 관계되는 다층프린트배선판의 제조공정도이다.
도 13 은, 제 2 실시형태에 관계되는 다층프린트배선판의 단면도이다.
도 14 는, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조공정도이다.
도 15 는, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조공정도이다.
도 16 은, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조공정도이다.
도 17 는, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조공정도이다.
도 18 은, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조공정도이다.
도 19 는, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 단면도이다.
도 20 은, 제 2 실시형태의 제 2 변형례에 관계되는 프린트배선판의 단면도이다.
도 21 은, 본 발명의 실시형태와 비교예의 평가 결과를 나타내는 도표이다.
도 22 는, 선행 기술에 관련되는 다층프린트배선판의 단면도이다.
상기한 목적을 달성하기 위해, 청구항 1의 다층프린트배선판에서는,
층간수지절연층과 도체층이 교호 적층되어, 각 도체층 간이 바이어홀로서 접속된 빌드업층이, 코어기판의 양면에 형성되어 되는 다층프린트배선판에 있어서,
상기 코어기판 및 상기 코어기판의 양면에 형성된 층간수지절연층을 관통하도록 스루홀을 형성하고,
상기의 스루홀의 직상에 외부접속단자로 접속되는 바이어홀을 형성한 것을기술적 특징으로 한다.
청구항 2는, 청구항 1에 있어서, 상기 스루홀이, 내부에 충전제가 충전되어, 상기 충전제의 스루홀로부터의 노출면을 덮는 도체층이 형성되고,
상기 스루홀의 직상의 바이어홀이, 상기 스루홀의 상기 도체층 상에 형성되어 있는 것을 특징으로 한다.
청구항 3은, 적어도 이하 (a)~(d)의 공정을 갖추는 것을 특징으로 하는 다층프린트배선판의 제조 방법이다:
(a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
(b) 상기 코어기판 및 상기 하층층간수지절연층을 관통하는 스루홀을 형성하는 공정,
(c) 상기 하층층간수지절연층 상에 상층층간수지절연층을 형성하는 공정,
(d) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정에 있어, 상기 스루홀의 일부의 직상에 외부접속단자로 접속되는 바이어홀을 형성하는 공정.
청구항 4는 적어도 이하 (a)~(g)의 공정을 갖추는 것을 특징으로 하는 다층프린트배선판의 제조 방법이다.
(a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
(b) 상기 코어기판 및 상기 하층층간수지절연층을 관통하는 스루홀을 형성하는 공정,
(c) 상기 스루홀에 충전제를 충전하는 공정,
(d) 상기 스루홀에서 넘친 충전제를 연마하여 평탄하게 하는 공정,
(e) 상기 충전제의 상기의 스루홀에서의 노출면을 덮는 도체층을 형성하는 공정,
(f) 상기 하층층간수지절연층 상에 상층층간수지절연층을 형성하는 공정,
(g) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정에 있어서, 상기 스루홀의 일부의 직상에 외부접속단자로 접속되는 바이어홀을 형성하는 공정.
청구항 1의 다층프린트배선판 및 청구항 3의 다층프린트배선판의 제조 방법에서는, 코어기판 및 해당 코어기판의 양면에 형성된 층간수지절연층을 관통하도록 스루홀을 형성하고, 스루홀의 직상에 외부접속단자로 접속되는 바이어홀을 형성하고 있다. 이 때문에, 스루홀과 바이어홀이 직선상이 되어 배선 길이가 단축되고, 신호의 전송속도를 높이는 것이 가능해진다. 또, 스루홀과, 외부접속단자로 접속되는 바이어홀을 직선접속하고 있기 때문에, 접속신뢰성이 뛰어나다.
청구항 2의 다층프린트배선판 및 청구항 4의 다층프린트배선판의 제조방법에서는, 코어기판 및 해 코어기판의 양면에 형성된 층간절연층을 관통하도록 스루홀을 형성하고, 스루홀의 직상에 바이어홀을 형성하고 있다. 이 때문에, 스루홀과 바이어홀이 직선상이 되어 배선 길이가 단축되고, 신호의 전송속도를 높이는 것이 가능해진다. 또, 스루홀과, 외부접속단자로 접속되는 바이어홀을 직선접속하고 있고, 또 연마에 의해 평탄해진 스루홀 내의 충전제를 덮는 도체층 상에 당해 바이어홀이 형성되어 있기 때문에, 접속신뢰성이 뛰어나다.
청구항 5는, 코어기판의 양면에 층간절연층을 형성하고, 상기 기판을 관통하는 스루홀이 설치되어, 수지충전재가 충전되고, 또 층간절연층과 도체회로가 적층되어 있는 다층프린트배선판에 있어서,
상기 수지충전재에는, 에폭시수지, 경화제, 무기입자가 10 ~ 50 % 배합되어있는 것을 기술적 특징으로 한다.
청구항 6은, 코어기판의 양면에 층간절연층을 형성하고, 상기 기판을 관통하는 스루홀이 설치되고, 수지충전재가 충전되어, 커버도금이 행해지며, 또 층간절연층과 도체회로가 적층되어 있는 다층프린트배선판에 있어서,
상기 수지충전재에는, 에폭시수지, 경화제, 무기입자가 10 ~ 50 % 배합되어있는 것을 기술적 특징으로 한다.
상기 청구항 7 은, 청구항 5 또는 6에 있어서, 상기 무기입자는, 알루미늄 화합물, 칼륨 화합물, 칼륨 화합물, 마그네슘 화합물, 규소 화합물의 어느 한 종류 이상이 배합되어있는 것을 기술적 특징으로 한다.
우선, 첫번째는, 무기입자의 배합량을 적절히 하는 것에 의해, 수지충전제의 열팽창률과 코어기판을 형성하고 있는 수지기판과 층간수지절연층의 수지필름의 열팽창률이 정합되기 때문에, 히트사이클 조건 하에서도 열수축에 의해 응력을 발생하는 일이 없다. 그 때문에 크랙이 발생시키지 않는다. 또, 수지필름에는, 조화처리에 의해 조면을 형성시키는 가용성의 입자가 함침되어있다. 그 때문에, 무기입자의 배합량이 50 % 를 넘으면, 정합이 취해지지 않게 된다는 것도 알게 되었다.
두번째는, 충전재를 충전시킨후, 평탄화 시키기 위해서 행하는 연마공정에 있어서, 용이하게 연마를 행할 수 있음도 알게 되었다. 무기입자의 배합량이 50 % 를 넘으면, 연마지에 의한 기계연마가 아니면, 평탄화 할 수 없다는 것을 알게 되었다. 원래 코어기판의 표층의 수지필름에는, 글래스에폭시 등의 보강재가 함침되어 있지 않아, 수지기판과 비교하면, 강도적으로 뒤떨어져 버린다. 그 때문에, 연마지에 의한 기계연마(예를 들면, 벨트샌더에 의한 연마 등을 지시함)에서는, 수지필름이 견딜 수가 없다. 그 때문에 수지필름에 균열, 크랙이 발생하였다ㅏ. 또, 수지필름을 흠집내어 버리기 때문에, 가용성의 입자도 탈착해버린다. 그 때문에 , 조화면을 형성하여도 소기한 바의 것을 만들 수 없는 일이 있었다. 따라서 연마처리를 행하여도 버프 등의 연마재가 함유된 부직포로 코어기판의 표면을 덧쓰는 것만으로도, 수지충전제를 제거하여 평탄화된다.
세번째는, 스루홀의 직상에 커버도금을 형성시킬 때, 무기입자가 50 % 를 넘으면, 촉매의 부여량이 저하해버리는 일이나 도금막이 반응정지해 버린다는 것도 알게 되었다. 무기입자라는 것은, 촉매와는 배위결합 되지 않는다. 그 때문에 부여량이 저하해버린다. 또, 도금막의 형성에 있어서도, 무기입자가 과잉해지면, 도금액이 접촉되지 않는 경향이 있기 때문에, 도금막의 반응정지를 발생시켜버린다.
10 % 미만에서는, 열팽창률의 정합을 하는 효과가 없어져버리고, 수지충전제를 충전할 때에, 스루홀 내에 머물러있지 않기 때문에, 반대 면에서부터 유실되어버린다.
보다 바람직한 범위는, 무기입자의 배합비를 20 ~ 40 %로 하는 것이 좋다. 그로 인해, 입자가 응집한 경우에도, 상기의 문제가 회피되기 때문이다.
청구항 8은, 청구항 5 또는 6에 있어서, 상기 무기입자는, 원형, 타원형, 파쇄형, 다각형의 어느 하나로 하는 것을 기술적 특징으로 한다.
바람직한 것은, 입자의 각면이 형성되어있지 않은 원형, 타원형 등이다. 그 입자를 기점으로 하는 크랙 등을 발생시키지 않기 때문이다. 또, 무기 입자의 입경은, 0.01 ~ 5 ㎛ 의 범위에서 사용하는 것이 좋다. 0.01 ㎛ 미만에서는, 입자를 충전하는 상살되어버린다. 5 ㎛ 를 넘으면, 수지 내에서의 배합비를 조정하는 것이 곤란해지는 일이 있다.
청구항 9는, 청구항 5 또는 6에 있어서, 상기 스루홀의 도체층에는 조화층이 시행되어져 있는 것을 기술적 특징으로 한다.
스루홀의 도체층에는 조화층이 설치되어있는 것이 바람직하다. 그로 인해, 수지충전제의 팽창수축을 방지할 수 있고, 스루홀 상층의 형성되는 층간절연층 및 커버도금을 밀어 올리는 일이 없어진다. 조화층으로서 형성되는 것은, 산화환원처리, 흑화처리, 도금에 의한 조화층의 형성, 에칭에 의한 조화층을 형성시키는 것이 있다.
청구항 10은 적어도 이하의 (a) ~ (e)를 거쳐, 층간절연층을 형성시키는 다층프린트배선판의 제조 방법이다.
(a) 표면을 관통하는 스루홀 형성 공정-
(b) 에폭시수지, 무기입자가 10 ~ 50 % 배합되어 있는 수지충전제의 충전 공정-
(c) 건조 공정, 연마 공정-
(d) 경화 공정-
(e) 커버도금 공정
청구항 11은, 청구항 10에 있어서, 연마 공정에는, 버프 공정을 적어도 1 회 혹은 복수회 행하는 것을 기술적 특징으로 한다.
청구항 12는, 청구항 10 또는 11에 있어서, 상기 (a)의 공정에 있어서, 조화층을 형성하는 공정을 행하는 것을 특징으로 하는 것을 기술적 특징으로한다.
상기한 목적을 달성하기 위해, 청구항 13은, 층간수지절연층과 도체층이 교호 적층되어, 각 도체층간이 바이어홀에서 접속된 빌드업층이, 코어기판의 양면에 형성되어 되는 다층프린트배선판에 있어서,
상기 코어기판 및 상기 코어기판의 양면에 형성된 하층층간절연층을 관통하도록 수지충전재를 충전하여 되는 스루홀을 형성하고,
상기 하층층간수지절연층에 상기 수지충전재를 충전하여 되는 바이어홀을 형성하는 것을 기술적 특징으로 한다.
청구항 13의 다층프린트배선판에서는, 스루홀과 바이어홀에 동일의 충전수지가 충전되어 되기 때문에, 염가로 구성할 수 있고, 또 스루홀 내와 바이어홀 내의 강도를 균일하게 유지할 수 있기 때문에, 다층프린트배선판의 신뢰성을 높일 수 있다.
수지는, 에폭시수지, 페놀수지, 불소수지, 트리아딘수지, 폴리오레핀수지, 폴리페닐렌에테르수지 등을 의미하는 열경화성수지, 열가소성수지 혹은, 그들의 복합체라도 좋고, 수지내에 실리카, 알루미나 등의 무기필러 등을 함유시켜서 열팽창률등을 조절한 것도 좋다. 또 도전성수지, 금, 은 등의 금속필러를 주로 하는 페이스트를 사용해도 좋다. 또, 상기의 것의 각 복합체라도 좋다.
청구항 14은, 청구항 13에 있어서, 상기 하층층간수지절연층의 바이어홀에 충전된 수지충전제의 노출면을 덮는 도체층을 형성하고,
상기 도체층을 개재하여 바이어홀의 직상에 바이어홀을 형성한 것을 기술적 특징으로 한다.
청구항 14에서는, 하층층간수지절연층의 바이어홀에 충전된 충전제의 노출면을 덮는 도체층을 형성하고, 상기 도체층을 개재하여 바이어홀의 직상에 바이어홀을 형성하고 있다. 이 때문에, 상기 하층의 바이어홀을 평탄하게 형성할 수 있고, 해당 바이어홀의 위에 형성되는 바이어홀과의 밀착성을 높이고, 다층프린트배선판의 신뢰성을 높일 수 있다.
청구항 15는, 적어도 이하 (a) ~ (g)의 공정을 갖추는 것을 특징으로 하는 다층프린트배선판의 제조 방법이다.
(a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
(b) 상기 코어기판 및 상기의 하층층간수지절연층에 스루홀이 되는 관통공을 형성하는 공정,
(c) 상기 하층층간수지절연층에 바이어홀로 되는 개구를 형성하는 공정,
(d) 상기 관통공 및 상기 개구에 도전막을 형성하고, 스루홀 및 바이어홀로 하는 공정,
(e) 상기 스루홀 및 바이어홀내에 수지충전재를 충전하는 공정,
(f) 상기 스루홀 및 바이어홀에서 넘친 수지충전제를 연마하여 평탄하게 하는 공정,
(g) 상기 수지충전제의 상기 스루홀 및 바이어홀으로부터의 노출면을 덮는 도체층을 형성하는 공정.
청구항 16은, 적어도 이하 (a) ~ (i)의 공정을 갖추는 것을 특징으로 하는 다층프린트배선판의 제조 방법이다.
(a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
(b) 상기 코어기판 및 상기의 하층층간수지절연층에 스루홀이 되는 관통공을 형성하는 공정,
(c) 상기 하층층간수지절연층에 바이어홀로 되는 개구를 형성하는 공정,
(d) 상기 관통공 및 상기 개구에 도전막을 형성하고, 스루홀 및 바이어홀로 하는 공정,
(e) 상기 스루홀 및 바이어홀 내에 수지충전재를 충전하는 공정,
(f) 상기 스루홀 및 바이어홀에서 넘친 수지충전제를 연마하여 평탄하게 하는 공정,
(g) 상기 수지충전제의 상기 스루홀 및 바이어홀으로부터의 노출면을 덮는 도체층을 형성하는 공정.
(h) 상기 하층층간수지절연층의 위에 상층층간수지절연층을 형성하는 공정,
(i) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정에 있어, 상기 바이어홀의 일부의 직상에 바이어홀을 형성하는 공정.
청구항 15 및 청구항 16의 다층프린트배선판의 제조 방법에서는, 스루홀과 바이어홀이 동일의 충전수지가 충전되어, 동시에 연마하여 되기 때문에, 염가로 구성할 수 있고, 또 스루홀 내와 바이어홀 내의 강도를 균일하게 유지할 수 있기 때문에, 다층프린트배선판의 신뢰성을 높일 수 있다. 또, 연마하여 평탄하게 된 바이어홀 내의 충전제를 덮는 도체층 상에 상층 바이어홀이 형성되어있기 때문에, 접속신뢰성이 뛰어나다.
상기한 목적을 달성하기 위해, 청구항 17은 적어도 이하 (a) ~ (e)의 공정을 갖추는 것을 특징으로 하는 다층프린트배선판의 제조 방법이다.
(a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
(b) 상기 코어기판 및 상기 하층층간수지절연층에 스루홀로 되는 관통공을 형성하는 공정,
(c) 상기 하층층간수지절연층에 바이어홀로 되는 개구를 형성하는 공정,
(d) 산 또는 산화제로 상기 관통공의 데스미어 처리를 행함과 동시에, 하층층간수지절연층 표면의 조화 처리를 행하는 공정,
(e) 상기 관통공 및 상기의 개구에 도전막을 형성하여 , 스루홀 및 바이어홀로 하는 공정.
청구항 17의 다층프린트배선판의 제조 방법에서는, 산화제에 의해 관통공의 데스미어처리와, 하층층간수지절연층 표면의 조화처리를 동시에 행하기 때문에, 제조공정을 줄이고, 다층프린트배선판을 염가로 제조할 수 있다.
청구항 18은, 청구항 17에 있어서 상기의 코어기판이 글래스에폭시수지, FR 4, FR 5, BT 수지의 어느 하나부터로 되고,
상기 하층층간수지절연층이, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 중에서 적어도 하나를 함유하여 되고,
상기의 산화제가, 크롬산, 또는, 과망간산염의 어느 하나를 함유하는 것을 기술적 특징으로 한다.
청구항 18에서는, 코어기판이 글래스에폭시수지, FR 4, FR 5, BT 수지의 어느 하나로 되고,
하층층간수지절연층이, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 중에서 적어도 하나를 함유하고,
산화제가 크롬산, 과망간염산의 어느 하나를 함유한다. 이 때문에, 코어기판에 하층층간수지절연층을 형성한 관통공의 데스미어처리와, 해 하층층간수지절연층의 조화처리를 동시에 가능하게 된다.
상기의 목적을 달성하기 위해, 청구항 21의 발명에서는, 적어도 이하 (a) ~ (d)의 공정을 갖추는 것을 기술적 특징으로 하는 다층프린트배선판의 제조 방법이다.
(a) 코어기판에 스루홀을 형성하는 공정:
(b) 상기 스루홀에, 조화면을 형성하는 공정:
(c) 상기 스루홀의 랜드의 표면을 연마하여 평탄하게 하는 공정:
(d) 상기 스루홀 내에, 수지충전재를 충전하여 수지층을 형성하는 공정.
청구항 21에서는, 스루홀에 조화층을 형성한 후에, 스루홀의 랜드의 표면을 연마하여 평탄하게 하여 있다. 그로 인해, 수지충전재를 스루홀에 충전할 때, 수지충전재가 스루홀의 랜드에 형성된 조화층(앵커)를 따라 흘러내리는 것을 방지할 수있다. 따라서, 스루홀 내의 충전재를 평활하게 형성할 수 있고, 스루홀의 상층에 형성되는 배선의 신뢰성을 높일 수 있다.
청구항 22의 발명에서는, 청구항 21에 있어서, 상기 조화층은, 산화동층인 것을 기술적 특징으로 한다.
청구항 23의 발명에서는, 청구항 21에 있어서, 상기 조화층은, 에칭에 의해 형성되어 있는 것을 기술적 특징으로 한다.
청구항 24의 발명에서는, 청구항 21에 있어서, 상기 조화층은, 동-니켈-인으로 이루어지는 침상합금인 것을 기술적 특징으로 한다.
청구항 22, 청구항 23, 청구항 24에서는, 스루홀에 형성하는 조화층은, 흑화-환원처리에 의해 산화동층의 형성, 동-니켈-인으로 이루어지는 침상합금층의 형성 및 에칭처리 중의 어느 한 방법으로 형성하는 것이 바람직하다, 그로 인해, 스루홀 내벽의 도체회로와 수지충전재의 밀착성을 향상하는 것이 가능해 진다.
청구항 25의 발명에서는, 청구항 21에 있어서, 상기의 수지충전재는, 에폭시수지와 유기 필러의 혼합물, 에폭시수지와 무기 필러의 혼합물, 및 에폭시수지와 무기 파이버의 혼합물의 중에서 선택되어지는 어느 하나로 하는 것을 특징으로 한다.
청구항 25의 발명에서는 수지충전재는 에폭시수지와 유기필러의 혼합물, 에폭시수지와 무기필러의 혼합물 및 에폭시수지와 무기 화이버의 혼합물 중에서 선택되어지는 어느 하나로 하는 것이 바람직하다. 그로인해 코어기판과의 열팽창률의 조정을 도모할 수 있다.
(제 1 실시형태)
이하, 본 발명의 실시형태에 대한 도면을 참조하여 설명한다.
우선, 본 발명의 제 1 실시형태에 관련되는 다층프린트배선판의 구성에 대하여 종단면을 도시하는 도 6 을 참조하여 설명한다.
다층프린트배선판(10)에는 코어기판(30)의 표면 및 이면에 빌드업배선층(80U,80D)이 형성되어있다. 이 빌드업배선층(80U,80D)은 바이어홀(46)이 형성된 상층층간수지절연층(50)과, 상층의 바이어홀(66)이 형성된 상층층간수지절연층(60)과, 상층층간수지절연층(60) 상에 형성된 솔더레지스트층(70)으로 된다. 상기 솔더레지스트(70)의 개구부(71)를 개재하여, 상측의 바이어홀(66)에는, IC칩(도시하지 아니함)으로의 접속용 납땜범프(외부접속단자)(76)가 형성되고, 하측의 바이어홀(66)에는, 도터보드(도시하지 아니함)로의 접속용 도전성접속핀(외부접속단자)(78)이 접속되어있다.
제 1 실시형태에 있어서, 빌드업배선층(80U,80D)을 접속하는 스루홀(36)은, 코어기판(30) 및 하층층간수지절연층(50)을 관통하도록 형성되어있다.
스루홀(36)에는, 수지충전제(54)가 충전되고, 개구부에는 커버도금(58)이 배설되어있다. 마찬가지로, 하층층간수지절연층(50)에 형성된 바이어홀(46)에는, 수지충전제(54)가 충전되고, 개구부에는 커버도금(58)이 배설되어있다.
제 1 실시형태에서는, 코어기판(30) 및 하층층간수지절연층(50)을 관통하도록 스루홀(36)을 형성하고, 스루홀(36)의 직상에 바이어홀(66)을 형성하고 있다. 이 때문에, 스루홀(36)과 바이어홀(66)이 직선상이 되어 배선 길이가 단축되고, 신호의 전송속도를 높이는 것이 가능해진다. 또, 스루홀(36)과, 외부접속단자(납땜범프(76), 도전성접속핀(78))로 접속되는 바이어홀(66)을 직접 접속하고 있기 때문에, 접속신뢰성이 뛰어나다. 특히, 제 1 실시형태에서는, 후술하는 바와 같이, 스루홀(36)에 충전된 충전제(54)를 연마하여 평탄하게 한 뒤, 해당 충전제(54)를 덮는 커버도금(도체층)(58)을 배설하고, 이 위에 바이어홀(66)이 형성되어있기 때문에, 스루홀(36) 표면의 평활성이 높고, 상기 스루홀(36)과 바이어홀(66)의 접속신뢰성이 뛰어나다.
또, 제 1 실시형태의 다층프린트배선판에서는, 스루홀(36)과 하층의 바이어홀(46)에 동일의 충전수지(54)가 충전되어, 상기 충전수지(54)를 동시에 연마하고 평활하게 하고 있기 때문에, 염가로 구성할 수 있고, 또 스루홀 내와 바이어홀 내의 강도를 균일하게 유지할 수 있기 때문에, 다층프린트배선판의 신뢰성을 높일 수 있다. 또, 후술하는 바와 같이, 바이어홀(46)에 충전된 충전제(54)를 연마하여 평탄하게 한 뒤, 상기 충전제(54)를 덮는 커버도금(도체층)(58)을 배설하고, 이 위에 바이어홀(66)이 형성되어있기 때문에, 하층바이어홀(46) 표면의 평활성이 높고, 상기 하층바이어홀(46)과 상층바이어홀(66)의 접속신뢰성이 뛰어나다.
또, 후술하는 바와 같이, 제 1 실시형태의 다층프린트배선판에서는, 제조 공정에 있어서, 스루홀(36)로 되는 관통공(35)의 데스미어처리와, 하층층간수지절연층 표면(40)의 조화처리를 산화제로서 동시에 행하기 때문에, 공정을 줄여 염가로 제조할 수 있다.
이어서, 다층프린트배선판(10)의 제조방법에 대하여 도 1 ~ 도 5 를 참조하여 설명한다.
(1) 두께 0.8 ㎜ 의 글래스에폭시수지, FR 4, FR 5, 또는 BT(비스멀레이미드트리아딘) 수지로 이루어지는 기판(30)의 양면에 18 ㎛ 의 동박이 라미네이트 되어있는 동장적층판(30A)을 출발재료로 하였다. (도 1 (A)) 우선, 이 동장적층판을 패턴형상으로 에칭하는 것에 의해, 기판의 양면에 내층동패턴(34)을 형성한다.(도 1 (B))
(2) 내층동패턴(34)을 형성한 기판(30)을 물로 씻은 뒤, 제 2 동착체와 유기산을 함유하는 에칭액을, 스프레이나 버블링 등의 산소공존조건에서 작용시켜서, 도체회로의 동도체를 용해시켜 보이드를 형성하는 처리에 의해, 내층동패턴(34)의 표면에 조화층(38)를 형성한다. (도 1 (C)).
그 이외에도, 산화-환원처리나 무전해도금의 합금에 의해 조화층을 설치하여도 좋다. 형성되는 조화층은, 0.1 ~ 5 ㎛ 의 범위의 것이 바람직하다. 그 범위라면, 도체회로와 층간수지절연층의 박리가 발생하기 어렵다.
제 2 동착체는, 아졸류의 제 2 동착체가 좋다. 이 아졸류의 제 2 동착체는, 금속동 등을 산화하는 산화제로서 작용한다. 아졸류로서는, 디아졸, 트리아졸, 테트라졸이 좋다. 그 중에서도, 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-언데실이미다졸 등이 좋다. 아졸류의 제 2 동착제의 첨가량은, 1 ~ 15 중량 % 가 좋다. 용해성 및 안정성이 뛰어나기 때문이다.
또, 산화동을 용해시키기 위해서, 유기산을 아졸류의 제 2 동착체에 배합한다. 구체적인 예로서는, 포름산, 초산, 프로피온산, 락산, 발레릭산, 카프론산, 아크릴산, 크로톤산, 수산, 머론산, 써신산(succinic acid), 글루타르산, 멀레인산, 안식향산, 글리콜산, 젖산, 사과산(malic acid), 썰패민산(sulfamic acid)으로 이루어지는 군으로부터 선택되어지는 적어도 한종류가 좋다. 유기산의 함유량은, 0.1 ~ 30 중량 % 가 좋다. 산화된 동의 용해성을 유지하고, 또한 용해안정성을 확보하기 때문이다.
발생한 제 1 동착체는, 산의 작용으로 용해하고, 산소와 결합하여 제 2 동착체로 되어, 다시 동의 산화에 기여한다.
또, 동의 용해나 아졸류의 산화작용을 보조하기 위하여, 할로겐이온, 예를 들면, 불소이온, 염소이온, 취산이온 등을 에칭액에 가하여도 좋다. 본 발명에서는, 염산, 염화나트륨 등을 첨가하여, 할로겐이온을 공급할 수 있다. 할로겐 양은, 0.01 ~ 20 중량 % 이 좋다. 형성된 조화면과 층간수지절연층의 밀착성에 뛰어나기 때문이다.
아졸류의 제 2 동착체와 유기산(필요에 따라서 할로겐이온)을, 물에 용해하여 에칭액을 조정한다. 또, 시판의 에칭액, 예를 들면, 멕사제, 상품명 「멕 에치본드」를 사용하여, 본 발명에 관련되는 조화면을 형성할 수 있다.
(3) 상기 기판(30)의 표면에 하층층간수지절연층으로 되는 수지필름(50α)을, 온도 섭씨 50 ~ 150 도까지 승온하면서, 압력 5 ㎏f/㎠ 로 진공압착 라미네이트하여 붙인다.(도 1 (D))
상기 수지필름으로서는, 난용성수지, 가용성수지입자. 경화제, 그 외의 성분이 함유되어있다. 각각에 대해서는 이하에서 설명한다.
본 발명의 제조 방법에 있어서 사용하는 수지필름은, 산 또는 산화제에 가용성의 입자(이하, 가용성입자로 칭함)가 산 또는 산화제에 난용성의 수지(이하, 난용성수지로 칭함) 가운데서 분산한 것이다.
또, 본 발명에서 사용하는 「난용성」「가용성」이라는 말은, 동일의 산 또는 산화제로 이루어진 용액에 동일시간 침적시킨 경우에, 상대적으로 용해속도가 빠른 것을 편의상 「가용성」이라고 부르고, 상대적으로 용해속도가 느린 것을 편의상 「난용성」이라고 부른다.
상기의 가용성입자로서는, 예를 들면, 산 또는 산화제에 가용성의 수지입자(이하, 가용성수지입자), 산 또는 산화제에 가용성의 무기입자(이하, 가용성무기입자), 산 또는 산화제에 가용성의 금속입자(이하, 가용성금속입자) 등을 들 수 있다. 이들 가용성입자는, 단독으로 사용하여도 좋고, 2 종류 이상 병용하여도 좋다.
상기의 가용성입자의 형상은 특별히 제한되지 않으며, 구상, 파쇄형 등을 들 수 있다. 또, 상기 가용성입자의 형상은 일정한 것이 바람직하다. 균일한 조도의 요철을 가지는 조화면을 형성할 수 있기 때문이다.
상기의 가용성입자의 평균 입경으로서는, 0.1 ~ 10 ㎛ 이 바람직하다. 이 입경의 범위이면, 2 종류 이상의 다른 입경의 것을 함유하여도 좋다. 즉, 평균 입경이 0.1 ~ 5 ㎛ 의 가용성입자와 평균 입경이 1 ~ 3 ㎛ 의 가용성입자를 함유하는 등이다. 이로 인해, 보다 복잡한 조화면을 형성할 수 있으며, 도체회로와의 밀착성도 뛰어나다. 또 본 발명에 있어서, 가용성입자의 입경이라는 것은, 가용성입자의 가장 긴 부분의 길이이다.
상기의 가용성입자로서는, 열경화성수지, 열가소성수지 등으로 이루어지는 것이 열거되고, 산 혹은 산화제로 이루어지는 용액에 침적시킨 경우에, 상기 난용성수지보다도 용해속도가 빠르기만 하다면, 특별히 제한되지 않는다.
상기의 가용성입자의 구체예로서는, 예를 들면, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 등으로 이루어지는 것이 열거될 수 있고, 이들의 수지의 1 종류로 이루어지는 것이어도 좋고, 2 종류 이상의 수지의 혼합물로 이루어지는 것이어도 좋다.
또, 상기 가용성수지입자로서는, 고무로 이루어진 수지입자를 사용할 수 있다. 상기의 고무로서는, 예를 들면, 부타디엔고무, 에폭시변성, 우레탄변성, (메타)아크릴로니트릴변성 등의 각종 변성 폴리부타디엔고무, 카르복실기를 함유한 (메타)아크릴로니트릴ㆍ부타디엔고무 등을 들 수 있다.
이들 고무를 사용하는 것에 의해, 가용성수지입자가 산 혹은 산회제에 용해되기 쉬워진다. 결국, 산을 이용하여 가용성수지입자를 용해할 때에는, 강산 이외의 산에서도 용해할 수 있고, 산화제를 사용하여 가용성수지입자를 용해할 때에는, 비교적 산화력이 약한 과망간염산으로도 용해할 수 있다. 또 크롬산을 사용하는 경우에도 저농도로 용해할 수 있다. 그 때문에, 산이나 산화제가 수지표면에 잔류하는 일이 없고, 후술하는 바와 같이, 조화면 형성 후, 염화팔라디움 등의 촉매를 부여할 때에, 촉매가 부여되지 않거나, 촉매가 산화되거나 하는 일이 없다.
상기의 가용성무기입자로서는, 예를 들면, 알루미늄화합물, 칼슘화합물, 칼륨화합물, 마그네슘화합물 및 규소화합물로 이루어지는 군에서 선택되는 적어도 1 종류로 이루어지는 입자 등이 있다.
상기의 알루미늄화합물로서는, 예를 들면, 알루미나, 수산화알루미늄 등이 열거될 수 있고, 상기의 칼슘화합물로서는, 예를 들면, 탄산칼슘, 수산화칼슘 등이 열거될 수 있고, 상기 칼륨화합물로서는 탄산칼륨 등이 있고, 상기의 마그네슘화합물로서는, 마그네시아, 도로마이트, 염기성탄산마그네슘이 열거될 수 있고, 상기의 규소 화합물로서는, 실리카, 제오라이트 등이 있다. 이들은 단독으로 사용하여도 좋고, 2 종류 이상 병용하여도 좋다.
상기의 가용성금속입자로서는, 예를 들면, 동, 니켈, 철, 아연, 납, 금, 은, 알루미늄, 마그네슘, 칼슘 및 규소로 이루어진 군에서 선택되는 적어도 1 종류로 이루어지는 입자 등이 있다. 또, 이들의 가용성금속입자는, 절연성을 확보하기 위해, 표층이 수지 등으로 피복 되어 있어도 좋다.
상기 가용성입자를, 2 종류 이상 혼합하여 사용하는 경우, 혼합하는 2 종류의 가용성입자의 조합으로서는, 수지입자와 무기입자의 조합이 바람직하다. 양자 모두 도전성이 낮기 때문에 수지필름의 절연성을 확보할 수 있음과 동시에, 난용성수지와의 사이에서 열팽창의 조정이 꾀하기 쉬우며, 수지필름으로 이루어진 층간수지절연층에 크랙이 발생하지 않고, 층간수지절연층과 도체회로의 사이에서 박리가 발생하지 않기 때문이다.
상기 난용성수지로서는, 층간수지절연층에 산 또는 산화제를 사용하여, 조화면을 형성할 때, 조화면의 형상을 유지할 수 있는 것이라면, 특별히 제한되지 않고, 예를 들면, 열경화성수지, 열가소성수지, 이들의 복합체 등을 들 수 있다. 또, 이들의 수지에 감광성을 부여한 감광성수지이어도 좋다. 감광성수지를 사용하는 것에 의해, 층간수지절연층에 노광, 현상처리를 사용하여 바이어홀용 개구를 형성할 수 있다.
이들 속에는, 열경화성수지를 함유하고 있는 것이 바람직하다. 그로 인해, 도금액 혹은 여러 가지 가열처리에 의해서도 조화면의 형상을 유지할 수 있기 때문이다.
상기의 난용성수지의 구체예로서는, 예를 들면, 에폭시수지, 페놀수지, 페녹시수지, 폴리에테르설폰(PES), 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 등을 들 수 있다. 이들의 수지는 단독으로 사용하여도 되고, 2 종류 이상을 병용하여도 좋다.
또, 1 분자 중에는, 2 개 이상의 에폭시기를 가지는 에폭시수지가 보다 바람직하다. 상술의 조화면을 형성할 수 있을 뿐 아니라, 내열성 등에도 뛰어나기 때문에, 히트사이클 조건 하에 있어서도, 금속층에 응력의 집중이 발생하지 않고, 금속층의 박리 등이 발생하기 어렵기 때문이다.
상기의 에폭시수지로서는, 예를 들면, 크래졸노볼락형 에폭시수지, 비스페놀A형 에폭시수지, 비스페놀F형 에폭시수지, 페놀노볼락형 에폭시수지, 알킬페놀노볼락형 에폭시수지, 비스페놀F형 에폭시수지, 나프탈렌 에폭시수지, 디시클로펜타디엔형 에폭시수지, 페놀류와 페놀성 수산화기를 가지는 방향족 알데히드와의 축합물의 에폭시화물, 트리글리시딜 이소시아누레이트, 지환식(脂環式) 에폭시수지 등이 있다. 이들은, 단독으로 사용하여도 좋고, 2 종류 이상을 병용하여도 좋다. 그로 인해, 내열성 등이 뛰어난 것이 된다.
본 발명에서 사용하는 수지필름에 있어서, 상기의 가용성입자는, 상기의 난용성수지 중에서 거의 균일하게 분산되어 있는 것이 바람직하다. 균일한 조도의 요철을 가지는 조화면을 형성할 수 있고, 수지필름에 바이어홀이나 스루홀을 형성해도, 그 위에 형성하는 도체회로의 금속층의 밀착성을 확보할 수 있기 때문이다. 또, 조화면을 형성하는 표층부에만 가용성입자를 함유하는 수지필름을 사용하여도 좋다. 그에 의해, 수지필름의 표층부 이외에는 산 또는 산화제에 바래는 일이 없기때문에, 층간수지절연층을 개재한 도체회로간의 절연성이 확실히 지켜진다.
상기의 수지필름에 있어서, 난용성수지 속에서 분산하고 있는 가용성입자의 배합량은, 수지필름에 대하여, 3 ~ 40 중량 % 가 바람직하다. 가용성입자의 배합량이 3 중량 % 미만에서는, 소기의 요철을 가지는 조화면을 형성할 수가 없는 경우가 있고, 40 중량 % 를 넘으면, 산 또는 산화제를 사용하여 가용성입자를 용해했을 때, 수지필름의 심부까지 용해하여 버려서, 수지필름으로 이루어진 층간수지절연층을 개재한 도체회로간의 절연성을 유지할 수 없고, 단락의 원인이 되는 경우가 있다.
상기의 수지필름은, 상기의 가용성입자, 상기의 난용성수지 이외에도, 경화제, 그 외의 성분 등을 함유하고 있는 것이 바람직하다.
상기의 경화제로서는, 예를 들면, 이미다졸계 경화제, 아민계 경화제, 구아니딘계 경화제, 이들 경화제의 에폭시 어덕트나 이들 경화제를 마이크로 캡슐화한 것, 트리페닐포스핀, 테트라페닐포스포늄ㆍ테트라페닐 보레이트 등의 유기 포스핀계 화합물 등을 들 수 있다.
상기 경화제의 함유량은, 수지필름에 대하여, 0.05 ~ 10 중량 % 인 것이 좋다. 0.05 % 미만에서는, 수지필름의 경화가 불충분하므로, 산이나 산화제가 수지필름에 침입하는 정도가 크기 때문에, 수지필름의 절연성이 손상되는 일이 있다. 한편, 10 중량 % 를 넘으면, 과잉한 경화제 성분이 수지의 조성을 변성시키는 일이 있어, 신뢰성의 저하를 초래해 버리는 일이 있다.
상기 그 외의 성분으로서는, 예를 들면, 조화면의 형성에 영향을 끼치지 않는 무기화합물 혹은 수지 등의 필러를 들 수 있다. 상기 무기화합물로서는, 예를 들면, 실리카, 알루미나, 도로마이트 등을 들 수 있고, 상기 수지로서는, 예를 들면, 폴리이미드수지, 폴리아크릴수지, 폴리아미드이미드수지, 폴리페닐렌수지, 멜라닌수지, 오레핀계수지 등을 들 수 있다. 이들 필러를 함유시키는 것에 의해, 열팽창계수의 정합이나 내열성, 내약품성의 향상 등을 꾀하여, 프린트배선판의 성능을 향상시킬 수 있다.
또, 상기 수지필름은, 용제를 함유하고 있지 않아도 좋다. 상기 용제로서는, 예를 들면, 아세톤, 메틸에틸케돈, 씨클로헥산 등의 케톤류, 초산 에틸, 초산부틸틸, 셀로솔브아세테이트나 톨루엔, 크실렌 등의 방향족 탄화수소 등을 들 수 있다. 이들은 단독으로 사용하여도 좋고, 2 종류 이상 병용하여도 좋다.
(4) 이어서, 수지필름(50α)을 붙인 코어기판(30)에, 드릴으로 직경 300 ㎛ 의 스루홀용 관통공(35)를 천설한다. (도 1 (E))
(5) 그리고, 탄산, 엑시머, YAG, 또는 UV 레이저로 수지필름(50α)에 직경 80 ㎛ 의 바이어홀용 개구(52)를 천설한다.(도 2 (A)) 그 후, 수지필름을 경화시켜 하층층간수지절연층(50)을 형성한다. 바이어홀은, 레이저에 의한 에어리어가공, 혹은, 마스크를 재치시키고, 레이저에 의한 에어리어가공으로써 형성시켜도 좋다. 또, 혼재 레이저(탄산 레이저와 엑시머 레이저라는 조합을 의미함)라도 좋다. 스루흘 및 바이어홀을 함께 레이저로 형성시켜도 좋다.
(6) 다음으로, 크롬산, 또는, 과망간산염(과망간산칼륨, 과망간산나트륨)으로 이루어진 산화제로써, 코어기판(30) 및 하층층간수지절연층(50)에 형성한 스루홀용 관통공(35)의 데스미어 처리를 행함과 동시에, 하층층간수지절연층(50) 표면의 조화처리를 행한다.(도 2 (B)) 여기서는 온도 섭씨 65 도로 처리한다. 이 처리는, 섭씨 40 ~ 70 도의 범위에서 행할 수 있다.
상기 층간수지절연층의 조화면은, 0.5 ~ 5 ㎛ 의 범위에서 형성된다. 그 범위이면, 밀착성이 확보되고, 후공정에서 도체층을 제거할 수 있다.
제 1 실시형태의 다층프린트배선판은, 코어기판(30)이 FR 4, FR 5, BT수지의 어느 하나로 형성되고, 하층층간수지절연층(50)이, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 중에서 적어도 하나를 함유한다. 이 때문에, 크롬산, 과망간산염으로 이루어진 산화제로 관통공(35)의 데스미어 처리와, 상기 하층층간수지절연층(50)의 조화처리를 동시에 행하는 것이 가능해져, 공정을 삭감하는 것으로써, 다층프린트배선판을 염가로 제조할 수 있다.
무전해 도금막은, 0.1 ~ 5 ㎛ 의 범위에서 형성된다. 그 범위이라면, 전체에 막이 형성되어, 에칭 제거를 하기 쉽다.
(7) 표면을 조화한 층간수지절연층(50)의 표면에 , 팔라디움 촉매를 부여하고, 무전해 도금 용액중에서, 무전해동도금막(42)을 형성한다.(도 2 (C)) 여기서는, 무전해동도금막을 형성하고 있지만, 스패터를 사용하여, 동 또는 니켈피막을 형성하는 것도 가능하다. 또 표층에 드라이 처리로서, 플라즈마, UV, 코로나 처리를 행하여도 좋다. 그로 인해 표면을 개질한다.
(8) 무전해동도금막(42)을 형성한 기판을 물로 씻은 다음, 소정의 패턴의 도금레지스트(43)를 형성한다.(도 2 (D))
(9) 그리고, 기판을 전해도금액 중에 침적하고, 무전해동도금막(42)을 개재하여 전류를 흘리고, 전해동도금막(44)을 형성한다.(도 2 (E))
(10) 도금레지스트(43)를 KOH 로 박리 제거하고, 도금레지스트 하의 무전해동도금막(42)을 라이트에칭으로 박리하는 것으로써, 무전해동도금막(42) 및 전해 동도금막(44)로부터 되는 바이어홀(46) 및 스루홀(36)을 형성한다.(도 3 (A))
(11) 바이어홀(46) 및 스루홀(36)에, 조화층((Cu-Ni-P)으로 이루어진 합금)(47)을 무전해도금으로 형성한다.(도 3 (B)) 이 무전해동도금 대신에, 에칭으로(예: 제 2 동착체와 유기산염을 배합한 액으로 스프레이나 침적하는 것으로 에칭을 시키고 있다.), 또는 산화-환원처리로써 조화층을 형성하는 것도 가능하다.
(12) 스루홀(36) 내 및 바이어홀(46) 내에, 수지충전제(54)를, 섭씨 23 도에서 점도를 50 PaㆍS로 조정하고, 각각의 직경에 맞춘 개구를 가지는 마스크를 재치하고 인쇄로써 충전하고, 건조로 내의 온도 섭씨 100 도, 20 분간 건조시킨다.(도 3 (C)) 제 1 실시형태에서는, 스루홀(36)과 바이어홀(46)에 동일의 충전제를 동시에 충전시키기 때문에, 제조공정을 삭감할 수 있다.
여기서, 수지충전제로서는, 하기의 원료조성물을 사용할 수 있다.
〔수지조성물〕
비스페놀F형 에폭시모노마(유화셸제, 분자량 310, YL983U) 100중량부, 표면에 실란커플링(silane coupling)제가 코팅된 평균 입경 1.6 ㎛ 의 SiO2,구상입자(어드머텍제, CRS 1101-CE, 여기서, 최대입자의 크기는 후술하는 내층동패턴의두께(15 ㎛)이하로 한다.) 72 중량부, 이미다졸 경화제(시코쿠 화학제, 2E4MZ-CN) 6.5 중량부, 레벨링제(산놉코제, 페레놀S 4) 1.5 중량부를 교반 혼합함으로써, 그 혼합물의 점도를 23 ± 섭씨 1 도로 36000 ~ 49,000pcs 로 조정하여 얻는다.
(13) 상기의 (12)의 처리를 마친 기판(30)의 한쪽 면을, 바이어홀(46), 스루홀(36)의 개구로부터 넘쳐나온 수지충전제(54)의 표면을 평활화 하도록 연마하고, 이어서, 연마에 의한 흠집을 없애기 위한 버프연마를 1 회 혹은 복수회 행한다. 이와 같은 일련의 연마를 기판의 다른 면에 대해서도 똑같이 실시한다.(도 3 (D))
또, 버프연마 만으로 수지충전제가 넘쳐 나온 부분을 제거하고, 평탄화 하는 것도 가능하다.
버프연마를 행하는 것의 좋은 이유는, 층간수지절연층에는, 각각의 입자의 배합되어 있어, 연마 시에 탈락 등을 시키는 일이 없기 때문이다.
이어서, 섭씨 100 도에서 1 시간, 섭씨 150 도에서 1 시간의 가열처리를 행하여 수지충전제(54)를 경화하였다.
스루홀 내에, 에폭시수지와 경화제와 무기입자를 함유하는 수지충전제를 경화시킨 수지충전재층이 형성되어 있다.
상기의 에폭시수지는 특별히 한정되지 않지만, 비스페놀형 에폭시수지 및 노볼락형 에폭시수지로 이루어지는 군에서 선택되어지는 적어도 한 종류 이상이 바람직하다. 비스페놀형 에폭시수지는, A 형이나 F 형의 수지를 선택하는 것에 의해, 희석용매를 사용하지 않고도 그 점도를 조정할 수 있고, 노볼락형 에폭시수지는, 고강도에 내열성이나 내약품성이 뛰어나, 무전해 도금 등의 강염기성 용액중에서도분해하지 않고, 또 열분해도 하기 어렵기 때문이다.
비스페놀형 에폭시수지로서는, 비스페놀A형 에폭시수지나 비스페놀F형 에폭시수지가 바람직하고, 저점도이며 또 무용제로 사용할 수 있는 점 때문에 비스페놀F형의 에폭시수지가 보다 바람직하다.
또, 상기의 노볼락형 에폭시수지로서는, 페놀노볼락형 에폭시수지 및 크레졸노볼락형 에폭시로부터 선택되는 적어도 한 종류가 바람직하다.
또, 비스페놀형 에폭시수지와 노볼락형 에폭시수지를 혼합하여 사용하여도 좋다.
이 경우, 예를 들면, 비스페놀형 에폭시수지와 크레졸노볼락형 에폭시수지와의 혼합비는, 1/1 ~ 1/100 인 것이 바람직하다. 이 범위로 혼합시키는 것으로 인해, 점도 상승을 억제할 수 있기 때문이다.
수지충전제에 함유되는 경화제는 특별히 제한되지 않고, 종래 공지의 경화제를 사용할 수 있는데, 이미다졸계 경화제, 또는 아민계 경화제가 바람직하다.
이들의 경화제를 사용하는 경우에는, 경화시의 수축의 정도가 작고, 스루홀을 구성하는 도체층과 수지충전제층의 밀착성이 특히 뛰어나기 때문이다.
또, 상기의 수지충전제에 함유되는 무기입자로서는, 예를 들면, 알루미늄화합물, 칼슘화합물, 칼륨화합물, 마그네슘화합물, 규소화합물 등으로부터 되는 것을 들 수 있다. 이들은 단독으로도 좋고, 2 종류 이상 병용하여도 좋다.
알루미늄 화합물로서는, 예를 들면, 알루미나. 수산화알루미늄 등을 들 수 있고, 칼슘 화합물로서는, 예를 들면, 탄산칼슘, 수산화칼슘 등이 있으며, 칼륨화합물로서는 예를 들면, 탄산칼륨 등이 있고, 마그네슘 화합물로서는, 예를 들면, 마그네시아, 도로마이트, 염기성탄산마그네슘, 타르크 등을 들 수 있고, 규소 화합물로서는, 예를 들면, 실리카, 제오라이트 등이 있다.
수지충전재 중의 무기입자의 함유 비율은, 10 ~ 50 중량 % 이다. 이 범위라면, 층간수지절연층과의 사이에서, 열팽창계수 등을 정합시킬 수 있기 때문이다. 보다 바람직한 함유 비율은, 20 ~ 40 중량 %이다.
무기입자의 형상은, 구형, 원형, 타원형, 파쇄형, 다각형 등을 들 수 있다. 이들의 가운데서도, 구형, 원형이나 타원형이 바람직하다. 입자의 형상에 기인한 크랙 등의 발생을 억제할 수 있기 때문이다. 또 상기 입자는, 실리카커플링제 등으로써 코팅되어 있어도 좋다. 무기입자와 에폭시수지와의 밀착성이 향상하기 때문이다.
또, 스루홀을 구성하는 도체층의 표면의 적어도 일부에는, 조화면이 형성되어 있는 것이 바람직하다. 상기 도체층과 수지충전제층과의 밀착성이 한층 높아지고, 열이력을 받았을 때, 팽창 수축을 억제할 수 있어 양자 간에 박리 등이 잘 발생하지 않게 되기 때문이다. 조화면의 평균 조도는, 0.05 ~ 5 ㎛ 인 것이 바람직하다. 평균 조도가 0.05 ㎛ 미만이면, 도체회로의 표면을 조화면으로 하는 효과를 얻기 어렵고, 한편, 5 ㎛ 를 넘으면, 신호전달시의 표피효과에 기인하여, 신호지연이나 신호에러가 발생할 위험이 있기 때문이다.
수지충전제 중에는, 에폭시수지 이외에, 다른 열경화성수지, 열가소성수지, 감광성수지, 그들의 복합체 등이 함유되어도 좋다.
열경화성수지로서는, 폴리이미드수지, 페놀수지 등을 들 수 있다. 또, 열가소성수지로서는, 폴리테트라플루오르에틸렌(PTFE), 4불화에틸렌6불화프로필렌공중합체(FEP), 4불화에틸렌펄프로로알콕시공중합체(PAF) 등의 불소수지, 폴리에틸렌텔레프타레이트(PET), 폴리설폰(PSF), 폴리페닐렌설페이드(PPS), 열가소성폴리페닐렌에텔(PPE), 폴리에텔설폰(PES), 폴리에틸이미드(PEI), 폴리페닐렌설폰(PPES), 폴리에틸렌나프탈레이드(PEN), 폴리에틸에텔케톤(PEEK), 폴리오레핀, 페녹시수지 등을 들 수 있고, 감광성수지로서는, 열경화성수지의 일부에 감광기를 가지는 (메타)아크릴산 등을 부가하여, 감광성수지로서의 아크릴수지 등이 있다. 이들의 수지를 단독으로도 좋고, 2 종류 이상 병용하여도 좋다. 또 에폭시수지 대신에, 이들 수지나 그 복합체(열경화성수지와 열가소성수지 또는 감광성수지와 열가소성수지의 복합체라는 의미)를 사용하여도 좋다.
또, 무기입자 이외에도, 수지입자, 금속입자 등을 혼합하여도 좋다. 수지입자로서는, 열경화성수지, 열가소성수지 등의 수지를 구형으로 한 것 등을 들 수 있고, 금속입자로서는, 금, 은, 동 등의 도전성이 있는 입자를 들 수 있다. 그들을 단독으로 사용하여도 좋고, 2 종류 이상 병용하여도 좋다. 또 무기입자의 대신으로 사용하여도 좋다.
수지충전제에는, NMP(노르말메틸필로리든), DMDG(디에틸렌글리콜디메틸에텔) 글리세린, 씨클로헥사놀, 씨클로헥산, 메틸셀로솔브, 메틸셀로솔브아세테이트, 메탄올, 에탄올, 부타놀, 프로파놀 등의 용제를 함유하여도(용제함침타입) 좋지만, 용제를 전혀 함유하지 않는(무용제타입) 것이 보다 바람직하다. 무용제 타입이 바람직한 이유는, 경화후에, 스루홀 등에 기포가 남기 어렵기 때문이다. 기포가 남음으로 해서, 신뢰성이나 접속성을 저하시키는 것이다.
(14) 층간수지절연층(50) 표면에, 팔라디움촉매를 부여하고, 무전해도금수용액중에서, 무전해동도금막(56)을 형성한다.(도 4 (A)) 여기서는, 무전해동도금막을 형성하고 있지만, 혹은, 스패터를 사용하여, 동 또는 니켈피막을 형성하는 것도 가능하다. 경우에 따라서는 전해도금을 직접하는 것도 가능하다.
(15) 소정의 패턴의 도금레지스트(도시하지 아니함)을 형성한 후, 전해동도금막(57)을 형성하고 나서, 도금레지스트를 박리 제거하고, 도금레지스트 하의 무전해동도금막(56)을 라이트 에칭으로 박리함으로써, 무전해동도금막(56) 및 전해 동도금막(57)으로 이루어진 커버도금(58)을, 바이어홀(46) 및 스루홀36의 개구부에 형성한다.(도 4 (B))
(16) 바이어홀(46) 및 스루홀(36)의 개구의 커버도금(58)에, 조화층(Cu-Ni- P)(59)을 무전해도금으로써 형성한다.(도 4 (C)) 이 무전해동도금 대신에, 에칭, 또는, 산화-환원처리로써 조화층을 형성할 수 있다.
(17) 상기한 공정 (3) ~ (11)의 공정을 반복하는 것으로써, 상층층간수지절연층(60)을 형성하고, 상기 상층층간수지절연층(60) 상에 무전해동도금막(62) 및 전해동도금막(64)으로 이루어진 바이어홀(66)을 형성한다.(도 4 (D))
(18) 이어서, 솔더레지스트 및 납땜범프를 형성한다. 솔더레지스트의 원료 조성물은 이하로 이루어진다.
DMDG 에 용해시킨 60 중량 % 의 크래졸노볼락형 에폭시수지(닛폰화학제)의에폭시기 50 % 를 아크릴화한 감광성 부여의 올리고머(분자량 4000)를 46.67 g , 메틸에틸케톤에 용해시킨 80 중량 % 의 비스페놀A 에폭시수지(유화셰제, 에피코트 1001) 15.0 g , 이미다졸 경화제(시코쿠화학제, 2E4MZ-CN) 1.6 g , 감광성 모노머인 다가 아크릴모노머(닛폰화학제, R604) 3 g , 마찬가지로 다가 아크릴모노머(쿄에이 화학제, DPE6A) 1.5 g , 분산계소포제(산놉코사제, S-65) 0.71 g 을 혼합하고, 또 이 혼합물에 대하여 광개시제로서의 벤조페놀(칸토 화학제)를 0.2 g, 광증감제로서 미히라케톤(칸토 화학제)를 0.2 g 가하여, 점도를 섭씨 25 도에서 2.0 Paㆍs 로 조절한 솔더레지스트 조성물을 얻는다.
솔더레지스트층으로서는, 여러 가지의 수지를 사용할 수 있고, 예를 들면, 비스페놀A형 에폭시수지, 비스페놀A형 에폭시수지의 아크릴레이트, 노볼락형 에폭시수지, 노볼락형 에폭시수지의 아크릴레이트를 아민계 경화제나 이미다졸 경화제 등으로 경화시킨 수지를 사용할 수 있다.
특히, 솔더레지스트층에 개구를 설치하고 납땜범프를 형성하는 경우에는, 「노볼락형 에폭시수지 또는 노볼락형 에폭시수지의 아크릴레이트」으로 이루어지는 「이미다졸 경화제」를 경화제로서 포함하는 것이 바람직하다.
상기(17)에서 얻어진 다층프린트배선판의 양면에, 상기 솔더레지스트 조성물(70α)을 40 ㎛ 의 두께로 도포한다.(도 5 (A))
(19) 이어서, 섭씨 70 도에서 20 분간, 섭씨 80 도에서 30 분간의 건조처리를 행한 후, 원패턴(마스크패턴)이 묘화된 두께 5 mm 의 포토마스크필름을 밀착시켜 재치하고, 1000 mJ/㎠ 의 자외선에 노광하고, DMDG처 리한다. 그리고 또, 섭씨80 도에서 1 시간, 섭씨 100 도에서 1 시간, 섭씨 120 도에서 1 시간, 섭씨 150 도에서 3 시간의 조건으로 가열처리하여, 개구부(71)를 가지는(개구경 200 ㎛ ) 솔더레지스트층(70)(두께 20 ㎛ )을 형성한다.(도 5 (B))
(20) 그 후, 다층프린트배선판을 염화니켈 2.3×10-1mol/1, 차아인산나트륨 2.8×10-1mol/1, 구연산나트륨 1.6×10-1mol/1 으로 이루어지는 pH = 4.5 의 무전해니켈도금액에, 20 분간 침적하여, 개구부(71)에 두께 5 ㎛ 의 니켈도금층(72)을 형성한다. 또 시안화금칼륨 7.6×10-3mol/1, 염화암모늄 1.9×10-1mol/1, 구연산나트륨 1.2×10-1mol/1, 차아인산나트륨 1.7×10-1mol/1 으로 이루어지는 무전해 금도금액에 섭씨 80도의 조건에서 7.5 분간 침적하고, 니켈도금층(72) 상에 두께 0.03 ㎛ 의 금도금층(74)을 형성한다.(도 5 (C))
상술의 예는 중간층으로서 니켈, 귀금속층을 금으로 형성한 것이지만, 니켈 이외에도, 팔라디움, 주석, 티탄 등으로 형성하는 경우 등이 있고, 금 이외에 은, 백금 등이 있다. 또 귀금속층을 2 층 이상으로 형성하여도 좋다. 표면처리로서 드라이처리, 플래즈머, UV, 코로나처리를 하여도 좋다. 그로 인해, IC칩용 언더필러의 충전성이 향상된다.
(23) 그리고, 솔더레지스트층(70)의 개구부(71)에, 납땜페이스트를 인쇄하여 섭씨 200도로 리프로하는 것에 의해, 상면의 바이어홀(66)에 납땜범프(납땜체)(76)을 형성하고, 또, 하면층의 바이어홀(66)에 땜납(77)을 개재하여 도전성접속핀(78)을 붙인다.(도 6 참조) 또, 도전성접속핀의 대신에 BGA 를 형성하는 것도 가능하다.
땜납으로서는, Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb, Sn/Ag/Cu 등을 사용할 수 있다.
땜납의 융점은, 섭씨 180 ~ 280 도인 것이 좋다. 그 범위의 것이면, 도전성접속핀의 핀강도 2.0 Kg/pin 이상이 확보되기 때문이다. 그 범위 미만에서는 , 핀강도가 저하해버리고, 그 범위를 넘으면, 솔더레지스트층이 용해되어버릴 위험이 있다. 특히 바람직한 것은, 섭씨 200 ~260 도이다.
보다 바람직한 것은, 도전성접착핀 측의 땜납의 융점은, 납땜범프 측의 땜납의 융점보다 높은 것이 좋다. 그로 인하여, IC칩을 플립칩 실장했을 때, 리프로 시에 도전성접속핀의 기울림이나 탈착이 발생하지 않기 때문이다. 그 조합의 예로서, 납땜범프 측에 Sn/Pb, 도전성접속핀 측에 Sn/Sb 를 사용할 수 있다.
(비교예1)
비교예 1로서, 도 6 에 도시하는 제 1 실시형태의 다층프린트배선판과 같은 구성이면서도, 하층의 바이어홀 측을 동도금을 충전하여 다층프린트배선판을 얻었다. 제 1 실시형태의 다층프린트배선판과 비교예 1의 다층프린트배선판을 평가한 결과를 도 7 에 도시한다.
전기접속성은, 체커로써 도통을 조사하였다. 단락이나 단선이 있는 것을 NG로 하고, 없는 경우를 OK 로 하였다. 또, 박리와 팽창은, 히트사이클 시험 후(섭씨 -65 도 /3분 ＋ 섭씨 130도 /3분을 1 사이클로 하고 1000사 이클 반복하였다), 단면을 커트하여 현미경(×100 ~ 400)으로 층간수지절연층 및 바이어홀의 박리, 팽창을 육안으로 검사하였다.
비교예 1에서는, 하층의 바이얼홀의 표면에 도금으로 확실히 충전되어 있지 않은 함몰이 생겨버려, 상층의 바이어홀과의 접속성이 저하하였다. 그 때문에, 바이어홀간에 전기 접속되지 않는 부분이 발생하는 일이 있었다.
또, 히트사이클 시험 후에, 바이어홀 간에서의 박리가 원인으로 층간수지절연층에도 박리, 팽창이 발생하고 있는 몇 군데가 확인되었다. 제 1 실시형태의 다층프린트배선판에서는, 상술의 접속성도 문제없고, 박리나 팽창도 확인되지 않았다.
(비교예2)
비교예 2 로서, 도 6 에 도시하는 제 1 실시형태의 다층프린트배선판과 같은 구성이면서, 스루홀의 충전에는, 실시형태에서 사용한 수지충전재를, 바이어홀 측에는, 은페이스트를 주로 하는 금속페이스트를 충전하여 다층프린트배선판을 얻었다. 이 비교예 2 의 다층프린트배선판에서는, 금속페이스트를 충전한 바이어홀(66)과, 수지충전재를 충전한 스루홀(26)과의 열팽창률이 크게 다르기 때문에, 하층의 층간수지절연층(50)에 횡 방향으로 전달하는 힘이 달라, 당해 층간수지절연층(50)이, 팽창하거나, 혹은, 코어기판(30)으로부터 박리하였다. 이에 대하여, 상술한 실시형태에서는, 하층의 층간수지절연층(50)에 박리가 발생하는 일이 없었다.
히트사이클 시험(섭씨 -65 도 /3분 ＋ 섭씨 130 도 /3분을 1 사이클로 하고 1000 사이클 실시하였다)을 행하면, 실시형태에서는 접속성이나 밀착성은 문제가없었으나, 비교예 2 에서는, 수지충전재의 상이성이 원인이 되어 밀착성이 저하하는 부분이 있거나 하기 때문에, 층간수지절연층에 박리, 벗겨짐이 발생하고 있는 몇 개 부분이 확인되었다.
(비교예3)
실시형태 1 과 거의 같지만, 실리카의 배합량을 271 중량부로 하였다. 수지충전재 중의 무기입자의 배합비는 71.5 중량 % 로 하였다.
(비교예4)
실시형태 1 과 거의 같지만, 실리카의 배합량을 5.7 중량부로 하였다. 수지충전재 중의 무기입자의 배합비는 5.0 중량 % 로 하였다.
비교예 3 에 있어서는, 히트사이클 조건하에 있어서, 수지충전재에 크랙이 확인되었다. 또, 비교예 4 에 있어서, 수지충전층의 표면부는, 평탄한 연마가 되어있지 않고, 연마가 불충분한 부분이나 무기입자의 탈락에 기인한 요부가 보여졌다. 또, 수지충전재상의 도금막의 두께가 불균일, 미석출 등이 보여졌다.
(제 2 실시형태)
본 발명의 제 2 실시형태에 관련하는 프린트배선판의 구성에 대하여, 프린트배선판(110)의 단면을 도시하는 도 13 을 참조하여 설명한다.
프린트배선판(110)은, 코어기판(130)과, 빌드업배선층(180A,180B)으로 이루어진다. 빌드업배선층(180A,180B)은, 층간수지절연층(150,160)으로 이루어진다. 층간수지절연층(150)에는, 바이어홀(146) 및 도체회로(145)가 형성되고, 층간수지절연층(160)에는,바이어홀(166) 및 도체회로(165)가 형성되어 있다.
층간수지절연층(160)의 위에는, 솔더레지스트층(170)이 배설되어 있다.
다음으로, 본 발명의 제 2 실시형태에 관련하는 프린트배선판의 제조방법에 대하여 설명한다. 여기서는, 제 2 실시형태의 프린트배선판의 제조방법을 사용하는 A. 층간수지절연층용 수지필름에 대하여 설명하고, B.수지충전재에 관해서는, 제 1 실시형태를 사용한 수지충전제의 원료 조성과 같기 때문에, 설명을 생략한다.
A. 층간수지절연층용 수지필름의 제작
비스페놀A형 에폭시수지(에폭시 당량 469, 유화셸에폭시사제 에피코토 1001 ) 30 중량부, 크레졸노볼락형 에폭시수지(에폭시 당량 215, 다이닛폰잉크 화학공업사제 에피크론 N-673 ) 40 중량부, 트리아진구조 함유 페놀노볼락수지(페놀성 수산기 당량 120, 다이닛폰 화학공업사제 페노라이트 KA-7052 ) 30 중량부를 에틸글리콜아세테이트 20 중량부, 솔벤트나프타 20 중량부에 교반하면서 가열 용해시켜, 그곳에 말단 에폭시화 폴리부타디엔고무(나가세 화성공업사제 데나렉스 R-45EPT ) 15 중량부와 2-페닐-4,5-비스(히드록시에틸) 이미다졸 분쇄품 1.5 중량부, 미분쇄 실리카 2 중량부, 실리콘계 소포제 0.5 중량부를 첨가하여 에폭시수지 조성물을 조제한다. 얻어진 에폭시수지 조성물을 두께 38 ㎛ 의 PET 필름 상에 건조후의 두께가 50 ㎛ 로 되도록 롤코터를 사용하여 도포한 후, 섭씨 80 ~ 120 도로 10 분간 건조시킴으로 해서, 층간수지절연층용 수지필름을 제작한다.
이어서, 도 13 을 참조하여 상술한 프린트배선판의 제조방법에 대해서, 도 8 ~ 도 13 을 참조하여 설명한다.
(1) 두께 0.8 ㎜ 의 그래스에폭시수지 또는 BT(비스멀레이미드트리아딘) 수지로 이루어지는 기판(130)의 양면에 18 ㎛ 의 동박이 라미네이트 되어있는 동장적층판(130A)을 출발재료로 한다.(도 8 (A)참조) 우선, 이 동장적층판(130A)을 드릴로 천공하여, 무전해도금처리를 하고, 패턴형상으로 에칭하는 것에 의해, 기판(130)의 양면에 하층도체회로(134)와 스루홀(136)을 형성한다.(도 8 (B)참조)
(2) 스루홀(136) 및 하층도체회로(134)를 형성한 기판(130)을 물로 씻고, 건조시킨 후, NaOH( 10g/1 ), NaClO2( 40g/1 ), Na3PO4( 6g/1 )를 포함하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리, 및, NaOH( 10g/1 ), NaBH4( 6g/1 )를 함유하는 수용액을 환원욕으로 하는 환원처리를 행하고, 스루홀(136)을 포함하는 하층도체회로(134)의 전 표면에 조화층(134α,136α)를 형성한다.(도 8 (C)참조) 또, 조화처리로서는 소프트에칭이나 동-니켈-인으로 이루어지는 침상합금 도금(에바라 유지라이트제 상품명 인터프레터)의 형성, 멕사제의 상품명「멕 에치본드」 에칭액에 의한 표면조화 등의 방법으로 조화처리를 행해도 좋다.
(3) 다음으로, 조화층(136α)이 형성된 스루홀(136)의 랜드(136a)의 표면을 박리하여 표면을 버프연마로써, 랜드(136a)의 조화층(136α)을 박리하여 평탄하게 한다.(도 8 (D)참조)
(4) 상기 B 에 기재한 수지충전재를 조제하고, 조제 후 24 시간 이내에 스루홀(36)에 상당하는 부분 (139a)이 개구한 마스크(139)를 기판(130) 상에 재치하고, 스퀴지를 사용하여 스루홀(136) 내에 수지충전재(154)를 밀어 넣은 후, 섭씨 100도, 20 분의 조건에서 건조시킨다.(도 9 (A)참조) 상기 (3)의 공정에 있어서, 스루홀(136)에 조화층(136α)을 형성한 후에, 스루홀(136)의 랜드(136a)의 표면을 연마하여 평탄하게 하고 있다. 그 때문에, 수지충전재를 스루홀(136)에 충전할 때, 수지충전재(154)가 스루홀(136)의 랜드(136a)에 형성된 조화층(앵커)을 따라 흘러내리는 것을 방지할 수 있다. 따라서, 스루홀 내의 충전재(154)를 평활하게 형성할 수 있고, 후술하는 공정에 있어서, 형성하는 스루홀의 상층의 배선의 신뢰성을 높일 수 있다.
또, 하층도체회로(134) 비형성부에 스퀴지를 사용하여 수지충전재(154)의 층을 형성하고, 섭씨 100 도, 20 분의 조건에서 건조시킨다.(도 9 (B)참조) 수지충전재(154)로서는 에폭시수지와 유기필러의 혼합물, 에폭시수지와 무기필러의 혼합물, 및 에폭시수지와 무기화이버의 혼합물 중에서 선택되어지는 어느 하나를 사용하는 것이 바람직하다. 제 1 실시형태의 수지충전재를 사용하여도 좋다.
(5) 상기 (4)의 처리를 끝낸 기판(130)의 한쪽 면을, ＃600 의 벨트 연마지(산쿄이화학제)를 사용한 벨트샌더 연마에 의해, 하층도체회로(134)의 표면이나 스루홀(136)의 랜드(136a)의 표면에 수지충전재(154)가 남지 않도록 연마하고, 이어서, 상기 벨트샌더연마에 의한 흠집을 없애기 위해 버프연마를 행한다. 이와 같은 일련의 연마를 기판(130)의 다른 면에 대해서도 똑같이 행한다.(도 9 (C)참조) 이어서, 섭씨 100 도에서 1 시간, 섭씨 150 도에서 1 시간의 가열처리를 행하여 수지충전재(154)를 경화시킨다.
이와 같이하고, 하층도체회로(134) 간 또는 스루홀 (136) 내에 충전된 수지충전재(154)의 표층부 및 하층도체회로(134)의 상면의 조화면(134α)을 제거하여기판양면을 평활화 한다. 그로 인해, 수지충전재(154)와 하층도체회로(134) 및 스루홀(136)이 조화층 (134α, 134α)를 개재하여 강고하게 밀착한 배선기판을 얻을 수 있다.
(6) 기판(130)을 물로 씻어, 산성탈지한 후, 소프트에칭하고, 이어서 에칭액을 기판(130)의 양면에 스프레이로 뿌려서, 하층도체회로(134)의 표면과 스루홀(136)의 랜드 표면(136a)을 에칭함으로써, 스루홀(136)의 랜드(136a) 및 하층도체회로(134)의 전 표면에 조화면(134β)을 형성한다.(도 9 (D)참조) 에칭액으로는, 이미다졸동(Ⅱ)착체 10 중량부, 글리콜산 7 중량부, 염화칼륨 5 중량부로 이루어진 에칭액(멕사제, 멕쿠에치본드)를 사용한다. 형성되는 조화층은, 0.1 ~ 5 ㎛ 의 범위인 것이 바람직하다. 그 범위이면, 도체회로와 층간수지절연층의 박리가 일어나기 힘들다.
(7) 기판(130)의 양면에, A 에서 제작한 기판(130)보다 약간 큰 층간수지절연층용 수지필름을 기판(130)상에 재치하고, 압력 4 ㎏f/㎠, 온도 섭씨 80 도, 압착시간 10 초의 조건에서 가압착하여 재단한 후, 다시 이하의 방법으로써 진공 라미네이터장치를 이용하여 붙임으로 해서 층간수지절연층(150)을 형성한다.(도 10 (D)참조) 즉, 층간수지절연층용 수지필름을 기판 상에, 진공도 0.5 Torr, 압력 4 ㎏f/㎠, 온도 섭씨 80 도, 압착시간 60 초의 조건에서 본압착하고, 그 후, 섭씨 170 도에서 30 분간 경화시킨다.
(8) 다음으로, 층간수지절연층(150) 상에, 두께 1.2 mm 의 관통공(151a)이형성된 마스크(151)를 개재하여, 파장 10.4 ㎛ 의 CO2가스레이저에서, 빔경 4.0 mm, 톱핫 모드, 펄스폭 8.0 마이크로 초, 마스크(151)의 관통공(151a)의 지름 1.0 mm, 1 쇼트 조건에서 층간수지절연층(150)에, 직경 80 ㎛ 의 바이어홀용 개구(152)를 형성한다.(도 10 (B)참조)
(9) 바이어홀용 개구(152)를 형성한 기판(130)을, 60 g/1 의 과망간산을 함유하는 섭씨 80 도의 용액에 10 분간 침적하고, 층간수지절연층(150)의 표면에 존재하는 입자를 용해 제거함으로써, 바이어홀용 개구(152)의 내벽을 포함하는 층간수지절연층(150)의 표면에 조화면(150α)을 형성한다.(도 10 (C)참조) 상기 층간수지절연층의 조화면은, 0.5 ~ 5 ㎛ 의 범위에서 형성된다. 그 범위이라면, 밀착성이 확보되고, 후 공정의 도체층을 제거할 수 있다.
(10) 다음으로, 상기 처리를 끝낸 기판(130)을, 중화용액(시프레이사제)에 침적하고 나서, 물로 씻는다. 또 조면화처리(조화깊이 3 ㎛ )한 상기 기판(130)의 표면에, 팔라디움 촉매를 부여하는 것에 의해, 층간수지절연층(150)의 표면 및 바이어홀용 개구부(152)의 내벽면에 촉매핵을 부착시킨다.
(11) 다음으로, 이하의 조성의 무전해 동도금 수용액 속에 기판(130)을 침적하고, 조화면(150α) 전체에 두께 0.5 ~ 5.0 ㎛ 의 무전해동도금막(156)을 형성한다.(도 10 (D)참조)
〔무전해도금수용액〕
NiSO40.003 mol/1
주석산 0.200 mol/1
유산동 0.030 mol/1
HCHO 0.050 mol/1
NaOH 0.100 mol/1
α,α`- 비피리딜 40 ㎎/1
폴리에틸렌글리콜(PEG) 0.10 g/1
〔무전해도금조건〕
섭씨 35 도의 액온도에서 40 분
(12) 시판의 감광성 드라이필름을 무전해동도금막(156)에 붙이고, 마스크를 재치해서, 100 mJ/㎠ 에서 노광하고, 0.8 % 탄산나트륨 수용액에서 현상처리하는 것에 의해, 두께 30 ㎛ 의 도금레지스트(155)를 설치한다. 이어서, 기판(130)을 섭씨 50 도의 물에서 세정하고 탈지하여, 섭씨 25 도의 물에서 씻은 후, 다시 유산으로 세정하고 나서, 이하의 조건에서 전해 동도금을 하고, 두께 20 ㎛ 의 전해 동도금막(157)을 형성한다.(도 11 (A)참조)
〔전해도금수용액〕
유산 2.24 mol/1
유산동 0.26 mol/1
첨가제 19.5 ml/1
(어트택저팬사제, 카파라시드 HL)
〔전해도금조건〕
전류밀도 1 A/d㎡
시간 65분
온도 22 ± 섭씨 2 도
(13) 도금레지스트(155)를 5 % NaOH에서 박리 제거한 후, 그 도금레지스트(155) 하의 무전해도금막(156)을 유산과 과산화수소의 혼합액으로 에칭처리하고 용해 제거하여, 무전해동도금막(156)과 전해동도금막(157)으로 이루어진 두께 18 ㎛ 의 도체회로(바이어홀(146)을 포함)(145)를 형성한다.(도 11 (B)참조)
(14) (6)과 같은 처리를 행하고, 제 2 동착체와 유기산을 함유하는 에칭액에 의해, 도체회로(145) 상에 조화면(145α)을 형성한다.(도 11 (C)참조)
(15) 상기 (7) ~ (14)의 공정을 반복하는 것에 의해, 다시 상층에, 층간수지절연층(160) 및 도체회로(165)(바이어홀(166)을 포함)를 형성한다.(도 11 (D)참조)
(16) 다음으로, 제 1 실시형태와 같이 조정한 솔더레지스트 조성물을 얻는다.
(17) 다음으로, 기판(130)의 양면에, 상기 솔더레지스트 조성물을 20 ㎛ 의 두께로 도포하고, 건조처리를 행한 후, 포토마스크를 솔더레지스트층(170)에 밀착시켜 자외선으로 노광하고, DMTG 용액에서 현상처리하고, 200 ㎛ 의 직경의 개구(171U,171D)를 형성한다. 그리고, 가열처리를 행하여 솔더레지스트층(170)을 경화시켜, 개구(171U,171D)를 가지는, 그 두께가 20 ㎛ 의 솔더레지스트층(170)을 형성한다.(도 12 (A)참조) 상기 솔더레지스트 조성물로서는, 시판의 솔더레지스트조성물을 사용할 수도 있다.
(18) 다음으로, 솔더레지스트층(170)을 형성한 기판(130)을, 제 1 실시형태와 같은 무전해 니켈도금액에 침적한 후, 무전해도금액에 침적해서, 개구부 (171U,171D)에 니켈도금층(172) 및 금도금층(174)을 형성한다.(도 12 (B)참조)
(19) 이 후, 기판(130)의 솔더레지스트층(170)의 개구 (171U)에 주석-납을 함유하는 납땜페이스트를 인쇄한다. 또, 다른쪽 면의 개구부 (171D)의 내에 도전성접착제(197)로서, 납땜페이스트를 인쇄한다. 다음으로, 도전성접속핀(178)을 적당한 핀유지장치에 붙여서 지지하고, 도전성접속핀(178)의 고정부(198)를 개구부(171D) 내의 도전성접착제(197)에 접속시킨다. 그리고 리프로를 행하고, 도전성접속핀(178)을 도전성접착제(197)에 고정한다. 또, 도전성집속핀(178)을 붙이는 방법으로서는, 도전성접착제(197)를 공 모양 등으로 형성한 것을 개구부(171D)에 넣거나 혹은, 고정부(198)에 도전성접착제(197)를 접합시키고, 도전성접속핀(178)을 붙여, 그 후에 리프로 시켜도 좋다. 그로 인해, 납땜범프(176) 및 도전성접속핀(178)을 가지는 프린트배선판(110)을 얻을 수 있다.(도 13 참조)
(제 2 실시형태의 제 1 변형례)
다음으로, 본 발명의 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판(120)에 관하여, 도 19 를 참조하여 설명한다. 상기한 제 2 실시형태에서는 도 13 에 도시하듯이 도전성접속핀(178)을 개재하여 접속을 취하는 PGA 방식으로 설명하였다. 제 2 실시형태의 제 1 변형례에서는, 제 2 실시형태와 거의 같지만, 도터보드 측의 범프(176)가 BGA 방식으로 구성되어 있다.
이어서, 제 2 실시형태의 제 1 변형례에 관계되는 프린트배선판의 제조방법에 대하여, 도 14 ~ 19 를 참조하여 설명한다.
(1) 두께 1 mm 의 그래스에폭시수지 또는 BT(비스멀레이미드 트리아진)수지로 이루어지는 기판(130)의 양면에 18 ㎛ 의 동박(132)가 라미네이트 되어있는 동첩적층판(130A)을 출발재료로 한다.(도 14 (A)참조) 우선, 이 동첩적층판(130A)을 드릴로 천공하고, 이어서 도금레지스트를 형성한 후, 이 기판(130)에 무전해동도금처리를 행하여 스루홀(136)을 형성하고, 또, 동박(132)을 통상적인 방법에 따라 패턴상으로 에칭하는 것에 의해, 기판(130)의 양면에 하층도체회로(134)를 형성한다.(도 14 (B)참조)
(2) 하층도체회로(134)를 형성한 기판(130)을 물로 씻고, 건조시킨 후, 에칭액을 기판(130)의 양면에 스프레이로 뿌려서, 하층도체회로(134)의 표면과 스루홀(136)의 내벽 및 랜드 표면(136a)을 에칭함으로써, 스루홀(136)을 포함하는 하층도체회로(134)의 전 표면에 조화층(134α,136α)을 형성한다.(도 14 (C)참조) 에칭액으로는, 이미다졸동(Ⅱ)착체 10 중량부, 글리콜산 7 중량부, 염화칼륨 5 중량부 및 이온 교환수 78 중량부를 혼합한 것을 사용한다. 또, 조화처리로서는 소프트에칭이나 흑화(산화)-환원처리나 동-니켈-인으로 이루어지는 침상합금도금(에바라 유지라이트제 상품명 인터프레터)의 형성 등의 방법으로 조화처리를 하여도 좋다.
(3) 다음으로, 조화면(136α)이 형성된 스루홀(136)의 랜드(136a)를, 버프연마로써 연마하고, 랜드(136a)의 표면을 평탄하게 한다.(도 14 (D)참조)
(4) 다음으로, 스루홀(136)에 상당하는 부분(139a)이 개구한 마스크(139)를 기판(130) 상에 재치하고, 에폭시계 수지를 주성분으로 하는 수지충전재(154)를 인쇄기를 이용하여 도포한다.(도 15 (A)참조) 상기 (3)의 공정에 있어서, 스루홀(136)에 조화층(136α)을 형성한 후에, 스루홀(136)의 랜드(136a)의 표면을 연마하여 평탄하게 하rh 있다. 이 때문에, 수지충전재를 스루홀(136)에 충전할 때, 수지충전재(154)가 스루홀(136)의 랜드(136a)에 형성된 조화층(앵커)을 따라 흘러내리는 것을 방지할 수 있다. 따라서, 스루홀 내의 충전재(154)를 평활하게 형성할 수 있고, 후술하는 공정에 있어서, 형성하는 스루홀의 상층의 배선의 신뢰성을 높일 수 있다.
그 후, 기판(130)의 양면에 인쇄기를 사용하여, 마찬가지로 에폭시계 수지를 주성분으로 하는 수지충전재(154)를 도포하고, 가열건조를 행한다. 즉, 이 공정에 의해, 수지충전재(154)가 하층도체회로(134)의 사이에 충전된다.(도 15 (B)참조) 수지충전재(154)로서는, 에폭시수지와 유기필러의 혼합물, 에폭시수지와 무기필러의 혼합물, 및 에폭시수지와 무기 화이버의 혼합물 중에서 선택되는 어느 하나를 사용하는 것이 바람직하다. 제 1 실시형태의 수지충전재를 사용하여도 좋다.
(5) 상기 (4)의 처리를 끝낸 기판(130)의 한쪽 면을, 벨트 연마지(산쿄이화학제)를 사용한 벨트샌더연마에 의해, 하층도체회로(134)의 표면이나 스루홀(136)의 랜드(136a)의 표면에 수지충전재(154)가 남지 않도록 연마하고, 이어서, 상기 벨트샌더연마에 의한 흠집을 없애기 위해 버프연마를 행한다. 이와 같은 일련의 연마를 기판(130)의 다른 편 면에 대해서도 똑같이 행한다. 그리고 충전한 수지충전재(154)를 가열 경화시킨다.(도 15 (C)참조)
(6) 다음으로, 상기 (5)의 처리를 끝낸 기판(130)의 양면에, 상기 (2)에서 사용한 에칭액과 같은 에칭액을 스프레이로 뿌려서, 일단 평탄화된 하층도체회로(134)의 표면과 스루홀(136)의 랜드(136a) 표면을 에칭하는 것에 의해, 하층도체회로(134)의 전 표면에 조화면(134α)을 형성한다.(도 15 (D)참조)
(7) 이어서, 상기의 공정을 거친 기판(130)의 표면에, 두께 50 ㎛ 의 열경화형 시크로오레핀계 수지시트를 온도 섭씨 50 ~ 150 도까지 승온하면서, 압력 5 ㎏f/㎠ 로 진공압착 라미네이트하여, 시크로오레핀계 수지로 이루어지는 층간수지절연층(150)을 설치하였다.(도 16 (A)참조) 진공압착시의 진공도는, 10 mmHg 이었다. 실시예의 수지필름을 사용하여도 좋다.
(8) 이어서, 층간수지절연층(150)상에, 두께 1.2 mm 의 관통공(151a)이 형성된 마스크(151)를 개재하여, 파장 10.4 ㎛ 의 CO2가스레이저에서, 빔경 5 mm, 톱핫 모드, 펄스폭 50 마이크로 초, 마스크의 개구경 0.5mm, 3 쇼트의 조건으로 층간수지절연층(150)에 직경 80 ㎛ 의 바이어홀용 개구(152)를 설치한다.( 도 16 (B)참조) 그 후, 산소 플래즈머를 사용하여, 데스미어 처리를 한다.
(9) 다음으로, 일본진공기술 주식회사제의 SV-4540 사용하여 플라즈마 처리를 행하고, 층간수지절연층(150)의 표면을 조화하고, 조화면(150α)을 형성한다.(도 6 (C)참조) 이 때 불활성 가스로서는, 아르곤가스를 사용하고, 전력 20 W, 가스압 0.6 Pa, 온도 섭씨 70도의 조건으로, 2 분간 플래즈머처리를 실시한다. 산이나 산화제 등으로 조화면을 형성해도 좋다.
(10) 다음으로, 같은 장치를 사용하여, 내부의 아르곤가스를 교환한 후, Ni 및 Cu 를 타겟으로 한 스패터링을, 기압 0.6 Pa, 온도 섭씨 80도, 전력 200 W, 시간 5분간의 조건으로 행하고, Ni/Cu 금속층을 층간수지절연층(150)의 표면에 형성한다. 그 때, 형성되는 Ni/Cu 금속층(148)의 두께는 0.2 ㎛ 이다.(도 16 (D)참조) 또 무전해동도금막을 형성해도 좋다. 스패터의 대신으로 좋다.
(11) 상기처리를 끝낸 기판(130)의 양면에, 시판의 감광성 드라이필름을 붙이고, 포토마스크필름을 재치하고, 100 mJ/㎠ 로 노광한 후, 0.8 % 탄산나트륨으로 현상처리하고, 두께 15 ㎛ 의 도금레지스트(155)의 패턴을 형성한다. 다음으로 이하의 조건에서 전해도금을 실시하고, 두께 15 ㎛ 의 전해 도금막(157)을 형성한다.(도 17 (A)참조) 또, 전해도금 수용액 중의 첨가제는, 어토텍저팬사제의 카파라시드HL 이다.
〔전해도금수용액〕
유산 2.24 mol/1
유산동 0.26 mol/1
첨가제 19.5 ml/1
〔전해도금조건〕
전류밀도 1 A/d㎡
시간 65분
온도 22 ± 섭씨 2도
(12) 이어서, 도금레지스트(155)를 5 % NaOH 박리 제거한 후, 그 도금레지스트(155) 하에 존재하는 Ni/Cu 금속층(148)을 초산 및 유산과 과산화수소와의 혼합액을 이용하는 에칭으로 용해 제거하고, 전해 동도금막(157) 등으로 이루어진 두께 16 ㎛ 의 도체회로(145)(바이어홀(146)을 포함한다.)를 형성한다.
(13) 다음으로, (6)과 같은 에칭처리를 행하고, 도체회로(145) 상에 조화면(145α)을 형성한다.(도 17(C)참조)
(14) 이어서, 상기 (7) ~ (13)의 공정을 반복하는 것에 의해, 다시 상층에, 층간수지절연층(160) 및 도체회로(165)(바이어홀(166)을 포함)를 형성한다.(도 17 (D)참조)
(15) 다음으로, 제 1 실시형태와 같이 조정한 솔더레지스트 조성물(유기수지절연재료)을 얻는다.
(16) 다음으로, 기판(130)의 양면에, 상기 솔더레지스트 조성물을 20 ㎛ 의 두께로 도포하고, 건조처리를 행한 후, 포토마스크를 솔더레지스트층(170)에 밀착시켜 자외선으로 노광하고, DMTG 용액에서 현상처리하고, 200 ㎛ 의 직경의 개구(171)를 형성한다. 그리고, 가열처리를 행하여 솔더레지스트층(170)을 경화시켜, 개구(171)를 가지는, 그 두께가 20 ㎛ 의 솔더레지스트층(170)을 형성한다.(도 18 (A)참조)
(17) 다음으로, 솔더레지스트층(170)을 형성한 기판(130)을, 무전해 니켈도금액에 침적해서 개구부(171)에 두께 5 ㎛ 의 니켈도금층(172)을 형성한다. 또 그기판(130)을 무전해도금액에 침적하고, 니켈도금층(172) 상에 두께 0.03 ㎛ 의 금도금층(174)을 형성한다.(도 18 (B)참조)
(18) 이 후, 솔더레지스트층(170)의 개구(171)에, 납땜페이스트를 인쇄하고, 섭씨 200 도에서 리프로하는 것으로 납땜범프(176)를 형성하고, 납땜범프(176)를 가지는 프린트배선판(120)을 제조한다.(도 19 참조)
(제 2 실시형태의 제 2 변형례)
제 2 변형례에 관한 프린트배선판, 도 1 ~ 도 6 을 참조하여 상술한 제 1 실시형태와 거의 같다. 단지, 이 제 2 변형례에서는 도 20 (A)에서 도시하듯이, 바이어홀(46) 및 스루홀(36)에, 조화층(Cu-Ni-P 로 이루어지는 합금)(47)을 무전해도금으로 형성한 후, 조화층(47)이 형성된 스루홀(36)의 랜드(36a)의 표면을 연마하여 평탄하게 한다.(도 20 (B)) 그 후, 스루홀(36) 내 및 바이어홀(46) 내에 수지충전재(54)를, 마스크를 개재하여 건조시킨다.(도 20 (C)) 이로 인해, 수지충전제(54)가 조화층(47)을 따라 흘러내리는 것을 방지할 수 있다.
(비교예5)
비교예 5 의 프린트배선판은, 기본적으로 제 2 실시형태의 프린트배선판과 같으나, 조화층이 형성된 스루홀의 랜드 표면을 연마하여 평탄하게 하는 일 없이, 스루홀에 수지충전재를 충전하고 있다. 그 외의 조건은 동일하다.
(비교예6)
비교예 6 의 프린트배선판은, 기본적으로 제 2 실시형태의 제 1 변형례의 프린트배선판과 같으나, 조화층이 형성된 스루홀의 랜드 표면을 연마하여 평탄하게하는 일 없이, 스루홀에 수지충전재를 충전하고 있다. 그 외의 조건은 동일하다.
(비교예7)
비교예 7 의 프린트배선판은, 기본적으로 제 2 실시형태의 제 2 변형례의 프린트배선판과 같으나, 조화층이 형성된 스루홀의 랜드 표면을 연마하여 평탄하게 하는 일 없이, 스루홀에 수지충전재를 충전하고 있다. 그 외의 조건은 동일하다.
제 2 실시형태, 제 1 변형례, 제 2 변형례의 프린트배선판과 비교예의 프린트배선판에 관하여, 조화방법, 스루홀의 랜드의 표면 연마, 수지충전재의 스루홀 외로의 유출의 계 3 항목에 관하여 비교한 결과를 도 21 중에 도시한다. 도 20 에 도시하는 결과로부터 밝혀진 바와 같이, 비교예 5, 6, 7의 프린트배선판에서는, 조화층이 형성된 스루홀의 랜드의 표면을 연마하고 있지 않기 때문에, 수지충전재를 충전할 때에, 수지충전재가 스루홀의 랜드에 형성된 조화층을 따라 흘러내려 버렸다.

Claims (25)

  1. 층간수지절연층과 도체층이 교호 적층되어, 각 도체층 간이 바이어홀로서 접속된 빌드업층이, 코어기판의 양면에 형성되어 되는 다층프린트배선판에 있어서,
    상기 코어기판 및 상기 코어기판의 양면에 형성된 층간수지절연층을 관통하도록 스루홀을 형성하고,
    상기 스루홀의 직상에 외부접속단자로 접속되는 바이어홀을 형성한 것을 특징으로 하는 다층프린트배선판.
  2. 제 1 항에 있어서, 상기 스루홀이, 내부에 충전제가 충전되 상기 충전제의 스루홀에서의 노출면을 덮는 도체층이 형성되고,
    상기 스루홀의 직상의 바이어홀이, 상기 스루홀의 상기 도체층 상에 형성되어 있는 것을 특징으로 하는 다층프린트배선판.
  3. (a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
    (b) 상기 코어기판 및 상기 하층층간수지절연층을 관통하는 스루홀을 형성하는 공정,
    (c) 상기 하층층간수지절연층 상에 상층층간수지절연층을 형성하는 공정,
    (d) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정에 있어서, 상기 스루홀의 일부의 직상에 외부접속단자로 접속되는 바이어홀을 형성하는 공정;
  4. (a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
    (b) 상기 코어기판 및 상기 하층층간수지절연층을 관통하는 스루홀을 형성하는 공정,
    (c) 상기 스루홀에 충전제를 충전하는 공정,
    (d) 상기 스루홀에서 넘친 충전제를 연마하여 평탄하게 하는 공정,
    (e) 상기 충전제의 상기 스루홀로부터의 노출면을 덮는 도체층을 형성하는 공정,
    (f) 상기 하층층간수지절연층 상에 상층층간수지절연층을 형성하는 공정,
    (g) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정에 있어, 상기 스루홀의 일부의 직상에 외부접속단자로 접속되는 바이어홀을 형성하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조 방법
  5. 코어기판의 양면에 층간절연층을 형성하고, 상기 기판을 관통하는 스루홀이 실시되어, 수지충전재가 충전되며, 또 층간절연층과 도체회로가 적층되어 있는 다층프린트배선에 있어서,
    상기 수지충전재에는, 에폭시수지, 경화제, 무기입자가 10 ~ 50 % 배합되어있는 것을 특징으로 하는 다층프린트배선판.
  6. 코어기판의 양면에 층간절연층을 형성하고, 상기 기판을 관통하는 스루홀이실시되어, 수지충전재가 충전되며, 커버 도금이 시행되어지고, 또 층간절연층과 도체회로가 적층되어 있는 다층프린트배선판에 있어서,
    상기 수지충전재에는, 에폭시수지, 경화제, 무기입자가 10 ~ 50 % 배합되어있는 것을 특징으로 하는 다층프린트배선판.
  7. 제 6 항 또는 7 항에 있어서, 상기 무기입자는, 알루미늄 화합물, 칼륨 화합물, 칼륨 화합물, 마그네슘 화합물, 규소 화합물의 어느 한 종류 이상이 배합되어있는 것을 특징으로 하는 다층프린트배선판.
  8. 제 6 항 또는 7 항에 있어서, 상기 무기입자는, 구형, 원형, 타원형, 파쇄형, 다각형의 어느 것인 것을 특징으로 하는 다층프린트배선판.
  9. 제 6 항 내지 제 8 항 기재의 어느 한 항에 있어서, 상기 스루홀의 도체층에는 조화층이 시행되어져 있는 것을 특징으로 하는 프린트 배선판.
  10. 코어기판의 양면에 층간절연층이 형성된 프린트배선판에 있어서,
    (a) 표면을 관통하는 스루홀 형성 공정-
    (b) 에폭시수지, 무기입자가 10 ~ 50 % 배합되어 있는 수지충전제의 충전 공정-
    (c) 건조 공정, 연마 공정-
    (d) 경화 공정-
    (e) 커버도금 공정-;
    을 경유하여 층간절연층을 형성시키는 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  11. 제 10 항에 있어서, 상기 (c)의 연마 공정에는, 버프 공정을 적어도 1 회 혹은 복수회 행하는 것을 특징으로 하는 프린트배선판의 제조 방법.
  12. 제 10 항 또는 11 항에 있어서, 상기 (a)의 공정에 있어서, 조화층을 형성하는 공정을 행하는 것을 특징으로 하는 프린트배선판의 제조 방법.
  13. 층간수지절연층과 도체층이 교호 적층되어, 각 도체층 간이 바이어홀로서 접속된 빌드업층이, 코어기판의 양면에 형성되어 되는 다층프린트배선판에 있어서,
    상기 코어기판 및 해 코어기판의 양면에 형성된 하층층간수지절연층을 관통하도록 수지충전재를 충전하여 되는 스루홀을 형성하고,
    상기 하층층간수지절연층에 상기의 수지충전재를 충전하여 되는 바이어홀을 형성한 것을 특징으로 하는 다층프린트배선판.
  14. 제 13 항에 있어서, 상기 하층층간수지절연층의 바이어홀에 충전된 수지충전제의 노출면을 덮는 도체층을 형성하고,
    상기 도체층을 개재하여 바이어홀의 직상에 바이어홀을 형성한 것을 특징으로 하는 다층프린트배선판.
  15. (a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
    (b) 상기 코어기판 및 상기 하층층간수지절연층에 스루홀이 되는 관통공을 형성하는 공정,
    (c) 상기 하층층간수지절연층에 바이어홀이 되는 개구를 형성하는 공정,
    (d) 상기 관통공 및 상기의 개구에 도전막을 형성하여, 스루홀 및 바이어홀로 하는 공정,
    (e) 상기의 스루홀 및 바이어홀 내에 수지충전재를 충전하는 공정,
    (f) 상기의 스루홀 및 바이어홀에서 넘친 수지충전제를 연마하여 평탄하게 하는 공정,
    (g) 상기의 수지충전제의 상기 스루홀 및 바이어홀으로부터의 노출면을 덮는 도체층을 형성하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조 방법:.
  16. (a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
    (b) 상기 코어기판 및 상기의 하층층간수지절연층에 스루홀이 되는 관통공을 형성하는 공정,
    (c) 상기 하층층간수지절연층에 바이어홀이 되는 개구를 형성하는 공정,
    (d) 상기 관통공 및 상기의 개구에 도전막을 형성하고, 스루홀 및 바이어홀로 하는 공정,
    (e) 상기 스루홀 및 바이어홀내에 수지충전재를 충전하는 공정,
    (f) 상기 스루홀 및 바이어홀에서 넘친 수지충전제를 연마하여 평탄하게 하는 공정,
    (g) 상기 수지충전제의 상기 스루홀 및 바이어홀으로부터의 노출면을 덮는 도체층을 형성하는 공정.
    (h) 상기 하층층간수지절연층 상에 상층층간수지절연층을 형성하는 공정,
    (i) 상기 상층층간수지절연층에 바이어홀을 형성하는 공정으로서, 상기 바이어홀의 일부의 직상에 바이어홀을 형성하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조 방법:
  17. (a) 코어기판의 양면에 하층층간수지절연층을 형성하는 공정,
    (b) 상기 코어기판 및 상기 하층층간수지절연층에 스루홀이 되는 관통공를 형성하는 공정,
    (c) 상기 하층층간수지절연층에 바이어홀이 되는 개구를 형성하는 공정,
    (d) 산 또는 산화제로 상기 관통공의 데스미어 처리를 행함과 동시에, 하층층간수지절연층 표면의 조화 처리를 행하는 공정,
    (e) 상기 관통공 및 상기의 개구에 도전막을 형성하고 , 스루홀 및 바이어홀로 하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조 방법:
  18. 제 17 항에 있어서, 상기 코어기판이 글래스에폭시수지, FR 4, FR 5, BT 수지의 어느 하나로 되고,
    상기 하층층간수지절연층이, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 중에서 적어도 하나를 함유하여 되고,
    상기 산화제가, 크롬산, 또는 과망간산염의 어느 하나를 함유하는 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  19. 제 17 항에 있어서, 상기 산은, 유산, 염산, 초산, 인산, 포름산 중에서 선택되어지는 한 종류 이상을 함유시키고 있는 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  20. 제 17 항에 있어서, 상기 산화제는, 크롬산, 과망간염산의 어느 하나를 함유하는 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  21. (a) 코어기판에 스루홀을 형성하는 공정:
    (b) 상기 스루홀에, 조화면을 형성하는 공정:
    (c) 상기 스루홀의 랜드의 표면을 연마하여 평탄하게 하는 공정:
    (d) 상기 스루홀 내에, 수지충전재를 충전하여 수지층을 형성하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조 방법:.
  22. 제 21 항에 있어서, 상기 조화층은, 산화동층인 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  23. 제 21 항에 있어서, 상기 조화층은, 에칭에 의하여 형성되어 있는 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  24. 제 21 항에 있어서, 상기 조화층은, 동-니켈-인으로 된 침상합금층인 것을 특징으로 하는 다층프린트배선판의 제조 방법.
  25. 제 21 항 내지 제 24 항의 어느 한 항에 있어서, 상기 수지충전재는, 에폭시수지와 유기필러의 혼합물, 에폭시수지와 무기필러의 혼합물 및 에폭시수지와 무기 파이버의 혼합물의 중에서 선택되어지는 어느 하나인 것을 특징으로 하는 다층프린트배선판의 제조 방법.
KR1020017008133A 1999-10-26 2000-10-10 다층프린트배선판 및 다층프린트배선판의 제조 방법 KR100833723B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP30330799A JP2001127436A (ja) 1999-10-26 1999-10-26 多層プリント配線板の製造方法
JP???11-303306 1999-10-26
JP???11-303305 1999-10-26
JP???11-303307 1999-10-26
JP30330599A JP4832621B2 (ja) 1999-10-26 1999-10-26 多層プリント配線板
JP30330699A JP2001127435A (ja) 1999-10-26 1999-10-26 多層プリント配線板及び多層プリント配線板の製造方法
JP2000029988A JP2001223466A (ja) 2000-02-08 2000-02-08 プリント配線板の製造方法
JP??2000-029988 2000-02-08

Publications (2)

Publication Number Publication Date
KR20010089702A true KR20010089702A (ko) 2001-10-08
KR100833723B1 KR100833723B1 (ko) 2008-05-29

Family

ID=27479844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008133A KR100833723B1 (ko) 1999-10-26 2000-10-10 다층프린트배선판 및 다층프린트배선판의 제조 방법

Country Status (8)

Country Link
US (6) US6930258B1 (ko)
EP (2) EP1162867B1 (ko)
KR (1) KR100833723B1 (ko)
CN (2) CN100521868C (ko)
DE (1) DE60027141T2 (ko)
MY (2) MY148600A (ko)
TW (1) TWI252723B (ko)
WO (1) WO2001031984A1 (ko)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521868C (zh) 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
AUPR090300A0 (en) 2000-10-20 2000-11-16 AMC Technologies Pty Limited An electrical lead
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US20050017268A1 (en) * 2001-09-07 2005-01-27 Masahide Tsukamoto Display apparatus and its manufacturing method
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
WO2003041271A2 (en) * 2001-11-02 2003-05-15 Fred Bassali Circuit board microwave filters
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
AUPS226402A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited An ablation catheter
AUPS226502A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited A multi-electrode lead
AU2002952318A0 (en) * 2002-10-29 2002-11-14 Advanced Metal Coatings Pty Limited Production of lesions in a body
EP1439689A1 (de) * 2003-01-15 2004-07-21 Siemens Aktiengesellschaft Mobiltelefon mit einer Scan-Hilfe
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP4198566B2 (ja) * 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
US8064978B2 (en) * 2003-11-25 2011-11-22 Cathrx Ltd Modular catheter
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4707678B2 (ja) 2004-01-26 2011-06-22 カソリック リミテッド 調整可能なループを備えたカテーテルアセンブリ
KR101014576B1 (ko) * 2004-02-24 2011-02-16 이비덴 가부시키가이샤 반도체 탑재용 기판
US20080319418A1 (en) * 2004-03-30 2008-12-25 Cathrx Pty Ltd Catheter Steering Device
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
CN101879347A (zh) * 2004-08-05 2010-11-10 导管治疗有限公司 用于制造电导线的方法
EP2198912A1 (en) * 2004-08-05 2010-06-23 Cathrx Ltd A steerable catheter
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
US20070206364A1 (en) * 2006-03-02 2007-09-06 Saint-Gobain Performance Plastics Corporation Methods of forming a flexible circuit board
US20080030030A1 (en) * 2006-08-02 2008-02-07 Taiwan Fu Hsing Industrial Co., Ltd. Door lever and door lever assembly
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TW200830961A (en) * 2007-01-02 2008-07-16 Unimicron Technology Corp Circuit substrate and surface treatment process thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR100922810B1 (ko) * 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
US8989837B2 (en) 2009-12-01 2015-03-24 Kyma Medical Technologies Ltd. Methods and systems for determining fluid content of tissue
FR2933975B1 (fr) * 2008-07-17 2011-02-18 Servier Lab Nouveau procede de preparation de benzocyclobutenes fonctionnalises,et application a la synthese de l'ivabradine et de ses sels d'addition a un acide pharmaceutiquement acceptable.
JPWO2010024233A1 (ja) 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN102187277B (zh) * 2008-10-20 2014-07-09 住友电木株式会社 喷涂用正型感光性树脂组合物及使用该组合物的贯通电极的制造方法
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法（一）
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101019706B1 (ko) * 2008-12-30 2011-03-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
CN102026498B (zh) * 2009-09-21 2012-11-28 日月光半导体制造股份有限公司 线路板的制作方法、线路板及晶片封装结构
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
JP5975879B2 (ja) 2009-12-01 2016-08-23 キマ メディカル テクノロジーズ リミテッド 診断装置および診断のためのシステム
KR101737478B1 (ko) * 2009-12-14 2017-05-19 엘지이노텍 주식회사 카메라 모듈 및 그 제조 방법
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN102149255B (zh) * 2010-02-04 2013-07-24 日月光半导体制造股份有限公司 多引线通孔的形成方法
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
WO2012011066A1 (en) 2010-07-21 2012-01-26 Kyma Medical Technologies Ltd. Implantable dielectrometer
JP5592808B2 (ja) * 2010-09-15 2014-09-17 日東電工株式会社 配線回路基板
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
KR101310256B1 (ko) 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
WO2013041971A2 (en) * 2011-09-19 2013-03-28 Cima Nanotech Israel Ltd. Process for preparing transparent conductive coatings
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US8961550B2 (en) 2012-04-17 2015-02-24 Indian Wells Medical, Inc. Steerable endoluminal punch
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR20140071561A (ko) * 2012-11-27 2014-06-12 삼성전자주식회사 회로 기판과 이를 구비하는 반도체 패키지
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN206040982U (zh) 2013-10-29 2017-03-22 基马医疗科技有限公司 印刷电路板和医疗装置
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
WO2015118544A1 (en) 2014-02-05 2015-08-13 Kyma Medical Technologies Ltd. Systems, apparatuses and methods for determining blood pressure
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
WO2016040337A1 (en) 2014-09-08 2016-03-17 KYMA Medical Technologies, Inc. Monitoring and diagnostics systems and methods
WO2016044042A1 (en) * 2014-09-16 2016-03-24 Fci Asia Pte. Ltd Hermetically sealed electrical connector assembly
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2016115175A1 (en) 2015-01-12 2016-07-21 KYMA Medical Technologies, Inc. Systems, apparatuses and methods for radio frequency-based attachment sensing
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US10134665B2 (en) * 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device
US9780052B2 (en) * 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
US9639734B1 (en) * 2015-11-13 2017-05-02 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay material
US10282585B2 (en) 2015-11-13 2019-05-07 Cypress Semiconductor Corporation Sensor-compatible overlay
US10832029B2 (en) 2015-11-13 2020-11-10 Cypress Semiconductor Corporation Sensor-compatible overlay
CN105744722A (zh) * 2016-02-19 2016-07-06 罗嘉妤 一种计算机散热pcb板
CN105575938B (zh) * 2016-02-26 2018-10-26 中国科学院微电子研究所 一种硅基转接板及其制备方法
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US11328835B2 (en) 2017-03-16 2022-05-10 Asahi Kasei Kabushiki Kaisha Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern
JP7104687B2 (ja) 2017-03-16 2022-07-21 旭化成株式会社 分散体並びにこれを用いた導電性パターン付構造体の製造方法及び導電性パターン付構造体
US11109492B2 (en) * 2017-07-18 2021-08-31 Asahi Kasei Kabushiki Kaisha Structure including electroconductive pattern regions, method for producing same, stack, method for producing same, and copper wiring
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
EP3660112B1 (en) 2017-07-27 2021-08-25 Asahi Kasei Kabushiki Kaisha Copper oxide ink and method for producing conductive substrate using same, product containing coating film and method for producing product using same, method for producing product with conductive pattern, and product with conductive pattern
WO2019030746A1 (en) 2017-08-10 2019-02-14 Zoll Medical Israel Ltd. SYSTEMS, DEVICES AND METHODS FOR PHYSIOLOGICAL MONITORING OF PATIENTS
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
JPWO2019107289A1 (ja) * 2017-11-28 2020-11-19 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP7089453B2 (ja) * 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113035834B (zh) * 2021-05-28 2021-07-30 浙江集迈科微电子有限公司 转接板及其制备方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US557844A (en) * 1896-04-07 maloney
US4496475A (en) * 1980-09-15 1985-01-29 Potters Industries, Inc. Conductive paste, electroconductive body and fabrication of same
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JP2570866B2 (ja) 1989-08-29 1997-01-16 日本電気株式会社 パタン正規化装置
JPH0651010Y2 (ja) 1989-12-22 1994-12-21 富士通株式会社 プリント配線板構造
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
JPH06283847A (ja) * 1993-03-29 1994-10-07 Hitachi Chem Co Ltd プリント配線板
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5557884A (en) * 1994-07-27 1996-09-24 Deppe; Gregory Spraying and level control for aero-hydroponic system
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
KR100269580B1 (ko) 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
TW323432B (ko) 1995-04-28 1997-12-21 Victor Company Of Japan
US5890460A (en) * 1995-05-08 1999-04-06 Ball; Ronald C. Electrical generator set
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
AUPN416395A0 (en) * 1995-07-14 1995-08-03 Matchplay Ltd Ball hitting sports implement and/or sports balls
JP3084352B2 (ja) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3172456B2 (ja) 1995-10-23 2001-06-04 イビデン株式会社 プリント配線板
MY116680A (en) 1995-10-23 2004-03-31 Ibiden Co Ltd Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH09148748A (ja) 1995-11-20 1997-06-06 Taiyo Ink Mfg Ltd 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物
JP3266778B2 (ja) 1995-11-30 2002-03-18 シャープ株式会社 多層フレキシブルリジットプリント配線板の製造方法
JP3229923B2 (ja) * 1996-03-01 2001-11-19 イビデン株式会社 多層プリント配線板およびその製造方法
JPH09260849A (ja) 1996-03-19 1997-10-03 Matsushita Electric Works Ltd 内層用回路板の製造方法、及び、多層プリント配線板の製造方法
JP3580638B2 (ja) 1996-05-29 2004-10-27 京セラ株式会社 配線基板及びその製造方法
JPH09331152A (ja) * 1996-06-11 1997-12-22 Tokuyama Corp 回路基板の製造方法
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH10107449A (ja) 1996-09-27 1998-04-24 Ibiden Co Ltd 多層プリント配線板の製造方法
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
EP1802186B1 (en) 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JPH10200265A (ja) 1997-01-06 1998-07-31 Ibiden Co Ltd 多層プリント配線板
JPH10261868A (ja) 1997-03-19 1998-09-29 Nec Toyama Ltd 多層印刷配線板の製造方法
US5827804A (en) * 1997-04-04 1998-10-27 Harris; Phillip C. Borate cross-linked well treating fluids and methods
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JPH10334499A (ja) 1997-05-29 1998-12-18 Nec Gumma Ltd 光学式ピックアップ装置
JPH1140949A (ja) 1997-07-23 1999-02-12 Hitachi Aic Inc 多層配線板と面付部品の実装構造
JPH1187930A (ja) * 1997-09-11 1999-03-30 Hitachi Aic Inc 多層印刷配線板の製造方法
JPH11186728A (ja) 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3408417B2 (ja) * 1998-03-17 2003-05-19 イビデン株式会社 スルーホール充填用樹脂組成物および多層プリント配線板
JP3415430B2 (ja) 1997-11-11 2003-06-09 日本特殊陶業株式会社 プリント配線板用穴埋め材及びそれを用いたプリント配線板
JPH11177237A (ja) 1997-12-16 1999-07-02 Hitachi Chem Co Ltd ビルドアップ多層プリント配線板とその製造方法
JPH11204944A (ja) 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JPH11214846A (ja) 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JP4082776B2 (ja) * 1998-03-09 2008-04-30 イビデン株式会社 プリント配線板の製造方法
JPH11266079A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd ビルドアップ多層配線基板及びその製造方法
JP3421240B2 (ja) 1998-03-26 2003-06-30 イビデン株式会社 多層プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244129A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4442832B2 (ja) 1999-04-13 2010-03-31 イビデン株式会社 多層プリント配線板
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Also Published As

Publication number Publication date
KR100833723B1 (ko) 2008-05-29
CN1652662A (zh) 2005-08-10
EP1672970A3 (en) 2007-08-01
MY129285A (en) 2007-03-30
US20080283282A1 (en) 2008-11-20
US20060191708A1 (en) 2006-08-31
US20050189136A1 (en) 2005-09-01
TWI252723B (en) 2006-04-01
EP1672970A2 (en) 2006-06-21
WO2001031984A1 (fr) 2001-05-03
DE60027141D1 (de) 2006-05-18
DE60027141T2 (de) 2006-12-28
EP1162867A1 (en) 2001-12-12
US20120067633A1 (en) 2012-03-22
US6930258B1 (en) 2005-08-16
MY148600A (en) 2013-05-15
EP1672970B1 (en) 2011-06-08
EP1162867B1 (en) 2006-04-05
US7999194B2 (en) 2011-08-16
EP1162867A4 (en) 2004-03-24
US7178234B2 (en) 2007-02-20
US8822839B2 (en) 2014-09-02
US8106310B2 (en) 2012-01-31
CN100521868C (zh) 2009-07-29
CN1327710A (zh) 2001-12-19
US7795542B2 (en) 2010-09-14
US20100006328A1 (en) 2010-01-14
CN1199536C (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
KR100833723B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조 방법
KR100763692B1 (ko) 다층 회로기판 및 반도체 장치
KR100804456B1 (ko) 도전성접속핀 및 패키지기판
EP2209358A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
WO2000076281A1 (fr) Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
WO1999020090A1 (fr) Plaquette a circuit imprime multicouche, son procede de fabrication et composition resineuse de remplissage de trous traversants
JP2001332437A (ja) コンデンサおよび多層プリント配線板
JP4508380B2 (ja) 多層プリント配線板の製造方法
JP2002203735A (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002271040A (ja) 多層プリント配線板の製造方法
JP3916946B2 (ja) 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4743974B2 (ja) 樹脂フィルムおよび多層プリント配線板の製造方法
JP3219396B2 (ja) 多層プリント配線板の製造方法
JPH10247784A (ja) 多層プリント配線板およびその製造方法
JP2000328256A (ja) 無電解めっき液およびそれを用いたプリント配線板の製造方法
JP4832621B2 (ja) 多層プリント配線板
JPH11199738A (ja) フッ素樹脂組成物および多層プリント配線板
JP2003008221A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3219395B2 (ja) 多層プリント配線板の製造方法
JP2002280737A (ja) 多層プリント配線板
JP2010263249A (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12