JPWO2010024233A1 - 機能素子を内蔵可能な配線基板及びその製造方法 - Google Patents
機能素子を内蔵可能な配線基板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2010024233A1 JPWO2010024233A1 JP2010526708A JP2010526708A JPWO2010024233A1 JP WO2010024233 A1 JPWO2010024233 A1 JP WO2010024233A1 JP 2010526708 A JP2010526708 A JP 2010526708A JP 2010526708 A JP2010526708 A JP 2010526708A JP WO2010024233 A1 JPWO2010024233 A1 JP WO2010024233A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- functional element
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
Description
本発明は、日本国特許出願:特願2008−218558号(2008年8月27日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、機能素子を内蔵可能な配線基板及びその製造方法に関する。
第一の問題点は、特許文献2〜7においては、内蔵された機能素子の側面に位置する金属ビアを形成するため、その機能素子の側面に位置する部分にレーザやドリルでのビアホール形成を行い、絶縁樹脂表面に、金属によるめっきシード層を形成しようとする場合には、スパッタリング、または無電界めっきが必要となるが、粗化された樹脂面や、突出したガラスクロスやシリカフィラへは、完全にシード層を被覆することは困難であり、シード層が被覆されなかった樹脂面部分は、その後の電界めっきの後にも、密着強度が低く、機能素子を回路基板に内蔵することで発生する内部応力によって、機能素子の側面に位置する金属ビアと絶縁樹脂の間では剥離が生じる可能性があることである。
2 接着層
3 (第1の)導体配線層
4 (第2の)導体配線層
5 電極端子(第一種のビア)
7 第二種の金属ビア
8、9、10、11 絶縁樹脂層
12 電子部品
13 無鉛はんだ
14 導体ビア
15 電極パッド
21、22 絶縁樹脂層
23、24 導体ビア
25、26、33 導体配線
31 機能素子
32 導体配線層
34 導体配線層
35 電極端子
38 絶縁樹脂層
40 接着層(絶縁樹脂層)
41 導体配線層
42 絶縁樹脂層
45 はんだもしくは導電性ペーストによるビア
51 ソルダーレジスト層
52 ソルダーレジスト層の開口部
53 はんだボール
55 (めっき)シード層
67 ビアホール
71 導体ビア
81 ガラスクロス
82 シリカフィラ
83 絶縁樹脂層
101 支持板
102、103 配線パターン(導体配線層)
111 機能素子
151、152 導体ビア
301、302 機能素子内蔵配線基板
401 抵抗体
402 誘電体
403 インダクタ
404 金属またはセラミックスによる中間層
410 機能素子内蔵基板
411 大型基板
501 テーパを持つ電極端子
531 はんだボール
532 アンダーフィル樹脂
図1(a)、(b)に本発明の第1の実施例を示す。図1(a)、(b)は、本発明に係る配線基板内に配置された、第二種の金属ビア(即ち機能素子電極以外のビア)7の断面構造を示す。図1(a)では、電解めっきにより形成された銅による金属ビア7の上面が凹凸10μm以下の平坦度で、且つ絶縁樹脂層8の上面とは高さ±5μm以下の誤差で同一平面にあり、(めっき)シード層55を介して(第1の)導体配線層3と結線されている。シード層55はTiを30〜200nmの厚さ、Cuを200〜400nmの厚さの順で、スパッタ装置により順次形成した。また金属ビア7の下部には(第2の)導体配線層4が結線され、金属ビア7と導体配線層4との間にシード層は存在しない。異材との境界面を持たないため、金属ビア7と導体配線層4の接続部分は優れた信頼性を維持していることを、温度サイクル試験や高温高湿度試験、曲げ試験により確認した。
図2(a)、(b)に第2の実施例を示す。図2(a)は、絶縁樹脂層8に内蔵された機能素子1の電極パッド15の上に形成された電極端子5と導体配線層3とが、(めっき)シード層55を介して結線された、本発明に係る配線基板の構造断面図を示す。絶縁樹脂層8としては、味の素ファインテクノ(株)製、「ABF−GX」や日立化成工業(株)製「GEA−679FG」等の市販されているプリプレグを使用した。また、硬化前が液状の日立化成工業(株)製「PIMEL」、新日鐵化学株式会社製「V−259PA」(商品名)、住友ベークライト株式会社製「スミレジン CRC−8300」(商品名)を使用しての形成も可能であった。
図3(a)、(b)、(c)に本発明に係る配線基板の第3の実施例を示す。図3(a)、(b)、(c)は、基材としての絶縁樹脂層8に機能素子1を内蔵する、本発明に係る配線基板の断面構造図を示している。GaAs、シリコンを基材とした機能素子1の上下に1層ずつ1〜20μmの厚みで銅メッキによる第1の導体配線層3と第2の導体配線層4が形成されている。機能素子1の銅からなる電極端子5と導体配線層3の間は、図2(a)または(b)に示すように結線されている。金属ビア7と導体配線層3の間は、図1(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の側面も図1(a)、(b)のように密着されている。基板1の電極端子面とは反対側の第2の導体配線層4の高さは、絶縁樹脂層8表面より0〜20μm埋没して(即ち表面高さが絶縁樹脂層8の表面よりも低くなって)おり、導体配線層4側面は絶縁樹脂層8に覆われており、導体配線層4の外表面は絶縁樹脂層8に覆われていない。
図4に本発明の第4の実施例を示す。各層の厚みを10〜500μmとした有機絶縁樹脂層8、10、11を基材として、機能素子が内蔵された回路基板構造を示している。シリコン、ガラス、ポリイミドを基材として、蒸着薄膜による抵抗、キャパシタ、インダクタ回路を形成した機能素子1の上下に1層ずつ銅による導体配線層3と導体配線層4が形成されている。最上面が銅からなる機能素子1の電極端子5と導体配線層3の間は図2(a)または(b)に示すようにシード層55を介して結線されている。また、金属ビア7と導体配線層3の間が、図1の(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の側面も図1(a)、(b)のように密着されている。機能素子1の電極端子5が配列している側と反対面は、エポキシ基材の接着層2を介して、導体配線層4の直上に設けられた絶縁樹脂層10に接着されている。導体配線層4は、外部表面を除いて全体が絶縁樹脂層10に覆われており、絶縁樹脂層10の表面より内側に配線が形成されている。
図5には、本発明による第5の実施例であり、有機絶縁樹脂層8を基材とする機能素子1が内蔵された回路基板構造を示している。機能素子1の上に1層、厚み10μmの銅による導体配線層3が形成され、機能素子1の下に2層、厚み10μmの銅による導体配線層41と厚み10μmの銅による導体配線層4が形成されている。シリコン基材による機能素子1の電極端子5と導体配線層3の間はシード層55を介して結線されている。機能素子1の電極端子5が配列している側と反対面は、接着層2を介して導体配線層4の直上に設けられた導体配線層41に接着されている。導体配線層3と導体配線層41の間が機能素子1の側面に位置する銅による金属ビア7を介して結線され、導体配線層41と導体配線層4の間が銅による導体ビア71を介して結線されている。さらに、導体配線層4の高さは、絶縁樹脂層8よりも低くなっており、導体配線層4の側面は絶縁樹脂層8に接しているが、導体配線層4表面は絶縁樹脂層8で覆われていない。
図6、7、8、9は、本発明による第6の実施例を示す。図6は、有機絶縁樹脂層8、10、11を基材として機能素子1を内蔵した基板の表裏にソルダーレジスト層51を形成した構造を示している。機能素子1の上下に1層ずつ導体配線層3と導体配線層4が形成され、機能素子の電極端子5と導体配線層3の間が図2(a)または(b)に示すようにシード層55を介して結線されている。金属ビア7と導体配線層3の間は、図1(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の境界面も図1(a)、(b)のように密着されている。上下の導体配線層3と4の間は、ビア内部に金属や導電性ペーストにより充填した金属ビア7を介して結線されている。機能素子1の電極端子5が配列している側と反対面は、導体配線層4の直上に設けられた絶縁樹脂層10に接着されている。また、導体配線層4の高さが、絶縁樹脂層10表面より低くなっており、導体配線層4に位置する各々導体配線層側面は絶縁樹脂層10に覆われているが、導体配線層4表面は絶縁樹脂層10に覆われていない。
図10には、本発明による第7の実施例を示す。図10は、有機樹脂層8、10、11を基材として機能素子1が内蔵された配線基板構造を示している。GaAs基材による厚み20μmの機能素子1の上下に、1層ずつ導体配線層3と導体配線層4が形成されている。機能素子1の電極端子5と導体配線層3の間は、Ti及びCuを順次スパッタリングすることによって形成されたシード層55を介して結線されている。金属ビア7と導体配線層3の間は、図1(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の境界面も図1(a)、(b)のように結線されている。上下の導体配線層3と4の間は、ビア内部に金属や導電性ペーストを充填した金属ビア7を介して結線されている。機能素子1は、電極端子5が配列している側と反対面で導体配線層4に接着層2を介して接着されている。導体配線層4の高さは、絶縁樹脂層8表面より約5μm低くなっており、導体配線層4側面は絶縁樹脂層8に覆われているが、導体配線層4表面は絶縁樹脂層8に覆われていない。また、導体配線層3よりも一層上にさらに導体配線層32を配置し、導体配線層3との間は導体ビア151を介して接続されている。
図11には、本発明による第8の実施例を示す。図11は、有機絶縁樹脂層8を基材として、機能素子1の側面に金属またはセラミックスによる中間層404を設けた機能素子内蔵配線基板構造を示している。機能素子1の上下に1層ずつ導体配線層3と導体配線層4が形成されている。機能素子の電極端子5と導体配線層3の間は、図2(a)または(b)に示すようにシード層55を介して結線されている。金属ビア7と導体配線層3の間は、図1(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の側面も図1(a)、(b)のように密着されている。機能素子1は、電極端子5が配列している側と反対面で導体配線層4に接着層2を介して接着されている。また導体配線層4の高さが、全て絶縁樹脂層8の表面と同じ、もしくは低くなっており、導体配線層4側面は絶縁樹脂層8に覆われているが、導体配線層4表面は絶縁樹脂層8に覆われていない。
図12は、本発明に係る第9の実施例であり、有機(絶縁)樹脂層8、10、11を基材とする機能素子内蔵配線基板構造を示している。機能素子1の上下に1層ずつ導体配線層3と導体配線層4が形成されている。機能素子の電極端子5と導体配線層3の間は図2(a)または(b)に示すようにシード層55を介して結線されている。金属ビア7と導体配線層3の間は、図1(a)、(b)の様に結線され、金属ビア7と絶縁樹脂層8の側面も図1(a)、(b)のように密着されている。上下の導体配線層3と4の間は、ビア内部に金属めっきや導電性ペーストを充填した金属ビア7を介して結線されている。機能素子1の電極端子5が配列している側と反対面は、導体配線層4の直上に設けられた絶縁樹脂層10に直接接着されている。また導体配線層4の高さは、全て絶縁樹脂層10表面と同じ、もしくは低くなっており、導体配線層4側面は絶縁樹脂層10に覆われているが、導体配線層4表面は絶縁樹脂層10に覆われていない。
図13、14に本発明の第10の実施例を示す。図13は、機能素子1、31をおのおの内蔵した配線基板を、接着層40による絶縁性接続及び導電性ペーストを充填したビア45による導電性接続により、機能素子を縦に積層した、複数個の機能素子を内蔵した配線基板断面図である。
図15、図16に本発明の第11の実施例を示す。図15は、機能素子内蔵基板をコア基板として用いて、両面にセミアディティブ工法を用いて、厚み10〜80μmの絶縁樹脂層21、22を、厚み1〜25μmの銅による導体配線25、26間に存在させて、導体配線間は導体ビア23、24等により結線させて積み上げた回路基板構造を示している。この構造は、近年の微細ピッチな機能素子の電極端子配列を、回路基板表面に近づくにつれ拡大させる効果がある。さらには、機能素子を内蔵したコア基板の作製場所と、その後の両面の配線層をビルドアップする場所を別々にすることが可能で、後者は、設備導入等を必要としないため製品コストも安く抑えることが出来る。
図17に、本発明の製造方法の第1の実施例を示す。図17(a)に示すように、先ず銅から成る支持板101にドライフィルム、ワニスのめっきレジストを供給し、露光現像の後にめっき法により、第1のニッケル配線パターン102を厚み0.5〜20μmめっきする。このとき配線パターン102は、支持板101がCuやステンレス等の金属の場合にその支持板101をエッチングにより除去する場合、エッチング液に溶けないことが望ましいため、支持板101とは異なる材質が望ましい。また、支持板除去後に表面に露出する金属となるため、金やはんだめっきも好適に利用可能であるが、それらに限定されない。また、更に配線パターン102は、一つのめっき層ではなく、数種類のめっき層から成っても構わない。
図18には、本発明の製造方法の第2の実施例を示す。図17(a)と同様に図18(a)で0.1〜1.0mm厚みの銅支持板101上に厚み2〜20μmのニッケル配線層102、5〜30μmの銅からなる導体配線層103をそれぞれめっき法により形成した。その後、図18(b)のように厚み10〜500μmのポリイミドまたはエポキシ成分を含む絶縁樹脂層10を真空ラミネーターにより供給し硬化した。絶縁樹脂層10は、支持板を除去した後も機能素子直下に存在するため、導体配線層102、103を放熱板効果を狙った広い面積のベタパターンと出来るほか、導体配線層102、103をBGAパッドや、フリップチップ用パッドなどの任意の配線形状とすることが可能となる。樹脂層の供給は、真空ラミネーターや、真空プレス機、ロールコーター、スピンコート、カーテンコートなどが好適に使用されるがそれらに限定されない。
図19には、本発明の製造方法の第3の実施例を示す。図19(a)に示すように予めガラス支持板101上にソルダーレジストとなる絶縁層51としてエポキシ系樹脂5〜30μmを供給し、その上の層に無電解銅めっきの後、銅による導体配線層4を5〜30μm厚みで形成する。その後、めっきレジストを除去し、配線パターン以外の無電解銅めっきをエッチングにより取り除く。
図20には、本発明の製造方法の第4の実施例を示す。Si基材からなる機能素子1を内蔵した本発明に係る機能素子内蔵基板410を使用して、更に複数の本発明による機能素子内蔵基板を大型基板411に内蔵することで、機能素子内蔵基板410をコア層として、片面、もしくは両面に、銅配線層と絶縁層を一層以上設けた。この時、機能素子1の各々の電極端子5と結線されて端子ピッチを拡大された配線層が機能素子内蔵基板410の表面に存在するように設計しておくことで、機能素子内蔵基板410は、大型基板411に内蔵する前に、電気検査が容易となった。また、電気検査により良品と判定された直径8インチの機能素子内蔵基板410のみを500mm×600mmサイズの大型基板411に内蔵することで、製品の歩留まりを高めることが可能となり、大型板での処理工程により製造コストを下げることが可能となった。
Claims (26)
- 1以上の導体配線層と1以上の絶縁樹脂層とを積層してなる配線基板であって、
該絶縁樹脂層を貫通してなる1以上の金属ビアを含み、
該絶縁樹脂層は、粒子状及び/又は繊維状の補強成分を含み、
該金属ビアと該絶縁樹脂層との境界面において、該金属ビアは、該補強成分を内部に巻き込んだ強化構造であることを特徴とする、配線基板。 - 前記絶縁樹脂層と前記金属ビアとの前記境界面が、0.1〜5μmの範囲のプロファイル(凹凸高さ)で粗化されていることを特徴とする、請求項1に記載の配線基板。
- 前記絶縁樹脂層と前記金属ビアとの前記境界面に、金属からなるめっきシード層が形成されていないことを特徴とする、請求項1又は2に記載の配線基板。
- 1以上の導体配線層と1以上の絶縁樹脂層とを積層してなる配線基板であって、
該絶縁樹脂層を貫通してなる1以上の金属ビアを含み、
該金属ビアと該絶縁樹脂層との境界面が、該金属ビアと該絶縁樹脂とがめっきシード層を介さずに直接相互にかみ合う凹凸状の境界断面構造を有することを特徴とする、配線基板。 - 1以上の機能素子を前記絶縁樹脂層内に含むことを特徴とする、請求項1〜4のいずれか一に記載の配線基板。
- 内蔵された前記機能素子の回路面即ち活性面には1以上の電極端子が形成され、該機能素子の活性面の最も近傍に配置する第1の前記導体配線層と該機能素子の活性面とが、該電極端子を介して結線されていることを特徴とする、請求項5に記載の配線基板。
- 少なくとも1つの前記電極端子の、前記第1の導体配線層に接する部分の電極端子内径が、前記機能素子の活性面に接する部分の電極端子内径より大きいことを特徴とする、請求項6に記載の配線基板。
- 前記機能素子の活性面に形成された前記電極端子が、前記第1の導体配線層との結線部分境界面にめっきシード層を有し、該電極端子側面の前記樹脂層との境界面にはめっきシード層を有しないことを特徴とする、請求項6又は7に記載の配線基板。
- 前記機能素子の活性面とは反対面側に位置する前記配線基板最表面の第2の前記導体配線層が、該第2の導体配線層の配線表面部を除いて前記絶縁樹脂に覆われていることを特徴とする、請求項6〜8のいずれか一に記載の配線基板。
- 前記第1の導体配線層と前記第2の導体配線層が、前記機能素子から離れて位置する前記金属ビアを介して結線されていることを特徴とする、請求項9に記載の配線基板。
- 前記金属ビアは、該金属ビアの側面に接する絶縁樹脂との境界面及び前記第2の導体配線層との境界面にはめっきシード層が存在せず、前記第1の導体配線層との境界面にはめっきシード層が存在することを特徴とする、請求項10に記載の配線基板。
- 前記金属ビアが前記第1の導体配線層と結線される箇所において、該金属ビアはその中央部が外周部よりも肉厚で上部が外側に張り出したかさ状部を持つマッシュルーム形状に形成され、かつ前記第2の導体配線層との境界面よりも該第1の導体配線層との境界面での内径のほうが大きなリベット状に形成されていることを特徴とする、請求項11に記載の配線基板。
- 前記配線基板の両面側に前記絶縁樹脂層と前記導体配線層が交互に配置され、各該導体配線間は前記金属ビアを介して結線されていることを特徴とする、請求項1〜12のいずれか一に記載の配線基板。
- 前記樹脂層に、前記配線基板の機械的強度を増加させるための中間層を含むことを特徴とする、請求項1〜13のいずれか一に記載の配線基板。
- 金属製又はセラミック製の支持板上に、前記絶縁樹脂層を基材として、前記導体配線層及び前記機能素子が積層搭載されていることを特徴とする、請求項5〜14のいずれか一に記載の配線基板。
- 請求項1〜15のいずれか一に記載の配線基板を使用して形成されていることを特徴とする電子デバイス。
- 1以上の導体配線層と1以上の絶縁樹脂層とを積層してなり、該絶縁樹脂層は、粒子状及び/又は繊維状の補強成分を含み、該絶縁樹脂層を貫通してなる1以上の金属ビアを含む配線基板の製造方法であって、
該金属ビアと該絶縁樹脂層との境界面において、該金属ビアが該補強成分を内部に巻き込んだ強化構造を形成させることを特徴とする、製造方法。 - 1以上の導体配線層と1以上の絶縁樹脂層とを積層してなり、該絶縁樹脂層を貫通してなる1以上の金属ビアを含む配線基板の製造方法であって、
該金属ビアと該絶縁樹脂層との境界面に、該金属ビアと該絶縁樹脂とがめっきシード層を介さずに直接相互にかみ合う凹凸状の境界断面構造を形成させることを特徴とする、製造方法。 - 前記金属ビアは、前記絶縁樹脂層のビアホール内側面を粗化し、導体板を給電層とする電解めっき、無電解めっき、又は印刷による導電性ペーストの充填により形成されることを特徴とする、請求項17又は18に記載の製造方法。
- 支持板の上に、第1の導体配線層及び絶縁樹脂層を少なくとも各一層形成する工程と、
該絶縁樹脂層にビアホールを形成し、該ビアホール内側面の該絶縁樹脂を粗化する工程と、
該支持板を給電層として該ビアホール内部にめっきにより金属ビアを形成する工程と、
を含むことを特徴とする、配線基板の製造方法。 - 前記ビアホール内部に前記金属ビアを形成する工程が、めっきに替えて印刷により導電性ペーストを充填させて金属ビアを形成する工程であることを特徴とする、請求項20に記載の製造方法。
- 機能素子を少なくとも1つ搭載し、該機能素子の周囲に絶縁樹脂層を形成する工程と、
該機能素子の上に一層以上の第2の導体配線層を形成した後に、該支持板を取り除く工程と、
をさらに含む、請求項20又は21に記載の製造方法。 - 研磨もしくは研削により前記金属ビア上部を平坦化するとともに、前記機能素子の電極端子部分直上の前記絶縁樹脂を除去する工程をさらに含む、請求項22に記載の製造方法。
- 前記支持板が予め離型層を形成したものであり、製造工程中に該支持板が該離型層より取り除かれることを特徴とする、請求項20〜23のいずれか一に記載の製造方法。
- 前記支持板が、銅、鉄、チタン、ニッケル、クロム、アルミニウム、パラジウム、コバルトのいずれかのひとつ以上の金属元素を含むことを特徴とする、請求項20〜24のいずれか一に記載の製造方法。
- 請求項1〜15のいずれか一に記載の配線基板をコア基板として、該コア基板の両面に絶縁樹脂層と導体配線層を交互に形成する工程と、各該導体配線層間を結線する金属ビアを形成する工程とを含むことを特徴とする、配線基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218558 | 2008-08-27 | ||
JP2008218558 | 2008-08-27 | ||
PCT/JP2009/064757 WO2010024233A1 (ja) | 2008-08-27 | 2009-08-25 | 機能素子を内蔵可能な配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2010024233A1 true JPWO2010024233A1 (ja) | 2012-01-26 |
Family
ID=41721401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526708A Pending JPWO2010024233A1 (ja) | 2008-08-27 | 2009-08-25 | 機能素子を内蔵可能な配線基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8692135B2 (ja) |
JP (1) | JPWO2010024233A1 (ja) |
TW (1) | TWI436717B (ja) |
WO (1) | WO2010024233A1 (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5688289B2 (ja) | 2008-05-09 | 2015-03-25 | インヴェンサス・コーポレイション | チップサイズ両面接続パッケージの製造方法 |
US8168470B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
US8710669B2 (en) * | 2009-05-20 | 2014-04-29 | Nec Corporation | Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer |
JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
JPWO2011089936A1 (ja) * | 2010-01-22 | 2013-05-23 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
US8232643B2 (en) * | 2010-02-11 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lead free solder interconnections for integrated circuits |
US20130050967A1 (en) * | 2010-03-16 | 2013-02-28 | Nec Corporation | Functional device-embedded substrate |
JP5423874B2 (ja) * | 2010-03-18 | 2014-02-19 | 日本電気株式会社 | 半導体素子内蔵基板およびその製造方法 |
JP5715835B2 (ja) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
US8709933B2 (en) * | 2011-04-21 | 2014-04-29 | Tessera, Inc. | Interposer having molded low CTE dielectric |
US20120286416A1 (en) * | 2011-05-11 | 2012-11-15 | Tessera Research Llc | Semiconductor chip package assembly and method for making same |
JP2013041633A (ja) * | 2011-08-11 | 2013-02-28 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
US11127664B2 (en) * | 2011-10-31 | 2021-09-21 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
US8957518B2 (en) | 2012-01-04 | 2015-02-17 | Mediatek Inc. | Molded interposer package and method for fabricating the same |
KR20130097481A (ko) * | 2012-02-24 | 2013-09-03 | 삼성전자주식회사 | 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈 |
TWI508249B (zh) * | 2012-04-02 | 2015-11-11 | 矽品精密工業股份有限公司 | 封裝件、半導體封裝結構及其製法 |
US9236322B2 (en) * | 2012-04-11 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for heat spreader on silicon |
JP5122018B1 (ja) * | 2012-08-10 | 2013-01-16 | 太陽誘電株式会社 | 電子部品内蔵基板 |
DE112013004691T5 (de) * | 2012-09-25 | 2015-07-02 | Denso Corporation | Elektronische Vorrichtung |
US9035194B2 (en) * | 2012-10-30 | 2015-05-19 | Intel Corporation | Circuit board with integrated passive devices |
JP5285819B1 (ja) * | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | 電子回路モジュール |
US20140167900A1 (en) | 2012-12-14 | 2014-06-19 | Gregorio R. Murtagian | Surface-mount inductor structures for forming one or more inductors with substrate traces |
TWI489176B (zh) * | 2012-12-14 | 2015-06-21 | Elan Microelectronics Corp | 行動電子裝置的螢幕控制模組及其控制器 |
KR101420543B1 (ko) * | 2012-12-31 | 2014-08-13 | 삼성전기주식회사 | 다층기판 |
KR101995276B1 (ko) * | 2013-01-18 | 2019-07-02 | 메이코 일렉트로닉스 컴파니 리미티드 | 부품내장기판 및 그 제조방법 |
US9165878B2 (en) | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
US8884427B2 (en) | 2013-03-14 | 2014-11-11 | Invensas Corporation | Low CTE interposer without TSV structure |
US9087777B2 (en) | 2013-03-14 | 2015-07-21 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
US9119313B2 (en) * | 2013-04-25 | 2015-08-25 | Intel Corporation | Package substrate with high density interconnect design to capture conductive features on embedded die |
KR102031967B1 (ko) * | 2013-05-07 | 2019-10-14 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
JP2015028986A (ja) * | 2013-07-30 | 2015-02-12 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
KR101548421B1 (ko) * | 2013-08-27 | 2015-08-28 | 삼성전기주식회사 | 다층인쇄회로기판의 제조방법 |
US9613930B2 (en) * | 2013-10-25 | 2017-04-04 | Infineon Technologies Ag | Semiconductor device and method for manufacturing a semiconductor device |
JP6303443B2 (ja) * | 2013-11-27 | 2018-04-04 | Tdk株式会社 | Ic内蔵基板の製造方法 |
US9443758B2 (en) | 2013-12-11 | 2016-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Connecting techniques for stacked CMOS devices |
US9553059B2 (en) | 2013-12-20 | 2017-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside redistribution layer (RDL) structure |
JP6341714B2 (ja) * | 2014-03-25 | 2018-06-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
WO2015156141A1 (ja) | 2014-04-10 | 2015-10-15 | 株式会社村田製作所 | 部品内蔵多層基板 |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
KR101634067B1 (ko) * | 2014-10-01 | 2016-06-30 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
US9406629B2 (en) * | 2014-10-15 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and manufacturing method thereof |
JP5778331B1 (ja) * | 2014-12-26 | 2015-09-16 | 古河電気工業株式会社 | 絶縁電線およびコイル |
JP5778332B1 (ja) * | 2014-12-26 | 2015-09-16 | 古河電気工業株式会社 | 耐曲げ加工性に優れる絶縁電線、それを用いたコイルおよび電子・電気機器 |
KR102356810B1 (ko) * | 2015-01-22 | 2022-01-28 | 삼성전기주식회사 | 전자부품내장형 인쇄회로기판 및 그 제조방법 |
TWI562299B (en) * | 2015-03-23 | 2016-12-11 | Siliconware Precision Industries Co Ltd | Electronic package and the manufacture thereof |
JP6299657B2 (ja) * | 2015-04-22 | 2018-03-28 | 京セラドキュメントソリューションズ株式会社 | インクジェット記録装置 |
JP6620989B2 (ja) * | 2015-05-25 | 2019-12-18 | パナソニックIpマネジメント株式会社 | 電子部品パッケージ |
US10090241B2 (en) * | 2015-05-29 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device, package structure and method of forming the same |
JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
TW201719824A (zh) * | 2015-11-20 | 2017-06-01 | 恆勁科技股份有限公司 | 封裝基板 |
CN106783795A (zh) * | 2015-11-20 | 2017-05-31 | 恒劲科技股份有限公司 | 封装基板 |
KR102582421B1 (ko) * | 2016-01-29 | 2023-09-25 | 삼성전자주식회사 | 인쇄회로기판 및 이를 구비한 전자소자 패키지 |
DE102016103585B4 (de) * | 2016-02-29 | 2022-01-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt |
US10811182B2 (en) * | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
US9875958B1 (en) | 2016-11-09 | 2018-01-23 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
CN106783631B (zh) * | 2016-12-22 | 2020-01-14 | 深圳中科四合科技有限公司 | 一种二极管的封装方法及二极管 |
CN106783632B (zh) * | 2016-12-22 | 2019-08-30 | 深圳中科四合科技有限公司 | 一种三极管的封装方法及三极管 |
CN108307581A (zh) | 2017-01-12 | 2018-07-20 | 奥特斯奥地利科技与系统技术有限公司 | 具有嵌入式部件承载件的电子设备 |
US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
US11276634B2 (en) * | 2017-05-23 | 2022-03-15 | Intel Corporation | High density package substrate formed with dielectric bi-layer |
US10892671B2 (en) * | 2017-07-25 | 2021-01-12 | GM Global Technology Operations LLC | Electrically conductive copper components and joining processes therefor |
JP2019041041A (ja) * | 2017-08-28 | 2019-03-14 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
US10886263B2 (en) * | 2017-09-29 | 2021-01-05 | Advanced Semiconductor Engineering, Inc. | Stacked semiconductor package assemblies including double sided redistribution layers |
JP7062929B2 (ja) * | 2017-11-30 | 2022-05-09 | 凸版印刷株式会社 | タッチパネル |
US10849239B2 (en) * | 2018-01-19 | 2020-11-24 | Ncc Nano, Llc | Method for curing solder paste on a thermally fragile substrate |
JP7046639B2 (ja) * | 2018-02-21 | 2022-04-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US11315891B2 (en) * | 2018-03-23 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming semiconductor packages having a die with an encapsulant |
CN213126630U (zh) * | 2018-12-13 | 2021-05-04 | 株式会社村田制作所 | 树脂基板以及电子设备 |
US11101226B2 (en) | 2019-02-22 | 2021-08-24 | DustPhotonics Ltd. | Method for conveying high frequency module and a high-frequency module |
US10985118B2 (en) * | 2019-02-22 | 2021-04-20 | Xsight Labs Ltd. | High-frequency module |
JP2021150311A (ja) | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体装置 |
TW202201673A (zh) | 2020-03-17 | 2022-01-01 | 新加坡商安靠科技新加坡控股私人有限公司 | 半導體裝置和製造半導體裝置的方法 |
US11715699B2 (en) | 2020-03-17 | 2023-08-01 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing semiconductor devices |
KR20220001634A (ko) * | 2020-06-30 | 2022-01-06 | 삼성전기주식회사 | 인쇄회로기판 |
WO2024048713A1 (ja) * | 2022-08-31 | 2024-03-07 | 京セラ株式会社 | 印刷配線板及びその製造方法 |
US20240130040A1 (en) * | 2022-10-12 | 2024-04-18 | Innolux Corporation | Conductive film and test component |
CN116417356B (zh) * | 2023-06-12 | 2023-09-05 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235544A (ja) * | 1992-02-19 | 1993-09-10 | Ibiden Co Ltd | 複合プリント配線板の製造方法 |
JP2000236150A (ja) * | 1999-02-16 | 2000-08-29 | Nec Kansai Ltd | 配線基板およびその製造方法 |
JP2004022999A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
JP2004288795A (ja) * | 2003-03-20 | 2004-10-14 | Tdk Corp | 電子部品の製造方法および電子部品 |
JP2005064470A (ja) * | 2003-07-30 | 2005-03-10 | Tdk Corp | 半導体ic内蔵モジュール及びその製造方法 |
JP2006332346A (ja) * | 2005-05-26 | 2006-12-07 | Tdk Corp | 基板、電子部品、及び、これらの製造方法 |
WO2007126090A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 回路基板、電子デバイス装置及び回路基板の製造方法 |
JP2008159973A (ja) * | 2006-12-26 | 2008-07-10 | Nec Corp | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1044762C (zh) * | 1993-09-22 | 1999-08-18 | 松下电器产业株式会社 | 印刷电路板及其制造方法 |
US5457605A (en) * | 1993-11-23 | 1995-10-10 | Motorola, Inc. | Electronic device having coplanar heatsink and electrical contacts |
US6147869A (en) * | 1997-11-24 | 2000-11-14 | International Rectifier Corp. | Adaptable planar module |
WO2001031984A1 (fr) | 1999-10-26 | 2001-05-03 | Ibiden Co., Ltd. | Panneau de cablage realise en carte imprimee multicouche et procede de production |
JP4749563B2 (ja) | 2000-02-25 | 2011-08-17 | イビデン株式会社 | 多層プリント配線板および多層プリント配線板の製造方法 |
JP4854846B2 (ja) | 2000-02-25 | 2012-01-18 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP4854845B2 (ja) | 2000-02-25 | 2012-01-18 | イビデン株式会社 | 多層プリント配線板 |
JP4656737B2 (ja) | 2000-06-23 | 2011-03-23 | イビデン株式会社 | 多層プリント配線板および多層プリント配線板の製造方法 |
JP4562881B2 (ja) | 2000-08-18 | 2010-10-13 | イビデン株式会社 | 半導体モジュールの製造方法 |
JP4931283B2 (ja) | 2000-09-25 | 2012-05-16 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP4618919B2 (ja) | 2000-12-15 | 2011-01-26 | イビデン株式会社 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
JP2005150553A (ja) * | 2003-11-18 | 2005-06-09 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2005236039A (ja) | 2004-02-19 | 2005-09-02 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
TWI269423B (en) * | 2005-02-02 | 2006-12-21 | Phoenix Prec Technology Corp | Substrate assembly with direct electrical connection as a semiconductor package |
JP4016039B2 (ja) | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
US7737368B2 (en) * | 2005-09-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Circuit board and method of manufacturing circuit board |
JP2007096185A (ja) * | 2005-09-30 | 2007-04-12 | Sanyo Electric Co Ltd | 回路基板 |
JP2007180105A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 |
JP4476226B2 (ja) * | 2006-02-24 | 2010-06-09 | 三洋電機株式会社 | 回路基板および回路基板の製造方法 |
TWI298941B (en) | 2006-04-19 | 2008-07-11 | Advanced Semiconductor Eng | Method of fabricating substrate with embedded component therein |
JP4758869B2 (ja) * | 2006-11-08 | 2011-08-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
KR100811034B1 (ko) * | 2007-04-30 | 2008-03-06 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
JP2009016818A (ja) * | 2007-07-04 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | 多層印刷回路基板及びその製造方法 |
US7893527B2 (en) * | 2007-07-24 | 2011-02-22 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor plastic package and fabricating method thereof |
JP5404010B2 (ja) * | 2007-11-22 | 2014-01-29 | 味の素株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP5284146B2 (ja) * | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板、及びその製造方法 |
-
2009
- 2009-08-25 US US13/060,990 patent/US8692135B2/en not_active Expired - Fee Related
- 2009-08-25 JP JP2010526708A patent/JPWO2010024233A1/ja active Pending
- 2009-08-25 WO PCT/JP2009/064757 patent/WO2010024233A1/ja active Application Filing
- 2009-08-26 TW TW098128657A patent/TWI436717B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235544A (ja) * | 1992-02-19 | 1993-09-10 | Ibiden Co Ltd | 複合プリント配線板の製造方法 |
JP2000236150A (ja) * | 1999-02-16 | 2000-08-29 | Nec Kansai Ltd | 配線基板およびその製造方法 |
JP2004022999A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
JP2004288795A (ja) * | 2003-03-20 | 2004-10-14 | Tdk Corp | 電子部品の製造方法および電子部品 |
JP2005064470A (ja) * | 2003-07-30 | 2005-03-10 | Tdk Corp | 半導体ic内蔵モジュール及びその製造方法 |
JP2006332346A (ja) * | 2005-05-26 | 2006-12-07 | Tdk Corp | 基板、電子部品、及び、これらの製造方法 |
WO2007126090A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 回路基板、電子デバイス装置及び回路基板の製造方法 |
JP2008159973A (ja) * | 2006-12-26 | 2008-07-10 | Nec Corp | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 |
Also Published As
Publication number | Publication date |
---|---|
US20110155433A1 (en) | 2011-06-30 |
TWI436717B (zh) | 2014-05-01 |
TW201018347A (en) | 2010-05-01 |
WO2010024233A1 (ja) | 2010-03-04 |
US8692135B2 (en) | 2014-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010024233A1 (ja) | 機能素子を内蔵可能な配線基板及びその製造方法 | |
JPWO2008120755A1 (ja) | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 | |
JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
US7122901B2 (en) | Semiconductor device | |
JP5703010B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP5879030B2 (ja) | 電子部品パッケージ及びその製造方法 | |
TWI670803B (zh) | 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20060051895A1 (en) | Method for manufacturing electronic component-mounted board | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP2010232636A (ja) | 多層プリント配線板 | |
TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
TW201021636A (en) | Wiring substrate with reinforcement | |
JP2003289120A (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP2015053350A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
KR102449368B1 (ko) | 다층 인쇄회로기판 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP4324732B2 (ja) | 半導体装置の製造方法 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2015018988A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140730 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140919 |