WO2024048713A1 - 印刷配線板及びその製造方法 - Google Patents

印刷配線板及びその製造方法 Download PDF

Info

Publication number
WO2024048713A1
WO2024048713A1 PCT/JP2023/031794 JP2023031794W WO2024048713A1 WO 2024048713 A1 WO2024048713 A1 WO 2024048713A1 JP 2023031794 W JP2023031794 W JP 2023031794W WO 2024048713 A1 WO2024048713 A1 WO 2024048713A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
hole
conductor
opening
printed wiring
Prior art date
Application number
PCT/JP2023/031794
Other languages
English (en)
French (fr)
Inventor
真理 佐伯
卓 石岡
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2024540014A priority Critical patent/JPWO2024048713A1/ja
Publication of WO2024048713A1 publication Critical patent/WO2024048713A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present disclosure relates to a printed wiring board and a method for manufacturing the same.
  • a printed wiring board in which a build-up layer is laminated on at least one surface of a core substrate has been disclosed (for example, Patent Document 1).
  • Via conductors are provided in the buildup layer. This via conductor is connected to the plated wiring on the surface of the core substrate and the plated wiring on the surface of the buildup layer. These plated wirings are electrically connected by via conductors.
  • One aspect of the present disclosure is core board, a build-up layer laminated on the core substrate,
  • the buildup layer is an insulating layer laminated on the core substrate; a hole penetrating the insulating layer in the thickness direction; a via conductor filled in the hole; has
  • the printed wiring board has the via conductor having a cylindrical shape.
  • One aspect of the present disclosure is preparing a laminate in which a build-up precursor layer comprising an insulating layer and a metal underlayer in this order is stacked on a core substrate; A first mask having a first through hole is disposed above the base layer side of the laminate, and a first laser beam is irradiated toward the base layer through the first through hole to remove the base layer. forming an opening in the A second mask having a second through hole smaller in diameter than the first through hole is disposed above the first through hole in the base layer, and a second laser beam is directed to the insulating layer through the opening.
  • a method of manufacturing a printed wiring board including:
  • the via conductor is difficult to come out of the insulating layer.
  • FIG. 1 shows a cross section of a printed wiring board.
  • FIG. 2 shows an enlarged view of region II in FIG.
  • FIG. 3 shows an enlarged cross-section of the boundary between the outer periphery of the via conductor and the inner periphery of the hole.
  • FIG. 4 shows an enlarged cross-section of the boundary between the outer periphery of the via conductor and the inner periphery of the hole.
  • FIG. 5 shows an enlarged cross section of a via conductor in a modified example.
  • FIG. 6 shows a cross section of a laminate in one step of manufacturing a printed wiring board.
  • FIG. 7 shows a cross section of the laminate in a step after the step of FIG. 6.
  • FIG. 8 shows a cross section of the laminate in a step after the step of FIG. 7.
  • FIG. 1 shows a cross section of a printed wiring board.
  • FIG. 2 shows an enlarged view of region II in FIG.
  • FIG. 3 shows an enlarged cross-section of the boundary between the outer
  • FIG. 9 shows a cross section of the laminate in a step after the step of FIG. 8.
  • FIG. 10 shows a cross section of the laminate in a step after the step of FIG. 9.
  • FIG. 11 shows a cross section of the laminate in a step after the step of FIG. 10.
  • FIG. 12 shows a cross section of the laminate in a step after the step of FIG. 11.
  • FIG. 13 shows a cross section of the laminate in a step after the step of FIG. 12.
  • the printed wiring board 1 of the present disclosure may include any constituent members not shown in the drawings. Further, the dimensions of the members in the drawings do not faithfully represent the dimensions and dimensional ratios of the actual constituent members.
  • Printed wiring board 1 is a multilayer board.
  • Printed wiring board 1 has a core substrate 10 and a first buildup layer 20.
  • this printed wiring board 1 is provided with the 1st solder resist layer 40, the 2nd buildup layer 50, and the 2nd solder resist layer 70 as shown in FIG. 1 as needed.
  • the second solder resist layer 70, the second buildup layer 50, the core substrate 10, the first buildup layer 20, and the first solder resist layer 40 may be stacked in this order.
  • the core substrate 10 has a base material 11 and conductor layers 12 and 13.
  • the base material 11 has a flat plate shape.
  • the base material 11 has a first surface 11a and a second surface 11b opposite to the first surface 11a.
  • the first surface 11a and the second surface 11b face oppositely to each other.
  • the base material 11 has a thickness from the first surface 11a to the second surface 11b.
  • the direction from the first surface 11a to the second surface 11b and the opposite direction are the thickness directions.
  • the base material 11 is made of an insulating material.
  • insulating materials include organic resins such as epoxy resins, bismaleimide-triazine resins, polyimide resins, polyphenylene ether (PPE) resins, polyphenylene oxide (PPO) resins, cyanate ester resins, and liquid crystal polymers. can be mentioned. Two or more types of these organic resins may be mixed. A reinforcing material may be blended with one or more of these organic resins. Examples of the reinforcing material include cloth materials such as glass fiber, glass nonwoven fabric, aramid fiber, aramid nonwoven fabric, polyester fiber, and polyester nonwoven fabric. One or more of these organic resins may contain inorganic fillers such as barium sulfate, talc, clay, glass, calcium carbonate, titanium, and the like.
  • the conductor layer 12 is laminated on the first surface 11a of the base material 11.
  • the conductor layer 13 is laminated on the second surface 11b of the base material 11.
  • the conductor layers 12 and 13 are formed into a wiring pattern.
  • the material of the conductor layers 12 and 13 is, for example, a conductive metal such as copper.
  • the conductor layers 12 and 13 are made of metal plating such as copper plating, for example.
  • the thickness of the conductor layers 12 and 13 is preferably 18 ⁇ m or more and 100 ⁇ m or less, for example.
  • the core substrate 10 may have a multilayer structure.
  • the multilayer structure include the following embodiments.
  • a multilayer structure has multiple insulating layers, one or more inner conductor layers and two surface conductor layers.
  • the insulating layers are laminated in order.
  • An inner conductor layer is sandwiched between these insulating layers.
  • the two surface conductor layers are laminated on the two outermost surfaces of a laminate made of a plurality of insulating layers, in the same way that the conductor layers 12 and 13 are laminated on the surfaces 11a and 11b of the base material 11, respectively.
  • the inner conductor layer and the surface conductor layer form a wiring pattern.
  • the first buildup layer 20 has an insulating layer 21 , at least one via conductor 22 and a surface conductor layer 23 .
  • the insulating layer 21 is laminated on the surface of the core substrate 10. That is, the insulating layer 21 covers the conductor layer 12 and also covers the first surface 11a of the base material 11. In other words, the core substrate 10 has the conductor layer 12 on the surface in contact with the buildup layer 20.
  • the thickness of the insulating layer 21 is, in other words, from the surface 12d of the conductor layer 12 on the opposite side to the surface 12c in contact with the first surface 11a with respect to the conductor layer 12, to the surface of the insulating layer 21 on the opposite side to the core substrate 10 with respect to the insulating layer 21.
  • the thickness up to 21d is, for example, 40 to 100 ⁇ m.
  • the insulating layer 21 is made of an insulating material.
  • insulating materials include epoxy resin, bismaleimide-triazine resin, polyimide resin, polyphenylene ether (PPE) resin, polyphenylene oxide (PPO) resin, cyanate ester resin, and polytetrafluoroethylene (PTFE) resin. and organic resins such as liquid crystal polymers. Two or more types of these organic resins may be mixed. A reinforcing material may be blended with one or more of these organic resins. Examples of the reinforcing material include cloth materials such as glass fiber, glass nonwoven fabric, aramid fiber, aramid nonwoven fabric, polyester fiber, and polyester nonwoven fabric. One or more of these organic resins may contain inorganic fillers such as barium sulfate, talc, clay, glass, calcium carbonate, titanium, and the like.
  • the via conductor 22 penetrates the insulating layer 21 in the thickness direction.
  • the insulating layer 21 has at least one hole 21a penetrating the insulating layer 21 in the thickness direction, and the via conductor 22 is filled in each hole 21a.
  • the material of the via conductor 22 is, for example, a conductive metal such as copper.
  • the via conductor 22 is coupled to the conductor layer 12 of the core substrate 10 and is electrically connected to the conductor layer 12 .
  • the buildup layer 20 may have a base layer 24 between the insulating layer 21 and the upper layer 25.
  • the base layer 24 is preferably electrically conductive.
  • the base layer 24 is preferably a metal film.
  • FIG. 2 is an enlarged view of region II in FIG. 1.
  • the surface 12a of the portion of the conductor layer 12 that is in contact with the via conductor 22 may have a concave shape.
  • the bottom 22a of the via conductor 22 will fit into the recess.
  • the contact area between conductor layer 12 and via conductor 22 becomes larger. This makes it possible to increase the bonding force between the conductor layer 12 and the via conductor 22.
  • the end surface of the via conductor 22 on the conductor layer 12 side has a convex shape. In this way, the bottom 22a of the via conductor 22 is fitted into the concave surface 12a.
  • the via conductor 22 is shaped like a cylinder around a central axis along the thickness direction of the insulating layer 21.
  • the term cylindrical means that the diameter of the via conductor 22 is uniform over the thickness direction.
  • the via conductor 22 is in contact with the inner wall surface of the hole 21a throughout its thickness.
  • the inner wall surface of the hole 21a has an uneven shape, and the via conductor 22 is filled up to the unevenness of the inner wall surface of the hole 21a throughout the thickness direction.
  • the via conductor 22 is formed in an uneven manner, and the unevenness of the via conductor 22 meshes with the unevenness of the inner wall surface of the hole 21a without any gaps.
  • FIGS. 3 and 4 are enlarged cross-sectional views of the boundary between the via conductor 22 and the inner wall surface of the hole 21a.
  • the portion shown in FIG. 4 is in a different position than the portion shown in FIG.
  • the unevenness of the via conductor 22 has at least one convex portion 22b and at least one convex portion 22c.
  • the protrusions 22b and 22c protrude radially outward and pierce the insulating layer 21.
  • the convex portions 22b and 22c protrude radially outward.
  • the convex portions 22b and 22c are arranged so as to pierce the insulating layer 21. In this case, the convex portion 22b is oriented toward the surface conductor layer 23.
  • the convex portion 22b is oriented toward the upper layer 25.
  • the convex portion 22b is oriented diagonally from the side surface of the via conductor 22, and is oriented toward the surface conductor layer 23 or the upper layer 25.
  • the convex portion 22c is oriented toward the core substrate 10. In other words, the convex portion 22c is oriented diagonally from the side surface of the via conductor 22, and is oriented toward the core substrate 10.
  • the surface conductor layer 23 is laminated on the surface 21d of the insulating layer 21 on the side opposite to the core substrate 10 with respect to the insulating layer 21.
  • the surface conductor layer 23 forms a wiring pattern.
  • the surface conductor layer 23 is electrically connected to the via conductor 22.
  • the surface conductor layer 23 may have a base layer 24 and an upper layer 25.
  • the upper layer 25 is a metal film located on the opposite side of the insulating layer 21 with the base layer 24 in the surface conductor layer 23 .
  • the upper layer 25 is a part of the metal film that constitutes the surface conductor layer 23.
  • the base layer 24 and the upper layer 25 are arranged to be laminated in this order on the surface 21d of the insulating layer 21 on the opposite side of the core substrate 10 with respect to the insulating layer 21.
  • the thickness of the base layer 24 is, for example, 2 ⁇ m or more and 17 ⁇ m or less.
  • the base layer 24 and the upper layer 25 form a wiring pattern.
  • the material of the base layer 24 and the upper layer 25 is, for example, a conductive metal such as copper.
  • the base layer 24 has an opening 24a at a position overlapping the hole 21a.
  • the inner edge of the opening 24a is located at a position that overlaps with the opening edge of the hole 21a or outside the opening edge of the hole 21a.
  • the base layer 24 has a tapered portion 24b around the opening 24a.
  • the periphery of the opening 24a refers to an area that includes the inner edge (or edge) of the opening 24a and extends from the inner edge by a predetermined width in the normal direction.
  • the thickness of the tapered portion 24b gradually decreases toward the edge of the opening 24a. In other words, it is preferable that the thickness of the base layer 24 increases in the direction of the normal line outward from the edge of the opening 24a.
  • the vicinity of the tapered portion 24b of the base layer 24 is a region where a plurality of members such as the insulating layer 21, the via conductor 22, and the upper layer 25 are in contact with each other. Stress is likely to occur in areas where multiple members are in contact with each other due to differences in coefficient of thermal expansion and Young's modulus of each member.
  • the base layer 24 has a shape in which the thickness increases from the edge of the opening 24a toward the outside in the direction of the normal line, cracks may occur near the edge of the opening 24a, which is the end of the tapered portion 24b. Easy stress can be reduced.
  • the thickness of the base layer 24 becomes thinner toward the edge of the opening 24a.
  • the surface of the tapered portion 24b in contact with the upper layer 25 has a curved shape convex toward the upper layer 25 side.
  • the upper layer 25 is connected to the via conductor 22 through the opening 24a, and the via conductor 22 is integral with the upper layer 25.
  • the thickness of the portion of the upper layer 25 where the tapered portion 24b overlaps gradually decreases toward the edge of the opening 24a.
  • the angle ⁇ of the tapered portion 24b at the edge of the opening 24a is, for example, more than 45°, and more specifically preferably 50° or more and 80° or less.
  • the portion of the surface conductor layer 23 that overlaps with the via conductor 22 is a land having a diameter longer than the line width of the wiring pattern.
  • the diameter of the land is preferably 200 ⁇ m or more and 250 ⁇ m or less, for example.
  • the printed wiring board 1 may have the second buildup layer 50.
  • the second buildup layer 50 is located on the surface of the core substrate 10 opposite to the surface on which the first buildup layer 20 is located.
  • Core substrate 10 may have conductor layer 13 on the surface in contact with second buildup layer 50 .
  • the second buildup layer 50 has an insulating layer 51, at least one via conductor 52, and a surface conductor layer 53.
  • the second buildup layer 50 is provided similarly to the first buildup layer 20.
  • the insulating layer 51 of the second buildup layer 50 corresponds to the insulating layer 21 of the first buildup layer 20, and the via conductor 52 of the second buildup layer 50 corresponds to the via conductor 22 of the first buildup layer 20.
  • the surface conductor layer 53 of the second buildup layer 50 corresponds to the surface conductor layer 23 of the first buildup layer 20.
  • the hole 51a of the insulating layer 51 corresponds to the hole 21a of the insulating layer 21
  • the base layer 54 of the surface conductor layer 53 corresponds to the base layer 24 of the surface conductor layer 23
  • the upper layer 55 of the surface conductor layer 53 corresponds to the base layer 24 of the surface conductor layer 23.
  • the opening 54 a of the base layer 54 corresponds to the opening 24 a of the base layer 24 .
  • the base layer 54 has a tapered part around the opening whose thickness gradually decreases toward the edge of the opening 54a.
  • solder resist layer The solder resist layers 40 and 70 are laminated on both sides of the laminate of the first buildup layer 20, core substrate 10, and second buildup layer 50, respectively. That is, the first solder resist layer 40 covers the surface conductor layer 23 and also covers the surface 21 d of the insulating layer 21 on the side opposite to the core substrate 10 with respect to the insulating layer 21 .
  • the second solder resist layer 70 covers the surface conductor layer 53 and also covers the surface 51 d of the insulating layer 51 on the side opposite to the core substrate 10 with respect to the insulating layer 51 .
  • the first solder resist layer 40 has at least one opening 41. A portion of the surface conductor layer 23 overlaps the opening 41, and the portion of the surface conductor layer 23 inside the opening 41 is a terminal. Like the first solder resist layer 40, the second solder resist layer 70 also has at least one opening 71. A portion of the surface conductor layer 53 overlaps the opening 71, and the portion of the surface conductor layer 53 inside the opening 71 is a terminal.
  • the number of first buildup layers 20 is one.
  • a plurality of first buildup layers 20 may be stacked between the core substrate 10 and the first solder resist layer 40.
  • a plurality of second buildup layers 50 may be stacked between the core substrate 10 and the second solder resist layer 70.
  • the via conductors 22 of the second to nth first buildup layers 20 are connected to the first buildup layers 20 directly below the core substrate 10. It is electrically connected to the surface conductor layer 23 of. The same applies to the via conductor 52 having n second buildup layers 50.
  • the diameters of the via conductor 22 and the hole 21a are uniform over the thickness direction.
  • the diameter of the portion 21e of the hole 21a that is proximal to the conductor layer 12 gradually decreases from the opening 24a side toward the conductor layer 12, and even if the portion 21e is tapered. good. Accordingly, the diameter of the portion of the via conductor 22 near the conductor layer 12 gradually decreases from the opening 24a side toward the conductor layer 12, and the portion 21e is tapered.
  • the bottom 22a of the via conductor 22 is convex, the surface 12a of the conductor layer 12 is concave, and the bottom 22a of the via conductor 22 is fitted into the concave surface 12a. This contributes to improving the electrical characteristics between the via conductor 22 and the conductor layer 12. Specifically, since the bonding area between the via conductor 22 and the conductor layer 12 increases, the electrical resistance, conductivity, etc. near the boundary between the via conductor 22 and the conductor layer 12 are stabilized. The same applies to via conductor 52 and conductor layer 13.
  • the irregularities on the outer periphery of the via conductor 22 have at least one convex portion 22b, the convex portion 22b is inclined toward the upper layer 25, and the convex portion 22b is inserted into the insulating layer 21 from the hole 21a.
  • the protrusion 22b anchors the via conductor 22 to the insulating layer 21. Therefore, the via conductor 22 is difficult to escape from the hole 21a toward the upper layer 25, and the via conductor 22 is also difficult to separate from the conductor layer 12. The same applies to the via conductor 52.
  • the irregularities on the outer periphery of the via conductor 22 have at least one convex portion 22c, the convex portion 22c is inclined toward the core substrate 10, and the convex portion 22c is inserted into the insulating layer 21 from the hole 21a.
  • the protrusion 22c anchors the via conductor 22 to the insulating layer 21. Therefore, the effect as an anchor is higher than that of only the convex portion 22b inclined toward the upper layer 25, and the via conductor 22 is less likely to be separated from the upper layer 25. The same applies to the via conductor 52.
  • the contact area between the base layer 24 and the upper layer 25 near the opening 24a is larger than when there is no tapered portion 24b. Peeling of the upper layer 25 from the base layer 24 around the opening 24a can be suppressed, and as a result, the via conductor 22 becomes difficult to come off from the insulating layer 21. The same applies to the via conductor 52.
  • a laminate 10A is prepared.
  • the laminate 10A one in which a buildup precursor layer 20A is laminated on the core substrate 10 is used. If necessary, a buildup precursor layer 50A may be laminated on the core substrate 10 on the side opposite to the buildup precursor layer 20A with respect to the core substrate 10.
  • the laminate 10A includes a base layer 54, an insulating layer 51, a core substrate 10, an insulating layer 21, and a base layer 24 as shown in FIG. 6, which are arranged in this order.
  • the buildup precursor layer 20A includes an insulating layer 21 and a base layer 24.
  • the buildup precursor layer 50A includes an insulating layer 51 and a base layer 54.
  • the base layers 24 and 54 have not yet been formed into a wiring pattern. No hole 21a is formed in the insulating layer 21, and no hole 51a is formed in the insulating layer 51. At this point, the thickness of the base layers 24, 54 is, for example, 3 ⁇ m or more and 18 ⁇ m or less. The thickness of the insulating layer 21 is, for example, 40 to 100 ⁇ m.
  • Preparation of the laminate 10A is performed, for example, as in (1) or (2) below.
  • (1) Prepreg, resin films, etc. are laminated on both sides of the core substrate 10, and metal foil is further laminated on these prepregs, resin films, etc. Thereafter, the prepreg or resin film is cured by heating and pressurizing the metal foil, prepreg, resin film, etc. and the core substrate 10, and is fixed to the core substrate 10 and the metal foil, thereby forming the insulating layers 21, 51 and the lower layer.
  • Form strata 24, 54 (2)
  • a build-up sheet in which metal foil is laminated in advance on a resin film or the like is laminated on both sides of the core substrate 10. Then, by heating and pressurizing the buildup sheet and core substrate 10, the resin film and the like are cured and fixed to the core substrate 10, thereby forming the insulating layers 21 and 51.
  • the surfaces of the base layers 24 and 54 are roughened. Specifically, the surfaces of the base layers 24 and 54 are etched. As a result, the surfaces of the base layers 24, 54 become rough and black, and the base layers 24, 54 become thin.
  • the thickness of the base layers 24, 54 after the surface treatment is, for example, 2 ⁇ m or more and 17 ⁇ m or less.
  • the laminate 10A is set in a laser beam processing machine, and a mask 110 is set between the laser oscillator of the laser beam processing machine and the base layer 24.
  • Mask 110 has at least one circular through hole 111 that passes through mask 110 .
  • the diameter of the through hole 111 is, for example, 2 to 3 mm, more specifically 2.4 mm.
  • a laser beam processing machine is used to irradiate the base layer 24 with a laser beam 150 through the through hole 111.
  • An opening 24a is formed in the base layer 24 at a location irradiated with the laser beam 150. Since the base layer 24 has already been roughened as described above, the laser beam 150 is absorbed by the base layer 24 without being reflected by the base layer 24 .
  • the output of the laser beam 150 in the laser beam processing machine is, for example, 10 to 20 mJ/shot, more specifically 16 mJ/shot.
  • the diameter of the opening 24a is determined depending on the diameter of the through hole 111 and the output of the laser beam 150. The longer the diameter of the through hole 111, the longer the diameter of the opening 24a, and the higher the output of the laser beam 150, the longer the diameter of the opening 24a. For example, if the diameter of the through hole 111 is 2.4 mm and the output of the laser beam 150 is, for example, 16 mJ/shot, an opening 24a with a diameter of 100 ⁇ m is formed. Note that the output of the laser beam 150 is also referred to as power.
  • the irradiation of the laser beam 150 is stopped.
  • a plurality of openings 24a are formed in the base layer 24 by changing the irradiation location of the laser beam 150.
  • the mask 110 is replaced with a mask 120 and set.
  • Mask 120 has at least one circular through hole 121 that passes through mask 120 .
  • the diameter of the through hole 121 is shorter than that of the through hole 111 of the mask 110.
  • the diameter of the through hole 121 is, for example, 1/3 or more and 1/2 or less of the diameter of the through hole 111, and more specifically, 1.1 mm.
  • the insulating layer 21 is irradiated with a laser beam 160 through the through hole 121 and the opening 24a using the laser beam processing machine.
  • a cylindrical hole 21a is formed in the insulating layer 21 at the location where the laser beam 160 is irradiated.
  • the output of the laser beam 160 is, for example, 1/15 or more and 1/8 or less of the output of the laser beam 150 when the aperture 24a is formed, and more specifically, 1.8 mJ/shot.
  • the diameter of the hole 21a formed is shorter than the diameter of the opening 24a.
  • the diameter of the hole 21a is determined depending on the diameter of the through hole 121 and the output of the laser beam 160.
  • the opening 24a is formed according to the preferred conditions described above, the diameter of the through hole 121 is 1.1 mm, and the output of the laser beam 160 is, for example, 1.8 mJ/shot, then the hole 21a has a diameter of 80 ⁇ m. is formed.
  • the irradiation of the laser beam 160 is stopped.
  • the laser beam 160 is incident on the surface of the conductor layer 12 for a short time, so that the surface of the conductor layer 12 is shaped into a concave shape by the laser beam 160.
  • the laser beam 150 enters around the opening 24a, so a tapered portion 24b is formed around the opening 24a.
  • a plurality of holes 21a are formed in the insulating layer 21 by changing the irradiation location of the laser beam 160.
  • an opening 54a is formed in the base layer 54 in the same manner as the opening 24a is formed in the base layer 24.
  • a hole 51a is formed in the insulating layer 51 in the same manner as the hole 21a is formed in the insulating layer 21.
  • the smear in the holes 21a and 51a is removed by, for example, plasma treatment or a permanganic acid aqueous solution. As shown in FIG. 11, such desmear processing enlarges the hole 21a to a diameter equal to that of the opening 24a, and also enlarges the hole 51a to a diameter equal to that of the opening 54a.
  • plating Next, plating is performed on the laminate 10A in which the openings 24a, 54a and the holes 21a, 51a are formed, and as shown in FIG. Form layers 25A and 55A.
  • wiring patterns are formed on the metal plating layers 25A, 55A and the base layers 24, 54. Specifically, first, a resist is laminated on the metal plating layers 25A and 55A. After exposing the resist to light, the resist is developed. When the metal plated layers 25A, 55A and base layers 24, 54 are etched using the resist as a mask, the metal plated layers 25A, 55A and base layers 24, 54 are shaped into a wiring pattern. The remaining metal plating layer 25A is the upper layer 25 having a wiring pattern, and the remaining metal plating layer 55A is the upper layer 55 having a wiring pattern.
  • solder resist layer Next, the first solder resist layer 40 is laminated on the insulating layer 21 and the upper layer 25, and the second solder resist layer 70 is laminated on the insulating layer 51 and the upper layer 55. Through the above steps, printed wiring board 1 is completed.
  • the wiring patterns of the base layers 24, 54 and the upper layers 25, 5 are formed by the subtractive method, but may be formed by MSAP (Modified Semi Additive Process).
  • the diameter of the through hole 121 through which the laser beam 160 passes is shorter than the diameter of the through hole 111. Therefore, the diameter of the hole 21a formed by the laser beam 160 is smaller than the diameter of the opening 24a formed by the laser beam 150. However, after the hole 21a is formed, the inner wall of the hole 21a may be expanded in diameter by desmear processing, so the diameters of the hole 21a and the opening 24a are likely to be close to or equal to each other.
  • the output of the laser beam 160 is preferably set to 1/5 to 1/100 of the output of the laser beam 150. In this way, the base layer 24 can be kept in a state where it does not protrude inward from the edge of the hole 21a.
  • the plating solution can be easily circulated within the hole 21a.
  • the metal plating grows well within the hole 21a, and the via conductor 22 is well formed. In other words, voids, defects, etc. are less likely to occur in the via conductor 22.
  • minute metal crystals are likely to be formed on the inner wall side of the hole 21a, and the via conductors 22 and 52 are more likely to be buried in the unevenness formed on the inner wall of the hole 21a. Further, the metal crystal has few defects from the vicinity of the inner wall of the hole 21a toward the center axis of the via conductors 22 and 52, and tends to have a crystal structure with a well-organized kink structure.
  • the opening diameter of the hole 21a distal to the base layer 24 is approximately equal to the opening diameter of the hole 21a proximal to the base layer 24, and the diameter of the hole 21a remains uniform in the thickness direction even after the desmear process.
  • the via conductor 22 is formed so that its diameter is uniform over the thickness direction. Therefore, the via conductor 22 is less likely to come out of the insulating layer 21 than when a tapered hole is formed and filled with a conductor, and the contact area between the via conductor 22 and the conductor layer 12 can be increased. The same applies to the via conductor 52.
  • the diameter of the through hole 121 through which the laser beam 160 passes is 1/3 or more and 1/2 or less of the diameter of the through hole 111 through which the laser beam 150 passes.
  • the output of the laser beam 160 is 1/15 or more and 1/8 or less of the output of the laser beam 150 when the aperture 24a is formed. Therefore, even if the thickness of the insulating layer 21 is 40 to 100 ⁇ m, the difference between the opening diameter of the hole 21a near the base layer 24 and the opening diameter of the hole 21a distal from the base layer 24 is kept to 5 ⁇ m or less. can.
  • the opening diameter of the holes 21a distal from the base layer 24 is the same as that of the bottom of a tapered hole. If the diameter of the via conductor 22 is made equal to the opening diameter of the via conductor 22, the diameter of the portion of the via conductor 22 that is proximal to the underlying layer 24 can be reduced. Accordingly, the diameter of the land overlapping the via conductor 22 can also be reduced. When there are multiple via conductors 22, the interval between the via conductors 22 can be shortened. Even if the diameter of the lands is 225 ⁇ m or more and 250 ⁇ m or less and the pitch of the via conductors 22 is 245 ⁇ m, the insulation between the lands and the insulation between the via conductors 22 can be ensured.
  • the process for forming the opening 24a in the base layer 24 may be performed using other methods such as a large window method or a conformal mask method.
  • the process can be simpler than that using the method.
  • the large window method is a method in which an opening is formed in a copper foil by etching, and then a hole with a diameter smaller than the opening is formed in a resin layer by laser beam processing.
  • the conformal mask method is a method in which an opening is formed in a copper foil by etching, and then a hole with a diameter larger than the opening is formed in a resin layer by laser beam processing.
  • a printed wiring board includes a core substrate, a buildup layer laminated on the core substrate, and the buildup layer includes an insulating layer laminated on the core substrate, and an insulating layer laminated on the core substrate; It has a hole penetrating the insulating layer in the thickness direction and a via conductor filled in the hole, and the via conductor has a cylindrical shape.
  • the inner wall surface of the hole has unevenness, and the via conductor is in contact with the inner wall surface.
  • the buildup layer has a surface conductor layer on the insulating layer opposite to the core substrate, and the via conductor It has a side surface facing the inner wall surface of the hole, and the side surface has at least one convex portion, and is inclined so that the convex portion faces toward the surface conductor layer.
  • the convex portion is inclined toward the core substrate.
  • the surface conductor layer has a base layer and an upper layer, the base layer is located on the insulating layer side, and the via It has an opening at a position overlapping the conductor, and the inner edge of the opening is located at a position overlapping with the opening edge of the hole or outside the opening edge of the hole.
  • the region on the inner edge side of the opening has a tapered portion, and the thickness of the tapered portion gradually decreases toward the edge of the opening.
  • the core substrate has a conductor layer on a surface in contact with the buildup layer, and of the conductor layer, the via conductor The surface of the part where it touches is concave.
  • the method for manufacturing a printed wiring board includes the step of preparing a laminate in which a build-up precursor layer comprising an insulating layer and a metal base layer in this order is stacked on a core substrate; A first mask having a first through hole is disposed above the base layer side of the laminate, and a first laser beam is irradiated toward the base layer through the first through hole to remove the base layer.
  • the diameter of the second through hole is 1/3 or more and 1/2 or less of the diameter of the first through hole.
  • the output of the second laser beam is 1/15 or more and 1/8 or less of the output of the first laser beam.
  • the manufacturing method according to any one of (8) to (10) above further includes the step of enlarging the diameter of the hole so as not to exceed the inner edge of the opening of the base layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁層から抜けにくいビア導体を有する印刷配線板及びその製造方法を提供する。　印刷配線板が、コア基板と、前記コア基板に積層されるビルドアップ層と、を備える。前記ビルドアップ層が、前記コア基板に積層される絶縁層と、前記絶縁層を厚み方向に貫通するホールと、該ホールに充填されたビア導体と、を有する。前記ビア導体の形状が、円柱状である。

Description

印刷配線板及びその製造方法
　本開示は、印刷配線板及びその製造方法に関する。
　従来、コア基板の少なくとも一方の面にビルドアップ層が積層された印刷配線板が開示されている（例えば、特許文献１）。ビルドアップ層にはビア導体が設けられている。このビア導体は、コア基板の表面のメッキ配線とビルドアップ層の表面のメッキ配線とに接続される。これらメッキ配線は、ビア導体によって電気的に導通される。
特開２０１７－０８４９１３号公報
　ところで、近年、電子機器の小型化に伴い、印刷配線板を薄くするための技術開発が行われている。ビルドアップ層を薄くするための技術開発も進み、ビア導体を小径にするための技術開発も進んでいる。ビルドアップ層が薄く、ビア導体が小径であると、ビア導体とその周囲の絶縁層の接触面積が小さく、ビア導体とメッキ配線の接触面積が小さい。そのため、ビア導体が絶縁層から抜けやすいという課題がある。
　本開示の一態様は、
　コア基板と、
　前記コア基板に積層されるビルドアップ層と、を備え、
　前記ビルドアップ層が、
　　前記コア基板に積層される絶縁層と、
　　前記絶縁層を厚み方向に貫通するホールと、
　　該ホールに充填されたビア導体と、
　を有し、
　　前記ビア導体の形状が、円柱状である
印刷配線板である。
　本開示の一態様は、
　コア基板に、絶縁層及び金属製の下地層をこの順に備えたビルドアップ前駆体層が重ねられた積層体を準備する工程と、
　前記積層体の前記下地層側の上方に、第１貫通孔を有する第１のマスクを配置し、第１のレーザービームを前記第１貫通孔を通じて前記下地層に向けて照射して前記下地層に開口を形成する工程と、
　前記下地層の前記第１貫通孔の上方に、前記第１貫通孔よりも径の小さい第２貫通孔を有する第２のマスクを配置し、前記開口を通じて第２のレーザービームを前記絶縁層に向けて照射して、前記絶縁層にホールを形成する工程と、
　該ホールを形成した前記絶縁層に対してメッキ処理を行い、前記下地層及び前記ホールにメッキ膜を成長させてビア導体および上層を形成する工程と、
を含む印刷配線板の製造方法である。
　本開示の内容によれば、ビア導体が絶縁層から抜けにくい。
図１は、印刷配線板の断面を示す。 図２は、図１中の領域IIを拡大して示す。 図３は、ビア導体の外周とホールの内周の境界の断面を拡大して示す。 図４は、ビア導体の外周とホールの内周の境界の断面を拡大して示す。 図５は、変形例におけるビア導体の断面を拡大して示す。 図６は、印刷配線板の製造の一工程における積層体の断面を示す。 図７は、図６の工程の後の工程における積層体の断面を示す。 図８は、図７の工程の後の工程における積層体の断面を示す。 図９は、図８の工程の後の工程における積層体の断面を示す。 図１０は、図９の工程の後の工程における積層体の断面を示す。 図１１は、図１０の工程の後の工程における積層体の断面を示す。 図１２は、図１１の工程の後の工程における積層体の断面を示す。 図１３は、図１２の工程の後の工程における積層体の断面を示す。
　以下、図面を参照して、実施形態について説明する。ただし、以下で参照する各図は、説明の便宜上、実施形態を説明する上で必要な主要部材のみを簡略化して示したものである。したがって、本開示の印刷配線板１は、図面に示されていない任意の構成部材を備え得る。また、図面の部材の寸法は、実際の構成部材の寸法および寸法比率などを忠実に表したものではない。
［１．　印刷配線板］
　図１を参照して、印刷配線板１について説明する。
　印刷配線板１は、多層基板である。印刷配線板１は、コア基板１０及び第１のビルドアップ層２０を有する。なお、この印刷配線板１は、必要に応じて、図１に示すように、第１のソルダーレジスト層４０、第２のビルドアップ層５０及び第２のソルダーレジスト層７０を備える。第２のソルダーレジスト層７０、第２のビルドアップ層５０、コア基板１０、第１のビルドアップ層２０及び第１のソルダーレジスト層４０がこれらの順に積層されている構成であってもよい。
［１－１．　コア基板］
　コア基板１０は、基材１１及び導体層１２，１３を有する。
　基材１１は平板状に成している。基材１１は、第１表面１１ａと、その第１表面１１ａの反対側の第２表面１１ｂとを有する。第１表面１１ａと第２表面１１ｂは互いに反対を向いている。基材１１は、第１表面１１ａから第２表面１１ｂまでの厚みを有する。第１表面１１ａから第２表面１１ｂの方への方向及びその逆方向は、厚み方向である。
　基材１１は、絶縁性を有する素材から形成されている。このような絶縁性の素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンオキシド（ＰＰＯ）樹脂、シアネートエステル樹脂及び液晶ポリマーなどのような有機樹脂が挙げられる。これらの有機樹脂のうち２種以上が混合されていてもよい。これら有機樹脂のうちの１種又は２種以上に補強材が配合されてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド繊維、アラミド不織布、ポリエステル繊維及びポリエステル不織布のような布材が挙げられる。これらの有機樹脂のうちの１種又は２種以上に、例えば硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム及びチタンなどのような無機充填材が含まれてもよい。
　導体層１２は、基材１１の第１表面１１ａに積層されている。導体層１３は、基材１１の第２表面１１ｂに積層されている。導体層１２，１３は、配線パターンに成している。導体層１２，１３の材質は、例えば銅のような導電性金属である。導体層１２，１３は、例えば銅メッキのような金属メッキからなる。導体層１２，１３の厚さは、例えば１８μｍ以上１００μｍ以下であるのがよい。
　なお、コア基板１０は多層構造であってもよい。その多層構造としては、以下に示す態様を一例として挙げることができる。例えば、多層構造は、複数の絶縁層、１つ又は複数の内部導体層及び２つの表面導体層を有する。絶縁層は順に積層されている。内部導体層はこれら絶縁層の間に挟まれている。２つの表面導体層は、導体層１２，１３が基材１１の表面１１ａ，１１ｂにそれぞれ積層されるのと同様にして、複数の絶縁層からなる積層体の２つの最表面にそれぞれ積層されている。内部導体層及び表面導体層は、配線パターンを成している。
［１－２．　ビルドアップ層］
　第１のビルドアップ層２０は、絶縁層２１、少なくとも１つのビア導体２２及び表面導体層２３を有する。
　絶縁層２１は、コア基板１０の表面に積層されている。つまり、絶縁層２１は、導体層１２を被覆するとともに、基材１１の第１表面１１ａも被覆している。言い換えれば、コア基板１０は、ビルドアップ層２０に接する面に導体層１２を有している。絶縁層２１の厚さは、つまり、導体層１２に関して第１表面１１ａに接する表面１２ｃと反対側の導体層１２の表面１２ｄから、絶縁層２１に関してコア基板１０と反対側の絶縁層２１の表面２１ｄまでの厚さは、例えば４０～１００μｍである。
　絶縁層２１は、絶縁性を有する素材から形成されている。このような絶縁性の素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンオキシド（ＰＰＯ）樹脂、シアネートエステル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂及び液晶ポリマーなどのような有機樹脂が挙げられる。これらの有機樹脂のうち２種以上が混合されていてもよい。これら有機樹脂のうちの１種又は２種以上に補強材が配合されてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド繊維、アラミド不織布、ポリエステル繊維及びポリエステル不織布のような布材が挙げられる。これらの有機樹脂のうちの１種又は２種以上に、例えば硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム及びチタンなどのような無機充填材が含まれてもよい。
　ビア導体２２は、絶縁層２１を厚み方向に貫通している。具体的には、絶縁層２１は、厚み方向に絶縁層２１を貫通する少なくとも１つのホール２１ａを有し、ビア導体２２がホール２１ａにそれぞれ充填される構成となっている。ビア導体２２の材質は、例えば銅のような導電性金属である。ビア導体２２は、コア基板１０の導体層１２に結合するとともに、その導体層１２に電気的に接続されている。
　なお、複数のビア導体２２が配置される場合、これらビア導体２２のピッチは２４５μｍであっても十分な絶縁性を確保できる。
　なお、ビルドアップ層２０は、絶縁層２１と上層２５との間に下地層２４を有していても良い。下地層２４は導電性を有する方がよい。下地層２４は金属膜であるのがよい。
　図２は、図１中の領域IIの拡大図である。図２に示すように、導体層１２のうちビア導体２２が接する部分の表面１２ａは、凹面状となっていてもよい。つまり、導体層１２のうち、ビア導体２２が接している部分が凹状になっていると、その凹みにビア導体２２の底２２ａが入り込む状態となる。導体層１２とビア導体２２との接触面積が大きくなる。これにより導体層１２とビア導体２２との間の接合力を高めることが可能になる。この場合、ビア導体２２の導体層１２側の端面は凸面状となっているのがよい。こうしてビア導体２２の底２２ａは、凹面状の表面１２ａに嵌められる。
　図１に示すように、巨視的には、ビア導体２２が、絶縁層２１の厚み方向に沿った中心軸の周りの円柱状に形作られている。ここで、円柱状とは、ビア導体２２の直径が厚み方向に亘って一様であるものをいう。ビア導体２２は厚み方向の全体に亘ってホール２１ａの内壁面に接している。図２に示すように、微視的には、ホール２１ａの内壁面が凹凸のある形状であり、ビア導体２２が厚み方向全体に亘ってホール２１ａ内壁面の凹凸にまで充填されている。つまり、ビア導体２２が凹凸に形成され、ビア導体２２の凹凸がホール２１ａの内壁面の凹凸に隙間無く噛み合っている。
　図３及び図４は、ビア導体２２とホール２１ａの内壁面の境界の断面の拡大図である。図４に示される部分は、図３に示される部分と異なる位置である。図３及び図４に示すように、ビア導体２２の凹凸は、少なくとも１つの凸部２２ｂ及び少なくとも１つの凸部２２ｃを有する。凸部２２ｂ，２２ｃは、径方向外方に向けて突出するとともに、絶縁層２１に刺さっている。言い換えると、凸部２２ｂ，２２ｃは、径方向外方に向けて突出している。また、凸部２２ｂ，２２ｃは、絶縁層２１に刺さるような配置となっている。この場合、凸部２２ｂは、表面導体層２３の方へ傾斜する向きとなっている。あるいは、凸部２２ｂは、上層２５の方へ傾斜する向きとなっている。さらに言い換えると、凸部２２ｂは、ビア導体２２の側面から斜めの向きとなっており、その向きは表面導体層２３または上層２５の方へ向いている。凸部２２ｃは、コア基板１０の方へ傾斜する向きとなっている。言い換えると、凸部２２ｃは、ビア導体２２の側面から斜めの向きとなっており、その向きはコア基板１０の方へ向いている。
　図１に示すように、表面導体層２３は、絶縁層２１に関してコア基板１０と反対側の、絶縁層２１の表面２１ｄに積層されている。表面導体層２３は、配線パターンを成している。表面導体層２３は、ビア導体２２に電気的に接続されている。
　表面導体層２３は、下地層２４及び上層２５を有していてもよい。ここで、上層２５とは、表面導体層２３のうち、下地層２４を介して絶縁層２１の反対側に位置する金属膜のことである。上層２５は表面導体層２３を構成している金属膜の一部である。下地層２４及び上層２５は、これらの順に、絶縁層２１に関してコア基板１０と反対側の、絶縁層２１の表面２１ｄに積層される配置となっている。下地層２４の厚さは、例えば２μｍ以上１７μｍ以下である。下地層２４及び上層２５は、配線パターンを成している。下地層２４及び上層２５の材質は、例えば銅のような導電性金属である。
　下地層２４は、ホール２１ａに重なる位置に開口２４ａを有する。開口２４ａの内縁は、ホール２１ａの開口縁と重なる位置、またはホール２１ａの開口縁よりも外側に位置している。下地層２４は、開口２４ａの周囲にテーパー部２４ｂを有する。ここで、開口２４ａの周囲とは、開口２４ａの内縁（または縁）を含み、その内縁から法線方向に所定の幅で広がる領域のことである。テーパー部２４ｂの厚さは、開口２４ａの縁に向かうほど漸減する。言い換えると、下地層２４は、開口２４ａの縁から外側への法線の方向に向かうにしたがって厚みが厚くなっているのがよい。下地層２４が開口２４ａの縁から外側への法線の方向に向かうにしたがって厚みが厚くなる形状であると、この下地層２４のテーパー部２４ｂが絶縁層２１から剥離しにくくなる確率が高くなる。下地層２４のテーパー部２４ｂの付近は、絶縁層２１、ビア導体２２および上層２５といった複数の部材が互いに接している部位である。複数の部材が互いに接している部位には、各部材の熱膨張率、ヤング率の違いから応力が発生しやすい。このような場合に、下地層２４が開口２４ａの縁から外側への法線の方向に向かうにしたがって厚みが厚くなる形状であると、テーパー部２４ｂの端である開口２４ａの縁付近に発生しやすい応力を低減することができる。この場合、特に、下地層２４の厚みが開口２４ａの縁の方に向けて厚みが薄くなっているのがよい。さらには、テーパー部２４ｂの上層２５に接する表面が上層２５側に凸の湾曲した形状を成しているのがよい。上層２５は、開口２４ａを通じてビア導体２２に連なり、ビア導体２２は上層２５と一体である。上層２５のうち、テーパー部２４ｂの重なる部分の厚さは、開口２４ａの縁に向かうほど漸減する。開口２４ａの縁におけるテーパー部２４ｂの角度θは、例えば４５°を超え、より具体的には５０°以上８０°以下であるのがよい。
　なお、表面導体層２３のうちビア導体２２と重なる部分は、配線パターンの線幅よりも長い直径を有したランドである。ランドの直径としては、例えば２００μｍ以上２５０μｍ以下であるのがよい。
　上述したように、印刷配線板１は、第２のビルドアップ層５０を有していても良い。第２のビルドアップ層５０は、コア基板１０の第１のビルドアップ層２０が位置する表面とは反対側の表面に位置する。コア基板１０は、第２のビルドアップ層５０に接する面に導体層１３を有していてもよい。第２のビルドアップ層５０は、絶縁層５１、少なくとも１つのビア導体５２及び表面導体層５３を有する。第２のビルドアップ層５０は、第１のビルドアップ層２０と同様に設けられている。第２のビルドアップ層５０の絶縁層５１は第１のビルドアップ層２０の絶縁層２１に相当し、第２のビルドアップ層５０のビア導体５２は第１のビルドアップ層２０のビア導体２２に相当し、第２のビルドアップ層５０の表面導体層５３は第１のビルドアップ層２０の表面導体層２３に相当する。また、絶縁層５１のホール５１ａは絶縁層２１のホール２１ａに相当し、表面導体層５３の下地層５４は表面導体層２３の下地層２４に相当し、表面導体層５３の上層５５は表面導体層２３の上層２５に相当し、下地層５４の開口５４ａは下地層２４の開口２４ａに相当する。また、下地層２４が開口２４ａの周囲にテーパー部を有するのと同様に、下地層５４は、開口５４ａの縁に向かうほど厚さが漸減するテーパー部を開口の周囲に有する。
［１－３．　ソルダーレジスト層］
　ソルダーレジスト層４０，７０は、第１のビルドアップ層２０、コア基板１０及び第２のビルドアップ層５０の積層体の両面にそれぞれ積層されている。つまり、第１のソルダーレジスト層４０は、表面導体層２３を被覆するとともに、絶縁層２１に関してコア基板１０と反対側の絶縁層２１の表面２１ｄを被覆している。第２のソルダーレジスト層７０は、表面導体層５３を被覆するとともに、絶縁層５１に関してコア基板１０と反対側の絶縁層５１の表面５１ｄを被覆している。
　第１のソルダーレジスト層４０は、少なくとも１つの開口４１を有する。表面導体層２３の一部が開口４１に重なり、表面導体層２３のうち開口４１内の部分が端子である。第２のソルダーレジスト層７０も第１のソルダーレジスト層４０と同様に、少なくとも１つの開口７１を有する。表面導体層５３の一部が開口７１に重なり、表面導体層５３のうち開口７１内の部分が端子である。
［１－４．　変形例］
（１）　図１に示す例では、第１のビルドアップ層２０の数が１である。それに対して、複数の第１のビルドアップ層２０がコア基板１０と第１のソルダーレジスト層４０の間において積層されてもよい。同様に、複数の第２のビルドアップ層５０がコア基板１０と第２のソルダーレジスト層７０の間において積層されてもよい。
　第１のビルドアップ層２０が、コア基板１０の直上から数えてｎ層ある場合、２からｎ層目の第１のビルドアップ層２０のビア導体２２は、直下の第１のビルドアップ層２０の表面導体層２３に電気的に接続されている。第２のビルドアップ層５０がｎ層あるビア導体５２についても同様である。
（２）　図２に示す例では、ビア導体２２及びホール２１ａの直径が厚み方向に亘って一様である。それに対して、図５に示すように、ホール２１ａのうち導体層１２に近位の部分２１ｅの直径が開口２４ａ側から導体層１２に向かうほど漸減し、その部分２１ｅがテーパー化されていてもよい。それに合わせて、ビア導体２２のうち導体層１２に近位の部分の直径が開口２４ａ側から導体層１２に向かうほど漸減し、その部分２１ｅがテーパー化されている。
［１－５．　まとめ］
（１）　従来のように、ビア導体の直径がソルダーレジスト層側からコア基板側に向かうほど漸減し、ビア導体が円錐台型に成していれば、ビア導体が絶縁層から抜けやすい。それに対して、上述のビア導体２２，５２の直径が厚み方向に亘って一様であり、ビア導体２２，５２が円柱型に成している。そのため、従来のビア導体と比較して、ビア導体２２，５２が絶縁層２１，５１から抜けにくい。
（２）　ビア導体２２の直径が厚み方向に亘って一様であることは、ビア導体２２と導体層１２間の接続信頼性の向上に寄与する。ビア導体２２と導体層１２の結合面積は、従来のビア導体と導体層の結合面積よりも大きい。そのため、従来のビア導体が導体層から離間しやすいのに対して、ビア導体２２が導体層１２から離間しにくい。同様に、ビア導体５２の直径が厚み方向に亘って一様であるため、ビア導体５２が導体層１３から離間しにくい。
（３）　ビア導体２２と絶縁層２１の熱膨張率が異なることは、導体層１２からビア導体２２の離間の要因となる。そうであっても、ビア導体５２の直径が厚み方向に亘って一様であるため、ビア導体２２が導体層１２から離間しにくい。
（４）　ビア導体２２の底２２ａが凸面状であり、導体層１２の表面１２ａが凹面状であり、ビア導体２２の底２２ａが凹面状の表面１２ａに嵌められている。このことは、ビア導体２２と導体層１２間の電気特性の向上に寄与する。具体的には、ビア導体２２と導体層１２の結合面積が増加するため、ビア導体２２と導体層１２の境界付近における電気抵抗及び導電率等が安定する。ビア導体５２と導体層１３についても同様である。
（５）　ビア導体２２の外周とホール２１ａの内壁面との境界面が凹凸に形成されているため、ビア導体２２と絶縁層２１の密着性及び接着性が高い上、ビア導体２２が絶縁層２１から抜けにくい。ビア導体５２と絶縁層５１についても同様である。
（６）　ビア導体２２の外周の凹凸が少なくとも１つの凸部２２ｂを有し、凸部２２ｂが上層２５の方へ傾斜し、凸部２２ｂがホール２１ａから絶縁層２１に刺さっている。凸部２２ｂはビア導体２２を絶縁層２１にアンカーする。そのため、ビア導体２２がホール２１ａから上層２５の方へ抜けにくい上、ビア導体２２が導体層１２から離間しにくい。ビア導体５２についても同様である。
（７）　ビア導体２２の外周の凹凸が少なくとも１つの凸部２２ｃを有し、凸部２２ｃがコア基板１０の方へ傾斜し、凸部２２ｃがホール２１ａから絶縁層２１に刺さっている。凸部２２ｃはビア導体２２を絶縁層２１にアンカーする。そのため、上層２５の方へ傾斜した凸部２２ｂのみよりもアンカーとしての効果が高まり、ビア導体２２が上層２５から離間しにくい。ビア導体５２についても同様である。
（８）　下地層２４が開口２４ａの周囲にテーパー部２４ｂを有するため、開口２４ａ付近における下地層２４と上層２５の接触面積はテーパー部２４ｂがない場合よりも大きくなる。開口２４ａの周囲における下地層２４から上層２５の剥離を抑えられ、ひいてはビア導体２２が絶縁層２１から抜けにくくなる。ビア導体５２についても同様である。
［２．　印刷配線板の製造方法］
　図６～図１３を参照して、印刷配線板１の製造方法について説明する。
［２－１．　準備］
　まず、積層体１０Ａを準備する。積層体１０Ａとしては、コア基板１０にビルドアップ前駆体層２０Ａが積層されたものを用いる。必要に応じて、コア基板１０に関してビルドアップ前駆体層２０Ａと反対側において、ビルドアップ前駆体層５０Ａがコア基板１０に積層されてもよい。なお、積層体１０Ａとしては、図６に下地層５４、絶縁層５１、コア基板１０、絶縁層２１及び下地層２４を有し、これらの順に配置されている。ビルドアップ前駆体層２０Ａは絶縁層２１及び下地層２４を有する。ビルドアップ前駆体層５０Ａは絶縁層５１及び下地層５４を有する。下地層２４，５４は、未だ配線パターンに成していない。絶縁層２１にはホール２１ａが形成されておらず、絶縁層５１にはホール５１ａが形成されていない。この時点で下地層２４，５４の厚さは、例えば３μｍ以上１８μｍ以下である。絶縁層２１の厚さは、例えば４０～１００μｍである。
　積層体１０Ａの準備は、例えば以下の（１）又は（２）のように行われる。
（１）　プリプレグまたは樹脂フィルム等をコア基板１０の両面に積層し、更にこれらプリプレグまたは樹脂フィルム等に金属箔を積層する。その後、金属箔、プリプレグまたは樹脂フィルム等及びコア基板１０を加熱するとともに加圧することによってプリプレグまたは樹脂フィルムを硬化させ、コア基板１０と金属箔に固着させることで絶縁層２１，５１、及び、下地層２４，５４を形成する。
（２）　樹脂フィルム等に金属箔が予め積層されたビルドアップ用シートをコア基板１０の両面に積層する。そして、ビルドアップ用シート及びコア基板１０を加熱するとともに加圧することによって樹脂フィルム等を硬化させ、コア基板１０に固着させることで絶縁層２１，５１を形成する。
［２－２．　粗面化］
　次に、下地層２４，５４の表面を粗化する。具体的には、下地層２４，５４の表面をエッチングする。これにより、下地層２４，５４の表面が粗く且つ黒くなるとともに、下地層２４，５４が薄くなる。表面処理後の下地層２４，５４の厚さは、例えば２μｍ以上１７μｍ以下である。
［２－３．　１回目のレーザービーム照射］
　次に、図７に示すように、積層体１０Ａをレーザービーム加工機にセットするとともに、レーザービーム加工機のレーザー発振器と下地層２４の間にマスク１１０をセットする。マスク１１０は、マスク１１０を貫通する少なくとも１つの円形状の貫通孔１１１を有する。貫通孔１１１の直径は、例えば２～３ｍｍであり、より具体的には２．４ｍｍである。
　次に、図８に示すように、レーザービーム加工機を用いて、貫通孔１１１を通じてレーザービーム１５０を下地層２４に照射する。下地層２４にはレーザービーム１５０の照射箇所に開口２４ａが形成される。上述のように下地層２４が既に粗化されているため、レーザービーム１５０が下地層２４によって反射されずに、下地層２４に吸収される。
　レーザービーム加工機におけるレーザービーム１５０の出力は、例えば１０～２０ｍＪ／ｓｈоｔであり、より具体的には１６ｍＪ／ｓｈоｔである。開口２４ａの直径は、貫通孔１１１の直径及びレーザービーム１５０の出力に応じて決まる。貫通孔１１１の直径が長いほど開口２４ａの直径が長く、レーザービーム１５０の出力が高いほど開口２４ａの直径が長い。例えば貫通孔１１１の直径が２．４ｍｍであり、レーザービーム１５０の出力が例えば１６ｍＪ／ｓｈоｔであれば、直径１００μｍの開口２４ａが形成される。なお、レーザービーム１５０の出力のことをパワーともいう。
　レーザービーム１５０が絶縁層２１の表面まで到達したら、レーザービーム１５０の照射を止める。
　なお、複数のビア導体２２を形成する場合には、レーザービーム１５０の照射箇所を変更することによって複数の開口２４ａを下地層２４に形成する。
［２－４．　２回目のレーザービーム照射］
　次に、図９に示すように、マスク１１０をマスク１２０に交換し、セットする。マスク１２０は、マスク１２０を貫通する少なくとも１つの円形状の貫通孔１２１を有する。貫通孔１２１の直径は、マスク１１０の貫通孔１１１よりも短い。貫通孔１２１の直径は、例えば貫通孔１１１の直径の１／３以上１／２以下であり、より具体的には１．１ｍｍである。
　次に、図１０に示すように、前記レーザービーム加工機を用いて、貫通孔１２１及び開口２４ａを通じてレーザービーム１６０を絶縁層２１に照射する。これにより、絶縁層２１にはレーザービーム１６０の照射箇所に円柱状のホール２１ａが形成される。レーザービーム１６０の出力は、例えば、開口２４ａを形成した際のレーザービーム１５０の出力の１／１５以上１／８以下であり、より具体的には１．８ｍＪ／ｓｈоｔである。形成されるホール２１ａの直径は、開口２４ａの直径よりも短い。ホール２１ａの直径は、貫通孔１２１の直径及びレーザービーム１６０の出力に応じて決まる。貫通孔１２１の直径が長いほどホール２１ａの直径が長く、レーザービーム１６０の出力が高いほどホール２１ａの直径が長い。例えば、開口２４ａが上述の好適条件の通りに形成されており、貫通孔１２１の直径が１．１ｍｍであり、レーザービーム１６０の出力が例えば１．８ｍＪ／ｓｈоｔであれば、直径８０μｍのホール２１ａが形成される。
　レーザービーム１６０が導体層１２の表面まで到達したら、レーザービーム１６０の照射を止める。レーザービーム１６０の照射の停止の直前に、レーザービーム１６０が短時間の間に導体層１２の表面に入射するため、導体層１２の表面がレーザービーム１６０により凹面状に形作られる。
　以上のようにレーザービーム１５０，１６０を下地層２４及び絶縁層２１に順次照射する過程において、レーザービーム１５０が開口２４ａの周囲に入射するため、テーパー部２４ｂが開口２４ａの周囲に形成される。
　なお、複数のビア導体２２を形成する場合、レーザービーム１６０の照射箇所を変更することによって複数のホール２１ａを絶縁層２１に形成する。
［２－５．　反対側の下地層及び絶縁層の加工］
　次に、開口２４ａを下地層２４に形成するのと同様にして、開口５４ａを下地層５４に形成する。次に、ホール２１ａを絶縁層２１に形成するのと同様にして、ホール５１ａを絶縁層５１に形成する。
［２－６．　デスミア］
　次に、ホール２１ａ，５１ａ内のスミアを例えばプラズマ処理又は過マンガン酸水溶液により除去する。図１１に示すように、このようなデスミア処理は、ホール２１ａを開口２４ａと等しい直径に拡径するとともに、ホール５１ａを開口５４ａと等しい直径に拡径する。
［２－７．　メッキ］
　次に、開口２４ａ，５４ａ及びホール２１ａ，５１ａが形成された積層体１０Ａに対してメッキ処理を行い、図１２に示すように積層体１０Ａの両面全体にビア導体２２，５２、及び、金属メッキ層２５Ａ，５５Ａを形成する。
［２－８．　パターン］
　次に、図１３に示すように、金属メッキ層２５Ａ，５５Ａ及び下地層２４，５４に配線パターンを形成する。
　具体的には、まず、金属メッキ層２５Ａ，５５Ａにレジストを積層する。レジストを露光した上で、レジストを現像する。レジストをマスクとして、金属メッキ層２５Ａ，５５Ａ及び下地層２４，５４をエッチングすると、金属メッキ層２５Ａ，５５Ａ及び下地層２４，５４が配線パターンに形作られる。残存した金属メッキ層２５Ａが、配線パターンを成した上層２５であり、残存した金属メッキ層５５Ａが、配線パターンを成した上層５５である。
［２－９．　ソルダーレジスト層の形成］
　次に、第１のソルダーレジスト層４０を絶縁層２１及び上層２５に積層し、第２のソルダーレジスト層７０を絶縁層５１及び上層５５に積層する。
　以上により、印刷配線板１が完成する。
［２－１０．　変形例］
（１）　上述の通り、下地層２４，５４及び上層２５，５の配線パターンは、サブトラクティブ法により形成されるが、ＭＳＡＰ（Modified Semi Additive Process）により形成されてもよい。
（２）　第１のビルドアップ層２０及び第２のビルドアップ層５０が複数ある場合、［２－８］の処理の後、既設の第１のビルドアップ層２０に新たな絶縁層２１及び下地層２４を形成し、既設の第２のビルドアップ層５０に新たな絶縁層５１及び下地層５４を形成する。その後、新たな絶縁層２１，５１及び下地層２４、５４に対して［２－４］～［２－８］の処理を行う。このような一連の処理を１回又は複数回行った後、［２－９］の処理を行う。
［２－１１．　まとめ］
（１）　レーザービーム１６０が通過する貫通孔１２１の直径が、貫通孔１１１の直径よりも短い。従って、レーザービーム１６０により形成されるホール２１ａの直径が、レーザービーム１５０により形成される開口２４ａの直径よりも短くなる。しかしホール２１ａの形成後に、デスミア処理によってホール２１ａの内壁が拡径する場合があるため、ホール２１ａと開口２４ａの直径は近くなるかまたは等しくなる可能性が高い。このとき、レーザービーム１６０の出力をレーザービーム１５０の出力の１／５～１／１００にするとよい。こうして、下地層２４はホール２１ａの縁から内側に張り出していない状態にできる。その結果、ホール２１ａ内でのメッキ液が循環されやすくなる。金属メッキがホール２１ａ内で良好に成長し、ビア導体２２が良好に形成される。つまり、ボイド・欠損等がビア導体２２に発生しにくい。ビア導体５２についても同様である。ビア導体２２、５２は、ホール２１ａの内壁側に金属の微小な結晶が形成されやすくなり、ホール２１ａの内壁にできた凹凸に埋まりやすくなる。また、その金属の結晶は、ホール２１ａの内壁付近からビア導体２２、５２の中心軸の方にかけて欠陥が少なく、キンク構造が整った結晶組織となりやすい。
（２）　上述したレーザービーム１６０の出力条件では、レーザービーム１６０の照射時にホール２１ａが導体層１２に向かって進展する際に、ホール２１ａがレーザービーム１６０によって拡径されにくい。そのため、下地層２４に遠位のホール２１ａの開口径は、下地層２４から近位のホール２１ａの開口径にほぼ等しく、ホール２１ａはデスミア処理後もその直径が厚み方向に亘って一様に形成され、ビア導体２２はその直径が厚み方向に亘って一様に形成される。よって、テーパー状のホールを形成して導体を充填した場合よりもビア導体２２が絶縁層２１から抜けにくい上、ビア導体２２と導体層１２の接触面積が大きくできる。ビア導体５２についても同様である。
（３）　一般的に、メッキは、液晶ポリマー及びポリテトラフルオロエチレン樹脂に対して付着しにくい。絶縁層２１が液晶ポリマー製又はポリテトラフルオロエチレン樹脂製である場合でも、上述の説明のような製造方法を用いればビア導体２２が絶縁層２１から抜けにくい。
（４）　レーザービーム１６０が通過する貫通孔１２１の直径が、レーザービーム１５０が通過する貫通孔１１１の直径の１／３以上１／２以下である。レーザービーム１６０の出力は、開口２４ａを形成した際のレーザービーム１５０の出力の１／１５以上１／８以下である。そのため、絶縁層２１の厚さが４０～１００μｍであっても、下地層２４に近位のホール２１ａの開口径と、下地層２４から遠位のホール２１ａの開口径との差を５μｍ以下にできる。
（５）　ホール２１ａ及びビア導体２２はそれらの直径が厚み方向に亘って一様に形成されるため、下地層２４から遠位のホール２１ａの開口径を、テーパー状のホールである場合の底部の開口径と等しくすれば、ビア導体２２のうち下地層２４に近位の部分の直径を小さくできる。それに伴い、ビア導体２２に重なるランドの直径も小さくできる。ビア導体２２が複数ある場合、ビア導体２２の間隔を短くできる。ランドの直径が２２５μｍ以上２５０μｍ以下であり、ビア導体２２のピッチが２４５μｍであっても、ランド間の絶縁性とビア導体２２間の絶縁性が確保される。
（６）　下地層２４に開口２４ａを形成する際に繁雑なエッチング処理を行わないため、下地層２４に開口２４ａを形成する処理は、例えばラージウインドウ法及びコンフォーマルマスク法などのような他の方法を用いた処理よりも簡素化できる。ここで、ラージウインドウ法とは、銅箔に開口をエッチングにより形成した後、その開口よりも小さい径のホールを樹脂層にレーザービーム加工により形成する方法である。コンフォーマルマスク法とは、銅箔に開口をエッチングにより形成した後、その開口よりも大きい径のホールを樹脂層にレーザービーム加工により結果的に形成される方法である。
（７）　レーザービーム１５０，１６０の何れの照射も同一のレーザービーム加工機を用いて行う。そのため、上述の製造方法では工程数は少なくなる。
［３．　その他］
　上記実施の形態で示した構成、構造、位置関係および形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。また、本開示の趣旨を逸脱しない範囲において、上記実施の形態で示した構成、構造、位置関係および形状を適宜組み合わせ可能である。
　一実施形態において、（１）　印刷配線板が、コア基板と、前記コア基板に積層されるビルドアップ層と、を備え、前記ビルドアップ層が、前記コア基板に積層される絶縁層と、前記絶縁層を厚み方向に貫通するホールと、該ホールに充填されたビア導体と、を有し、前記ビア導体の形状が、円柱状である。
（２）　上記（１）の印刷配線板において、前記ホールの内壁面が、凹凸を有しており、前記ビア導体は、前記内壁面に当接している。
（３）　上記（１）又は（２）の印刷配線板において、前記ビルドアップ層が、前記コア基板とは反対の前記絶縁層上に表面導体層を有しており、前記ビア導体が、前記ホールの内壁面に向かう側面を有しており、前記側面は、少なくとも１つの凸部を有し、前記凸部が前記表面導体層の方へ向くように傾斜している。
（４）　上記（３）の印刷配線板において、前記凸部が前記コア基板の方へ向くように傾斜している。
（５）　上記（３）又は（４）のいずれかの印刷配線板において、前記表面導体層が下地層と上層とを有しており、前記下地層は前記絶縁層側に位置し、前記ビア導体と重なる位置に開口を有しており、該開口の内縁は、前記ホールの開口縁と重なる位置または該ホールの開口縁よりも外側に位置する。
（６）　上記（５）の印刷配線板において前記開口の内縁側の領域は、テーパー部を有し、該テーパー部はその厚さが、前記開口縁に向かうほど漸減する。
（７）　上記（１）から（６）のいずれかの印刷配線板において、前記コア基板は、前記ビルドアップ層に接する面に導体層を有しており、該導体層のうち、前記ビア導体が接する部分の表面が凹面状である。
　一実施形態において、（８）　印刷配線板の製造方法は、コア基板に、絶縁層及び金属製の下地層をこの順に備えたビルドアップ前駆体層が重ねられた積層体を準備する工程と、前記積層体の前記下地層側の上方に、第１貫通孔を有する第１のマスクを配置し、第１のレーザービームを前記第１貫通孔を通じて前記下地層に向けて照射して前記下地層に開口を形成する工程と、前記下地層の前記第１貫通孔の上方に、前記第１貫通孔よりも径の小さい第２貫通孔を有する第２のマスクを配置し、前記開口を通じて第２のレーザービームを前記絶縁層に向けて照射して、前記絶縁層にホールを形成する工程と、該ホールを形成した前記絶縁層に対してメッキ処理を行い、前記下地層及び前記ホールにメッキ膜を成長させてビア導体および上層を形成する工程と、を含む。
（９）　上記（８）の製造方法において、前記第２貫通孔の直径が前記第１貫通孔の直径の１／３以上１／２以下である。
（１０）　上記（８）又は（９）の製造方法において、前記第２のレーザービームの出力が前記第１のレーザービームの出力の１／１５以上１／８以下である。
（１１）　上記（８）から（１０）のいずれかの製造方法において、前記下地層の開口の内縁を超えないように前記ホールを拡径する工程をさらに有する。
　１０　コア基板
　１０Ａ　積層体
　２０　第１のビルドアップ層
　２０Ａ　ビルドアップ前駆体層
　２１　絶縁層
　２１ａ　ホール
　２２　ビア導体
　２２ｂ　凸部
　２２ｃ　凸部
　２４　下地層
　２４ａ　開口
　２４ｂ　テーパー部
　２５　上層
　５０　第２のビルドアップ層
　５０Ａ　ビルドアップ前駆体層
　５１　絶縁層
　５１ａ　ホール
　５２　ビア導体
　５４　下地層
　５４ａ　開口
　５５　上層

Claims (11)

  1. 　コア基板と、
    　前記コア基板に積層されるビルドアップ層と、を備え、
    　前記ビルドアップ層が、
    　　前記コア基板に積層される絶縁層と、
    　　前記絶縁層を厚み方向に貫通するホールと、
    　　該ホールに充填されたビア導体と、
    　を有し、
    　　前記ビア導体の形状が、円柱状である
    印刷配線板。
  2. 　前記ホールの内壁面が、凹凸を有しており、
    　前記ビア導体は、前記内壁面に当接している、
    請求項１に記載の印刷配線板。
  3. 　前記ビルドアップ層が、前記コア基板とは反対の前記絶縁層上に表面導体層を有しており、
    　前記ビア導体が、前記ホールの内壁面に向かう側面を有しており、
    　前記側面は、少なくとも１つの凸部を有し、
    　前記凸部が前記表面導体層の方へ向くように傾斜している
    請求項１又は２に記載の印刷配線板。
  4. 　前記凸部が前記コア基板の方へ向くように傾斜している
    請求項３に記載の印刷配線板。
  5. 　前記表面導体層が下地層と上層とを有しており、 
    　前記下地層は前記絶縁層側に位置し、前記ビア導体と重なる位置に開口を有しており、
    　該開口の内縁は、前記ホールの開口縁と重なる位置または該ホールの開口縁よりも外側に位置する、請求項３又は４に記載の印刷配線板。
  6. 　前記開口の内縁側の領域は、テーパー部を有し、該テーパー部はその厚さが、前記開口縁に向かうほど漸減する、請求項５に記載の印刷配線板。
  7. 　前記コア基板は、前記ビルドアップ層に接する面に導体層を有しており、該導体層のうち、前記ビア導体が接する部分の表面が凹面状である、請求項１乃至６のいずれか一項に記載の印刷配線板。
  8. 　コア基板に、絶縁層及び金属製の下地層をこの順に備えたビルドアップ前駆体層が重ねられた積層体を準備する工程と、
    　前記積層体の前記下地層側の上方に、第１貫通孔を有する第１のマスクを配置し、第１のレーザービームを前記第１貫通孔を通じて前記下地層に向けて照射して前記下地層に開口を形成する工程と、
    　前記下地層の前記第１貫通孔の上方に、前記第１貫通孔よりも径の小さい第２貫通孔を有する第２のマスクを配置し、前記開口を通じて第２のレーザービームを前記絶縁層に向けて照射して、前記絶縁層にホールを形成する工程と、
    　該ホールを形成した前記絶縁層に対してメッキ処理を行い、前記下地層及び前記ホールにメッキ膜を成長させてビア導体および上層を形成する工程と、
    を含む印刷配線板の製造方法。
  9. 　前記第２貫通孔の直径が前記第１貫通孔の直径の１／３以上１／２以下である
    請求項８に記載の印刷配線板の製造方法。
  10. 　前記第２のレーザービームの出力が前記第１のレーザービームの出力の１／１５以上１／８以下である
    請求項８又は９に記載の印刷配線板の製造方法。
  11. 　前記ホールの開口縁が、前記下地層の開口の内縁を超えないように前記ホールを拡径する工程をさらに有する、請求項８乃至１０のいずれか一項に記載の印刷配線板の製造方法。
PCT/JP2023/031794 2022-08-31 2023-08-31 印刷配線板及びその製造方法 WO2024048713A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024540014A JPWO2024048713A1 (ja) 2022-08-31 2023-08-31

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-137463 2022-08-31
JP2022137463 2022-08-31

Publications (1)

Publication Number Publication Date
WO2024048713A1 true WO2024048713A1 (ja) 2024-03-07

Family

ID=90099810

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031794 WO2024048713A1 (ja) 2022-08-31 2023-08-31 印刷配線板及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2024048713A1 (ja)
WO (1) WO2024048713A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004337948A (ja) * 2003-05-19 2004-12-02 Sumitomo Heavy Ind Ltd レーザ加工方法
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
WO2011089795A1 (ja) * 2010-01-22 2011-07-28 イビデン株式会社 配線板及びその製造方法
JP2014075523A (ja) * 2012-10-05 2014-04-24 Sumitomo Electric Printed Circuit Inc プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004337948A (ja) * 2003-05-19 2004-12-02 Sumitomo Heavy Ind Ltd レーザ加工方法
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
WO2011089795A1 (ja) * 2010-01-22 2011-07-28 イビデン株式会社 配線板及びその製造方法
JP2014075523A (ja) * 2012-10-05 2014-04-24 Sumitomo Electric Printed Circuit Inc プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JPWO2024048713A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
KR100905566B1 (ko) 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR101167466B1 (ko) 다층 인쇄회로기판 그 제조방법
JP5566720B2 (ja) 多層配線基板及びその製造方法
US20070074902A1 (en) Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
JP2002232135A (ja) 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US20060102383A1 (en) Method of fabricating high density printed circuit board
JP2011155251A (ja) 多層配線基板
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
TW201401964A (zh) 多層配線基板
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
WO2024048713A1 (ja) 印刷配線板及びその製造方法
US8578601B2 (en) Method of manufacturing printed circuit board
JP2011181542A (ja) 多層配線基板及びその製造方法
JP2003124632A (ja) 多層プリント配線板及びその製造方法
JP2004152935A (ja) 印刷配線板
KR102561794B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2005108941A (ja) 多層配線板及びその製造方法
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JP3296273B2 (ja) 多層プリント配線板及びその製造方法
JP2010262954A (ja) 配線基板の製造方法
JP2023064164A (ja) コア基板および印刷配線板
JP2024117490A (ja) 導波路基板及び導波路基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23860475

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024540014

Country of ref document: JP

Kind code of ref document: A