JP2010232636A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2010232636A
JP2010232636A JP2010015154A JP2010015154A JP2010232636A JP 2010232636 A JP2010232636 A JP 2010232636A JP 2010015154 A JP2010015154 A JP 2010015154A JP 2010015154 A JP2010015154 A JP 2010015154A JP 2010232636 A JP2010232636 A JP 2010232636A
Authority
JP
Japan
Prior art keywords
thermal expansion
low thermal
layer
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010015154A
Other languages
English (en)
Inventor
Takashi Kariya
隆 苅谷
Kazuhiro Yoshikawa
吉川　　和弘
Daiki Komatsu
大基 小松
Ramesh Bhandari
ラメシュ ヴァンダリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010232636A publication Critical patent/JP2010232636A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】 ファイン化を実現できる多層プリント配線板を提供する。
【解決手段】 平坦性に優れた低熱膨張基板５０の表面にビルドアップ配線層を形成できるので、細い配線や厚み精度に優れた導体回路３８を形成することができ、ファインピッチ化が実現できる。更に、コア基材１２上にビルドアップ配線層３８を形成することにより、高密度化が図られ、小型化でき、層数を低減することで薄板化が可能となる。低熱膨張基板５０を内蔵させることで、低熱膨張基板５０のビア導体４０に対して、めっきによりビア４６で接続を取ることができ、信頼性を向上させることができる。
【選択図】 図３

Description

この発明は、低熱膨張基板を内蔵する多層プリント配線板に関し、特に、ＩＣチップを搭載するパッケージ基板に好適な多層プリント配線板に関するものである。
特開2001-102479号は、ＩＣチップとパッケージ基板とを電気的に接続するインターポーザを開示している。図２におけるインターポーザ本体２０はシリコンであり、シリコンを貫通するビア導体２７にＩＣチップの電極が接続していて、ICとは反対側のシリコン基板上に配線層が形成されている。
特開2001-102479号
上述したパッケージ基板とＩＣチップとの間にインターポーザを介在させる際には、半田リフローにより接続するパッドの数が増える。半田リフローによる接続は、電気めっき等による電荷移動による接続と比較して信頼性が低く、パッド数の増大に伴い、信頼性が低下するという課題が生じる。
更に、パッケージ基板とＩＣチップとの間にインターポーザを介在させると、インターポーザの厚み分に加え、インターポーザとパッケージ基板とを接続する半田バンプの高さ分、装置全体の高さ方向の厚みが厚くなるという課題が生じる。
本発明の目的は、内蔵される低熱膨張基板と低熱膨張基板を内蔵する内蔵用配線基板との間の電気的な接続信頼性を向上させることにある。その他の目的は、剛性を有するとともに、配線のファイン化を実現できる多層プリント配線板を提供することにある。また、別の目的としては、電子部品（例えばＩＣチップ）の配線層の一部を低熱膨張基板に取り込むことで電子部品の歩留まりを上げたり、電子部品の製造コストの低減に寄与することにある。
発明者らは、上記目的の実現に向け鋭意研究した結果、少なくとも片面に配線層の形成された低熱膨張基板を内蔵する多層プリント配線板であって：
前記低熱膨張基板の表面側と裏面側とを貫通するスルーホール導体と、
前記低熱膨張基板を開口内に収容するコア基材と、
前記低熱膨張基板及び前記コア基材上に層間樹脂絶縁層と導体層とを積層してなるビルドアップ層と、を備える多層プリント配線板を形成するとの着想に至った。
例えば、Ｓｉ（シリコン）基板のような低熱膨張基板上に半導体素子を実装することにより、半導体素子と低熱膨張基板との間の熱膨張係数の差が小さくなる。そのため、半導体素子を実装するための半田バンプに対して生じる熱応力が緩和され、半田バンプの断線を抑制して接続信頼性を確保することができる。ここで、こうした低熱膨張基板上に配線層を形成することで、半導体素子の電極のピッチを次第にファンアウトさせることが可能となる。しかしながら、例えば半導体素子の熱履歴に伴い、配線層を形成する層間樹脂絶縁層が膨張・収縮した際には、その層間樹脂絶縁層の膨張・収縮によってプリント配線板に反りが生じるおそれがある。しかしながら、本願発明のプリント配線板においては、低熱膨張基板の周りにコア基材を有しているため、半導体素子の熱履歴に伴う反りを効果的に抑制することができるようになる。
コア基材の開口に低熱膨張基板を収容することで、高さ方向の厚みを低減することができる。
またさらに、低熱膨張基板のスルーホール導体と配線層の導体層とを、例えば銅めっきからなるビア導体により接続することで、双方の接続信頼性を向上させることができる。また、特開２００１−１０２４７９号のようなインターポーザとは異なるので、半田バンプによる接続点数が減り、基板が受けるリフロー回数が減る。特に、近年、鉛を含まない半田、例えば、Ｓｎ−３Ａｇ−０．５Ｃｕの半田が主流になり、スズ−鉛半田と比べて溶融温度が高いため、リフローの温度も上昇している。これに伴い、配線層へのリフロー時の影響が大きくなっている。このため、本願発明のように低熱膨張基板と内蔵用配線基板とをビア導体で接続することで、リフロー回数を減らすことが可能となる。その結果、配線の信頼性を向上させることができる。
仮に、低熱膨張基板を取り囲むコア基材上に配線層を形成する場合には、ＩＣチップを実装する低熱膨張基板上に高密度な配線を形成することで、コア基材上の配線の密度を下げることが可能とある。これにより、高密度が必要な低熱膨張基板の大きさを最小限にすることが可能となる。さらに、コア基材上に配線を形成する際のアライメントの要求精度を緩和することが可能となり、配線層の配線デザインをラフに出来るため、歩留まりが向上し、生産性を向上させることができる。
低熱膨張基板のコア基材を構成する材料は、Ｓｉが望ましいが、特に限定することはない。例えば、パイレックス（登録商標）ガラス、ジルコニア、窒化アルミニウム、窒化珪素、炭化珪素、アルミナ、ムライト、コージライト、ステアタイト、フォルステライト等のセラッミク基板が挙げられる。この内、Ｓｉ基板は容易且つ安価に入手できるため、コストの観点で望ましい。更に、熱膨張係数が２．５〜１０ｐｐｍの樹脂からなる低熱膨張基板を用いる場合には、レーザで通孔が形成し易い利点がある。
ＩＣ等の電子部品と多層プリント配線板との間の接合部に使うはんだ材料としては、特に限定することはないが、例えば、Ｓｎ／Ｐｂ，Ｓｎ／Ａｇ，Ｓｎ／Ａｇ／Ｃｕ，Ｓｎ，Ｓｎ／Ｃｕ，Ｓｎ／Ｓｂ，Ｓｎ／Ｉｎ／Ａｇ，Ｓｎ／Ｂｉ，Ｓｎ／Ｉｎ等が挙げられる。
また、コア基材上、低熱膨張基板上、又は配線層内にＬ（インダクタ）、Ｃ（コンデンサ）、Ｒ（抵抗）、ＥＳＤ（静電気防止素子）、ＶＲＭ（ＤＣ−ＤＣコンバータ）等の受動素子を形成することにより電源強化、ノイズ除去を図ることができる。さらに、ＩＣ側の再配線層（例えばグローバル配線層）の一部を低熱膨張基板側に形成することで、ＩＣの歩留まりや製造コストを改善することもできる。
本発明の第１実施例に係る多層プリント配線板の製造工程図である。 第１実施例に係る多層プリント配線板の製造工程図である。 図３（Ａ）は第１実施例に係る多層プリント配線板の断面図であり、図３（Ｂ）は第１実施例の第１改変例に係る多層プリント配線板の断面図であり、図３（Ｃ）は第１実施例の第２改変例に係る多層プリント配線板の断面図である。 図４（Ａ）、図４（Ｃ）は、第１実施例の多層プリント配線板の低熱膨張基板の周縁部の説明図であり、図４（Ｂ）、図４（Ｄ）は、第１実施例の第１改変例の低熱膨張基板の周縁部の説明図である。 本発明の第２実施例に係る多層プリント配線板の低熱膨張基板の製造工程図である。 第２実施例に係る多層プリント配線板の低熱膨張基板の製造工程図である。 第２実施例に係る多層プリント配線板の低熱膨張基板の製造工程図である。 第２実施例に係る多層プリント配線板の製造工程図である。 第２実施例に係る多層プリント配線板の製造工程図である。 図１０（Ａ）は、第２実施例の低熱膨張基板を構成する樹脂基板の断面図であり、図１０（Ｂ）は、第２実施例に係る多層プリント配線板の断面図である。 図１１（Ａ）、図１１（Ｂ）は、第２実施例の改変例の低熱膨張基板を構成する樹脂基板の断面図であり、図１１（Ｃ）は、第２実施例の改変例に係る多層プリント配線板の断面図である。 本発明の第３実施例の多層プリント配線板の製造方法を示す工程図である。 第３実施例の多層プリント配線板の製造方法を示す工程図である。 第３実施例に係る多層プリント配線板の断面図である。 図１４中の円Ｃで囲まれた部位を拡大して示す断面図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 第３実施例の低熱膨張基板の製造方法を示す工程図である。 本発明の第４実施例の多層プリント配線板の製造方法を示す工程図である。 第４実施例の多層プリント配線板の製造方法を示す工程図である。 図２５（Ａ）は、第４実施例の第１改変例に係る多層プリント配線板の製造方法を示す工程図であり、図２５（Ｂ）は、第４実施例の第２改変例に係る多層プリント配線板の製造方法を示す工程図であり、図２５（Ｃ）は、第４実施例の第３改変例に係る多層プリント配線板の製造方法を示す工程図である。 本発明の第５実施例の多層プリント配線板の断面図である。 第５実施例の多層プリント配線板の製造方法を示す工程図である。
[第１実施例]
図３（Ａ）を参照して、本発明の第１実施例に係る多層プリント配線板について説明する。
多層プリント配線板１０は、コア基材１２の貫通部１２ａ内に、熱膨張係数が約３ｐｐｍである樹脂からなる低熱膨張基板５０を収容してなる。低熱膨張基板５０の上面側（第１面側）には導体回路６６が形成され、該導体回路６６の上にはソルダーレジスト層２８Ｕが被覆されている。ソルダーレジスト層２８Ｕの内部には、導体回路６６の一部を露出させる開口２８ａが形成されている。開口２８ａの内部には半田バンプ３２Ｕが設けられている。この開口２８ａから露出される導体回路６６の一部が、半導体素子を実装する「実装パッド」として機能する。この実装パッド間のピッチは３０〜１５０μｍピッチであり、実装パッド間の絶縁性、半田バンプ３２Ｕ間の絶縁性、半導体素子の配線層をプリント配線基板側に取り込むことなどを考慮した場合、４０〜８０μｍピッチが好ましい。そして、半田バンプ３２Ｕを介してＩＣチップ１００及びＩＣチップ１１０が実装されている。なお、ここで実装されるＩＣチップの個数は特に限定されない。すなわち１つでもよく、３つ以上であってもよい。
低熱膨張基板５０及びコア基材１２の下面側（第２面側）には、層間樹脂絶縁層３６が形成されている。この層間樹脂絶縁層３６の一部は、コア基材１２の貫通部１２ａの内部に入り込んでおり、その貫通部１２ａ内に低熱膨張基板５０を固定している。層間樹脂絶縁層３６上には導体回路３８が形成されている。この導体回路３８と上記導体回路６６とは、低熱膨張基板５０及び層間樹脂絶縁層３６を貫通するスルーホール導体４０を介して電気的に接続されている。スルーホール導体４０の径は、５０〜３００μｍが好ましい。スルーホール導体４０の径がこの範囲の場合、自己インダクタンスの上昇が抑制されるとともに、限られた領域内に配置できるグランド線、電源線の数を確保することが可能となってグランド線、電源線を多線化することによる全体としてのインダクタンスを低減することが可能となる。スルーホール導体４０間のピッチは３０〜２００μｍであることが好ましい。スルーホール導体４０間のピッチがこの範囲であると、隣接するスルーホール導体４０間の絶縁性を確保できる。さらに、このスルーホール導体を電源用・グランド用として使用した場合にはループインダクタンスを低下することが可能となり、良好な電気特性を確保できる。
また、スルーホール導体４０は千鳥状又は格子状に形成されている。スルーホール導体４０の径が小さくなると（例えば１００μｍ以下）、導体抵抗が高くなり、スルーホール導体４０の発熱量が大きくなる。そこで、スルーホール導体４０を千鳥状又は格子状に形成することで、低熱膨張基板５０における温度分布が一様になるため、特定の箇所への応力の集中を抑制することが可能となる。
層間樹脂絶縁層３６の上層には、層間樹脂絶縁層４２が形成され、層間樹脂絶縁層４２上に形成された導体回路４４と下層の導体回路３８とは、層間樹脂絶縁層４２内に形成されたビア導体４６を介して接続されている。層間樹脂絶縁層４２の上層にはソルダーレジスト層２８Ｄが形成され、その内部には導体回路４４の一部を露出させる開口２８ａが形成されている。この開口２８ａから露出される導体回路４４の一部が、他の基板との電気的接続に寄与する「接続パッド」である。接続パッドのピッチはスルーホール導体４０のピッチより大きく、５０〜３００μｍである。接続パッドは、ビア導体４６の直上やビア導体４６から延びる導体回路４４上に形成される。
この接続パッド上に半田バンプ３２Ｄが形成されている。該半田バンプ３２Ｄを介して、多層プリント配線板１０は、図示しない別のプリント配線板に実装される。図４（Ａ）は、低熱膨張基板５０の上面と側面との間に設けられたテーパー面５０Ｅを示し、図４（Ｃ）は、低熱膨張基板の側面と側面との間に設けられたテーパー面５０ｅを示している。
第１実施例の多層プリント配線板の製造方法について、図１、図２の工程図を参照して説明する。
先ず図１（Ａ）に示すように、ＰＥＴフィルム８８上に載置したコア基材１２の貫通部内に下面側に導体回路６６の形成された低熱膨張基板５０（東洋紡績（株）社製ＸＥＮＯＭＡＸ）を収容させる。ここで、コア基材１２は、厚みが約０．８ｍｍで、ガラスクロス等の心材にエポキシ、ＢＴ（ビスマレイミドトリアジン）等の樹脂を含浸させたプリプレグを複数枚重ねて硬化させて成る。
次ぎに、層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を低熱膨張基板５０及びコア基材１２上に載置し、所定の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層３６を形成する。このとき、貫通部の内部にも層間樹脂絶縁層３６の一部を充填する（図１（Ｂ））。
次に、層間樹脂絶縁層３６及び低熱膨張基板５０を貫通し、導体回路６６へ至る開口１８を形成する（図１（Ｃ））。この開口１８の形成方法としては、エキシマレーザ、ＵＶレーザ、炭酸ガスレーザのいずれかにより行われる。例えば波長３５５nmのＵＶレーザを用いたときの条件は、周波数１０ｋＨｚ、パルス幅１０μ秒、１０〜２０ショットである。
開口１８内に公知の方法でめっきを充填してスルーホール導体４０を形成すると共に、層間樹脂絶縁層３６上に所定パターンの導体回路３８を形成する（図１（Ｄ））。このスルーホール導体４０及び導体回路３８の形成は、後述する第２実施例でのスルーホール導体の形成と同様に、まず、無電解めっき又はスパッタリングにより給電層を形成し、給電層上にめっきレジストを形成する。その後、めっきレジスト非形成部に電解めっきを行い、めっきレジストを剥離した後、めっきレジスト下の給電層を除去することにより行う。
更に、層間樹脂絶縁層３６の上層に層間樹脂絶縁層４２を形成した後、層間樹脂絶縁層４２上に導体回路４４を形成する。そして、この導体回路４４と導体回路３８とを接続するビア導体４６を形成する（図１（Ｅ））。
続いて、層間樹脂絶縁層４２の上層にソルダーレジスト２８αを塗布する（図１（F））。そして、ＰＥＴフィルム８８を剥離した後、露出した低熱膨張基板５０の第１面上に導体回路を形成する。その後、低熱膨張基板５０の第１面上にソルダーレジスト２８αを塗布する（図１（Ｇ））。このとき、まずＰＥＴフィルム８８を剥離した後にソルダーレジスト２８αを両面にそれぞれ塗布してもよい。その後、ソルダーレジスト２８αをそれぞれ硬化させ、露光現像により所定箇所に開口２８ａを形成する（図２（Ａ））。
ソルダーレジスト層２８Ｕ及び開口２８ａ内にニッケル等をスパッタすることでシード層１２２を形成する（図２（Ｂ））。
シード層１２２上にレジスト１２４を塗布し、開口２８ａを露出させるようにパターン形成する（図２（Ｃ））。
シード層１２２を介して通電し、レジスト１２４の非形成部に半田めっき３２αを形成する（図２（Ｄ））。
次いでレジストを除去した後にリフローを行い、ソルダーレジスト層２８Ｕの開口部２８ａに半田バンプ３２Ｕを形成する（図２（Ｅ））。
下層のソルダーレジスト層２８Ｄの開口２８ａ内にも上述した方法で半田バンプ３２Ｄを形成する（図２（Ｆ））。なお、半田バンプ３２Ｄの形成方法としては、半田ペーストを開口２８ａ内に印刷してリフローを行う、又は所望の大きさの半田ボールを開口２８ａ内に搭載した後にリフローを行う、等に変更してもよい。
その後、上面の半田バンプ３２Ｕを介してＩＣチップ１００、１１０を実装する（図３（Ａ））。
第１実施例の多層プリント配線板では、低熱膨張基板５０の熱膨張係数は２．５〜１０ｐｐｍである。このため、実装される半導体素子１００と低熱膨張基板５０の熱膨張係数の差が小さくなり、双方の熱膨張係数の差に起因して生じる熱応力により半田バンプにクラックが生じたりするおそれがほとんどない。
第１実施例の多層プリント配線板では、低熱膨張基板５０の周縁の角部にテーパーを設けてある。このため、低熱膨張基板の角部を起点としてクラックが生じるおそれがほとんどない。
[第１実施例の第１改変例]
図３（Ｂ）を参照して、第１実施例の第１改変例の多層プリント配線板について説明する。
図３（Ａ）を参照して上述した第１実施例では、スルーホール導体４０が、コア基材１２及び層間樹脂絶縁層３６を貫通した。これに対して、第１実施例の第１改変例に係る多層プリント配線板では、スルーホール導体４０が、低熱膨張基板５０のみを貫通し、層間樹脂絶縁層３６上に設けられた導体回路３８とスルーホール導体４０とが、層間樹脂絶縁層３６内に設けられたビア導体３９を介して接続されている。図４（Ｂ）は、第１実施例の第１改変例に係る低熱膨張基板５０の上面と側面との間に設けられたＲ面５０Ｒを示し、図４（Ｄ）は、低熱膨張基板の側面と側面との間に設けられたＲ面５０ｒを示している。低熱膨張基板５０は、周縁部を面取りして角部が無いように形成されている。
[第１実施例の第２改変例]
図３（Ｃ）を参照して、第１実施例の第２改変例の多層プリント配線板について説明する。
図３（Ａ）を参照して上述した第１実施例では、スルーホール導体４０が、コア基材１２及び層間樹脂絶縁層３６を貫通した。これに対して、第１実施例の第２改変例の多層プリント配線板では、スルーホール導体４０が、低熱膨張基板５０、層間樹脂絶縁層３６及び層間樹脂絶縁層４２を貫通している。
[第１実施例の第３改変例]
図３（Ａ）〜（Ｃ）を参照して上述した第１実施例では、樹脂からなる低熱膨張基板５０を採用した。これに対して、第１実施例の第３改変例の多層プリント配線板では、低熱膨張基板５０としてシリコンを用いる。この場合、シリコン表面には例えば熱酸化処理により絶縁膜が形成される。この第３改変例では平坦性に優れるシリコン基板表面に配線層を形成できるので、幅精度や厚み精度に優れた導体回路を形成することが容易となる。さらに、鏡面処理された表面に配線層を形成することで、導体回路のばらつきが抑制され、インピーダンスのばらつきを抑制することが可能となる。
[第２実施例]
図１０（Ｂ）を参照して、本発明の第１実施例に係る多層プリント配線板について説明する。
多層プリント配線板１０は、コア基材１２の貫通部１２ａ内に実施例１と同様の低熱膨張基板１５０を収容してなる。低熱膨張基板５０の内部にはスルーホール導体１５８が形成されている。低熱膨張基板５０の上層（第１面上）には層間樹脂絶縁層１３６が形成され、層間樹脂絶縁層１３６上に導体回路１６８が形成されている。スルーホール導体１５８と導体回路１６８とは、層間樹脂絶縁層１３６内に形成されたビア導体１６４を介して接続されている。該導体回路１６８の上にはパッシベーション膜２７が被覆されている。パッシペーション膜２７の開口２７ａ内には、半田バンプ３２Ｕが形成されていて、該半田バンプ３２Ｕを介してＩＣチップ１００が実装されている。
低熱膨張基板５０及びコア基材１２の下面側（第２面側）には、層間樹脂絶縁層３６Ｄが形成されている。層間樹脂絶縁層３６Ｄ上には導体回路３８が形成されている。低熱膨張基板５０のスルーホール導体１５８と導体回路３８とは、層間樹脂絶縁層３６Ｄ内に形成されたビア導体４０を介して接続される。層間樹脂絶縁層Ｄ３６の上層には層間樹脂絶縁層４２Ｄが形成され、層間樹脂絶縁層４２Ｄ上に形成された導体回路４４と、下層の導体回路３８とは、層間樹脂絶縁層４２Ｄ内に形成されたビア導体４６を介して接続されている。層間樹脂絶縁層４２Ｄの上層にはソルダーレジスト層２８Ｄが形成され、ソルダーレジスト層２８Ｄの開口２８ａ内には半田バンプ３２Ｄが形成されている。多層プリント配線板１０は、半田バンプ３２Ｄを介して図示しない別のプリント配線板に実装される。
第２実施例の多層プリント配線板の低熱膨張基板５０の製造方法について、図５〜図７の工程図を参照して説明する。
図１０（Ａ）に示すように、実施例１と同様の樹脂製の低熱膨張基板１５０の内部に、波長３５５nmのＵＶレーザを用いて、周波数１０ｋＨｚ、パルス幅１０μ秒、１０〜２０ショットの条件でスルーホール用開口１５０ａを形成する（図５（Ａ））。
無電解銅めっきにより、シード層１５２を低熱膨張基板１５０の開口１５０ａを含む表面に形成する（図５（Ｂ））。
次いで、シード層１５２をめっきリードとして電解銅めっき処理を行い、開口１５０ａ内に電解銅めっきを充填し、低熱膨張基板１５０の表面にも電解銅めっき層１５６を形成する。（図５（Ｃ））。
低熱膨張基板１５０の下面側の電解銅めっき層を研磨し、低熱膨張基板１５０の下面を露出させる（図５（Ｄ））。低熱膨張基板１５０の上面側の電解銅めっき層１５６上にレジスト１５４を形成する（図５（Ｅ））。その後、レジスト１５４が形成されていない箇所の電解銅めっき層をエッチングにより除去する（図５（Ｆ））。
基板１５０を反転させ、レーザの入射方向の反対面側に層間樹脂絶縁層１３６αを形成する（図６（Ａ））。レーザの入射方向とは反対面の第１面（研磨面）の方が入射面側の第２面よりも平坦性に優れるため、その第１面側に半導体素子を実装することが好ましい。
その後、所定部位にレーザでスルーホール導体１５８へ至る開口１３６ａを形成する（図６（Ｂ））。
スパッタリングにより、Ｔｉ、Ｃｕ等のシード層１５２を層間樹脂絶縁層１３６表面及び開口１３６ａ内に設ける（図６（Ｃ））。
シード層１６０上にレジストフィルムを塗布し、露光現像により所定パターンのレジスト１６２を形成する（図６（Ｄ））。
シード層１６２を介して通電し、レジスト１６２の非形成部に電解銅めっき層１６３を形成する（図６（Ｅ））。そして、レジスト１６２を剥離する（図７（Ａ））。その後、レジスト１６２直下に位置したシード層を溶解除去し、ビア導体１６４及び導体回路１６８を形成する（図７（Ｂ））。なお、導体回路１６８の層数は２以上であってもよい。
基板１５０上にパッシベーション膜２７を形成し（図７（Ｃ））、所定部位に開口２７ａを形成する（図７（Ｄ））。最後に、開口２７ａ内に実施例１と同様の方式で半田バンプ３２Ｕを形成し、低熱膨張基板１５０を完成する（図７（Ｅ））。
引き続き、多層プリント配線板の製造工程について、図８、図９の工程図を参照して説明する。
先ず、ＰＥＴフィルム８８上に載置したコア基材１２の開口内に低熱膨張基板１５０を、その第１面側が下方になるように収容する。このとき、パッシベーション膜２７の表面及び半田バンプ３２Ｕの表面には保護層１５９（日産化学（株）社製、ＨＴ−２５０）が形成されている。なお、コア基材１２は、実施例１と同様のものを用いる。
次ぎに、層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を低熱膨張基板１５０及びコア基材１２上に載置し、所定の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層３６Ｄを形成する（図８（Ｂ））。このとき、開口１２ａの内部にもフィルムを充填させる。
ＰＥＴフィルム８８を剥離し、底面側に層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を貼り付けることにより層間樹脂絶縁層３６Ｕを形成する（図８（Ｃ））。
次に、炭酸ガスレーザにて、所定の条件でスルーホール導体へ至るバイアホール用開口を層間樹脂絶縁層３６Ｄ内に形成する。そして、層間樹脂絶縁層３６Ｄの表面にシード層を形成するとともにシード層上にめっきレジストを形成し、めっきレジスト非形成部に電解めっきを行う。めっきレジストを剥離した後、めっきレジスト下のシード層を除去する。これによりビア導体４０、導体回路３８を形成する（図８（Ｄ））。
層間樹脂絶縁層３６Ｄ上に層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を貼り付けることにより上層の層間樹脂絶縁層４２Ｄを形成する（図８（Ｅ））。
そして、層間樹脂絶縁層４２Ｄ内にビア導体４６を形成し、層間樹脂絶縁層４２Ｄ上に導体回路４４を形成する。次いで、層間樹脂絶縁層４２Ｄ上及び導体回路４４上にソルダーレジスト層２８Ｄを形成する（図９（Ａ））。
レーザにより、層間樹脂絶縁層３６Ｕ及び層間樹脂絶縁層４２Ｕを貫通するガイド孔４５を形成する（図９（Ｂ））。
ガイド孔４５に沿って、低熱膨張基板１５０に対応する部位の層間樹脂絶縁層３６Ｕ、層間樹脂絶縁層４２Ｕを除去する（図９（Ｃ））。
更に、低熱膨張基板１５０上の保護層１５９を除去し、上面の半田バンプ３２Ｕを介してＩＣチップ１００を実装する（図９（Ｄ））。図示しないが、ＩＣチップ１００の周囲はアンダーフィルで封止する。
[第２実施例の第１改変例]
図１１を参照して、第２実施例の第１改変例の多層プリント配線板について説明する。
図１１（Ｃ）に第２実施例の第１改変例の多層プリント配線板を示し、図１１（Ａ）に本改変例の多層プリント配線板に用いる低熱膨張基板１５０を示す。上述した第２実施例では、低熱膨張基板１５０が一枚の樹脂フィルムから構成された。これに対して、本改変例では、低熱膨張基板１５０が、一対の樹脂フィルム１５０α、１５０αを接着材１５０βで接着して成る。この低熱膨張基板１５０に、図１１（Ｂ）で示すようにレーザでスルーホール用開口１５０ａを形成する。以降の製造工程は、図５〜図９を参照して上述した第２実施例と同様であるため、説明は省略する。
[第２実施例の第２改変例]
上述した第２実施例では、樹脂からなる低熱膨張基板５０を採用した。これに対して、第１実施例の第３改変例の多層プリント配線板では、低熱膨張基板５０としてシリコンを用いる。この場合、シリコン表面には例えば熱酸化処理により絶縁膜が形成される。この第３改変例では平坦性に優れるシリコン基板表面に配線層を形成できるので、幅精度や厚み精度に優れた導体回路を形成することが容易となる。さらに、鏡面処理された表面に配線層を形成することで、導体回路のばらつきが抑制され、インピーダンスのばらつきを抑制することが可能となる。
[第３実施例]
第３実施例について、図１２〜図２１を参照して説明する。
図１４は、第３実施例の多層プリント配線板１０上にＩＣチップ９０を実装した状態を示している。
多層プリント配線板１０は、ＩＣチップ９０を実装するための低ＣＴＥの低熱膨張基板５０を備える。第３実施例では、低熱膨張基板５０には、表裏を貫通する貫通電極２５０が設けられている。
図１５は、図１４中の円Ｃで囲まれた部位を拡大して示す断面図である。
第３実施例の低熱膨張基板５０の第１面上には、無機材料よりなる無機絶縁層５７と、無機絶縁層５７の内部に形成された第１配線６６及びビアランド６４と、有機材料よりなる有機絶縁層６８と、有機絶縁層６８の表面に形成された第２配線７８及びパッド８０と、第１配線６６と第２配線７８とを電気的に接続する導体部としてのビア導体８１とを有する。
貫通電極２５０は、銅めっき層２５２及び銅めっき層の下の導体薄膜２５４からなる。貫通電極２５０と低熱膨張基板５０との間は絶縁膜２５６で隔てられており、低熱膨張基板５０の裏面側にも全体に亘って絶縁膜２５６が形成されている。
貫通電極２５０の上側（表面側）は無機絶縁層５７の内部に形成された導体（図１５においてはビアランド６４）と接続されている。貫通電極２５０の下側（裏面側）は、低熱膨張基板５０の裏面に形成されたパッド２６８（配線）と接続されている。すなわち、低熱膨張基板５０の裏面に形成されたパッド２６８（配線）と、第１配線６６（ビアランド６４）とが貫通電極２５０により電気的に接続されている。また、パッド２６８上にはビア導体２２が接続されている。ＩＣチップ９０と低熱膨張基板５０の間にはアンダーフィル樹脂が充填されている（図示せず）。
第３実施例の多層プリント配線板では、上面側層間樹脂層１４Ｕ、下面側層間樹脂層１４Ｄの上層に、バイアホール４１４及び導体回路４１６の形成された層間樹脂絶縁層４０６と、バイアホール４２４及び導体回路４２６の形成された層間樹脂絶縁層４６６とが積層されている。
まず、低熱膨張基板５０について説明する。
第３実施例における低熱膨張基板５０を形成する材料としては、シリコン、窒化珪素、炭化珪素、窒化アルミニウム、ムライト等のセラミック、或いは、ポリイミド（ゼノマックス（商標））等の低ＣＴＥ樹脂を用い得る。それらのうち、表面の平坦度が高く、微細な配線を形成できるといった観点で、シリコンを用いることが好ましい。この低熱膨張基板５０の厚みとしては特に限定されないが、３０〜８００μｍが好ましい。低熱膨張基板５０の厚みが３０μｍ未満の場合は、剛性が確保できない可能性がある。一方、低熱膨張基板５０の厚みが８００μｍを超える場合は、全体の厚みが増加してしまい好ましくない。
第３実施例における無機絶縁層５７は、例えばＳｉＯ２（二酸化珪素）、Ｓｉ３Ｎ４（窒化珪素）等の無機材料よりなる層である。具体的な層構成の一例については第３実施例の低熱膨張基板の製造方法の項で説明する。
無機絶縁層５７には、複数のビアランド６４と、所定のビアランド６４間を電気的に接続する第１配線６６とが形成されている。すなわち、無機絶縁層５７の内部に形成された第１配線６６の一部には、ビア導体と接続されるビアランド６４が形成されており、所定のビアランド６４間は第１配線６６により接続されている。
第１配線６６は、無機絶縁層５７の内部に、ビアランド６４の表面を含む第１配線６６の表面が無機絶縁層５７の表面と略同一平面に位置するように形成されている。
この第１配線６６の厚みは、後述する第２配線の厚みよりも小さい。第３実施例における第１配線６６の厚みは特に限定されるものではないが、２μｍ以下であることが好ましい。第１配線６６の厚みが２μｍ以下の場合、配線のファイン化が可能となり、半導体素子内部の配線の高密度化に順応することが容易となる。
また、第１配線６６はダマシン法によって形成されているため、無機絶縁層５７及び第１配線６６からなる表面は平坦になっている。
また、第３実施例においては、ビアランド６４の径はビア導体７６の径よりも大きくなっているが、ビアランド６４の径とビア導体７６の径とを略同一に設定してもよい。なお、ビアランドの径とビア導体の径を比較する際には、ビアランドとビア導体が接触する面どうしの径を比較すればよい。
第３実施例における有機絶縁層６８は、有機材料よりなり、無機絶縁層５７上及び第１配線６６上に形成されている。この有機絶縁層６８は、ビアランドを露出させる開口６８ａを有し、開口６８ａには導体部としてのビア導体７６が形成されている。さらに、有機絶縁層６８の表面には、第２配線７８が形成されている。
さらに、有機絶縁層６８の上に形成された第２配線７８の一部には、パッド８０が形成されている。そして、この第２配線７８と第１配線６６とは、ビア導体７６により電気的に接続されている。なお、パッド８０は、半導体素子を搭載する際に半導体素子９０の接続端子と半田バンプ９２等を介して接続される部位であり、また、ビア導体２２と接続される部位である。
有機絶縁層６８は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
具体的には、感光性ポリイミド樹脂からなることが望ましい。
次に、保護膜８２及び半導体素子９０について説明する。
保護膜８２は、有機絶縁層６８の上及び第２配線７８の上に形成されている。この保護膜８２は、パッド８０を部分的に露出させる開口８２ａを有している。
保護膜８２の材料は特に限定されるものではないが、有機絶縁層６８との密着性の観点から、有機材料であることが好ましい。
そして、開口８２ａには、バリアメタル層８４を介してはんだよりなるバンプ９２が形成されており、このバンプ９２を介して半導体素子９０が低熱膨張基板５０に実装されている。
低熱膨張基板５０には、ＩＣチップの他、Ｃ、Ｒ、Ｌ、ＥＳＤ（静電気防止素子）等の受動素子を更に実装することができる。低熱膨張基板５０は、コア基材の表裏両面に層間樹脂絶縁層が形成されることで、上下方向に略対称となり、製造時における熱履歴に伴う反りの発生を低減することができる。
以下、第３実施例の低熱膨張基板の製造方法について図１６〜図２２の工程図を参照して説明する。
まず、図１６（Ａ）に示すように、低熱膨張基板５０の上に無機絶縁層５７（例えば第１ＳｉＯ２層５２、Ｓｉ３Ｎ４層５４及び第２ＳｉＯ２層５６）を成膜する。第３実施例の低熱膨張基板５０としてはシリコンウェハを用い、シリコンウェハ５１の上面に、第１ＳｉＯ２層５２、Ｓｉ３Ｎ４層５４及び第２ＳｉＯ２層５６をそれぞれＣＶＤ（化学気相成長）法によって成膜する。
次に、レジスト５８を塗布し、露光、現像することにより、第２ＳｉＯ２層５６に対して開口を形成する所定位置のレジスト５８を除去する（図１６（Ｂ））。
次に、フッ素を含むガス、例えばＣＦ４，ＳＦ６等をエッチングガスとしてドライエッチング（反応性イオンエッチング）を行い、レジスト５８の形成されていない部分の第２ＳｉＯ２層５６をエッチングする。これにより、図１６（Ｃ）に示すようなパターンを第２ＳｉＯ２層５６に形成する。なお、ドライエッチングの際には、Ｓｉ３Ｎ４層５４がエッチングストッパーの役割を果たす。
次に、第２ＳｉＯ２層５６表面にシード層６０を、例えばスパッタリングにより形成する（図１６（Ｄ））。第３実施例では、シード層６０は、下から順にＴａＮ、Ｔａ、Ｃｕのスパッタリング膜により構成されるが、これに限定されるものではない。
次に、シード層６０を給電層として電解銅めっきを行い電解銅めっき層６２を形成する（図１６（Ｅ））。電解銅めっきは、従来公知の方法により行えばよい。
次に、ＣＭＰ（化学機械研磨）を行って、電解銅めっき層６２、及び、第２ＳｉＯ２層５６表面のシード層６０を除去する（図１７（Ａ））。なお、ＣＭＰは従来のダマシン法において知られている方法及び装置を用いて行えばよい。そして、ＣＭＰを行った後に残った電解銅めっき層が、ビアランド６４と第１配線部６６となる。以上の工程によって、無機絶縁層及び第１配線を形成することができる。また、無機絶縁層及び第１配線の表面には、Ｓｉ３Ｎ４等の無機薄膜を例えばＣＶＤにより形成してもよい。この無機薄膜は、有機絶縁層と無機絶縁層との密着性を高める目的で設けられる。
次に、例えばＵＶレーザーを用いて、低熱膨張基板５０の所定位置に開口２５８を形成する（図１７（Ｂ））。この開口２５８の形成方法としては特に限定されるものではなく、ドライエッチング（反応性イオンエッチング）や、アルカリ溶液を用いたウェットエッチング等を採用してもよい。
さらに、開口２５８を露出させるようにレジスト２６０をパターニングする（図１７（Ｃ））。その後、レジスト２６０をマスクとしてドライエッチング（反応性イオンエッチング）を行って、第１ＳｉＯ２層５２及びＳｉ３Ｎ４層５４を順次エッチングして、ビアランド６４の下面を露出させる。
次に、例えばディップコート法又はスピンコート法を用いて液状樹脂を低熱膨張基板５０の裏面側にコートし、これを約２００℃で１時間乾燥させて絶縁膜２５６を形成する（図１７（Ｄ））。このとき、低熱膨張基板５０の裏側表面と、開口２５８の壁面とに絶縁膜２５６が形成される。
この工程で用いる液状樹脂としては、後述するようにビアランド６４表面の絶縁膜２５６を容易に除去することができるといった観点から、感光性樹脂（例えばＪＳＲ（株）社製、商品名：ＷＰＲ、型番：２５８０）を用いることが望ましい。
具体的には、メチルエチルケトン２０〜３０重量％、乳酸エチル２０〜３０重量％、フィラー１５〜２５重量％、ノボラック樹脂５〜１５重量％、メラミン系化合物１〜１０重量％、フェノール系樹脂１〜１０重量％、架橋ゴム１〜１０重量％、エポキシ系化合物１〜５重量％、低分子フェノール樹脂１〜５重量％、カップリング剤０．１〜３重量％、トリアジン系感光剤０．１〜３重量％からなる液状樹脂が挙げられる。
なお、有機絶縁膜の形成方法としては、スピンコート法やディップコート法の他、例えば真空蒸着が挙げられる。
次に、開口２５８に対応した位置が開口されているマスク２６２を介して露光を行う（図１８（Ａ））。
さらに、現像を行い、露光された部位（開口２５８の底部）の絶縁膜２５６を除去する（図１８（Ｂ））。上記工程によって、ビアランド６４の下面が低熱膨張基板５０の裏面側に再度露出する。
次に、露出したビアランド６４の下面及び絶縁膜２５６の表面に導体薄膜２５４を形成する（図１８（Ｃ））。
導体薄膜２５４は、例えばＮｉ／Ｃｕよりなり、スパッタリングにより形成される。なお、この導体薄膜２５４の構成はこれに限定されるものではない。また、導体薄膜２５４の形成方法としてはスパッタリングに限定されるものではなく、例えば無電解めっきを採用してもよい。
さらに、導体薄膜２５４を給電層として電解銅めっきを行って銅めっき層２５２を形成する（図１９（Ａ））。
次に、銅めっき層２５２のうちパッドが形成される箇所にレジスト２６４を形成する（図１９（Ｂ））。次に、エッチングによって、レジスト２６４が形成されていない部位の銅めっき層２５２及び導体薄膜２５４を除去する（図１９（Ｃ））。上記工程によって、貫通電極２５０及びパッド２６８が形成される。
引き続き、有機絶縁層の形成について説明する。まず、無機絶縁層５７及び第１配線６６の上に有機絶縁層６８を形成し（図２０（Ａ））、開口６８ａを形成する（図２０（Ｂ））。有機絶縁層６８を形成する方法としては、例えば未硬化の感光性ポリイミド樹脂をロールコーター等を用いて塗布する方法等を用いることができる。開口を形成する方法としては、露光現像処理を用いることができる。
次に、有機絶縁層６８の表面（開口６８ａの壁面を含む）と、開口６８ａより露出したビアランド６４の上面にシード層７２を形成する（図２１（Ａ））。シード層７２は、例えばスパッタリングにより形成され、第３実施例においては例えば有機絶縁層６８の表面から順にTiN、Ｔｉ及びＣｕよりなる。シード層７２としてＴｉＮを採用することで、配線を形成する銅めっきのイオン拡散を効果的に抑制できる。なお、シード層７２の構造は、これに限定されるものではない。
次に、めっきレジスト７４を設け、めっきレジスト７４をマスクを介して露光、現像することによって、第２配線を形成する位置のめっきレジスト７４を除去する（図２１（Ｂ））。めっきレジストとしては、例えば液状レジスト等を使用することができる。
続いて、シード層７２を給電層として電解銅めっきを行って、めっきレジスト７４が除去された部位に銅めっきを施す（図２１（Ｃ））。これにより有機絶縁層６８内にビア導体７６が形成され、さらに、有機絶縁層６８の上に、パッド８０と第２配線７８とが形成される。
次に、残っためっきレジストを除去するとともに、除去しためっきレジストの下のシード層７２をエッチングによって除去する（図２２（Ａ））。このシード層７２のエッチング方法としては特に限定されないが、電解銅めっきのオーバーエッチングを抑制するといった観点から、ドライエッチング（反応性イオンエッチング）が好ましい。
以上の工程により、有機絶縁層及び第２配線を形成することができる。
引き続き、有機絶縁層６８上にさらに別の有機絶縁層８２を形成する。そして、新たに形成した有機絶縁層８２の上に開口８２ａを形成する。この新たに形成した有機絶縁層８２が保護膜となる（図２２（Ｂ））。保護膜としての有機絶縁層８２としては、有機絶縁層６８と同様の材料を用いることができる。また、開口８２ａを形成する方法も、有機絶縁層６８に開口６８ａを形成する方法と同様の方法を用いることができる。
次に、有機絶縁層８２に設けた開口８２ａにバリアメタル層８４を形成する（図２２（Ｃ））。このバリアメタル層８４は、例えば窒化タンタル及びタンタルを順次スパッタすることで形成される。なお、このバリアメタル層８４の構成材料及び形成方法は特に限定されるものではない。また、図示は省略するが、保護膜の開口から露出するバリアメタル層８４の表面にＮｉ／Ａｕめっきを施す。これは、後述するはんだ接合を行ったときに、はんだとパッドとの密着性を確保するためである。なお、保護膜の形成及びバリアメタル層の形成については、必要に応じて行えばよい。
支持基板としてシリコンウェハを用いて、シリコンウェハ上に低熱膨張基板を形成した場合、低熱膨張基板の寸法に対して充分大きいシリコンウェハを用いることによって、１枚のシリコンウェハ上に複数の低熱膨張基板を形成することができる。１枚のシリコンウェハ上に複数の低熱膨張基板を形成した場合は、半導体素子を搭載する工程の前又は半導体素子を搭載する工程の後といった適切な時期に、ダイシング等の方法によってシリコンウェハを切断することによって低熱膨張基板ごとに分割することができる。このようにすることによって、効率よく低熱膨張基板を製造することができる。
引き続き、第３実施例の多層プリント配線板１０の製造工程について図１２及び図１３を参照して説明する。
まず、ＰＥＴフィルム４０２上に載置されたコア基材１２の開口１２ａ内に低熱膨張基板５０を収容し、開口１２ａと低熱膨張基板５０との隙間に樹脂４０４を充填してコア基材１２に低熱膨張基板５０を固定させる（図１２（Ａ））。
ＰＥＴフィルムを剥離したコア基材１２の上面側及び下面側に低フローのプリプレグ１４α、１４αを対応させ、更に、プリプレグ１４α、１４αの外側に銅箔等の金属箔１６を対応させる（図１２（Ｂ））。ここで、コア基材１２は、ガラスクロス等の心材にエポキシ、ＢＴ（ビスマレイミドトリアジン）等の樹脂を含浸させたプリプレグを複数枚重ねて硬化させて成る。プリプレグ１４αは、ガラスクロス等の心材にエポキシ、ＢＴ（ビスマレイミドトリアジン）等の樹脂を含浸させてなる。低フローのプリプレグ１４αは、流れだしの少ない程度に樹脂を含浸させた、または、流れだしの少ないレベルまで樹脂を半硬化させてなる。
次ぎに、コア基材１２、プリプレグ１４α、１４α、金属箔１６をプレスして一体化する（図１２（Ｃ））。この際に、加熱してプリプレグ１４α、１４αを硬化させ、上面側層間樹脂層１４Ｕ、下面側層間樹脂層１４Ｄとすることも好適である。
層間樹脂層１４Ｕ，１４Ｄの内部にレーザによりビア用開口１８を形成するとともに、レーザまたはドリルにより上面側層間樹脂層１４Ｕ、コア基材１２、下面側層間樹脂層１４Ｄを貫通するスルーホール用開口２０を形成する。そして、無電解銅めっき及び電解銅めっきによりめっき膜を形成し、ビア用開口１８にビア導体２２、スルーホール用開口２０にスルーホール導体２４を形成する（図１２（Ｄ））。
スルーホール導体２４内に充填剤を充填した後、基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を基板上に載置し、所定の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層４０６を形成した（図１２（Ｅ））。
次に、波長１０．４μｍのＣＯ2 ガスレーザにて、所定の条件で層間樹脂絶縁層４０６にバイアホール用開口４０６ａを形成した（図１２（Ｆ））。
次いで、バイアホール用開口４０６ａの内壁を含む層間樹脂絶縁層４０６の表面に粗化面を形成した（図示せず）。なお、この粗化処理は必須ではない。
次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、粗面化処理した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
次に、無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層４０６の表面に無電解銅めっき膜４０８の形成された基板を得た（図１２（Ｇ））。
無電解銅めっき膜４０８が形成された基板に市販の感光性ドライフィルムを張り付け、露光及び現像処理することにより、のめっきレジスト４０８を設けた。ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから電解めっきを施し、めっきレジスト４０８非形成部に、厚さ約１５μｍの電解銅めっき膜４１２を形成した（図１２（Ｈ））。
さらに、めっきレジスト４１０を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路４１６及びバイアホール４１６とした（図１３（Ａ））。
上記の工程を繰り返すことにより、さらに上層の導体回路４２６、バイアホール４２４を有する層間絶縁層４６６を形成し、多層プリント配線板を得た（図１３（Ｂ））。
次に、多層プリント配線板の両面に、市販のソルダーレジスト組成物を所望の厚さで塗布し、乾燥処理を行った後、露光及び現像処理をすることで開口を形成した。そして、さらに、加熱処理を行ってソルダーレジスト組成物を硬化することで、開口２８ａを有するソルダーレジスト層２８を形成した（図１３（Ｃ））。
（１９）次に、ソルダーレジスト層の開口から露出する導体回路上にニッケルめっき層（図示せず）及び金めっき層を形成した（図示せず）。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
そして、低熱膨張基板５０上の上面側層間樹脂層１４Ｕ、層間樹脂絶縁層４０６、層間樹脂絶縁層４６６及びソルダーレジスト層２８を除去した（図１３（Ｄ））。
そして、ソルダーレジスト層２８の開口２８ａに半田バンプ３２Ｕ、３２Ｄを形成する（図１３（Ｅ））。そして、低熱膨張基板５０のＩＣチップ９０を実装する（図１４）。なお、半田バンプ３２Ｕは必須ではなく、この多層プリント配線板１０上にさらに別の多層プリント配線板を実装する際に必要となる。配線層の層数も特に限定されない。
第３実施例の多層プリント配線板では、ビルドアップ層を低熱膨張基板５０及びコア基材１２の両面に形成してある。このため、配線配置の自由度を高めることができる。
第３実施例の多層プリント配線板１０では、層間樹脂層１４Ｕ、１４Ｄ上に層間樹脂絶縁層４０６、４６６と導体層４１６、４２６とを交互に積層して成るビルドアップ層が設けられているため、ファインピッチな配線取り回しが可能である。
第３実施例の多層プリント配線板１０は、ＩＣチップを搭載する低熱膨張基板上にファインピッチな微細配線が形成できるので、従来の多層プリント配線板に対して、配線層の層数を低減することができる。
第３実施例の多層プリント配線板１０では、層間樹脂絶縁層よりもヤング率が大きく剛性の高いコア基材１２を設けているため、例えば製造時における熱履歴による反りを抑制でき、多層プリント配線板の信頼性を向上させることができる。
第３実施例の多層プリント配線板では、低熱膨張基板５０の熱膨張係数は３〜１０ｐｐｍである。このため、実装される半導体素子９０と低熱膨張基板５０の熱膨張係数の差が小さくなり、双方の熱膨張係数の差に起因して生じる熱応力により半田バンプにクラックが生じたりするおそれがほとんどない。
第３実施例の多層プリント配線板１０では、低熱膨張基板として、シリコンを用いることができる。これにより、低熱膨張基板上にファインピッチな微細配線が形成できると共に、上述したような半田バンプの接続信頼性を確保することができる。
第３実施例の多層プリント配線板では、コア基材１２の表面側と裏面側とを貫通するスルーホール導体２４を設けたため、配線の引き回しの自由度を高めることができる。ここで、コア基材１２のスルーホール導体２４を信号用の導体としたとき、その導体における電流量が小さくなり、コア基材側での発熱量が小さくなる。他方、低熱膨張基板５０のスルーホール導体２５０は電源用又は接地用とすることができる。これにより、ＩＣチップへの給電線の長さを短縮することができ、インピーダンスを下げ、高周波駆動時の電力供給を円滑にすることができる。さらに、微細な信号用のスルーホール導体をコア基材に形成することで、低熱膨張基板５０の内部に形成される電源用又は接地用のスルーホール導体のピッチを緩くすることが可能となる。また、信号用のスルーホール導体をコア基材に形成する分、低熱膨張基板５０のサイズも小さくすることが可能となる。
[第４実施例]
第４実施例の多層プリント配線板の製造方法について説明する。第４実施例の多層プリント配線板の構造は第３実施例と同様である。
この第４実施例の多層プリント配線板１０の製造方法について図２３、図２４を参照して説明する。
（１）キャリア付金属膜４６０を準備する（図２３（Ａ））。このキャリア付金属膜はキャリア（支持板）４６０ａとキャリア上の金属膜４６０ｂとからなり、金属膜はキャリアの両面に積層されている。金属膜４６０ｂには剥離層４６２が形成されている。キャリアとしては、４０μｍから８００μｍ厚みのガラス繊維で強化された基板や両面銅張積層板を用いることができる。金属膜としては、３μｍから５０μｍ厚みの銅箔やニッケル箔、アルミニウム箔等を用いることができる。剥離層４６２としては、Ｎｉ、Ｃｒなどからなる金属系の剥離層やカルボキシベンゾトリアゾール(CBTA)、N',N'-ビス（ベンゾトリアゾリルメチル）ユリア（ＢＴＤ−Ｕ）および3-アミノ-1Ｈ-1,2,4-トリアゾール（ＡＴＡ）などからなる有機系の剥離層を用いることができる。
一方、低熱膨張基板５０には、有機絶縁層６８及び半田バンプ９２上に銅メッキ膜８６を形成しておく。
（２）このキャリア付金属膜４６０の両面に、コア基材１２の開口１２ａに収容された低熱膨張基板５０とを、コア層４６４とコア層の両面に配置したプリプレグ４６６、４６６を介在させて積層する（図２３（Ｂ））。
（３）そして、第３実施例と同様に、上下の低熱膨張基板５０の両面に、下層の層間樹脂絶縁層３６、ビア導体４０、導体回路３８、そして、上層の層間樹脂絶縁層４２、ビア導体４６、導体回路４４、更に、ソルダーレジスト層２８を形成する（図２３（Ｃ））。
（４）その後、剥離層４６２により、キャリア付金属膜４６０と、上下の積層体に分離する（図２４（Ａ））。分離された上側の積層体を図２４（Ｂ）に示す。
（５）レーザにより、低熱膨張基板５０の上側のコア層４６４と、コア層の両面に配置したプリプレグを硬化させた樹脂層４６６とを除去し、低熱膨張基板５０上の銅メッキ膜８６を露出させる（図２４（Ｃ））。
（６）低熱膨張基板５０上の銅メッキ膜８６をエッチングにより除去する（図２４（Ｄ））。以降の工程は、第３実施例と同様であるため説明を省略する。第４実施例は、第２実施例と比較して生産性がほぼ倍になる。
[第４実施例の第１改変例]
図２５（Ａ）は、第４実施例の第１改変例に係る多層プリント配線板を製造方法を示す。第４実施例では、キャリア付金属膜４６０を用いたが、第１改変例では、粘着膜の形成されたＰＥＴフィルム４８０の両面に低熱膨張基板５０及びコア基材１２を貼り、多層プリント配線板を製造する。
[第４実施例の第２改変例]
図２５（Ｂ）は、第４実施例の第２改変例に係る多層プリント配線板を製造方法を示す。第４実施例では、キャリア付金属膜４６０に貼り付け後に層間樹脂絶縁層３６を形成した。これに対して、第２改変例では、低熱膨張基板５０及びコア基材１２に層間樹脂絶縁層３６を形成した後、キャリア付金属膜４６０に熱可塑樹脂からなる剥離材４７０を介在させて低熱膨張基板５０及びコア基材１２を貼り付ける。第２改変例では、低熱膨張基板５０に保護用の銅メッキ膜を形成する必要が無い。
[第４実施例の第３改変例]
図２５（Ｃ）は、第４実施例の第３改変例に係る多層プリント配線板を製造方法を示す。第３改変例では、第２改変例の剥離材４７０と、低熱膨張基板５０及びコア基材１２との間にさらに剥離シート４７２を設ける。
[第５実施例]
第５実施例の多層プリント配線板について説明する。図２６に示すように、第５実施例の多層プリント配線板は、二枚のコア基板１２Ａ、１２Ｂを備え、コア基板１２Ａとコア基板１２Ｂとの間に、層間絶縁層４２、バイアホール４０、導体回路３８、層間絶縁層３６を有するビルドアップ層が形成されている。コア基板１２Ｂの上面には、導体回路４４が形成される。該コア基板１２Ｂの内部には、当該コア基板１２Ｂを貫通するバイアホール５４０が形成されている。バイアホール５４０上には、Ｎｉ／Ｐｂ／Ａｕ層５１２を介して半田バンプ３２Ｄが形成されている。コア基板１２Ａの内部には開口１２ａが形成され、該開口１２ａ内に上述した樹脂や、Ｓｉ、セラミック等から形成されている低熱膨張基板５０が収容されている。該低熱膨張基板５０は、上述したバイアホール４０及び導体回路３８に接続するバイアホール１５８が形成されている。バイアホール１５８の上面側には半田バンプ３２Ｕが形成されている。低熱膨張基板５０には、位置決め用の位置決めマーク１５３が形成されている。コア基板１２Ａ及び低熱膨張基板５０上にソルダーレジスト層２８が形成されている。第５実施例では、ビルドアップ層を剛性の高い２枚のコア基板１２Ａ、１２Ｂで挟むことで、基板全体の反りを抑制することができる。
この第５実施例の多層プリント配線板１０の製造方法について図２７を参照して説明する。
（１）４０μｍから８００μｍ厚みのガラス繊維で強化された樹脂含浸のコア基板１２Ａの中央部の開口１２ａ内に、位置決めマーク１５３の形成された低熱膨張基板５０を収容する（図２７（Ａ））。ここで、コア基板１２Ａ及び低熱膨張基板５０をＰＥＴフィルム５１４で支持し、開口１２ａと低熱膨張基板５０との間には樹脂５１６を充填する。
（２）一方、４０μｍから８００μｍ厚みのガラス繊維で強化された樹脂含浸のコア基板１２Ｂの上層に、導体回路４４、層間絶縁層４２、バイアホール４０、導体回路３８を形成する。次いで、層間絶縁層４２及び導体回路３８上に接着剤層３６を形成する（図２７（Ｂ））。
（３）低熱膨張基板５０を収容するコア基板１２Ａ、及び、ビルドアップ層の形成されたコア基板１２Ｂとを積層し、ＰＥＴフィルムを剥離する（図２７（Ｃ））。
（４）低熱膨張基板５０及び層間絶縁層３６を貫通する通孔５１８を形成し、バイアホール１５８を設ける。同様に、コア基板１２Ｂを貫通する通孔５２０を形成し、バイアホール５４０を設ける（図２７（Ｄ））。バイアホール５４０上に、Ｎｉ／Ｐｂ／Ａｕ層５１２を介して半田バンプ３２Ｄを形成する。
（５）低熱膨張基板５０及びコア基板１２Ａ上にソルダーレジスト層２８を設け、ソルダーレジスト層の開口２８ａに半田バンプ３２Ｕを形成する（図２６）。
１０ 多層プリント配線板
１２ コア基材
１２ａ 開口
１４ 層間樹脂層
２２ ビア導体
２４ スルーホール導体
２８ ソルダーレジスト層
３２ 半田バンプ
３６ 層間樹脂絶縁層
３８ 導体回路
４０ ビア導体
４２ 層間樹脂絶縁層
４４ 導体回路
４６ ビア導体
５０ 低熱膨張基板
９０ ＩＣチップ
１００ ＩＣチップ

Claims (18)

  1. 第１面及び第１面とは反対側に位置する第２面を有し、貫通部を有するコア基材と、
    前記コア基材の貫通部の内部に収容され、半導体素子が実装される側の第１面及び第１面の反対側に位置する第２面を有する低熱膨張基板と、
    前記低熱膨張基板の内部に設けられ、第１面側と第２面側とを導通する第１スルーホール導体と、
    前記低熱膨張基板と前記コア基材の内壁との隙間に充填される充填材料と、
    前記低熱膨張基板及び前記コア基材の第１面側及び第２面側の少なくとも一方に形成され、樹脂絶縁層と導体層とを積層してなる配線層と、を備え、
    前記配線層は、前記第１スルーホール導体と前記導体層とを接続するビア導体を有している多層プリント配線板。
  2. 前記コア基材のヤング率は、前記配線層を形成する樹脂絶縁層のヤング率よりも大きい請求項１の多層プリント配線板。
  3. 前記充填材料と前記樹脂絶縁層とは同一の材料からなる請求項１の多層プリント配線板。
  4. 前記低熱膨張基板の第１面上には、絶縁層と導体層とを積層してなる配線層が形成されている請求項１の多層プリント配線板。
  5. 前記低熱膨張基板の第１面上に形成されている配線層の厚みは、前記低熱膨張基板の厚みよりも小さい請求項１の多層プリント配線板。
  6. 前記低熱膨張基板の低熱膨張係数は、２．５〜１０ppmである請求項１の多層プリント配線板。
  7. 前記低熱膨張基板の周縁の角部にテーパーを設けた請求項１の多層プリント配線板。
  8. 前記低熱膨張基板の第１面上の配線層は、半導体素子を搭載する搭載パッドを有しており、その搭載パッドのピッチは前記第１スルーホール導体のピッチよりも小さい請求項４の多層プリント配線板。
  9. 前記低熱膨張基板上の第１面上の配線層は、半導体素子を搭載する搭載パッドを有しており、その搭載パッドのピッチは前記第１スルーホール導体のピッチと略同一である請求項４の多層プリント配線板。
  10. 前記コア基材及び前記低熱膨張基板の第２面上の配線層は、他の基板と電気的に接続する接続パッドを有しており、その接続パッドのピッチは前記第１スルーホール導体のピッチよりも大きい請求項１の多層プリント配線板。
  11. 前記コア基材の第１面上には樹脂層が形成されている請求項１の多層プリント配線板。
  12. 前記樹脂層上には導体層が形成されている請求項１１の多層プリント配線板。
  13. 第１面及び第１面とは反対側に位置する第２面を有し、貫通部を有するコア基材と、
    前記コア基材の貫通部の内部に収容され、半導体素子が実装される側の第１面及び第１面の反対側に位置する第２面を有する低熱膨張基板と、
    前記低熱膨張基板と前記コア基材の内壁との隙間に充填される充填材料と、
    前記低熱膨張基板の第１面上に形成され、第１絶縁層と第１導体層とを積層してなる第１配線層と、
    前記コア基材の第１面上及び前記低熱膨張基板の第１面上に形成されるとともに、前記半導体素子の実装面を露出する開口を有する第２配線層と、
    前記コア基材の内部に形成され、その第１面側と第２面側とを導通するスルーホール導体と、を備え、
    前記第２配線層は、第２絶縁層と第２導体層とを積層してなるとともに、該第２導体層と前記第１導体層とを接続するビア導体を有している多層プリント配線板。
  14. 前記低熱膨張基板の内部には、第１面側と第２面側とを導通するスルーホール導体が設けられている請求項１３の多層プリント配線板。
  15. 前記低熱膨張基板に設けられたスルーホール導体は電源用又はグランド用のスルーホール導体であり、前記コア基材に設けられたスルーホール導体は信号用のスルーホール導体である請求項１４の多層プリント配線板。
  16. 貫通部を有するコア基材を固定材上に配設すること；
    前記コア基材の貫通部から露出する固定材上に、スルーホール導体を有する低熱膨張基板を載置すること；
    載置した前記低熱膨張基板と前記コア基材の内壁との隙間に充填材料を充填し、前記低熱膨張基板を固定すること；
    前記低熱膨張基板上及び前記コア基材上に、導体層と絶縁層とを積層するとともに、当該絶縁層の内部に前記導体層と前記スルーホール導体とを接続するビア導体を形成すること；
    前記低熱膨張基板を固定した後、前記固定材を剥離すること、
    とを有する多層プリント配線板の製造方法。
  17. スルーホール導体を有する低熱膨張基板上に、絶縁層と導体層とを積層して配線層を形成した状態で、この低熱膨張基板を前記固定材上に載置する請求項１６の多層プリント配線板の製造方法。
  18. 前記導体層のうち最外層の導体層上に半田バンプを形成した状態で、前記低熱膨張基板を前記固定材上に載置する請求項１６の多層プリント配線板の製造方法。
JP2010015154A 2009-03-27 2010-01-27 多層プリント配線板 Pending JP2010232636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16406609P 2009-03-27 2009-03-27
US12/609,447 US8829355B2 (en) 2009-03-27 2009-10-30 Multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2010232636A true JP2010232636A (ja) 2010-10-14

Family

ID=42782721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015154A Pending JP2010232636A (ja) 2009-03-27 2010-01-27 多層プリント配線板

Country Status (2)

Country Link
US (2) US8829355B2 (ja)
JP (1) JP2010232636A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
WO2015129699A1 (ja) 2014-02-26 2015-09-03 日本碍子株式会社 貫通孔を有する絶縁基板
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
CN108040448A (zh) * 2017-12-04 2018-05-15 中国电子科技集团公司第四十研究所 一种独立封装型射频功率放大芯片的安装固定结构
US11246214B2 (en) 2018-09-27 2022-02-08 Murata Manufacturing Co., Ltd. Resin multilayer board

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US8923008B2 (en) 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
JP5797548B2 (ja) * 2011-12-28 2015-10-21 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いたプローブカード
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9613917B2 (en) * 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR101548421B1 (ko) * 2013-08-27 2015-08-28 삼성전기주식회사 다층인쇄회로기판의 제조방법
JP2015050315A (ja) * 2013-08-31 2015-03-16 イビデン株式会社 結合型のプリント配線板及びその製造方法
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP6077436B2 (ja) * 2013-11-28 2017-02-08 京セラ株式会社 配線基板および配線基板への半導体素子の実装方法
KR101629285B1 (ko) * 2015-07-08 2016-06-22 두두테크 주식회사 자동차용 브레이크 페달 코일 인쇄 회로 기판의 제조 방법
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
US10157832B2 (en) * 2017-03-08 2018-12-18 Globalfoundries Inc. Integrated circuit structure including via interconnect structure abutting lateral ends of metal lines and methods of forming same
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
US11018082B2 (en) * 2018-07-30 2021-05-25 Dyi-chung Hu Space transformer and manufacturing method thereof
JP2020027824A (ja) * 2018-08-09 2020-02-20 ローム株式会社 発光装置および表示装置
KR102268389B1 (ko) * 2019-09-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈
US11866359B2 (en) 2019-10-29 2024-01-09 Corning Incorporated Methods for forming curved glass articles
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036253A (ja) * 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US345418A (en) * 1886-07-13 dubyea
US345405A (en) * 1886-07-13 baetlbtt
US336129A (en) * 1886-02-16 Feed l
US336123A (en) * 1886-02-16 Meat-hook
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4504925B2 (ja) * 2004-01-30 2010-07-14 イビデン株式会社 多層プリント配線板及びその製造方法
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2008177502A (ja) * 2007-01-22 2008-07-31 Toyobo Co Ltd フォールデッド型半導体装置
JP2008177504A (ja) * 2007-01-22 2008-07-31 Toyobo Co Ltd 半導体パッケージ
JP2008177503A (ja) * 2007-01-22 2008-07-31 Toyobo Co Ltd パッケージ・オン・パッケージ型半導体装置
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036253A (ja) * 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
WO2015129699A1 (ja) 2014-02-26 2015-09-03 日本碍子株式会社 貫通孔を有する絶縁基板
KR20160124649A (ko) 2014-02-26 2016-10-28 엔지케이 인슐레이터 엘티디 관통 구멍을 갖는 절연 기판
US9894763B2 (en) 2014-02-26 2018-02-13 Ngk Insulators, Ltd. Insulating substrates including through holes
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
CN108040448A (zh) * 2017-12-04 2018-05-15 中国电子科技集团公司第四十研究所 一种独立封装型射频功率放大芯片的安装固定结构
CN108040448B (zh) * 2017-12-04 2020-08-11 中国电子科技集团公司第四十一研究所 一种独立封装型射频功率放大芯片的安装固定结构
US11246214B2 (en) 2018-09-27 2022-02-08 Murata Manufacturing Co., Ltd. Resin multilayer board

Also Published As

Publication number Publication date
US20150026975A1 (en) 2015-01-29
US8829355B2 (en) 2014-09-09
US20100243299A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP2010232636A (ja) 多層プリント配線板
JP4973743B2 (ja) 半導体素子実装基板及び半導体素子実装基板の製造方法
JP5290455B2 (ja) 積層体の製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
WO2010024233A1 (ja) 機能素子を内蔵可能な配線基板及びその製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20110284277A1 (en) Printed wiring board and method for manufacturing printed wiring board
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8415796B2 (en) Semiconductor device having a multilayer structure
JP6510884B2 (ja) 配線基板及びその製造方法と電子部品装置
US20160073515A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
KR20210024840A (ko) 인쇄회로기판 및 이의 제조 방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP6107021B2 (ja) 配線基板の製造方法
JP4353873B2 (ja) プリント配線板
JP2019212692A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604