JP4353873B2

JP4353873B2 - プリント配線板

Info

Publication number: JP4353873B2
Application number: JP2004246651A
Authority: JP
Inventors: 隆苅谷; 俊樹古谷
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2004-08-26
Filing date: 2004-08-26
Publication date: 2009-10-28
Anticipated expiration: 2024-08-26
Also published as: JP2006066597A

Description

本発明は、プリント配線板に関し、詳しくは、コア基板の少なくとも片面に導体回路層と絶縁層とが交互に形成され各導体回路層間が前記絶縁層を貫通するスルーホール導体又はバイアホールを介して電気的に接続されると共に実装面に実装される電子部品が前記導体回路層と電気的に接続されるプリント配線板に関する。

近年、携帯情報端末や通信端末に代表される電子機器では、高機能化及び小型化がめざましい。これらの電子機器に用いられる半導体チップを多層プリント配線板に高密度実装する形態として、半導体チップを直接多層プリント配線板に表面実装するフリップチップ方式が採用されている。このような多層プリント配線板としては、コア基板と、このコア基板上に形成されたビルドアップ層と、このビルドアップ層の上面にはんだバンプを介して半導体チップが実装される実装用電極とを備えたものが知られている。ここで、コア基板としては、エポキシ樹脂やＢＴ（ビスマレイミド・トリアジン）樹脂、ポリイミド樹脂、ポリブタジエン樹脂、フェノール樹脂等をガラス繊維等の強化材と共に成形したものが用いられるが、これらのコア基板の熱膨張係数は約１２〜２０ｐｐｍ／℃（３０〜２００℃）であり、半導体チップのシリコンの熱膨張係数（約３．５ｐｐｍ／℃）と比較すると、約４倍以上も大きい。したがって、前述のフリップチップ方式では、半導体チップの発熱に伴う温度変化が繰り返し生じた場合、半導体チップとコア基板との熱膨張量及び熱収縮量の違いにより、はんだバンプが破壊されるおそれがあった。

この問題を解決するために、ビルドアップ層上に低弾性率の応力緩和層を設け、この応力緩和層の上面に実装用電極を設け、ビルドアップ層上の導体回路層と実装用電極とを導体ポストで接続した多層プリント配線板が提案されている（特許文献１，２参照）。例えば特許文献２には、図１１に示すように、ビルドアップ層１３０の上面に低弾性率層１４０が積層され、ビルドアップ層１３０の上面の導体回路層１３２と低弾性率層１４０の上面に形成された実装用電極１５２とをバイアホール１５０で接続した多層プリント配線板１００が開示されている。
特開昭５８−２８８４８号公報特開２００１−３６２５３号公報

しかしながら、この多層プリント配線板１００では、バイアホール１５０を形成する材料は銅が主体であるため、加熱・冷却を繰り返し行うと電気抵抗が大きく変化することがあり、搭載したＩＣチップ５０への電源供給が不十分となるおそれがあった。

本発明は、このような課題を解決するためになされたものであり、熱膨張・熱収縮による電子部品との接続破壊を防止すると共に電子部品へ安定して電源を供給することができるプリント配線板を提供することを目的とする。

本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。

本発明のプリント配線板は、コア基板の少なくとも片面に導体回路層と絶縁層とが交互に形成され各導体回路層間が前記絶縁層を貫通するスルーホール導体又はバイアホールを介して電気的に接続されると共に実装面に実装される電子部品が前記導体回路層と電気的に接続されるプリント配線板であって、
前記複数の導体回路層のうち外層に最も近い外層導体回路層を覆うように形成され前記絶縁性樹脂よりも弾性率の低い材料からなる応力緩和層と、
前記応力緩和層を貫通する貫通孔と、
前記貫通孔の内壁に形成されたバリア層と該バリア層の内側に形成されたはんだ製の芯体とからなり前記外層導体回路層と前記電子部品とを電気的に接続する導体ポストと、
を備えたものである。

このプリント配線板では、導体ポストはほとんどが銅で形成された従来のものとは異なりはんだからなる芯体を有するものである。ここで、一般にはんだは銅よりも弾性率（例えばヤング率）が低いことから、この導体ポストが応力緩和層の弾性変形を大きく妨げることはない。また、バリア層ははんだからなる芯体と応力緩和層とを密着させるため、応力緩和層が弾性変形したときに芯体と応力緩和層との間で剥離が生じることもない。したがって、コア基板と電子部品との熱膨張差に起因する応力が発生したとしても、その応力は応力緩和層によって確実に緩和されるしクラックの起点になりやすい剥離が生じることもない。この結果、外層配線パターンと電子部品との接続破壊を防止することができるし、加熱・冷却を繰り返したときの電気抵抗の変化率を小さく抑え電子部品へ安定して電源を供給することができる。

本発明のプリント配線板において、前記導体ポストは、アスペクト比（高さ／直径）が１．５以上であることが好ましい。こうすれば、導体ポストの柔軟性が高まり変形しやすくなるため、導体ポストが応力緩和層の弾性変形を妨げることがない。

本発明のプリント配線板において、前記芯体は、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のはんだからなることが好ましい。芯体のヤング率が４０ＧＰａ未満になると、導体ポストが応力緩和層の変形を規制できずその変形量が大きくなりすぎるため不具合を生じるおそれがあり、芯体のヤング率が７０ＧＰａ以上になると、導体ポストが応力緩和層の変形を阻止しすぎるため不具合を生じるおそれがあるからである。

ここで、超音波探傷法によるヤング率Ｅは、常温にて縦波の伝搬時間と横波の伝搬時間を測定し、それらに基づいて縦波音速（Ｖ_L）と横波音速（Ｖ_S）を求め、例えば下記式により算出することができる。なお、σは密度である。また、超音波探傷器としては、例えば栄進化学（株）のＳＯＮＩＣシリーズが利用可能である。
Ｅ＝｛σＶ_S ²（３Ｖ_L ²−４Ｖ_S ²）｝／（Ｖ_L ²−Ｖ_S ²）

本発明のプリント配線板において、前記芯体は、Ｓｎ，Ａｇ，Ｃｕ，Ｉｎ，Ｂｉ及びＺｎからなる群より選ばれる少なくとも２種の金属からなる鉛フリーはんだからなるものが好ましい。このような鉛フリーはんだは、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満であることが多いからである。

本発明のプリント配線板において、前記バリア層は、厚みが０．０３〜５μｍであることが好ましい。バリア層の厚みが０．０３μｍ未満だと、はんだの濡れ性が悪くなり芯体を設ける際にバリア層と芯体との間にボイドが発生するおそれがあり、バリア層の厚みが５μｍを超えると、導体ポストが硬くなるため応力緩和層の変形を阻止しすぎて不具合が生じるおそれがあるからである。

本発明のプリント配線板において、前記バリア層は、Ｃｕ，Ａｕ，Ｐｄ，Ｎｉ−Ａｕ，Ｎｉ−Ｐｄ−Ａｕ及びＮｉ−Ｐｄからなる群より選ばれた金属からなることが好ましい。これらの金属は、はんだ濡れ性が良好なため、芯体を設ける際にバリア層と芯体との間にボイドが発生しにくいからである。

本発明のプリント配線板において、前記応力緩和層は、ＪＩＳＫ７１１３に準拠したヤング率が１０ＭＰａ〜１ＧＰａであることが好ましい。このヤング率は常温での値である。こうすれば、応力緩和層は熱膨張差に起因する応力を確実に緩和することができる。また、この応力緩和層は、ヤング率が１０ＭＰａ〜５００ＭＰａであることがより好ましく、１０ＭＰａ〜１００ＭＰａであることが最も好ましい。例えば、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＮＢＲ等を含有する変性エポキシ樹脂などが挙げられる。

次に、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の一実施形態であるプリント配線板の使用状態を表す断面図である。なお、本明細書において「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上と下を入れ替えたり上下を左右に置き換えたりしてもよい。

本実施形態のプリント配線板１０は、実装面４０に半導体素子であるＩＣチップ５０が実装されるものである。本実施形態では、ＩＣチップ５０は、３ＧＨｚ以上のクロック周波数で動作するものであり、下面に多数のパッド５２が格子状又は千鳥状に配設されている。このＩＣチップ５０は、熱膨張係数が約３．５ｐｐｍ／℃である。

このプリント配線板１０は、各層を形成するためのベースとなるコア基板１２と、このコア基板１２の上下両面に積層されたビルドアップ層２０と、このビルドアップ層２０に積層され低弾性率材料からなる応力緩和層３０と、この応力緩和層３０の上面に形成された実装面４０とを備えている。

コア基板１２は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ樹脂等からなるコア基板本体１４の上下両面に銅からなる配線パターン１６，１６と、コア基板本体１４を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体１８とを有しており、両配線パターン１６，１６はスルーホール導体１８を介して電気的に接続されている。

ビルドアップ層２０は、コア基板１２の上下両面に絶縁層２２と導体回路層２４とを交互に積層したものであり、コア基板１２の配線パターン１６とビルドアップ層２０の導体回路層２４との電気的な接続やビルドアップ層２０における導体回路層２４，２４同士の電気的な接続は絶縁層２２を貫通するフィルドビア２６によって確保されている。ここで絶縁層２２は、ＪＩＳＫ７１１３に準拠した常温でのヤング率が３〜７ＧＰａの絶縁性樹脂からなる。このビルドアップ層２０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）を利用することにより形成される。具体的には、例えば以下のようにして形成される。すなわち、まず、コア基板１２の上下両面に絶縁層２２となる樹脂シートを貼り付ける。この樹脂シートは、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどで形成され、その厚みは概ね２０〜８０μｍである。次に、貼り付けた樹脂シートに炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどにより穴開けを行う。続いて、樹脂シートの表面（穴の内壁や底面を含む）に無電解銅めっきを施し、無電解銅めっき層の上にフォトレジストを形成しパターンマスクを通じて露光・現像してパターン化する。次いで、フォトレジストの非形成部に電解銅めっきを施したあとフォトレジストを剥離し、そのフォトレジストが存在していた部分の無電解銅めっきをエッチングで除去する。これにより、絶縁層２２の表層には導体回路層２４が形成され、絶縁層２２に開けた穴には銅めっきで充填されたフィルドビア２６が形成される。あとは、この手順を繰り返すことによりビルドアップ層２０が形成される。この手法はビルドアップ法と呼ばれるものであり、例えば「ビルドアップ多層プリント配線板技術」（日刊工業新聞社、２０００年６月２０日発行）などに記載されている。なお、コア基板１２の上下両面にビルドアップ層２０が形成されたものを多層プリント配線板Ａと称する。

応力緩和層３０は、ビルドアップ層２０の絶縁層２２よりも弾性率が低い弾性材料、具体的にはＪＩＳＫ７１１３に準拠した常温でのヤング率が１０〜１０００ＭＰａ（好ましくは１０〜３００ＭＰａ、より好ましくは１０〜１００ＭＰａ）の弾性材料で形成されている。応力緩和層３０のヤング率がこの範囲だと、実装面４０に実装されるＩＣチップ５０と多層プリント配線板Ａ（主にコア基板１２）との間に両者の熱膨張差に起因する応力が発生したとしても応力緩和層３０が弾性変形してその応力を緩和することができる。また、応力緩和層３０に用いられる弾性材料としては、例えばエポキシ樹脂、イミド系樹脂、フェノール樹脂、シリコーン樹脂等の熱硬化性樹脂や、ポリオレフィン系樹脂、ビニル系樹脂、イミド系樹脂等の熱可塑性樹脂にポリブタジエン、シリコーンゴム、ウレタン、ＳＢＲ、ＮＢＲ等のゴム系成分やシリカ、アルミナ、ジルコニア等の無機成分が分散した樹脂などのうち上述したヤング率に合致したものが挙げられる。なお、樹脂に分散させる成分は、１種でも２種以上でもよく、ゴム成分と無機成分の両方を分散させてもよい。

この応力緩和層３０は、複数の貫通孔３２と、各貫通孔３２内に形成された導体ポスト３４とを備えている。複数の貫通孔３２は、ＩＣチップ５０の各パッド５２に対応するように格子状又は千鳥状に形成されている。また、導体ポスト３４は、貫通孔３２の内壁及び底面を覆うように形成されたバリア層３６と、このバリア層３６によって囲まれた空間内に形成されたはんだ芯体３７とから構成されている。この導体ポスト３４は、径Ｄが３０〜５０μｍでアスペクト比（高さｈ／径Ｄ）が１．５以上となるように形成されている。このうち、バリア層３６は、はんだ濡れ性が良好な金属例えばＣｕ，Ａｕ，Ｐｄ，Ｎｉ−Ａｕ，Ｎｉ−Ｐｄ−Ａｕ及びＮｉ−Ｐｄからなる群より選ばれた金属で厚さが０．０３〜５μｍとなるように形成されている。このバリア層３６は、応力緩和層３０の貫通孔３２の内壁表面が粗化された状態で形成されているため貫通孔３２との密着性に優れ、またはんだ濡れ性が良好なためはんだ芯体３７との密着性にも優れる。つまり、バリア層３６により応力緩和層３０とはんだ芯体３７とは密着性が確保されている。また、バリア層３６は、貫通孔３２の開口周辺にも形成され、この開口周辺の鍔状の部分はランド部３６ａとなっている。一方、はんだ芯体３７は、超音波探傷法で測定したヤング率が４０ＧＰａ以上７０ＧＰａ未満の鉛フリーはんだ例えばＳｎ，Ａｇ，Ｃｕ，Ｉｎ，Ｂｉ及びＺｎからなる群より選ばれる少なくとも２種の金属からなる鉛フリーはんだにより形成されている。はんだ芯体３７の上部には、応力緩和層３０の上面より上に突出するように形成されたはんだバンプ部３８が形成されている。このはんだバンプ部３８は、ＩＣチップ５０と電気的に接続される。

なお、プリント配線板１０の下面には、図示しないマザーボードに電気的に接続するためのはんだバンプ４８が多数形成されている。

次に、このように構成されたプリント配線板１０の使用例について説明する。まず、プリント配線板１０のはんだバンプ部３８に、ＩＣチップ５０の下面に配設された複数のパッド５２が接触するように載置し、リフローする。次いで、プリント配線板１０の下面に形成された複数のはんだバンプ４８を、図示しないマザーボードのパッドに載置し、リフローする。この結果、はんだバンプ部３８を介してＩＣチップ５０とプリント配線板１０とが接合され、はんだバンプ４８を介してプリント配線板１０とマザーボードとが接合される。これにより、ＩＣチップ５０はプリント配線板１０を介してマザーボードに電気的に接続されるため、電源が供給されたり接地されたり信号のやり取りを行ったりする。なお、プリント配線板１０とマザーボードとの接続は、これ以外に、プリント配線板１０に立設したピンを介して行ってもよいし、マザーボード側に設けた針状端子を介して行ってもよい。

次に、プリント配線板１０の製造方法を図２〜図８を参照して説明する。ここでは、ビルドアップ層２０まで形成されているものとし、応力緩和層３０の作製手順を中心に説明する。まず、ビルドアップ層２０の外層導体回路層２４ａ（図２参照）の上面に、低弾性率材料シート３００を貼り付けた（図３参照）。ここでは、低弾性率材料として、ナフタレン型のエポキシ樹脂（日本化薬（株）製、商品名：ＮＣ−７０００Ｌ）１００重量部、フェノール−キシリレングリコール縮合樹脂（三井化学製、商品名：ＸＬＣ−ＬＬ）２０重量部、架橋ゴム粒子としてＴｇが−５０℃のカルボン酸変性ＮＢＲ（ＪＳＲ（株）製、商品名：ＸＥＲ−９１）９０重量部、１−シアノエチル−２−エチル−４−メチルイミダゾール４重量部を乳酸エチル３００重量部に溶解した樹脂組成物からなる材料を使用した。この低弾性率材料は、ＪＩＳＫ７１１３に準拠した３０℃におけるヤング率が５００ＭＰａである。

続いて、炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどにより、低弾性率材料シート３００のうちＩＣチップ５０の各パッド５２と対応する位置に貫通孔３２を形成した（図４参照）。続いて、過マンガン酸カリウム溶液を用いて貫通孔３２内の銅表面のスミアを除去すると共に低弾性率材料シート３００のうち外部に露出している露出面（貫通孔３２の内壁を含む）を粗面化したあと、この露出面に無電解めっき触媒を付与し、その後無電解銅めっき水溶液中に浸漬することにより、厚さ０．０３〜５．０μｍの無電解銅めっき膜３６０を形成した（図５参照）。ここで、先ほど露出面を粗面化したため、無電解銅めっき膜３６０はいわゆるアンカー効果によって良好に密着した。なお、無電解銅めっきの代わりにスパッタ等の物理的蒸着を採用してもよい。

次に、作製途中の基板の全面を覆うようにフォトレジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト３６２を形成した（図６参照）。このレジスト３６２は貫通孔３２の開口を塞ぐようにパターン化した。そして、レジスト３６２で覆われていない部分つまり無電解銅めっき膜３６０のうち表面に露出している部分をエッチング等の化学的方法又は逆スパッタやブラスト等の物理的方法により除去したあと、レジスト３６２を剥離した（図７参照）。これにより、貫通孔３２の内壁にはバリア層３６が形成された。ここでは、バリア層３６を貫通孔３２の開口周辺まで及ぶように形成し、開口周辺のツバ状に形成された部分をランド部３６ａとした。また、低弾性率材料シート３００は応力緩和層３０となった。

最後に、マスクを用いたスキージ印刷法により貫通孔３２の内部（つまりバリア層３６に囲まれた領域）にはんだを充填すると共にランド部３６ａの上部にもはんだを積層し、その後リフローによりはんだを溶融させたあと冷却し、貫通孔３２内にはんだ芯体３７を形成した（図８参照）。ここでは、はんだとして、Ｓｎ−Ａｇ系の鉛フリーはんだであって、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のものを使用した。また、バリア層３６ははんだ濡れ性が良好な銅からなるため、貫通孔３２の内部にははんだがボイドを生じることなく充填された。また、はんだバンプ部３８をはんだ芯体３７と一体に形成した。このはんだバンプ部３８は、ランド部３６ａよりも上側のはんだが一旦溶融してから冷却固化したものである。

以上詳述した本実施形態のプリント配線板１０では、導体ポスト３４は従来使用されていた銅よりもヤング率の低いはんだ芯体３７を有しているため、導体ポスト３４が応力緩和層３０の弾性変形を妨げることはない。また、バリア層３６ははんだ芯体３７と応力緩和層３０とを密着させるため、応力緩和層３０が弾性変形したときに導体ポスト３４と応力緩和層３０との間で剥離が生じることもない。したがって、ＩＣチップ５０とコア基板１２の熱膨張差に起因する応力が発生したとしても、その応力は応力緩和層３０によって確実に緩和されるしクラックの起点になりやすい剥離が生じることもない。この結果、外層導体回路層２４ａとＩＣチップ５０との接続破壊を防止することができるし、加熱・冷却を繰り返したときの電気抵抗の変化率を小さく抑えＩＣチップ５０へ安定して電源を供給することができる。

また、導体ポスト３４はアスペクト比（高さ／直径）が１．５以上であり柔軟性が高まり変形しやすくなるため、この点でも、導体ポスト３４が応力緩和層３０の弾性変形を妨げることがない。

更に、はんだ芯体３７は、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のはんだからなるため、導体ポスト３４が応力緩和層３０の変形を適度に規制することができる。つまり、導体ポスト３４が応力緩和層３０の変形を規制できずその変形量が大きくなりすぎて不具合を生じることもないし、導体ポスト３４が応力緩和層３０の変形を阻止しすぎて不具合を生じることもない。

更にまた、バリア層３６は厚みが０．０３〜５μｍであるため、バリア層３６とはんだ芯体３７との密着性が良く、導体ポスト３４が硬くなり過ぎて応力緩和層３０の変形を阻止し過ぎることもない。

そしてまた、応力緩和層３０はヤング率が１０〜１０００ＭＰａの低弾性率材料からなるため、熱膨張差に起因する応力を確実に緩和することができる。

なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。

例えば、上述した実施形態では、導体ポスト３４のバリア層３６にランド部３６ａを設けたが、ランド部３６ａを設けなくてもよい。また、はんだ芯体３７の上部にはんだバンプ部３８を設けたが、はんだバンプ部３８を設けずにはんだ芯体３７をバリア層３６に囲まれた領域のみにとどめてもよい。この場合、はんだバンプを導体ポスト３４の上面に後から形成してもよいし、はんだバンプをＩＣチップ５０のパッド５２に形成してもよい。また、ビルドアップ層２０の導体回路層２４，２４同士の層間接続をフィルドビア２６により行ったが、導体を充填していないビアホールにより行ってもよい。

また、上述した実施形態の作製手順の代わりに、図９の手順で応力緩和層３０を形成してもよい。まず、図５に示すように低弾性率材料シート３００に貫通孔３２を開け全表面に無電解銅めっき膜３６０を形成するまでは、上述した実施形態の作製手順と同様にして行った後、フォトレジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト３６４を形成した（図９（ａ）参照）。このレジスト３６４は貫通孔３２の開口及び開口周辺を除く領域を覆うようにパターン化した。そして、レジスト３６４で覆われていない部分つまり無電解銅めっき膜３６０のうち表面に露出している部分にはんだめっきを行い、バリア層３６に囲まれた領域とその領域の上方空間であってレジスト３６４で囲まれた領域にはんだ３８０を充填した（図９（ｂ）参照）。続いて、レジスト３６４を剥離し、アルカリエッチングにより低弾性率材料シート３００の上面に露出した無電解銅めっき膜３６０を除去した（図９（ｃ）参照）。その後、リフローによりはんだを溶融させたあと冷却し、貫通孔３２内にはんだ芯体３７とバリア層３６からなる導体ポスト３４を形成した（図９（ｄ）参照）。この結果、低弾性率材料シート３００が応力緩和層３０となった。なお、ここでも、はんだとして、Ｓｎ−Ａｇ系の鉛フリーはんだであって、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のものを使用した。

あるいは、図１０の作製手順で応力緩和層３０を形成してもよい。まず、図４に示すように低弾性率材料シート３００に貫通孔３２を開けるまでは、上述した実施形態の製造手順と同様にして行った後、過マンガン酸カリウム溶液を用いて貫通孔３２内の銅表面のスミアを除去すると共に低弾性率材料シート３００の露出面（貫通孔３２の内壁を含む）を粗面化したあと、フォトレジストであるドライフィルムをラミネートし、続いてパターンマスクを通して露光、現像することによりパターン化したレジスト３６６を形成した（図１０（ａ）参照）。このレジスト３６６は貫通孔３２の開口及び開口周辺を除く領域を覆うようにパターン化した。続いて、作製途中の基板の表面全体（レジスト３６６上も含む）にスパッタリングによりＮｉ／Ａｕの金属被膜３６８を形成したあと（図１０（ｂ）参照）、レジスト３６６を剥離することにより不要部分の金属被膜３６８をレジスト３６６と共に除去した（図１０（ｃ）参照）。この結果、残った金属被膜３６８がバリア層３６となった。この手法はリフトオフ法として広く知られている。その後、上述した実施形態と同様、印刷法により貫通孔３２の内部（つまりバリア層３６に囲まれた領域）にはんだを充填すると共にランド部３６ａの上部にもはんだを積層し、その後リフローによりはんだを溶融したあと冷却し、貫通孔３２内にはんだ芯体３７を形成した（図１０（ｄ）参照）。この結果、低弾性率材料シート３００が応力緩和層３０となった。ここでも、はんだとして、Ｓｎ−Ａｇ系の鉛フリーはんだであって、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のものを使用した。また、バリア層３６ははんだ濡れ性が良好なニッケル−金からなるため、貫通孔３２の内部にははんだがボイドを生じることなく充填された。また、はんだバンプ部３８をはんだ芯体３７と一体に形成した。このはんだバンプ部３８は、ランド部３６ａよりも上側のはんだが一旦溶融してから冷却固化したものである。

以下に、本発明のプリント配線板の効果を実証するための実験例について説明する。まず、上述した実施形態の製法手順に準じて作製した実験例１〜１５のプリント配線板につき、表１に示すバリア層材料、バリア層厚さ、はんだ組成（フラックス入り）、ポスト径及びアスペクト比のものを作製した。続いて、各プリント配線板にＩＣチップを実装し、その後ＩＣチップとプリント配線板との間に封止樹脂を充填した。そして、ＩＣチップを介して特定回路の電気抵抗（プリント配線板のＩＣチップ搭載面とは反対側の面に露出しＩＣチップと導通している一対の電極間の電気抵抗）を測定し、その値を初期値とした。その後、ＩＣチップを搭載したプリント配線板に、−５５℃×３０分、１２５℃×３０分を１サイクルとしこれを１０００サイクル繰り返すヒートサイクル試験を行った。１０００サイクル目が終了した時点で先ほどと同様にして電気抵抗を測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。そして、電気抵抗の変化率が±５％以内のものを「○」、±５を超えるが±１０％以下のものを「△」、±１０％を超えたものを「×」とした。その結果を１０００サイクル後の抵抗変化（以下、単に抵抗変化という）として表１に示す。

表１から明らかなように、バリア層を設けずはんだのみで形成した導体ポストの場合には抵抗変化が著しく大きかったのに対して（実験例１５）、バリア層を設けた導体ポストの場合には抵抗変化を小さく抑えることができた（実験例１〜１４）。これは、バリア層が存在しないと応力緩和層と導体ポスト（はんだのみ）との間に剥離が発生し、この剥離部分を起点としてＩＣチップやビルドアップ層にクラックが入ることによると推察される。また、アスペクト比が１では抵抗変化の抑制効果が小さかった（実験例１）のに対して、１．５以上では抵抗変化の抑制効果が大きかった（実験例２〜８，１０〜１４）。更に、導体ポストの径が２５μｍでアスペクト比が９．６のものでは抵抗変化の抑制効果が小さかった（実験例９）のに対して、導体ポストの径が３０〜５０μｍでアスペクト比が１．５〜８のものでは抵抗変化の抑制効果が大きかった（実験例２〜８，１０〜１４）。バリア層の材料は銅、Ｎｉ／Ａｕ、Ｐｄ／Ａｕ、Ａｕ、Ｎｉ／Ｐｄのいずれも問題なく使用でき、バリア層の厚さは０．０３〜０．５μｍでいずれも問題なく使用できることがわかった。はんだ組成は、Ｓｎ−Ａｇの２成分系、Ｓｎ−Ａｇ−Ｂｉの３成分系、Ｓｎ−Ｃｕの２成分系のいずれも問題なく使用できることがわかった。

同じく上述した実施形態の製法に準じて作製した実験例１６〜２６のプリント配線板につき、表２に示すはんだ組成、はんだ組成（フラックス入り）、はんだヤング率、ポスト径及びアスペクト比のものを作製した。なお、実験例１６〜２６では、応力緩和層の厚さはすべて７５μｍ、導体ポストのポスト径はすべて５０μｍ、バリア層はすべて厚さ０．３μｍの銅層とした。また、はんだヤング率は、超音波探傷法により求めた。各プリント配線板にＩＣチップを実装し、その後ＩＣチップとプリンと配線板との間に封止樹脂を充填した。そして、先ほどと同様のヒートサイクル試験を行い、１０００サイクル後の抵抗変化を測定した。その結果を表２に示す。

表２から明らかなように、はんだヤング率が３７ＧＰａの場合（実験例１６）や７０ＧＰａの場合（実験例２６）では抵抗変化の抑制効果が小さかったが、はんだヤング率が４０，６２．３，６３．７，６７，６８ＧＰａの場合には抵抗変化の抑制効果が大きかった（実験例１７，１８，２０，２４，２５）。この点につき、はんだヤング率が３７ＧＰａでは、応力緩和層と導体ポストがプリント配線板と一緒に動いて変形量が大きくなり、応力緩和層で応力をあまり吸収できなかったことが原因で抵抗変化の抑制効果が小さかったと推察される。また、はんだヤング率が７０ＧＰａでは、導体ポストが応力緩和層の変形を阻止しすぎたことが原因で抵抗変化の抑制効果が小さかったと推察される。

プリント配線板の使用状態を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。プリント配線板の作製手順を表す断面図である。他のプリント配線板の作製手順を表す断面図である。他のプリント配線板作製手順を表す断面図である。従来のプリント配線板の使用状態を表す断面図である。

符号の説明

１０プリント配線板、１２コア基板、１４コア基板本体、１６配線パターン、１８スルーホール導体、２０ビルドアップ層、２２絶縁層、２４導体回路層、２４ａ外層導体回路層、２６フィルドビア、３０応力緩和層、３２貫通孔、３４導体ポスト、３６バリア層、３６ａランド部、３７はんだ芯体、３８はんだバンプ部、４０実装面、４８はんだバンプ、５０ＩＣチップ、５２パッド、３００低弾性率材料シート、３６０無電解銅めっき膜、３６２レジスト、３６４レジスト、３６６レジスト、３６８金属被膜、３８０はんだ。

Claims

コア基板の少なくとも片面に導体回路層と絶縁層とが交互に形成され各導体回路層間が前記絶縁層を貫通するスルーホール導体又はバイアホールを介して電気的に接続されると共に実装面に実装される電子部品が前記導体回路層と電気的に接続されるプリント配線板であって、
前記複数の導体回路層のうち外層に最も近い外層導体回路層を覆うように形成され前記絶縁性樹脂よりも弾性率の低い材料からなる応力緩和層と、
前記応力緩和層を貫通する貫通孔と、
前記貫通孔の内壁に形成されたバリア層と該バリア層の内側に形成されたはんだ製の芯体とからなり前記外層導体回路層と前記電子部品とを電気的に接続する導体ポストと、
を備えたプリント配線板。
前記導体ポストは、アスペクト比が１．５以上である、請求項１に記載のプリント配線板。
前記芯体は、超音波探傷法によるヤング率が４０ＧＰａ以上７０ＧＰａ未満のはんだからなる、請求項１又は２に記載のプリント配線板。
前記芯体は、Ｓｎ，Ａｇ，Ｃｕ，Ｉｎ，Ｂｉ及びＺｎからなる群より選ばれる少なくとも２種の金属からなる鉛フリーはんだからなる、請求項１〜３のいずれかに記載のプリント配線板。
前記バリア層は、厚みが０．０３〜５μｍである、請求項１〜４のいずれかに記載のプリント配線板。
前記バリア層は、Ｃｕ，Ａｕ，Ｐｄ，Ｎｉ−Ａｕ，Ｎｉ−Ｐｄ−Ａｕ及びＮｉ−Ｐｄからなる群より選ばれた金属からなる、請求項１〜５のいずれかに記載のプリント配線板。
前記応力緩和層は、ＪＩＳＫ７１１３に準拠して測定したヤング率が１０ＭＰａ〜１ＧＰａである、請求項１〜６のいずれかに記載のプリント配線板。