JP2012151509A - 配線基板及びその製造方法、半導体パッケージ - Google Patents
配線基板及びその製造方法、半導体パッケージ Download PDFInfo
- Publication number
- JP2012151509A JP2012151509A JP2012104890A JP2012104890A JP2012151509A JP 2012151509 A JP2012151509 A JP 2012151509A JP 2012104890 A JP2012104890 A JP 2012104890A JP 2012104890 A JP2012104890 A JP 2012104890A JP 2012151509 A JP2012151509 A JP 2012151509A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- holes
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本配線基板は、複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、前記絶縁層のうちの外側の絶縁層には、文字や記号等として認識可能な基板管理情報を構成する複数の穴が形成されており、前記外側の絶縁層上には、前記外側の絶縁層に積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストが形成されており、前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されている。
【選択図】 図3
Description
図2は、本発明の第1の実施の形態に係る集合配線基板20を部分的に例示する平面図である。図3は、本発明の第1の実施の形態に係る集合配線基板20を例示する図2のB−B線に沿った断面図である。
図18は、本発明の第2の実施の形態に係る集合配線基板30を例示する断面図である。図18を参照するに、集合配線基板30は、図3に示す集合配線基板20における第3配線層18が、基板管理情報を構成する貫通穴15y内にも形成された以外は集合配線基板20と同様に構成される。
図19は、本発明の第3の実施の形態に係る集合配線基板40を例示する断面図である。図19を参照するに、集合配線基板40は、集合配線基板30においてソルダーレジスト19の開口部19x及び開口部19y内に露出した第3配線層18上に、金属層41が形成された以外は集合配線基板30と同様に構成される。
図20は、本発明の第4の実施の形態に係る集合配線基板50を例示する断面図である。図20を参照するに、集合配線基板50は、集合配線基板20においてソルダーレジスト19の開口部19x内に露出した第3配線層18、及び、開口部19y内に露出した第2配線層17上に、金属層51が形成された以外は集合配線基板20と同様に構成される。
図21は、図19に示す集合配線基板40に半導体チップ72を搭載した半導体パッケージ70を例示する断面図である。図21を参照するに、半導体パッケージ70は、集合配線基板40と、はんだバンプ71と、半導体チップ72と、アンダーフィル樹脂73とを有する。半導体チップ72には、電極であるボール状端子72aが形成されている。
11a,11b 基板管理情報
12 支持体
13 レジスト膜
13x,19x,19y 開口部
14 第1絶縁層
14x 第1ビアホール
15 第2絶縁層
15x 第2ビアホール
15y 貫通穴
16 第1配線層
17 第2配線層
18 第3配線層
16a 表面めっき層
16b パッド本体
19 ソルダーレジスト
20,30,40,50,200 集合配線基板
21,210 外枠
41,51 金属層
70 半導体パッケージ
71 はんだバンプ
72 半導体チップ
72a ボール状端子
73 アンダーフィル樹脂
A 切断位置
Claims (11)
- 複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、
前記絶縁層のうちの外側の絶縁層には、文字や記号等として認識可能な基板管理情報を構成する複数の穴が形成されており、
前記外側の絶縁層上には、前記外側の絶縁層に積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストが形成されており、
前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、
前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されていることを特徴とする配線基板。 - 前記複数の穴からは、何れかの配線層が露出していることを特徴とする請求項1記載の配線基板。
- 前記複数の穴からは、Au膜が露出していることを特徴とする請求項1記載の配線基板。
- 前記複数の穴は、平面視において互いに重複しないように形成されていることを特徴とする請求項1乃至3の何れか一項記載の配線基板。
- 請求項1乃至4の何れか一項記載の配線基板と、半導体チップとを有する半導体パッケージであって、前記半導体チップは、前記配線基板の前記外側の絶縁層側に搭載されていることを特徴とする半導体パッケージ。
- 複数の配線層及び絶縁層が交互に積層され、隣接する前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている配線基板の製造方法であって、
前記絶縁層のうちの外側の絶縁層に、文字や記号等として認識可能な基板管理情報を構成する複数の穴を形成する穴形成工程と、
前記外側の絶縁層上に、配線層を積層する配線層積層工程と、
前記外側の絶縁層上に、前記配線層積層工程で積層された配線層を選択的に覆い、前記複数の穴を露出するソルダーレジストを形成するソルダーレジスト形成工程と、を有し、
前記穴形成工程は、前記外側の絶縁層に前記ビアホールを形成するビアホール形成工程と同一工程であり、
前記配線層の前記ソルダーレジストから露出する部分は、半導体チップと電気的に接続される電極パッドを構成し、
前記複数の穴は、それぞれ前記外側の絶縁層を貫通する貫通穴であり、平面視において前記電極パッドより外側の領域に形成されることを特徴とする配線基板の製造方法。 - 前記複数の穴からは、何れかの配線層が露出していることを特徴とする請求項6記載の配線基板の製造方法。
- 更に、前記穴から認識可能な配線層上に、Au膜を有する金属層を形成する金属層形成工程を有することを特徴とする請求項6又は7記載の配線基板の製造方法。
- 前記金属層形成工程は、前記穴から認識可能な配線層上に、Au膜のみを形成する工程であることを特徴とする請求項8記載の配線基板の製造方法。
- 前記金属層形成工程は、前記穴から認識可能な配線層上に、Ni膜、Au膜を順次積層形成する工程であることを特徴とする請求項8記載の配線基板の製造方法。
- 前記金属層形成工程は、前記穴から認識可能な配線層上に、Ni膜、Pd膜,Au膜を順次積層形成する工程であることを特徴とする請求項8記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104890A JP2012151509A (ja) | 2012-05-01 | 2012-05-01 | 配線基板及びその製造方法、半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104890A JP2012151509A (ja) | 2012-05-01 | 2012-05-01 | 配線基板及びその製造方法、半導体パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036234A Division JP2009194321A (ja) | 2008-02-18 | 2008-02-18 | 配線基板及びその製造方法、半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151509A true JP2012151509A (ja) | 2012-08-09 |
Family
ID=46793391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012104890A Pending JP2012151509A (ja) | 2012-05-01 | 2012-05-01 | 配線基板及びその製造方法、半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151509A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170808A (ja) * | 2014-03-10 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312851A (ja) * | 1998-04-27 | 1999-11-09 | Kyocera Corp | 配線基板用多数個取り基板 |
JP2000188483A (ja) * | 1998-12-22 | 2000-07-04 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
JP2001257479A (ja) * | 2000-03-13 | 2001-09-21 | Ibiden Co Ltd | 積層配線板およびその製造方法 |
JP2002111204A (ja) * | 2000-09-29 | 2002-04-12 | Toppan Printing Co Ltd | 多層配線基板の製造方法 |
JP2003051620A (ja) * | 2001-08-08 | 2003-02-21 | Rohm Co Ltd | 半導体発光装置 |
JP2006066597A (ja) * | 2004-08-26 | 2006-03-09 | Ibiden Co Ltd | プリント配線板 |
JP2009194321A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
-
2012
- 2012-05-01 JP JP2012104890A patent/JP2012151509A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312851A (ja) * | 1998-04-27 | 1999-11-09 | Kyocera Corp | 配線基板用多数個取り基板 |
JP2000188483A (ja) * | 1998-12-22 | 2000-07-04 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
JP2001257479A (ja) * | 2000-03-13 | 2001-09-21 | Ibiden Co Ltd | 積層配線板およびその製造方法 |
JP2002111204A (ja) * | 2000-09-29 | 2002-04-12 | Toppan Printing Co Ltd | 多層配線基板の製造方法 |
JP2003051620A (ja) * | 2001-08-08 | 2003-02-21 | Rohm Co Ltd | 半導体発光装置 |
JP2006066597A (ja) * | 2004-08-26 | 2006-03-09 | Ibiden Co Ltd | プリント配線板 |
JP2009194321A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170808A (ja) * | 2014-03-10 | 2015-09-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009194321A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP5826532B2 (ja) | 半導体装置及びその製造方法 | |
JP6114527B2 (ja) | 配線基板及びその製造方法 | |
JP6208054B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
US20160351543A1 (en) | Printed circuit board, package substrate and production method for same | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
JP2012146793A (ja) | 配線基板及びその製造方法 | |
JP6385635B2 (ja) | 配線基板の製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
US20140332253A1 (en) | Carrier substrate and manufacturing method thereof | |
US8991043B2 (en) | Manufacturing method of a circuit board structure | |
KR101156917B1 (ko) | 반도체 패키지 기판 및 그 제조방법 | |
US9491871B2 (en) | Carrier substrate | |
JP2020155631A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
KR102394215B1 (ko) | 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법 | |
JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP2012151509A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2010123632A (ja) | 電子部品内蔵配線基板の製造方法 | |
JP5098313B2 (ja) | 配線基板 | |
JP2015119195A (ja) | 配線基板及びその製造方法 | |
KR101416042B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20130131849A (ko) | 외부 접속용 구리 범프를 구비하는 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131004 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131220 |