KR102394215B1 - 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법 - Google Patents

캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR102394215B1
KR102394215B1 KR1020170120982A KR20170120982A KR102394215B1 KR 102394215 B1 KR102394215 B1 KR 102394215B1 KR 1020170120982 A KR1020170120982 A KR 1020170120982A KR 20170120982 A KR20170120982 A KR 20170120982A KR 102394215 B1 KR102394215 B1 KR 102394215B1
Authority
KR
South Korea
Prior art keywords
carrier substrate
opening
layer
wiring board
adhesive layer
Prior art date
Application number
KR1020170120982A
Other languages
English (en)
Other versions
KR20180035676A (ko
Inventor
준지 사토
히토시 곤도
가츠야 후카세
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20180035676A publication Critical patent/KR20180035676A/ko
Application granted granted Critical
Publication of KR102394215B1 publication Critical patent/KR102394215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

캐리어 기재 부착 배선 기판은, 배선 기판 및 캐리어 기재를 포함한다. 배선 기판은 절연층, 절연층의 하면에 배치된 배선층, 및 절연층의 하면을 덮고 배선층의 일부를 외부 접속용 단자로서 노출시키는 개구를 포함하는 솔더 레지스트층을 포함한다. 캐리어 기재는 접착제층에 의해 솔더 레지스트층에 접착된다. 캐리어 기재는 솔더 레지스트층의 개구와 연통하여 외부 접속용 단자를 노출시키는 개구를 포함한다. 캐리어 기재의 개구는, 솔더 레지스트층의 개구의 직경보다 작은 직경을 갖는다.

Description

캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법{CARRIER BASE MATERIAL-ADDED WIRING SUBSTRATE AND METHOD FOR MANUFACTURING CARRIER BASE MATERIAL-ADDED WIRING SUBSTRATE}
본 출원은 2016년 9월 29일자로 출원된 선행 일본 특허출원 제2016-191485호에 기초하여 우선권을 주장하며, 그 전체 내용은 본원에 참조에 의해 포함된다.
본 발명은, 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법에 관한 것이다.
배선 기판에 실장되는 반도체 소자의 밀도가 증가해 왔다. 현재, 보다 박형의 배선 기판 및 밀도가 증가된 배선 패턴에 대한 요구가 있다. 이러한 요구를 만족시키기 위해 코어리스 배선 기판이 제안되어 있다. 코어리스 기판은, 강성이 크고 층간 절연층보다 두꺼운 코어 기판이 적다. 이러한 배선 기판은 제조 공정 및 조립 공정 중에 쉽게 휘어지며 취급하기 어렵다. 일본 공개특허 공보 제2016-048768호에서는, 강성인 임시 기판에 배선 기판이 접착된 상태에서의 배선 기판의 제조 및 조립이 기재되어 있다.
배선 기판에 구비된 배선층에서의 배선 단선 등을 찾기 위해, 배선 기판의 전기적 특성을 측정하는 테스트를 행할 필요가 있다. 그러나, 배선 기판의 외부 접속용 단자가 임시 기판에 의해 덮일 경우, 테스트 프로브 등은 외부 접속용 단자와 접촉할 수 없다.
일 실시예는, 배선 기판 및 캐리어 기재를 포함하는 캐리어 기재 부착 배선 기판이다. 배선 기판은 절연층, 절연층의 하면에 배치된 배선층, 및 절연층의 하면을 덮고, 배선층의 일부를 외부 접속용 단자로서 노출시키는 개구를 포함하는 솔더 레지스트층을 포함한다. 캐리어 기재는 접착제층에 의해 솔더 레지스트층에 접착된다. 캐리어 기재는, 솔더 레지스트층의 개구와 연통하여 외부 접속용 단자를 노출시키는 개구를 포함한다. 캐리어 기재의 개구는, 솔더 레지스트층의 개구의 직경보다 작은 직경을 갖는다.
다른 실시예는 캐리어 기재 부착 배선 기판의 제조 방법이다. 이 방법은, 지지체의 상면 및 하면 중의 일 면에 배선 기판을 형성하는 단계를 포함한다. 이 배선 기판을 형성하는 단계는, 지지체의 상면 및 하면 중의 일 면에 배선층 및 절연층을 번갈아 적층하고, 및 배선층의 일부를 외부 접속용 단자로서 노출시키는 개구를 포함하는 솔더 레지스트층을 형성하는 것을 포함한다. 이 방법은, 캐리어 기재를 접착제층으로 솔더 레지스트층에 접착하는 단계 및 캐리어 기재에 개구를 형성하는 단계를 더 포함한다. 캐리어 기재의 개구는 외부 접속용 단자를 노출시키도록 솔더 레지스트층의 개구와 연통하고, 또한 캐리어 기재의 개구는 솔더 레지스트층의 개구보다 작은 직경을 갖는다. 이 방법은 또한, 캐리어 기재의 개구로부터 프로브를 외부 접속용 단자에 접촉시킴으로써 전기적 테스트를 행하는 단계를 포함한다.
상기 실시예에서, 캐리어 기재는 배선 기판의 전기적 특성을 테스트할 수 있게 하면서 배선 기판의 제조 공정 및 조립 공정 중의 취급성을 향상시킨다.
본 발명의 다른 실시예들 및 이점들은, 개시의 원리들을 예로써 나타내는 첨부된 도면들과 관련해서 취해진 다음의 설명으로부터 명백해질 것이다.
전술한 전반적인 설명과 하기의 상세한 설명은 모두 예시 및 설명적인 것이며 청구된 본 발명을 제한하지는 않음을 이해해야 한다.
이하, 실시예는, 본 발명의 목적 및 이점과 더불어, 첨부한 도면과 함께 현재 바람직한 실시예의 다음의 설명을 참조해서 최선으로 이해될 수 있다.
도 1a는 캐리어 기재 부착 배선 기판의 개략적인 단면도.
도 1b는 다른 캐리어 기재 부착 배선 기판의 개략적인 단면도.
도 1c는 솔더 레지스트층의 개구를 나타내는 개략적인 평면도.
도 2a, 도 2b, 도 3, 도 4, 도 5a, 도 5b, 및 도 6은 도 1a의 캐리어 기재 부착 배선 기판의 제조 단계를 도시하는 개략적인 단면도.
도 7a, 도 7b, 도 8a, 및 도 8b는 도 1a의 캐리어 기재 부착 배선 기판을 포함하는 반도체 디바이스의 제조 단계를 도시하는 개략적인 단면도.
도 9a 내지 도 9c는 도 1a의 캐리어 기재 부착 배선 기판의 제조 단계를 도시하는 개략적인 평면도.
도 10은 참고예에 있어서의 캐리어 기재 부착 배선 기판을 도시하는 개략적인 단면도.
도 11a, 도 11b, 도 12a, 도 12b, 도 13, 도 14, 도 15a, 및 도 15b는 도 10의 캐리어 기재 부착 배선 기판의 제조 단계를 설명하는 개략적인 단면도.
도 16a, 도 16b, 도 17a, 및 도 17b는 도 10의 캐리어 기재 부착 배선 기판을 포함하는 반도체 디바이스의 제조 단계를 도시하는 개략적인 단면도.
도 18은 캐리어 기재 부착 배선 기판의 변형예를 도시하는 개략적인 단면도.
이하, 도면을 참조해서 실시예를 설명한다. 도면에서, 요소들은 간략하고 명료하게 도시되고, 반드시 축척대로 그려진 것은 아니다. 이해를 돕기 위해, 단면도에서 해칭선을 도시하지 않거나 음영으로 대체할 수 있다. 본 명세서에서, 평면도는 대상의 조감도(예를 들면, 도 1a의 수직 방향의 뷰)를 나타내고, 평면 형상은 수직 방향에서 본 대상의 형상을 나타낸다.
도 1a를 참조하면, 캐리어 기재 부착 배선 기판(10)은 캐리어 기재(21), 접착제층(22), 및 배선 기판(30)을 포함한다. 캐리어 기재(21)는 접착제층(22)에 의해 배선 기판(30)에 접착된다. 이하의 설명에서, 배선 기판(10) 측을 상측이라 하고, 캐리어 기재(21) 측을 하측이라 한다. 배선 기판(30)은 접착제층(22)에 의해 캐리어 기재(21)의 상면에 접착된다.
도 1a에 도시된 바와 같이, 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)을 포함한다.
배선층(31)은 절연층(32)의 상면에 형성되며 절연층(32)에 임베드된다. 본 예에서, 배선층(31)의 상면이 절연층(32)의 상면과 동일 평면에 있도록, 배선층(31)이 절연층(32)에 임베드된다. 배선층(31)의 상면의 일부는, 배선 기판(30) 상에 실장되는 반도체 소자(51)(도 7a 참조)에 접속되는 컴포넌트 접속용 단자(P1)로서 사용된다. 반도체 소자(51)는 전자 컴포넌트의 일례이다. 절연층(32)은 배선층(31)의 하면 및 측면을 덮는다.
배선층(33)은 절연층(32)의 하면에 형성된다. 배선층(33)은 절연층(32)의 하면에 형성되는 배선 패턴, 및 절연층(32)을 관통 연장하고 배선층(31)에 연결되는 비어 배선을 포함한다. 절연층(34)은 절연층(32)의 하면에 형성되고 배선층(33)을 덮는다. 배선층(35)은 절연층(34)의 하면에 형성된다. 배선층(35)은 절연층(34)의 하면에 형성되는 배선 패턴, 및 절연층(34)을 관통 연장하고 배선층(33)에 연결되는 비어 배선을 포함한다. 이와 같이, 배선 기판(30)은, 배선층(31), 절연층(32), 배선층(33), 절연층(34), 및 배선층(35)을 서로 적층해서 얻어지는 코어리스 배선 기판의 구조를 갖는다.
솔더 레지스트층(36)은 절연층(34)의 하면에 형성되고 부분적으로 배선층(35)을 덮는다. 솔더 레지스트층(36)은 배선층(35)의 하면의 일부를 외부 접속용 단자(P2)로서 노출시키는 개구(36X)를 포함한다. 도 1c에 도시된 바와 같이, 개구(36X)는, 예를 들면 매트릭스형 어레이로 배치된다. 도 1은 개구(36X)의 배열의 일례를 개략적으로 도시하지만, 방향 및 개수에 있어 개구(36X)의 배치가 제한되지 않는다.
배선층(31, 33, 35)은, 예를 들면 구리(Cu) 또는 구리 합금으로 형성될 수 있다. 절연층(32 및 34)은, 예를 들면 에폭시 수지 또는 폴리이미드 수지 등의 절연 수지, 또는 실리카 또는 알루미나 등의 필러를 에폭시 수지 또는 폴리이미드 수지에 혼합해서 얻어지는 수지로 형성될 수 있다. 절연층(32, 34)은, 보강재를 포함하고 예를 들면 글래스 섬유, 아라미드 섬유, 또는 액정 폴리머(LCP) 섬유의 직포 클로스 또는 부직포 클로스 등의 보강재를, 에폭시 수지 또는 폴리이미드 수지를 주성분으로 하는 열경화성 수지로 함침시킴으로써 얻어지는 절연 수지에 의해 형성될 수 있다. 또는, 절연층(32, 34)은 열경화성 절연 수지 또는 감광성 절연 수지로 형성될 수 있다.
솔더 레지스트층(36)은, 예를 들면 감광성 드라이 필름 레지스트 또는 액상 포토레지스트일 수 있다. 이러한 레지스트 재료는, 예를 들면 노볼락 수지 또는 아크릴 수지일 수 있다. 예를 들면, 감광성 드라이 필름 레지스트를 사용할 경우, 드라이 필름으로 절연층(34) 및 배선층(35)을 적층하기 위해 열압착 본딩이 행해진다. 포토리소그래피를 행해 드라이 필름을 패터닝하고 개구(36X)를 포함하는 솔더 레지스트층(36)을 형성한다. 액상 포토레지스트를 사용할 경우, 동일한 공정을 행해 솔더 레지스트층(36)을 형성한다.
필요에 따라, 개구(36X)로부터 노출된 배선층(35)의 표면에 표면 처리층(도시되지 않음)을 형성할 수 있다. 표면 처리층(도시되지 않음)의 예는 금(Au)층, 니켈(Ni)/Au층(Ni층이 하층이고 Au층이 Ni층 상에 형성되는 금속층), 및 Ni/팔라듐(Pd)/Au층(Ni층이 하층이고, Ni층, Pd층, 및 Au층이 순차적으로 적층된 금속층)을 포함한다. 또는, 개구(36X)로부터 노출된 배선층(35)의 표면에, OSP(Organic Solderability Preservative) 처리 등의 내산화성 처리가 실시된 표면 처리층을 형성해도 된다.
이하, 캐리어 기재(21)에 대해서 설명한다. 캐리어 기재(21)는 접착제층(22)에 의해 솔더 레지스트층(36)의 하면(36b)에 접착된다.
캐리어 기재(21)는 솔더 레지스트층(36)의 개구(36X)와 연통하는 개구(21X)를 포함한다. 외부 접속용 단자(P2)는 솔더 레지스트층(36)의 개구(36X)로부터 노출된다. 따라서, 외부 접속용 단자(P2)는 캐리어 기재(21)의 개구(36X)로부터 노출된다. 캐리어 기재(21)는 접착제층(22)에 의해 솔더 레지스트층(36)의 하면(36b)에 접착된다. 따라서, 접착제층(22)은 캐리어 기재(21)와 동일한 방식으로 솔더 레지스트층(36)의 개구(36X)와 연통하는 개구(22X)를 포함한다.
접착제층(22)은, 예를 들면 자외선 조사시 접착력이 저하되는 물질로 형성될 수 있다.
이 캐리어 기재(21)는, 예를 들면 코어 기판, 금속박, 또는 필름일 수 있다. 코어 기판의 예는, 보강재와 보강재에 함침된 열경화성 수지의 경화된 프러덕트의 복합체인 글래스 에폭시 기판이다. 보강재는, 예를 들면 글래스 클로스(직포 글래스 클로스), 부직포 글래스 클로스, 직포 아라미드 클로스, 부직포 아라미드 클로스, 직포 액정 중합체(LCP) 클로스, 또는 부직포 LCP 클로스이다. 열경화성 절연 수지로서는, 예를 들면 에폭시 수지, 폴리이미드 수지, 또는 시아네이트 수지이다. 금속박은, 예를 들면 구리 또는 스테인리스 스틸로 형성될 수 있다. 필름은, 예를 들면 에폭시 수지, 페놀 수지, 또는 폴리이미드 수지로 형성될 수 있다.
본 실시예에서, 캐리어 기재(21)의 개구(21X)의 직경은 솔더 레지스트층(36)의 개구(36X)의 직경보다 작게 설정된다. 도 1a에서 알 수 있는 바와 같이, 캐리어 기재(21)의 개구(21X)들은, 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)으로부터 캐리어 기재(21)의 상면(접착제층(22)에 대향하는 면)을 향해 직경이 작아지도록 각각 테이퍼링되어 있다. 본 실시예에서, 캐리어 기재(21)의 개구(21X)들은 각각 캐리어 기재(21)의 상면(접착제층(22)과 접촉하는 면)의 제1 직경, 및 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)의 제2 직경을 갖는다. 제2 직경은 제1 직경보다 크다. 캐리어 기재(21)의 개구(21X)의 제1 직경은 솔더 레지스트층(36)의 개구(36X)의 직경보다 작게 설정된다. 또한, 캐리어 기재(21)는 솔더 레지스트층(36)의 각각의 개구(36X)의 에지보다 안쪽으로 연장된다. 즉, 캐리어 기재(21)는 개구(36X)를 획정하는 솔더 레지스트층(36)의 에지를 완전히 덮는다. 환언하면, 캐리어 기재(21)는 솔더 레지스트층(36)의 하면(36b)을 완전히 덮는다.
캐리어 기재(21)의 개구(21X)들은, 예를 들면 원형의 평면 형상을 각각 가질 수 있다. 그러나, 캐리어 기재(21)의 개구(21X)는 이러한 평면 형상에 한정되지 않고 정사각형 등의 다각형의 형상을 가질 수 있다.
본 실시예에서, 캐리어 기재(21)의 개구(21X)들은 테이퍼형 단면 형상을 각각 갖는다. 그러나, 그러한 형상에는 제한이 없다. 도 1b에 도시된 바와 같이, 캐리어 기재(21)의 개구(21X)는, 개구(21X)의 벽이 수직 방향으로 직선형으로 연장되게 각각 형성될 수 있다. 예를 들면, 각 개구(21X)의 직경은 캐리어 기재(21)의 상면(접착제층(22)과 접촉하는 면)으로부터 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)까지 동일할 수 있다. 개구(21X)의 벽이 수직 방향으로 직선형으로 연장되도록 캐리어 기재(21)의 개구(21X)들이 각각 형성된 경우, 캐리어 기재(21)의 개구(21X)의 직경은, 개구(21X)들이 테이퍼형 단면을 각각 가질 때와 동일한 방식으로 솔더 레지스트층(36)의 개구(36X)의 직경보다 작게 설정된다.
이하, 캐리어 기재 부착 배선 기판(10)의 제조 단계를 설명한다. 이하의 설명에서, 도면의 참조 문자는 설명할 컴포넌트에만 부가된다. 또한, 이해를 돕기 위해, 도면에서 사용된 참조 문자는 반도체 디바이스의 최종 요소에 사용된 참조 문자에 따른다.
도 1b에 도시된 바와 같이, 캐리어 기재 부착 배선 기판(10)은 시트형 기판이다. 캐리어 기재 부착 배선 기판(10)은 대형 기판(작업 기판)으로부터 절단된다.
도 9a에 도시된 바와 같이, 작업 기판(40)은 복수(도 9a에서는 6개)의 블록(각각 직사각형 및 파선으로 도시됨)(C1)을 포함하는 대형 기판이다. 워크 기판(40)은 후술하는 시트 절단 공정에서 절단되어, 복수(도 9b에서는 3개)의 캐리어 기재 부착 배선 기판(10)을 형성한다. 본 실시예에서는, 도 9a의 상태에서 작업 기판(40)에 의해 시트 절단 단계가 행해지기까지 각 제조 단계가 행해진다. 도 9c는 블록(C1)의 배치 예를 나타낸다. 도 9c에 도시된 바와 같이, 본 실시예의 캐리어 기재 부착 배선 기판(10)은, 예를 들면 시트형 기판이다. 캐리어 기재 부착 배선 기판(10)은 평면에서 볼 때 사각형 형상을 갖도록 각각 형성된다. 각 캐리어 기재 부착 배선 기판(10)은 복수(도 9c에서는 2개)의 블록(C1)을 포함한다. 블록(C1)들은 서로 분리되어 있다. 각각의 블록(C1)은 매트릭스형 어레이의 복수의 영역(C2)을 포함한다. 각 영역(C2)에서, 반도체 소자의 실장 및 봉지 수지의 형성이 행해진다. 다음으로, 도 1a에 도시된 캐리어 기재(21)가 제거된다. 시트형 기판은 각 영역(C2) 둘레로 연장되는 실선을 따라 절단되어 복수의 반도체 디바이스(반도체 패키지)로 개편화된다. 도 1a는 단일 영역(C2)의 단면을 개략적으로 나타낸다.
이하, 2개의 대표적 영역(C2)에서 캐리어 기재 부착 배선 기판(10)을 제조하는 방법을 설명한다. 필요에 따라, 설명에서 도 9a의 작업 기판(40)을 참조한다.
도 2a의 단계는 지지 기판(101), 접착제층(102), 및 금속층(103)을 포함하는 지지체(100)를 형성한다. 하나의 접착제층(102) 및 하나의 금속층(103)이 지지 기판(102)의 일측에 형성된다. 하나의 접착제층(102) 및 하나의 금속층(103)이 지지 기판(101)의 다른 측에 형성된다.
이 지지 기판(101)은, 예를 들면 글래스 클로스(직포 클로스), 부직포 글래스 클로스, 또는 아라미드 섬유를 에폭시 수지 등으로 함침함으로써 형성된 부재일 수 있다. 각각의 접착제층(102)은, 예를 들면 구리박, 알루미늄박, 니켈박 또는 아연박 등의 금속박; 세라믹판; 또는 주성분이 아크릴 또는 폴리이미드 등의 수지인 수지 시트일 수 있다. 각각의 금속층(103)은, 예를 들면 동박 등일 수 있다.
도 2b의 단계에서, 지지체(100)의 각 면의 금속층(103)에 배선 기판(30)을 형성한다. 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)을 포함한다. 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)은 금속층(103) 상에 차례대로 적층되어 배선 기판(30)을 형성한다.
우선, 배선층(31)이 금속층(103) 상에 형성된다. 배선층(31)은 세미-애디티브(semi-additive) 공정 등 다양한 형태의 배선 형성 공정을 사용해서 형성된다. 예를 들면, 특정 위치에 개구를 포함하는 레지스트층을 금속층(103)의 표면에 형성한다. 개구는 배선층(31)에 대응하는 부분의 금속층(103)을 노출시킨다. 레지스트층은 감광성 드라이 필름 레지스트 또는 액상 포토레지스트일 수 있다. 이러한 포토레지스트는, 예를 들면 노볼락 수지 또는 아크릴 수지일 수 있다. 그 후, 레지스트층을 마스크로 사용하고 금속층(103)을 도금 급전층으로 사용하여, 전해 도금(전해 구리 도금)을 행해서, 금속층(103) 상에 배선층(31)을 형성한다. 이어서, 수지층은, 예를 들면 알칼리 박리액으로 제거된다.
금속층(103)의 상면의 배선층(31)이 열경화성 에폭시 수지 등의 절연 수지막에 의해 피복 및 적층되어 절연층(32)이 형성된다. 열경화성 에폭시 수지 등의 절연 수지의 액 또는 페이스트가 도포 및 경화되어, 절연층(32)을 형성할 수 있다. 이어서, 비어 홀이 절연층(32)을 관통 연장되어 배선층(31)의 일부를 노출시키도록 형성된다. 비아 홀은, 예를 들면 CO2 레이저 등으로 레이저 드릴링을 행해 형성될 수 있다. 필요할 경우, 디스미어링 공정이 또한 행해질 수 있다.
다음으로 배선층(33)이 형성된다. 배선층(33)은, 예를 들면 세미 애디티브 공정을 통해 형성될 수 있다. 예를 들면, 우선, 무전해 도금을 행함으로써, 절연층(32)의 상면에 시드층을 형성한다. 그 후, 시드층 상에서 소정의 위치에 개구를 포함하는 레지스트층을 형성한다. 상술한 바와 같이, 레지스트층은 감광성 드라이 필름 레지스트 또는 액상 포토레지스트(예를 들면 노볼락 수지 또는 아크릴 수지) 일 수 있다. 그 후, 레지스트층을 마스크로 사용하고, 시드층을 전해 급전층으로 사용하여, 전해 도금(전해 구리 도금)을 행해서, 전해 도금층을 형성한다. 레지스트층을, 예를 들면 알칼리 박리액으로 제거한 후, 전해 도금층을 에칭 마스크로 사용하여 에칭을 행해, 시드층의 불필요한 부분을 제거한다. 이에 의해 배선층(33)이 형성된다.
다음으로, 절연층(32)을 형성하는 단계 및 배선층(33)을 형성하는 단계와 동일한 단계들이 반복되어 절연층(34) 및 배선층(35)을 형성한다. 이와 같이 하여, 소정 수의 배선층 및 절연층이 서로 번갈아 적층되어 배선 구조를 형성한다.
다음으로, 배선층(35) 및 절연층(34)의 상면에, 개구(36X)를 포함하는 솔더 레지스트층(36)을 형성한다. 솔더 레지스트층(36)은, 예를 들면, 배선층(35) 및 절연층(34)의 상면에 감광성 수지막을 적층하거나, 배선층(35) 및 절연층(34)의 상면에 액상 또는 페이스트 수지를 도포해서 형성된다. 수지는, 포토리소그래피 공정에서, 노광, 현상되어 특정 형태로 패터닝된다. 개구(36X)는 외부 접속용 단자(P2)로서 배선층(35)의 상면의 일부를 노출시킨다.
도 3의 단계에서, 대응하는 솔더 레지스트층(36)의 표면 전체를 덮는 각각의 캐리어 기재(21)는 대응하는 접착제층(22)에 의해 솔더 레지스트층(36)의 면(도 1a의 하면(36b)에 대응하는 면)에 접착된다.
도 4의 단계에서, 2개의 배선 기판(30)이 도 3에 도시된 지지 기판(101)으로부터 분리된다. 지지 기판(101)으로부터 분리될 때, 각각의 배선 기판(30)은 캐리어 기재(21)에 의해 지지된다.
도 5a의 단계에서, 에칭을 행해, 금속층(103)(도 4 참조)을 제거하고, 배선층(31) 및 절연층(32)의 상면을 노출시킨다.
도 5b의 단계에서, 캐리어 기재(21)에 개구(21X)를 형성하고, 외부 접속용 단자(P2)를 노출하도록 개구(22X)를 접착제층(22)에 형성한다. 개구(21X, 22X)는, 예를 들면, CO2 레이저 또는 YAG 레이저로 레이저 드릴링을 행함으로써 형성될 수 있다. 이 단계에서, 솔더 레지스트층(36)의 개구(36X)의 직경은 개구(21X, 22X)의 직경보다 크다.
이와 같이, 배선 기판(30)에 접착된 캐리어 기재(21)에 개구(21X)를 형성함으로써 개구(21X)를 높은 위치 정밀도로 형성할 수 있다. 또한, 캐리어 기재(21)의 개구(21X)의 직경은 솔더 레지스트층(36)의 개구(36X)의 직경보다 작다. 따라서, 캐리어 기재(21)에 개구(21X)를 형성하는 단계에서, 가공에 사용되는 레이저광으로 솔더 레지스트층(36)의 조사가 한정된다. 이는 솔더 레지스트층(36)에 대한 레이저광의 영향을 저감시킨다.
캐리어 기재(21)의 개구(21X)(및 접착제층(22)의 개구(22X))는, 배선 기판(30)에 대한 전기적 테스트를 행할 때 사용되는 프로브 전극의 삽입을 허용하기에 충분한 크기이기만 하면 된다. 프로브 전극은 배선 기판(30)의 외부 접속용 단자(P2)에 대응하는 위치에 위치된다. 캐리어 기재(21)에 개구(21X)가 정확하게 형성됨으로써, 프로브 전극의 삽입이 용이하고, 프로브 전극과 외부 접속용 단자(P2)의 접촉이 용이해질 수 있다.
도 5b를 참조하면, 캐리어 기재(21)에 형성된 각 개구(21X)는, 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)으로부터 캐리어 기재(21)의 상면(접착제층(22)과 접촉하는 면)을 향해 직경이 작아지도록 테이퍼링된다. 본 예에서, 캐리어 기재(21)의 각 개구(21X)는 캐리어 기재(21)의 상면(접착제층(22)과 접촉하는 면)에 제1 직경을 갖고, 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)에 제1 직경보다 큰 제2 직경을 갖는다. 캐리어 기재(21)의 각 개구(21X)의 제1 직경은 솔더 레지스트층(36)의 각 개구(36X)의 직경보다 작게 설정된다. 그러나, 캐리어 기재(21)의 개구(21X)는 이러한 구조에 한정되지 않고, 수직 방향으로 직선형으로 연장될 수 있다.
도 6의 단계에서, 시트 절단이 행해져 캐리어 기재 부착 배선 기판(10)이 형성되고, 캐리어 기재 부착 배선 기판(10)에 포함되는 배선 기판(30)에 대해 전기적 테스트가 행해진다. 즉, 시트형 캐리어 기재 부착 배선 기판(10)의 각 영역(C2)에 포함되는 배선 구조(도 1a 참조)에 대해 전기적 테스트가 행해진다.
도 9a에 도시된 작업 기판(40)을 절단해서 도 9b에 도시된 캐리어 기재 부착 배선 기판(10)의 시트를 형성한다. 다음으로, 캐리어 기재 부착 배선 기판(10)의 시트에 대해 전기적 테스트가 행해진다.
도 6을 참조하면, 시트형 캐리어 기재 부착 배선 기판(10)에 대해 전기적 테스트가 행해진다. 본 실시예에서, 프로브 단자(T1)는 배선 기판(30)의 상면의 컴포넌트 연결 단자(P1)와 접촉하고, 프로브 단자(T2)는 배선 기판(30)의 하면의 외부 연결 단자(P1)와 접촉한다. 배선 기판(30)에 대해, 프로브 단자(T1 및 T2)로 다양한 형태의 전기적 테스트(개방 테스트, 단락 테스트 등)가 행해진다.
배선 기판(30)은 캐리어 기재(21)에 의해 지지된다. 이것은, 테스트 디바이스로 전기적 테스트를 행할 때 배선 기판(30)의 취급(운반)을 용이하게 한다. 캐리어 기재(21)는 배선 기판(30)의 외부 접속용 단자(P2)를 노출시키는 개구(21X)를 포함한다. 따라서, 테스트 프로브 단자(T2)는 캐리어 기재(21)에 접착된 배선 기판(30)의 외부 접속용 단자(P2)와 용이하게 접촉해서, 전기적 테스트가 행해질 수 있다.
상술한 바와 같이 행해지는 전기적 테스트가 배선 기판(30)의 결함 여부를 판정한다. 배선 기판(30)은 판정 결과에 따라 마킹된다. 예를 들면, 불량으로 판정된 경우, 소정의 마킹이 배선 기판(30)에 표시된다.
이하, 캐리어 기재 부착 배선 기판(10)을 사용한 반도체 디바이스의 제조 단계를 설명한다.
도 7a의 단계에서, 반도체 소자(51)는, 캐리어 기재 부착 배선 기판(10)의 상면의 컴포넌트 접속용 단자(P1)에 접속된다. 그리고, 반도체 소자(51)를 봉지하도록 봉지 수지(52)가 형성된다. 여기서, 배선 기판(30)이 전기 테스트에서 마킹되지 않았을 경우, 즉 배선 기판(30)이 양품이라고 판정된 경우, 반도체 소자(51)는 배선 기판(30) 상에 실장된다. 배선 기판(30)이 마킹되어 있는 경우, 즉 배선 기판(30)이 불량으로 판정된 경우, 반도체 소자(51)는 배선 기판(30) 상에 실장되지 않는다. 따라서, 불량 배선 기판을 반도체 소자(51)에 실장하여 불필요하게 시간이 소모되지 않는다. 이것은 또한, 불량 배선 기판에 반도체 소자(51)를 실장함으로써 반도체 소자(51)가 낭비되는 것을 방지한다.
봉지 수지(52)는 반도체 소자(51) 및 배선 기판(30)의 상면을 덮도록 형성된다. 봉지 수지(52)는, 예를 들면 열경화성 에폭시 절연 수지로 형성된다. 절연 수지는 반드시 열경화성일 필요는 없고, 대신 감광성일 수는 있다.
도 7b의 단계에서, 캐리어 기재(21) 및 접착제층(22)을 제거한다. 예를 들면, 접착제층(22)에 자외선을 조사해서 접착제층(22)의 접착력을 낮춰 캐리어 기재(21) 및 접착제층(22)을 제거한다.
도 8a의 단계에서, 다른 기판 상에 실장하기 위해 범프(61)가 외부 접속용 단자(P2) 상에 형성된다. 범프(61)는, 예를 들면 솔더 범프이다. 범프(61)는, 외부 접속용 단자(P2) 상에 배치된 솔더 볼 또는 외부 접속용 단자(P2)에의 도포 후에 리플로우 공정을 거친 솔더 페이스트에 의해 형성될 수 있다.
도 8b의 단계에서, 도 8a의 구조체는, 반도체 디바이스(70)들로 개편화된다. 도 8a에 도시된 배선 기판(30) 및 봉지 수지(52)는 다이싱 블레이드 등으로 도 9c에 도시된 영역(C2) 둘레로 연장되는 선을 따라 절단되어, 반도체 디바이스(70)들을 개편화한다
본 실시예는 후술하는 이점을 갖는다.
(1) 캐리어 기재 부착 배선 기판(10)은 캐리어 기재(21), 접착제층(22), 및 배선 기판(30)을 포함한다. 배선 기판(30)은, 서로 적층되어 코어리스 배선 기판을 얻는 배선층(31), 절연층(32), 배선층(33), 절연층(34), 및 배선층(35)을 포함한다. 솔더 레지스트층(36)은 배선층(35)을 부분적으로 덮도록 절연층(34)의 하면에 형성된다. 솔더 레지스트층(36)은 배선층(35)의 하면의 일부를 외부 접속용 단자(P2)로서 노출시키는 개구(36X)를 포함한다. 캐리어 기재(21)는 접착제층(22)에 의해 솔더 레지스트층(36)의 하면(36b)에 접착된다. 캐리어 기재 부착 배선 기판(10)의 시트의 형성에 이어서, 캐리어 기재(21)는 전기적 테스트에서 코어리스 구조를 갖는 배선 기판(30)의 취급을 용이하게 한다.
(2) 캐리어 기재(21) 및 접착제층(22)은 외부 접속용 단자(P2)를 노출시키는 개구(21X, 22X)를 포함한다. 캐리어 기재 부착 배선 기판(10)에 대해 전기 테스트를 행하는 단계에서, 전기적 테스트에 사용되는 프로브 단자(T2)를 캐리어 기재(21)의 개구(21X)에 삽입해서, 개구(21X)로부터 노출되는 외부 접속용 단자(P2)에 접촉시킨다. 이와 같이, 외부 접속용 단자(P2)가 캐리어 기재(21)의 개구(21X)로부터 노출되어, 배선 기판(21)이 캐리어 기재에 의해 지지된 상태에서 배선 기판(30)에 대해 전기적 테스트가 행해질 수 있다.
(3) 캐리어 기재(21)의 개구(21X)의 직경은 솔더 레지스트층(36)의 개구(36X)의 직경보다 작다. 따라서, 캐리어 기재(21)는 솔더 레지스트층(36)의 각 개구(36X)의 에지보다 안쪽으로 연장된다. 즉, 캐리어 기재(21)는 개구(36X)를 획정하는 솔더 레지스트층(36)의 에지를 완전히 덮는다. 환언하면, 캐리어 기재(21)는 솔더 레지스트층(36)의 하면(36b)을 덮는다. 따라서, 솔더 레지스트층(36)에는, 캐리어 기재(21)에 개구(21X)를 형성하는 단계에서 사용되는 레이저광이 실질적으로 조사되지 않는다. 이것은 솔더 레지스트층(36)에 대한 레이저광의 영향을 저감한다. 또한, 배선 기판(30)의 솔더 레지스트층(36)이 캐리어 기재(21)의 개구(21X)로부터 노출되면, 프로브 단자(T2)가 손상될 수 있다. 본 실시예에서는, 프로브 단자(T2)를 캐리어 기재(21)의 개구(21X)에 삽입해서 배선 기판(30)의 전기적 테스트를 행할 때, 프로브 단자(T2)는 솔더 레지스트층(36)과 접촉하지 않는다. 이것은, 프로브 단자(T2)가 솔더 레지스트층(36)을 손상시키는 것을 방지한다.
(4) 도 1a를 참조하면, 캐리어 기재(21)의 개구(21X)는, 캐리어 기재(21)의 하면(접착제층(22)과는 반대측의 면)으로부터 캐리어 기재(21)의 상면(접착제층(22)과 접촉하는 면)을 향해 직경이 작아지도록, 각각 테이퍼링되어 있다. 캐리어 기재(21)의 테이퍼형 개구(21X)는, 프로브 단자(T2)가 변위되더라도, 배선 기판(30)에 대한 전기적 테스트를 수행하는데 사용되는 프로브 단자(T2)를 외부 접속용 단자(P2)로 안내한다. 캐리어 기재(21)의 하면(접착재층(22)과는 반대측의 면)의 큰 직경은 프로브 단자(T2)의 삽입이 용이하게 한다.
(5) 캐리어 기재(21)는, 배선 기판(30) 상에 반도체 소자(51)를 실장하기 위한 디바이스와, 봉지 수지(52)에 반도체 소자(51)를 봉지하는 디바이스에 반도체 소자(51)를 반송하는 디바이스를 필요로 한다. 개구(21X)를 포함하지 않는 캐리어 기재에서, 배선 기판(30)에 대한 전기적 테스트를 행하기 위해, 배선 기판(30)으로부터 캐리어 기재를 제거한 후 배선 기판(30)에 재부착해야 한다. 이에 반해, 본 실시예의 캐리어 기재 부착 배선 기판(10)은 캐리어 기재(21)에 개구(21X)를 포함한다. 이것은, 캐리어 기재의 제거 및 재접착에 대한 필요성을 없앤다. 따라서, 제조 단계의 수 및 제조 시간이 감소될 수 있다.
참고예
도 10은 참고예의 캐리어 기재 부착 배선 기판(200)을 나타낸다. 상기 실시예에서 대응하는 컴포넌트와 동일한 캐리어 기재 부착 배선 기판(200)의 해당 컴포넌트에는 동일한 참조 번호가 부여된다. 이러한 컴포넌트는 상세히 설명하지 않는다.
캐리어 기재 부착 배선 기판(200)은 캐리어 기재(211), 접착제층(212), 및 배선 기판(30)을 포함한다. 캐리어 기재(211)는 접착제층(212)에 의해 배선 기판(30)에 접착된다. 이하 설명에서, 배선 기판(30) 측을 상측, 캐리어 기재(211) 측을 하측이라 한다. 배선 기판(30)은 접착제층(212)에 의해 캐리어 기재(211)의 상면에 접착된다.
배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)을 포함한다. 캐리어 기재(211)는 접착제층(212)에 의해 솔더 레지스트층(36)의 하면(36b)에 접착된다.
캐리어 기재(211)는 솔더 레지스트층(36)의 개구(36X)와 연통하는 개구(211X)를 포함한다. 외부 접속용 단자(P2)는 솔더 레지스트층(36)의 개구(36X)로부터 노출된다. 따라서, 외부 접속용 단자(P2)는 캐리어 기재(211)의 개구(211X)로부터 노출된다. 캐리어 기재(211)는 접착제층(212)에 의해 솔더 레지스트층(36)의 하면(36b)에 접착된다. 따라서, 캐리어 기재(211)와 마찬가지로, 접착제층(212)은, 솔더 레지스트층(36)의 개구(36X)와 연통하는 개구(212X)를 포함한다.
접착제층(212)은, 예를 들면 자외선 조사시 접착력이 저하되는 물질로 형성될 수 있다. 캐리어 기재(211)는, 예를 들면 코어 기판, 금속박, 또는 필름일 수 있다.
이 참고예에서, 캐리어 기재(211)의 개구(211X)의 직경은 솔더 레지스트층(36)의 개구(36X)의 직경보다 크게 설정된다. 따라서, 솔더 레지스트층(36)의 개구(36X)를 획정하는 벽, 즉 개구(36X)를 획정하는 솔더 레지스트층(36)의 에지가 캐리어 기재(211)의 개구(211X)로부터 노출된다.
이하, 캐리어 기재 부착 배선 기판(200)의 제조 단계를 설명한다.
도 11a의 공정에서는, 접착제층(212) 및 세퍼레이터(213)가 캐리어 기재(211)의 상면에 형성된다. 이어서, 개구(214X)가, 캐리어 기재(211), 접착제층(212), 및 세퍼레이터(213)를 관통 연장되게 형성된다. 개구(214X)는 캐리어 기재(211)의 개구(211X), 접착제층(212)의 개구(212X), 및 세퍼레이터(213)의 개구(213X)를 포함한다. 개구(214X)는, 예를 들면 펀치 또는 드릴로 가공하거나, 레이저 드릴링을 행함으로써 형성될 수 있다.
도 11b의 단계에서, 세퍼레이터(213)가 제거된다(도 11a 참조).
도 12a의 단계에서, 지지 기판(101), 접착제층(102), 및 금속층(103)을 포함하는 지지체(100)가 형성된다. 하나의 접착제층(102) 및 하나의 금속층(103)이 지지 기판(101)의 일측에 형성된다. 하나의 접착제층(102) 및 하나의 금속층(103)이 지지 기판(101)의 다른 측에 형성된다.
지지 기판(101)은, 예를 들면 글래스 클로스(직포 클로스), 부직포 글래스 클로스, 또는 아라미드 섬유를 에폭시 수지 등으로 함침해서 형성되는 부재일 수 있다. 각각의 접착제층(102)은, 예를 들면 구리박, 알루미늄박, 니켈박 또는 아연박 등의 금속박; 세라믹판; 또는 주성분이 아크릴 또는 폴리이미드 등의 수지인 수지 시트일 수 있다. 각각의 금속층(103)은, 예를 들면 동박 등일 수 있다.
도 12b의 단계에서, 배선 기판(30)이 지지체(100)의 각 표면의 금속층(103) 상에 형성된다. 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)을 포함한다. 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35), 및 솔더 레지스트층(36)은 금속층(103) 상에 순차적으로 적층된다. 그 후, 외부 접속용 단자(P2)로서 배선층(35)의 상면의 일부를 노출시키는 솔더 레지스트층(36)에 개구(36X)를 형성한다.
도 13의 단계에서, 솔더 레지스트층(36)의 표면 전체를 덮는 캐리어 기재(211)(도 11b 참조)가 접착제층(212)에 의해 솔더 레지스트층(36)의 표면에 접착된다. 또한, 보호막(222)이 접착제층(221)에 의해 캐리어 기재(211)의 표면에 접착된다. 접착제층(221)은, 예를 들면 자외선 조사시 접착력이 저하되는 재료로 형성될 수 있다. 보호막(222)은 후속 단계에서 행해지는 에칭에 내성이 있는 물질로 형성될 수 있다. 예를 들면, 보호막(222)은 감광성 드라이 필름(예를 들면, 노볼락 수지 또는 아크릴 수지)에 의해 형성될 수 있다.
도 14의 단계에서, 2개의 배선 기판(30)이 도 13에 도시된 지지 기판(101)으로부터 분리된다. 각각의 배선 기판(30)은, 지지 기판(101)으로부터의 제거시, 캐리어 기재(211)에 의해 지지된다.
도 15a의 단계에서, 도 14에 도시된 금속층(103)을 에칭 제거해서 배선층(31) 및 절연층(32)의 상면을 노출시킨다. 이 단계에서, 캐리어 기재(211)의 개구(211X)는 접착제층(221) 및 보호막(222)에 의해 폐색된다. 따라서, 에칭액이 개구(211X)에 들어가지 않는다. 즉, 외부 접속용 단자(P2)는 에칭액으로부터 보호된다.
도 15b의 단계에서, 보호막(222)을 제거해서 외부 접속용 단자(P2)를 노출시킨다. 그리고, 프로브 단자(T2)를 외부 접속용 단자(P2)에 접촉시키고, 프로브 단자(T1)를 컴포넌트 접속용 단자(P1)에 접촉시킴으로써, 배선 기판(30)에 대해 전기적 테스트를 행한다. 이상과 같이 해서 행해지는 전기적 테스트에 의해 배선 기판(30)의 불량 여부가 판정된다. 배선 기판(30)은 판정 결과에 따라 마킹된다. 예를 들면, 불량으로 판정된 경우, 소정의 마킹이 배선 기판(30) 상에 표시된다.
이하, 캐리어 기재 부착 배선 기판(200)을 사용한 반도체 디바이스의 제조 단계들을 설명한다.
도 16a의 단계에서, 반도체 소자(51)가 캐리어 기재 부착 배선 기판(200)의 상면에 실장된다. 이어서, 반도체 소자(51)를 봉입하도록, 봉지 수지(52)를 형성한다. 여기서, 전기 테스트에서 배선 기판(30)이 마킹되지 않았을 경우, 즉 배선 기판(30)이 양품이라고 판정되었을 경우, 반도체 소자(51)는 배선 기판(30) 상에 실장된다. 배선 기판(30)이 마킹되었을 경우, 즉 배선 기판(30)이 불량으로 판정되었을 경우, 반도체 소자(51)는 배선 기판(30) 상에 실장되지 않는다. 따라서, 불량 배선 기판을 반도체 소자(51)에 실장하여 불필요하게 시간을 소모하지 않는다. 이것은 또한, 불량의 배선 기판에 반도체 소자(51)를 실장함으로써 반도체 소자(51)가 낭비되는 것을 방지한다.
봉지 수지(52)는 반도체 소자(51) 및 배선 기판(30)의 상면을 덮는다. 봉지 수지(52)는, 예를 들면 열경화성 에폭시 절연 수지로 형성된다. 절연 수지는 반드시 열경화성일 필요는 없고, 대신 감광성일 수 있다.
도 16b의 단계에서, 캐리어 기재(211) 및 접착제층(212)이 제거된다. 예를 들면, 접착제층(212)에 자외선을 조사해서 접착제층(212)의 접착력을 낮추고 캐리어 기재(211) 및 접착제층(212)을 제거한다.
도 17a의 단계에서, 다른 기판 상에 실장하기 위한 외부 접속용 단자(P2) 상에 범프(61)가 형성된다. 범프(61)는, 예를 들면 솔더 범프이다. 범프(61)는 외부 접속용 단자(P2) 상에 배치되는 솔더 볼, 또는 외부 접속용 단자(P2)에 도포된 후 리플로우 공정을 거친 솔더 페이스트에 의해 형성될 수 있다.
도 17b의 단계에서, 도 17a의 단계의 구조체가 반도체 디바이스(70)들로 개편화된다. 도 17a에 도시된 배선 기판(30) 및 봉지 수지(52)를 다이싱 블레이드 등으로 절단해서, 도 17의 반도체 디바이스(70)를 개편화한다.
상기 실시예의 캐리어 기재 부착 배선 기판(10)과 마찬가지로, 캐리어 기재 부착 배선 기판(200)은, 캐리어 기재(211)에 의해 지지되는 상태에서, 배선 기판(30)에 대한 전기적 테스트를 가능하게 한다.
전술한 실시예들은 본 개시의 범위에서 벗어나지 않고 많은 다른 특정 형태로 채용될 수 있음은 당업자에게 명백할 것이다. 특히, 전술한 실시예는 다음과 같은 형태로 채용될 수 있음을 이해해야 한다.
상기 실시예에서, 캐리어 기재 부착 배선 기판의 구조는 변경될 수 있다.
도 18을 참조하면, 캐리어 기재(302)는 접착제층(301)에 의해 캐리어 기재(21)의 하면에 접착될 수 있다. 캐리어 기재(21 및 302)의 2개의 층은 강성을 증가시키고 취급을 용이하게 한다. 또한, 캐리어 기재(302)는 캐리어 기재(21)의 개구(21X)를 폐색한다. 이에 의해 액체나 먼지 등의 이물질이 개구(21X)에 들어가는 것이 방지된다. 이 경우, 보호막(222)(도 13 참조)은, 캐리어 기재(302) 대신에 캐리어 기재(21)에 접착될 수 있다. 캐리어 기재(302) 또는 보호막(222)은, 예를 들면, 도 6에 나타난 전기적 테스트 후에, 부착된다. 또한, 도 3의 단계에 이어서, 캐리어 기재(21) 및 접착제층(22)에, 도 5b에서와 같이, 외부 접속용 단자(P2)를 노출시키도록 개구(21X, 22X)를 형성한다. 또한, 도 4를 참조하면, 지지 기판(101)으로부터 배선 기판(30)을 분리하기 전에, 캐리어 기재(302) 또는 보호막(222)을 캐리어 기재(21)에 접착할 수 있다. 이 경우, 전기적 테스트를 행할 때, 캐리어 기재(302) 또는 보호막(222)을 제거할 필요가 있다.
상기 실시예 및 변형예에서, 배선은 캐리어 기재의 표면 및 캐리어 기재의 개구(예를 들면, 도 1a에서는, 캐리어 기재(21)의 하면 및 캐리어 기재(21)의 개구(21X))에 형성될 수 있다. 또한, 배선층 및 절연층을 포함하는 빌드업 기판, 및 코어 기판을 포함하는 배선 기판이 캐리어 기재로서 사용될 수 있다.
상기 실시예 및 변형예에서, 캐리어 기재 부착 배선 기판(10)에 포함되는 블록(C1)(도 1b 참조)의 수 및 각 블록(C1)에 포함되는 영역(C2)의 수는 변경될 수 있다. 또한, 워크 기판(40)(도 9a 참조)에 포함되는 블록(C1)의 수, 즉 워크 기판(40)으로 형성되는 캐리어 기재 부착 배선 기판(10)의 수는 변경될 수 있다.
상기 실시예 및 변형예에서, 배선 기판(30)의 절연층 및 배선층의 수는 변경될 수 있다.
상기 실시예 및 변형예에서, 배선 기판(30)의 절연층(32)의 상면에는, 컴포넌트 접속용 단자(P1)를 노출시키는 개구를 포함하는 솔더 레지스트층을 형성할 수 있다.
본원에서 인용된 모든 예 및 조건부 언어는, 독자가 본 발명의 원리 및 발명자가 기술을 발전시키는데 기여한 개념을 이해하는데 돕는 것을 목적으로 하며, 이러한 구체적으로 열거된 예 및 조건에 대한 제한을 하지 않는 것으로 해석되어야 하고, 명세서의 그러한 예시들의 구성은 본 발명의 우열의 예시와 관련이 없다. 실시예가 상세히 설명되었지만, 본 개시의 범위를 벗어나지 않고 다양한 변경, 대체, 및 변경이 이루어질 수 있음을 이해해야 한다.

Claims (10)

  1. 배선 기판, 접착제층, 및 캐리어 기재(base material)를 포함하는 캐리어 기재 부착 배선 기판으로서,
    상기 배선 기판은,
    절연층,
    상기 절연층의 하면에 배치된 배선층, 및
    상기 절연층의 하면을 덮고, 상기 배선층의 일부를 외부 접속용 단자로서 노출시키는 개구를 포함하는 솔더 레지스트층을 포함하고,
    상기 접착제층은 상기 솔더 레지스트층의 개구와 연통하는 개구를 포함하고,
    상기 캐리어 기재는 상기 접착제층에 의해 상기 솔더 레지스트층에 접착되어 상기 캐리어 기재 부착 배선 기판을 형성하고, 또한 상기 캐리어 기재는 상기 솔더 레지스트층의 개구 및 상기 접착제층의 개구와 연통하여 상기 외부 접속용 단자를 노출시키는 개구를 포함하고,
    상기 캐리어 기재의 개구는, 상기 캐리어 기재의 하면으로부터 상기 캐리어 기재의 상면을 향해 상기 캐리어 기재의 개구의 직경이 작아지도록 테이퍼링되어 있고, 상기 접착제층의 개구는, 상기 접착제층의 하면으로부터 상기 접착제층의 상면을 향해 상기 접착제층의 개구의 직경이 작아지도록 테이퍼링되어 있고,
    상기 캐리어 기재의 개구 및 상기 접착제층의 개구의 각각은, 상기 솔더 레지스트층의 개구의 직경보다 작은 직경을 갖고,
    상기 접착제층은, 상기 솔더 레지스트층으로부터 분리 가능하여 상기 접착제층과 상기 캐리어 기재를 상기 캐리어 기재 부착 배선 기판으로부터 제거 가능한 층인,
    캐리어 기재 부착 배선 기판.
  2. 제1항에 있어서,
    상기 캐리어 기재는 상기 접착제층과 접촉하는 상면, 및 상기 상면과는 반대측의 하면을 포함하고,
    상기 캐리어 기재의 개구는, 상기 캐리어 기재의 상면에서의 제1 직경 및 상기 캐리어 기재의 하면에서의 제2 직경을 갖고, 상기 제2 직경은 상기 제1 직경보다 크고, 상기 제1 직경은 상기 솔더 레지스트층의 개구의 직경보다 작은,
    캐리어 기재 부착 배선 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 배선 기판은 복수의 절연층 및 복수의 배선층을 포함하고, 상기 절연층 및 상기 배선층은 서로 번갈아 적층되고,
    절연층들 중의 최상층의 상면 및 배선층들 중의 최상층의 상면이 노출되고,
    상기 배선층들 중의 최상층은 전자 컴포넌트가 실장되는 컴포넌트 접속용 단자를 포함하는,
    캐리어 기재 부착 배선 기판.
  4. 삭제
  5. 제1항 또는 제2항에 있어서,
    상기 접착제층은 자외선의 조사 시에 접착력이 저하되는 물질로 형성되는,
    캐리어 기재 부착 배선 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 접착제층은 접착력이 저하될 수 있는 물질로 형성되는,
    캐리어 기재 부착 배선 기판.
  7. 지지체의 상면 및 하면 중의 일 면에 배선 기판을 형성하는 단계로서, 상기 지지체의 상면 및 하면 중의 일 면에 배선층 및 절연층을 번갈아 적층하고, 상기 배선층의 일부를 외부 접속용 단자로서 노출시키는 개구를 포함하는 솔더 레지스트층을 형성하는 것을 포함하는 상기 배선 기판을 형성하는 단계,
    캐리어 기재를 접착제층으로 상기 솔더 레지스트층에 접착하는 단계,
    상기 캐리어 기재 및 상기 접착제층의 각각에 개구를 형성하는 단계 - 상기 캐리어 기재의 개구 및 상기 접착제층의 개구는 상기 외부 접속용 단자를 노출시키도록 상기 솔더 레지스트층의 개구와 연통하고, 상기 캐리어 기재의 개구 및 상기 접착제층의 개구의 각각은 상기 솔더 레지스트층의 개구의 직경보다 작은 직경을 갖고, 상기 캐리어 기재의 개구는, 상기 캐리어 기재의 하면으로부터 상기 캐리어 기재의 상면을 향해 상기 캐리어 기재의 개구의 직경이 작아지도록 테이퍼링되어 있고, 상기 접착제층의 개구는, 상기 접착제층의 하면으로부터 상기 접착제층의 상면을 향해 상기 접착제층의 개구의 직경이 작아지도록 테이퍼링되어 있음 - 및
    상기 캐리어 기재의 개구 및 상기 접착제층의 개구로부터 프로브를 상기 외부 접속용 단자에 접촉시킴으로써 전기적 테스트를 행하는 단계를 포함하는,
    캐리어 기재 부착 배선 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 캐리어 기재를 상기 접착제층으로 상기 솔더 레지스트층에 접착하는 단계 후에, 그리고 상기 캐리어 기재에 개구를 형성하는 단계 전에, 상기 배선 기판을 상기 지지체로부터 분리하는 단계를 더 포함하는,
    캐리어 기재 부착 배선 기판의 제조 방법.
  9. 제7항에 있어서,
    상기 지지체의 상면 및 하면 중의 다른 면에 상기 배선 기판과 동일한 구조를 갖는 제2 배선 기판을 형성하는 단계, 및
    캐리어 기재를 접착제층으로 상기 제2 배선 기판의 솔더 레지스트층에 접착하는 단계를 더 포함하는,
    캐리어 기재 부착 배선 기판의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 캐리어 기재는 상기 접착제층과 접촉하는 상면, 및 상기 상면과는 반대측의 하면을 갖고,
    상기 캐리어 기재의 개구는 상기 캐리어 기재의 상면에서의 제1 직경 및 상기 캐리어 기재의 하면에서의 제2 직경을 포함하고, 상기 제2 직경은 상기 제1 직경보다 크고, 상기 제1 직경은 상기 솔더 레지스트층의 개구의 직경보다 작은,
    캐리어 기재 부착 배선 기판의 제조 방법.
KR1020170120982A 2016-09-29 2017-09-20 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법 KR102394215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-191485 2016-09-29
JP2016191485A JP6637864B2 (ja) 2016-09-29 2016-09-29 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20180035676A KR20180035676A (ko) 2018-04-06
KR102394215B1 true KR102394215B1 (ko) 2022-05-09

Family

ID=61686666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170120982A KR102394215B1 (ko) 2016-09-29 2017-09-20 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법

Country Status (4)

Country Link
US (1) US10340214B2 (ko)
JP (1) JP6637864B2 (ko)
KR (1) KR102394215B1 (ko)
TW (1) TWI767939B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450598B1 (ko) * 2017-11-09 2022-10-07 삼성전기주식회사 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
JP7007882B2 (ja) 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
CN112312681B (zh) * 2019-07-24 2022-05-17 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895936B2 (ja) * 2007-07-19 2012-03-14 新光電気工業株式会社 導電性ボールの搭載方法
JP2016048768A (ja) * 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238831A (ja) * 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
CN1477703A (zh) * 2002-08-02 2004-02-25 千住金属工业株式会社 焊球组件及其生产方法，形成焊块的方法
JP3727939B2 (ja) * 2003-01-08 2005-12-21 新光電気工業株式会社 半導体装置の製造方法
US20090002059A1 (en) * 2007-06-29 2009-01-01 Kwang Tatt Loo Rail to rail full complementary CMOS isolation gate
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5179920B2 (ja) * 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
US20130024437A1 (en) * 2009-11-23 2013-01-24 Robert George Stevens Activity recordal method and system
US20130244377A1 (en) * 2012-03-13 2013-09-19 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895936B2 (ja) * 2007-07-19 2012-03-14 新光電気工業株式会社 導電性ボールの搭載方法
JP2016048768A (ja) * 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201816899A (zh) 2018-05-01
KR20180035676A (ko) 2018-04-06
US10340214B2 (en) 2019-07-02
US20180090426A1 (en) 2018-03-29
JP6637864B2 (ja) 2020-01-29
JP2018056361A (ja) 2018-04-05
TWI767939B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US9060459B2 (en) Printed wiring board and method for manufacturing same
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US7923645B1 (en) Metal etch stop fabrication method and structure
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102394215B1 (ko) 캐리어 기재 부착 배선 기판 및 캐리어 기재 부착 배선 기판의 제조 방법
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20190215958A1 (en) Printed wiring board and method for manufacturing the same
CN109788665B (zh) 含电子元件的线路基板及其制作方法
CN107770946B (zh) 印刷布线板及其制造方法
KR102326846B1 (ko) 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법
JP2019047063A (ja) プリント配線板およびその製造方法
KR102531075B1 (ko) 배선 기판 및 그 제조 방법
JP2019197853A (ja) 配線板およびその製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
CN112420522B (zh) 封装结构及其制备方法
US20240155778A1 (en) Wiring substrate
US20230109322A1 (en) Wiring board
JP4341484B2 (ja) 半導体装置およびその製造方法
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
JP2022175734A (ja) 配線基板、部品内蔵配線基板、及び部品内蔵配線基板の製造方法
JP2022080677A (ja) 配線基板の製造方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2019161104A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right