CN107770946B - 印刷布线板及其制造方法 - Google Patents

印刷布线板及其制造方法 Download PDF

Info

Publication number
CN107770946B
CN107770946B CN201710710449.0A CN201710710449A CN107770946B CN 107770946 B CN107770946 B CN 107770946B CN 201710710449 A CN201710710449 A CN 201710710449A CN 107770946 B CN107770946 B CN 107770946B
Authority
CN
China
Prior art keywords
conductor
layer
wiring board
printed wiring
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710710449.0A
Other languages
English (en)
Other versions
CN107770946A (zh
Inventor
石原辉幸
坂浩之
梅海樱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN107770946A publication Critical patent/CN107770946A/zh
Application granted granted Critical
Publication of CN107770946B publication Critical patent/CN107770946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Abstract

本发明为印刷布线板及其制造方法，其提高具有导体焊盘的印刷布线板的可靠性。实施方式的印刷布线板具有层叠体(10)，该层叠体(10)由交替层叠的导体层和树脂绝缘层构成，在至少一层的树脂绝缘层的双面具有导体层。上述层叠体(10)具有第1面(10B)和与上述第1面相反的一侧的第2面(10T)，且具备形成在上述第1面(10B)上的两个以上的第1导体焊盘(21)；和第2导体焊盘(22)，其至少部分地嵌入构成上述第2面(10T)的第1树脂绝缘层(11a)内，使一面在上述第2面(10T)侧露出，在上述层叠体(10)的第1面(10B)上形成有阻焊层(27)，在上述阻焊层(27)上设置有支撑板(28)。

Description

印刷布线板及其制造方法
技术领域
本发明涉及具备支撑板的印刷布线板及其制造方法。
背景技术
专利文献1中公开了一种不具有芯基板的多层布线基板。专利文献1的多层布线基板具有将绝缘层和布线层层叠而成的层叠体。在多层布线基板的半导体元件的搭载面侧，用于连接半导体元件的电极的连接焊盘形成在形成搭载面的绝缘层上，按照使连接焊盘露出的方式形成有保护膜。
现有技术文献
专利文献
专利文献1：日本特开2009-224739号公报
发明内容
发明所要解决的课题
专利文献1的多层布线基板不具有芯基板，且仅由主要由树脂构成的绝缘层、布线层和保护膜构成，因此认为在安装半导体元件时等容易产生翘曲。此外，连接焊盘从形成表面的绝缘层突出，因此在未形成阻焊层的情况下，相邻的连接焊盘间未夹设绝缘物。因此认为，由于焊料等接合材料的润湿扩展而容易产生相邻的连接焊盘间的短路故障。特别是以细间距设置连接焊盘的布线基板的情况下，有时难以在相邻的连接焊盘间形成阻焊层。认为更容易产生短路故障。
用于解决课题的手段
本发明的印刷布线板具有层叠体，该层叠体包含交替层叠的导体层和树脂绝缘层，在至少一层的树脂绝缘层的双面具有导体层。上述层叠体具有第1面和与上述第1面相反的一侧的第2面，并且具备形成在上述第1面上的两个以上的第1导体焊盘和至少部分地嵌入构成上述第2面的第1树脂绝缘层内并使一面在上述第2面侧露出的第2导体焊盘，在上述层叠体的第1面形成有阻焊层，在上述阻焊层上设置有支撑板。
本发明的印刷布线板的制造方法包含：准备在表面具备金属膜的基板；在上述金属膜上形成包含两个以上的导体焊盘的金属层；在上述金属膜上形成被覆包含侧面的上述导体焊盘的露出面的树脂绝缘层，进而在上述树脂绝缘层上层叠导体层，由此形成层叠体，该层叠体具有面对上述金属膜的第2面和与上述第2面相反的一侧的第1面，包含至少一组的树脂绝缘层和导体层；在上述层叠体的上述第1面上形成阻焊层；使支撑板隔着上述阻焊层而粘接在上述层叠体的上述第1面；去除上述基板；和通过去除上述金属膜，使导体焊盘的与上述支撑板相反的一侧的一面露出。
根据本发明的实施方式，设置有支撑板，因此能够抑制印刷布线板的翘曲等，能够在导体焊盘上容易且稳定地安装电子部件。此外，在支撑板侧形成阻焊层，与支撑板相反的一侧的导体焊盘至少部分地嵌入树脂绝缘层内，因此在印刷布线板的任一面中，均能够抑制导体焊盘间的短路故障的产生。认为电子部件与印刷布线板间的连接可靠性高。此外，能够在与支撑板相反的一侧的面上以细间距配置导体焊盘。
附图说明
图1是本发明的一个实施方式的印刷布线板的截面图。
图2A是本发明的其它实施方式的印刷布线板的截面图。
图2B是示出安装有电子部件的其它实施方式的印刷布线板的一例的图。
图3A是示出本发明的另一个实施方式的印刷布线板的示例的截面图。
图3B是示出安装有电子部件的本发明的另一个实施方式的印刷布线板的一例的图。
图4A是示出本发明的另一个实施方式的印刷布线板的示例的截面图。
图4B是示出安装有电子部件的本发明的另一个实施方式的印刷布线板的一例的图。
图5A是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5B是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5C是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5D是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5E是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5F是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5G是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5H是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5I是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5J是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5K是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5L是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5M是示出本发明的一个实施方式的印刷布线板的制造方法的一例的图。
图5N是示出本发明的一个实施方式的印刷布线板的制造方法中的安装电子部件的一例的图。
图5O是示出本发明的一个实施方式的印刷布线板的制造方法中的去除支撑板的一例的图。
图6A是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6B是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6C是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6D是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6E是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6F是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6G是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6H是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6I是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6J是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6K是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图6L是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7A是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7B是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7C是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7D是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7E是示出本发明的其它实施方式的印刷布线板的制造方法的一例的图。
图7F是示出本发明的其它实施方式的印刷布线板的制造方法中的安装电子部件的一例的图。
图7G是示出本发明的其它实施方式的印刷布线板的制造方法中的去除支撑板的一例的图。
具体实施方式
参照附图，对本发明的一个实施方式的印刷布线板进行说明。图1是对实施方式的印刷布线板1的截面进行说明的图。如图1所示，印刷布线板1具有层叠体10，其包含交替层叠的树脂绝缘层(第1树脂绝缘层11a、第2树脂绝缘层11b、第3树脂绝缘层11c)和导体层(第1导体层12a、第2导体层12b、第3导体层12c、第4导体层12d)，具有第1面10B和与第1面10B相反的一侧的第2面10T；阻焊层27，其形成在第1面10B上；以及支撑板28，其形成在阻焊层27上。需要说明的是，第3树脂绝缘层11c的露出面是层叠体10的第1面10B。此外，第1树脂绝缘层11a的露出面是层叠体10的第2面10T。在层叠体10的第1面10B上形成有与例如外部的母板等电气电路连接的两个以上的第1导体焊盘21。并且，在层叠体10的第2面10T上形成有与例如半导体元件等电子部件(例如电子部件E1、参照图2B)连接的两个以上的第2导体焊盘22。作为电子部件的示例，可以举出例如半导体元件、无源元件(电容器、电阻器等)、具有布线层的中介层、具有重布线层的半导体元件、WLP(Wafer Level Package，晶片级封装)等。
阻焊层27具有使第1导体焊盘21露出的两个以上的开口27a。第1导体焊盘21未嵌入构成层叠体10的第1面10B的第3树脂绝缘层11c内，如图1所示那样形成在第1面10B上。即，第1导体焊盘21在第1面10B上突出而形成。并且，各个第1导体焊盘21的外周附近被阻焊层27被覆。开口部27a可以以各个第1导体焊盘21的整个面露出的尺寸进行设置。第1导体焊盘21能够形成在与外部的电气电路等的连接所需的任意位置。阻焊层27覆盖第1导体焊盘21的边缘部，因此在第1导体焊盘21与外部的电气电路连接时，能够抑制第1导体焊盘21间的焊料等所导致的短路故障的发生。
阻焊层27能够由例如感光性的环氧树脂、聚酰亚胺树脂形成。需要说明的是，在图1的示例中，层叠体10的第2面10T未被阻焊剂覆盖而露出。但是，也可以与图1的示例不同，将阻焊层设置在层叠体10的第2面10T上。能够抑制层叠体10的第2面10T上的短路故障的发生。
在层叠体10的第1面10B上隔着阻焊层27设置有支撑板28。通过支撑板28支撑包含层叠体10的印刷布线板1。认为例如半导体元件等电子部件经由第2导体焊盘22而连接到印刷布线板1上变得容易。能够抑制印刷布线板1的翘曲、挠曲。认为印刷布线板1的安装面的平坦性提高，能够得到印刷布线板1与电子部件等的良好的连接可靠性。此外，支撑板28能够抑制制造工序中的印刷布线板的翘曲、挠曲。认为制造工序中的印刷布线板的处理变得容易。需要说明的是，支撑板28能够在电子部件安装于印刷布线板1后等去除。即，不会导致使用时的印刷布线板1的厚度增大，能够提高印刷布线板1的操作性。此外，第1导体焊盘21与外部的电气电路连接的情况下，支撑板28能够在该连接前去除。可以仅使与外部的电气电路连接的规定的第1导体焊盘21露出。
如后所述，支撑板28能够在层叠体10内的各导体层、树脂绝缘层的形成后隔着阻焊层27而设置在层叠体10的第1面10B上。因此，支撑板28例如能够在由各导体层的导体图案构成的电气电路(未图示)的通电检査后安装在层叠体10上。即，能够将支撑板28仅设置在通电检査中判定为合格品的层叠体10上。并且，能够在被支撑板28支撑的具有适当的通电性能的层叠体10上安装电子部件。
粘接层29由能够使支撑板28与阻焊层27密合的粘接剂构成。例如能够使用下述材料作为粘接剂，该材料能够在与支撑板28之间表现出比与阻焊层27或第1导体焊盘21之间强的粘接力。由此，印刷布线板1能够被支撑板28适当地支撑且例如在第1导体焊盘21与外部的电气电路连接时，能够容易地去除支撑板28。
层叠体10具有与积层布线板中的所谓积层部同样的层叠结构。在图1的示例中，从层叠体10的第2面10T侧向第1面10B侧依次层叠有第1导体层12a、第1树脂绝缘层11a、第2导体层12b、第2树脂绝缘层11b、第3导体层12c、第3树脂绝缘层11c、第4导体层12d，第1树脂绝缘层11a的与第2导体层12b侧相反的一侧的表面构成层叠体10的第2面10T。第1导体层12a包含第2导体焊盘22。第1导体层12a例如使用在规定的导体图案的形成区域具有开口的抗镀层，通过电镀而形成。由于未使用蚀刻，因而能够在第1导体层12a上以细间距形成第2导体焊盘22等导体图案。
第1导体层12a嵌入第1树脂绝缘层11a内，使一面在层叠体10的第2面10T露出。如此，第1导体层12a嵌入第1树脂绝缘层11a内有助于印刷布线板的薄型化。进而，第1导体层12a与第1树脂绝缘层11a的密合性提高。在图1的示例中，形成在层叠体10的第2面10T上的第2导体焊盘22的侧面被第1树脂绝缘层11a被覆。认为在相邻的导体焊盘间不易产生例如焊料等的接合材料的接触。认为即使以细间距形成各导体焊盘，也不易产生短路故障。
图2A是示出本发明的其它实施方式的与图1同样的截面图。需要说明的是，在与构成一个实施方式的印刷布线板1的要素同样的构成要素上标记相同的符号，省略了其说明。在其它实施方式的印刷布线板2中，第1导体层12a中，除了形成在层叠体10的第2面10T的中央部侧的两个以上的第2导体焊盘22之外，还包含形成在第2面10T的外周侧的两个以上的第3导体焊盘23。第3导体焊盘23嵌入第1树脂绝缘层11a内，使一面从层叠体10的第2面10T露出。第3导体焊盘23与例如外部的布线板、比较大型的电子部件等连接。作为外部的布线板，可以示例母板、构成外部的电子部件的封装的布线板等。印刷布线板2也在层叠体10的第1面10B上隔着阻焊层27包含支撑板28。通过支撑板28支撑印刷布线板2，因此认为例如在为了使实施方式的印刷布线板2与母板、其它印刷布线板等连接而在第3导体焊盘23上形成导体柱的情况下，其形成变得容易。
图2B中示出具备印刷布线板2的第2导体焊盘22上所连接的电子部件E1的印刷布线板2a。认为：通过设置在第1面10B上的支撑板28来抑制印刷布线板2a的翘曲、挠曲，因此在安装电子部件E1时能够使电子部件E1的两个以上的电极分别与两个以上的第2导体焊盘22大致均匀地接近。认为不易产生电子部件E1的电极从第2导体焊盘22的翘起。电子部件E1的端子经由例如由焊料等构成的接合材料61而与第2导体焊盘22的与第1面10B相反的一侧的露出面连接。第3导体焊盘23尚未与外部的要素连接，但能够连接到与电子部件E1不同的电子部件等任意的外部要素。通常尺寸较大的BGA等具有以比较宽的间距配置的连接焊盘，尺寸较小的CSP、裸芯片等具有以比较窄的间距配置的连接焊盘。例如CSP、裸芯片形态的半导体元件等作为电子部件E1安装在第2导体焊盘22上。并且，可以按照跨过电子部件E1的方式将仅在外周部具有端子的BGA(未图示)等安装在具有比第2导体焊盘22宽的间距的第3导体焊盘23上。能够形成包含分层安装的两个以上的半导体装置等的层叠封装形态的电子部件。如此，在印刷布线板2a中，有时能够高密度地安装电子部件。或者可以在第2和第3导体焊盘22、23上安装一个电子部件。此外，代替电子部件，可以使使用印刷布线板2的电气设备的母板、构成外部的电子部件的封装的布线板等外部的布线板与第2和第3导体焊盘22、23连接。
在图1和图2A所示的示例中，层叠体10由三层树脂绝缘层和在各个树脂绝缘层的双面上形成的共计四层的导体层构成。即，在图1和图2A中示出了所谓四层结构的层叠体10的示例。但是，树脂绝缘层和导体层的层叠数并不限于图1和图2A的示例，可以根据印刷布线板1或2内所构成的电路的构成进行适当选择。层叠体10可以仅由一层树脂绝缘层和分别设置于该树脂绝缘层的双面的导体层构成，可以包含多于四层的导体层。层叠体10通过包含更多的导体层，从而不使印刷布线板1、2的平面尺寸增大，就能够在印刷布线板1、2内形成规模更大且复杂的电气电路。此外，层叠体10可以如积层布线板那样通过一次性层叠一部分的导体层和树脂绝缘层而形成，而并不是各形成一层导体层和树脂绝缘层。
在第1导体层12a与第2导体层12b之间、第2导体层12b与第3导体层12c之间以及第3导体层12c与第4导体层12d之间分别通过第1通路导体13a、第2通路导体13b以及第3通路导体13c进行连接。第1通路导体13a、第2通路导体13b和第3通路导体13c分别形成在第1树脂绝缘层11a、第2树脂绝缘层11b和第3树脂绝缘层11c中。如后所述，各通路导体例如形成在通过向各树脂绝缘层的一个表面照射激光而形成的导通用孔内。导通用孔的孔径在激光的照射侧变大，在与激光的照射侧相反的一侧(里侧)变小。在图1所示的示例中，由于从图的下侧照射激光，因此导通用孔的下侧的孔径(宽度)大、上侧的孔径(宽度)小。因此，形成在该导通用孔内的各通路导体也是下侧的宽度(孔径)大、上侧的宽度(孔径)小。在图1所示的示例中，各通路导体均形成为从层叠体10的第1面10B向第2面10T孔径变小的锥形形状。第1通路导体13a的锥形形状的缩径侧与第1导体层12a的第2导体焊盘22或第3导体焊盘23连接。第3通路导体13c的层叠体10的第1面10B侧的端面与第4导体层12d的第1导体焊盘21连接。第1、第2和第3通路导体(13a、13b、13c)可以如在图2A上左端和右端的各通路导体那样形成在俯视下相互重叠的位置，形成所谓叠孔。由此，与第2导体焊盘22连接的外部的电子部件、与第3导体焊盘23连接的外部的电气电路能够以短的通路与第1导体焊盘21侧的外部的母板等电连接。
例如如图1的示例，层叠体10包含两个以上的树脂绝缘层的情况下，优选各个树脂绝缘层(第1、第2和第3的树脂绝缘层11a、11b和11c)由相同的树脂材料形成。但是，可以使用相互不同的树脂材料。各树脂绝缘层例如能够通过对层间绝缘用膜等树脂材料进行加热和加压等而形成。或者各树脂绝缘层的材料可以是树脂材料浸渗至玻璃纤维等芯材中而形成半固化状态的预浸料。容易防止由于电子部件之间的热膨胀率差所导致的翘曲。作为优选的树脂材料，可以示例环氧树脂。环氧树脂可以含有二氧化硅(SiO2)、氧化铝等无机填料。树脂绝缘层11a、11b和11c各自的厚度例如为3μm以上且为25μm以下。
如后所述，各导体层(第1、第2、第3和第4导体层12a、12b、12c和12d)例如通过电镀形成。通过使用所谓半加成法，精密地形成织细的图案。其结果是，满足特别高密度化、细间距化的要求。作为通过电镀形成的各导体层的材料，可以示例铜。各导体层的材料可以为镍等其它金属。第1～第4的导体层12a、12b、12c、12d各自的厚度例如为3μm以上且为20μm以下。
此外，在图1和图2A中未示出，但第2和第3导体焊盘22、23可以由两层以上的由不同金属构成的金属层构成。例如按照由耐腐蚀性高的金等构成的耐蚀镀层从层叠体10的第2面10T露出的方式形成第2导体焊盘22和/或第3导体焊盘23。认为导体焊盘的耐蚀性得以提高。制造方法的示例在后文进行叙述。
图3A是示出本发明的另一个实施方式的与图2A同样的截面图。在该印刷布线板100中，与图A2的印刷布线板2同样地，在层叠体10的第2面10T的中央部侧形成第2导体焊盘22，在第2面10T的外周侧形成第3导体焊盘23。第2导体焊盘22和第3导体焊盘23由异种金属层24构成，该异种金属层24是层叠两层以上的由相互不同的金属构成的层而成的。第2导体焊盘22和第3导体焊盘23从第2面10T突出而形成。认为电子部件等安装于印刷布线板100是容易的。第2导体焊盘22和第3导体焊盘23嵌入第1树脂绝缘层11a内，并且其一部分从第1树脂绝缘层11a露出。
在图3A所示的示例中，通过在层叠体10的厚度方向上从远离第1面10B的侧依次层叠第1金属层24a、第2金属层24b和第3金属层24c这三层金属层来形成异种金属层24。第1～第3金属层24a～24c优选分别由镀膜形成。例如第1～第3金属层24a～24c为电镀膜。
在图3A所示的示例中，异种金属层24由下述三层形成：由金构成的第1金属层24a、由镍构成的第2金属层24b和由铜构成的第3金属层24c。第1金属层24a是第2导体焊盘22和第3导体焊盘23的与第1面10B相反的一侧的最表层。但是，异种金属层24的层数并不限于此，例如可以在第1金属层24a与第2金属层24b之间形成追加的金属层，异种金属层24由四层以上的金属层构成。例如追加的金属层能够以由钯构成的金属层形成。异种金属层24只要是层叠有至少两层的由相互不同的金属构成的层的多层结构的金属层即可。例如异种金属层24能够由在第1面10B侧由铜镀膜形成的金属层和层叠在该金属层上的耐蚀性金属层构成。异种金属层24能够形成为分别具有如下的厚度，例如第1金属层24a为0.3μm以上且为1μm以下，第2金属层24b为3μm以上且为7μm以下，第3金属层24c为4μm以上且为6μm以下。但是，各金属层可以以相同的厚度形成。优选如图3A所示那样，作为最表层的第1金属层24a形成得最薄。
作为最表层的第1金属层24a优选由接触电阻低、耐腐蚀性高的金属形成。因此，第1金属层24a优选为耐蚀性高的金镀层。第2和第3导体焊盘22、23的耐蚀性、耐氧化性提高。认为：例如在安装电子部件时等，不易发生由于导体焊盘的氧化而产生的焊料不良。
在实施方式的印刷布线板100中，形成第2导体焊盘22和第3导体焊盘23的异种金属层24内的各金属层中，每一个金属层均通过电镀形成。因此认为，所形成的两个以上的异种金属层24的高度的偏差少。由此，例如印刷布线板100所安装的半导体元件等电子部件E2(参照图3B)的电极与第2导体焊盘22的与第1面10B相反的一侧的上表面22T之间的距离的偏差变小。在电子部件E2与第2导体焊盘22的连接时，能够提供高的可靠性。
如图3A所示，第2导体焊盘22的上表面22T和第3导体焊盘23的与第1面10B相反的一侧的上表面23T形成为从层叠体10的第2面10T突出。并且，第2导体焊盘22的第1面10B侧的下表面22B和第3导体焊盘23的第1面10B侧的下表面23B嵌入第1树脂绝缘层11a，与第1通路导体13a连接。
在图3A的示例中，异种金属层24的三层金属层(24a～24c)中的第1金属层24a和第2金属层24b的一部分从层叠体10的第2面10T突出。由这些金属层构成第2导体焊盘22和第3导体焊盘23自第2面10T起的突出部。第2金属层24b的剩余的部分和第3金属层24c嵌入第1树脂绝缘层11a。即，层叠体10的第2面10T与异种金属层24内的任意的金属层间的界面并不在同一水平面。认为：即使向第2和第3导体焊盘22、23的突出部施加第2面10T的面方向的外力，在第2和第3导体焊盘22、23的侧面的与第2面10T接触的部分也不易产生裂纹、剥离。
第2导体焊盘22的突出部距第2面10T的高度与第3导体焊盘23的突出部距第2面10T的高度大致相等。因此，在图3A中，第2导体焊盘22的突出部的高度和第3导体焊盘23的突出部的高度以相同符号“h”表示。第2导体焊盘22和第3导体焊盘23的突出部距第2面10T的高度h例如为2μm以上且为10μm以下。认为：高度h为这样的长度时，电子部件E2安装于第2导体焊盘22是容易的。推测电子部件E2的安装成品率高。此外，能够缓和电子部件E2的热膨胀系数与印刷布线板100的热膨胀系数不同所导致的应力。
但是，高度h可以是超过或低于上述范围的高度。并且，构成突出部的镀层的层数也不限于上述的示例。例如可以由仅第1金属层24a形成为从第2面10T突出的异种金属层24构成第2和第3导体焊盘22、23。即，第2面10T可以与构成异种金属层24的各金属层间的界面一致。认为这样的情况下，在实施方式的印刷布线板100中，异种金属层24通过镀层的层叠形成，因此镀层彼此牢固地接合，在镀层之间的界面不易产生剥离、断裂。
第2导体焊盘22和第3导体焊盘23的突出部距第2面10T的高度h能够通过深度d(参照图6A)的长度进行调节，该深度d是用于形成异种金属层24的金属膜53的凹部53a的深度。构成第2导体焊盘22和第3导体焊盘23的自第2面10T起的突出部、即异种金属层24的突出部的金属层部分形成在凹部53a内(参照图6B)。可以根据凹部53a的深度d的长度来调整各金属层的厚度。例如可以按照所期望的金属层包含在具有规定的高度h的异种金属层24的突出部中的方式来调整各金属层的厚度，形成层叠两层以上的金属层而成的异种金属层24。需要说明的是，对于图3A所示的第2导体焊盘22和第3导体焊盘23的异种金属层24和异种金属层24内的各金属层(24a～24c)，为了容易理解特征，将第2导体焊盘22和第3导体焊盘23的厚度方向放大而示出。
图3A的示例中，第2导体焊盘22间的间距P1小于第3导体焊盘23间的间距P2。通过中介层等重布线层，能够将不使端子间距拓宽的半导体元件等直接安装于第2导体焊盘22。在此，“间距”是指相邻的导体焊盘等的中心之间的距离。需要说明的是，如后所述，第2导体焊盘22、第3导体焊盘23能够根据实施方式的印刷布线板100所安装的电子部件E2、外部的布线板等来进行配置。
第2导体焊盘22和第3导体焊盘23的数量不限于图3A所示例的数量。例如，与第2导体焊盘22连接的电子部件的电极数所对应的数量的第2导体焊盘22能够按照与电子部件的电极配置对应的布局形成。
在图3B中示出具备连接到第2导体焊盘22上的电子部件E2的印刷布线板100a的示例。与图2B所示的示例同样地，电子部件E2的端子经由例如由焊料等构成的接合材料61而连接到由异种金属层24构成的第2导体焊盘22的上表面22T上。电子部件E2与图2B所示的示例同样地，例如为半导体元件、无源元件等。在第3导体焊盘23上能够连接例如电子部件E2以外的其它电子部件、其它印刷布线板(未图示)等。
如图4A所示，实施方式的印刷布线板100可以进一步包含形成在第3导体焊盘23上的导体柱25。图4A所示的印刷布线板101能够通过导体柱25与例如其它印刷布线板等连接。
根据图4A所示的实施方式，连接半导体元件等电子部件E3(参照图4B)的第2导体焊盘22、连接外部的电子部件、布线板(未图示)的第3导体焊盘23以及第3导体焊盘23上的导体柱25分别通过镀覆形成。能够实现印刷布线板101的细间距化。认为：能够提供集成度高、进而内部的连接部的可靠性高的层叠封装。
在图4A的示例中，导体柱25包含被覆第3导体焊盘23的上表面23T的金属膜53和通过电镀形成在金属膜53上的镀膜25a。金属膜53例如由铜、镍等金属箔构成。镀膜25a能够通过将金属膜53作为种子层的电镀，优选由与金属膜53相同的材料形成。镀膜25a例如为铜镀膜。导体柱25具有与第3导体焊盘23侧相反的一侧的端面25T。在导体柱25的端面25T上安装外部的布线板等。在图4A的示例中，通过第3导体焊盘23的上表面23T的中心且与上表面23T垂直的直线通过导体柱25的端面25T的中心。按照导体柱25位于第3导体焊盘23的大致中央的方式形成导体柱25。因此，导体柱25间的间距与第3导体焊盘23间的间距P2相等。
导体柱25能够隔着第3导体焊盘23而与层叠体10内的任意的导体焊盘连接。连接到与导体柱25接合的第3导体焊盘23上的第1通路导体13a和第2和第3通路导体(13b、13c)可以形成在俯视下相互重叠的位置，形成所谓叠孔。即，导体柱25、第3导体焊盘23、第1～第3通路导体(13a～13c)和第1导体焊盘21可以全部形成在俯视下重叠的位置。例如它们可以全部形成在大致同轴上。连接到导体柱25的端面25T上的外部的布线板等能够以短的通路与第1导体焊盘21侧的外部的母板等电连接。
金属膜53被覆第3导体焊盘23的上表面23T和第3导体焊盘23的自第2面10T起的突出部的侧面。即，第3导体焊盘23的突出部不仅上表面23T的面与金属膜53结合，在侧面上也与金属膜53接合。认为不易产生金属膜53的剥离等。认为印刷布线板101的可靠性高。
导体柱25的直径例如为50μm以上且为150μm以下。在图4A的示例中，导体柱25的端面25T的直径大于第3导体焊盘23的上表面23T的直径。需要说明的是，为了便于说明，使用“直径”这一术语，但各导体焊盘、导体柱的平面形状不限于圆形、椭圆形。它们能够具有任意的平面形状。因此，导体柱25的端面25T等的“直径”是指归属于端面25T等的外周的两点间的距离内的最大值。
导体柱25具有长度L。长度L例如为50μm以上且为200μm以下。导体柱25的长度L具有这样的规定的长度，因此利用导体柱25缓和连接到导体柱25上的外部的布线板、电子部件的热膨胀系数与印刷布线板101的热膨胀系数不同所导致的应力。认为：即使层叠封装中的印刷布线板101受到热循环，连接到导体柱25上的外部的布线板等与印刷布线板101之间的连接也长期稳定。但是，导体柱25的长度L不限于上述的长度。例如如图4B所示，能够在第2导体焊盘22上，与图2B、图3B所示的印刷布线板2a、印刷布线板100a同样地安装电子部件E3。电子部件E3经由例如由焊料等构成的接合材料61而连接到第2导体焊盘22上。导体柱25的长度L可以根据连接到第2导体焊盘22上的电子部件的厚度、电子部件的连接中所用的接合材料的厚度等进行选择。
接着，以图2A所示的印刷布线板2为例，参照图5A～5O对实施方式的印刷布线板的制造方法的一例进行说明。
如图5A所示，例如准备基板51和带载体铜箔52的金属膜53。该基板51仅是为了便于说明而描绘的，在图5A和后述的图5B～图5L中以及在图6A～图6K中并不打算表示其实际的厚度。此外，金属膜53也与图4A同样地在其厚度方向上放大而示出。带载体铜箔的金属膜的载体铜箔52和金属膜53例如通过热塑性的粘接剂(未图示)粘接。并且，带载体铜箔的金属膜的载体铜箔52通过热压接而粘贴在由预浸料构成的基板51上。载体铜箔52和金属膜53通过由热塑性的粘接剂粘接，在之后的工序中使温度上升而剥去，从而金属膜53和载体铜箔52容易分离。载体铜箔52和金属膜53可以仅在外周附近的空白部接合。基板51只要具有适度的刚性即可。例如，基板51可以是铜等金属板或陶瓷等绝缘板。作为金属膜53，例如使用铜箔。但是，金属膜53的材料不限于此。金属膜53只要由在表面上能够形成第1导体层12a(参照图5D)的材料形成即可。例如，金属膜53可以是由镍等其它金属构成的膜状体或箔状体。
在本实施方式的印刷布线板2的制造方法中，能够在基板51的两侧的面形成第1导体层12a等。该情况下，同时形成两个第1导体层12a等。但是，可以仅在基板51的一面形成第1导体层12a等。在以下的说明中，针对基板51的一面，对实施方式的制造方法进行说明，对于另一面的说明、各附图的图示进行了适当省略。
如图5B所示，在第1导体层12a的形成第2和第3导体焊盘22、23(参照图2A和图5C)的位置具有开口56的抗蚀剂图案55形成在金属膜53上。在开口56的底面，金属膜53露出。
接着，通过将金属膜53作为种子层的电镀在各个开口56内形成镀层20。即，由镀层20构成且包含两个以上的导体焊盘和规定的导体图案的第1导体层12a形成在金属膜53上。图2A所示的印刷布线板2的情况下，印刷布线板2在层叠体10的第2面10T上的中央部侧具有两个以上的第2导体焊盘22，并且在外周侧具有两个以上的第3导体焊盘23。因此，镀层20形成在与金属膜53上的中央部侧和外周部侧的各个导体焊盘对应的位置。制造图1所示的印刷布线板1的情况下，镀层20仅形成在与层叠体10的第2面10T上的中央部侧的第2导体焊盘22对应的位置。此外，在第2和第3导体焊盘22、23的从第2面10T的露出面上形成包含耐蚀镀层的第2和第3导体焊盘22、23的情况下，在开口56的底面上形成例如由金等构成的第1镀层作为耐蚀镀层。接着，在第1镀层上形成第2镀层。由第1镀层和第2镀层的层叠体构成第2和第3导体焊盘22、23。通过后述的金属膜53的去除工序(参照图5M)，与金属膜53对置的第2和第3导体焊盘22、23的耐蚀镀层露出。
接着，去除抗蚀剂图案55，从而如图5D所示，在金属膜53的与载体铜箔52相反的一侧的面上以包含第2和第3导体焊盘22、23的规定的图案形成第1导体层12a。
接着，如图5E所示，被覆第1导体层12a的第1树脂绝缘层11a形成在金属膜53上。第1树脂绝缘层11a构成层叠体10(参照图2A)的第2面10T。第1树脂绝缘层11a形成为覆盖第1导体层12a内的第2和第3导体焊盘22、23的露出面。即，在图5E的示例中，第2和第3导体焊盘22、23的侧面和上表面(第2和第3导体焊盘22、23的与金属膜53相反的一侧的表面)被第1树脂绝缘层11a覆盖。例如，膜状的绝缘材层叠在第1导体层12a上，进行加压的同时进行加热。如上所述，第1树脂绝缘层11a的材料是不包含增强材料等的环氧树脂等。
接着，如图5F所示，形成贯通第1树脂绝缘层11a的导通用孔31a。导通用孔31a优选通过将CO2激光照射至第1树脂绝缘层11a的导通用孔31a的形成位置而形成。从第1树脂绝缘层11a的与第1导体层12a侧相反的一侧的表面照射激光时，形成向第1导体层12a侧孔径变小的锥形形状的导通用孔31a。
如图5F所示，在导通用孔31a内和第1树脂绝缘层11a的表面上通过例如化学镀覆(非电解镀敷)形成金属层32b。金属层32b可以通过溅射、真空蒸镀等形成。该金属层32b的材料也优选铜，但不限于此。例如金属层32b可以是通过溅射形成的Ti/Cr溅射层。金属层32b的厚度为0.05μm以上且为1.0μm以下的程度。
然后，如图5G所示，例如将金属层32b作为种子层，通过电镀形成电镀膜33b。由第1树脂绝缘层11a上的金属层32b和电镀膜33b形成第2导体层12b。此外，由导通用孔31a内的金属层32b和电镀膜33b形成第1通路导体13a。对于该第2导体层12b的导体图案(布线图案)，通过形成在规定的位置具有开口的抗镀层(未图示)且在该开口内形成电镀膜33b而得到。该抗镀层的开口设置在第2导体层12b的导体图案的形成位置和导通用孔31a上。形成电镀膜33b后，去除未图示的抗镀层。通过去除抗镀层而露出的金属层32b通过蚀刻去除。其结果是，形成图5G所示那样的第2导体层12b。需要说明的是，下文中金属层32b和电镀膜33b不进行区别，一起设为第2导体层12b。对于金属层32b和电镀膜33b的材料没有特别限定。优选使用铜。第2导体层12b低成本且容易地形成。
接着，如图5H所示，通过在第2导体层12b和第1树脂绝缘层11a上反复进行与图5E～图5G的工序同样的工序，形成第2树脂绝缘层11b和第3导体层12c。第3导体层12c和第2导体层12b与上述图5F～图5G同样地通过形成第2通路导体13b而连接。需要说明的是，如上所述，在图5H中，第2导体层12b和第3导体层12c简化为一层而示出。在图5I～图5M中，各导体层也同样地进行了简化。
进一步，通过反复进行与图5E～图5G的工序同样的工序，如图5I所示那样在第3导体层12c和第2树脂绝缘层11b上形成第3树脂绝缘层11c和第4导体层12d。第4导体层12d以包含第1导体焊盘21的规定的图案形成。两个以上的第1导体焊盘21形成为在第1面10B上突出。并且，与上述图5F～图5G同样地第4导体层12d和第3导体层12c通过形成第3通路导体13c而连接。图2A所示的印刷布线板2的四层结构的层叠体10完成。层叠体10通过反复进行图5E～图5G的工序，能够形成为更多的所期望的层数。此外，层叠体10可以形成为仅由一层树脂绝缘层和设置在该树脂绝缘层的双面的导体层构成。
接着，如图5J所示，在层叠体10的第1面10B(第3树脂绝缘层11c的露出面)上，形成在第1导体焊盘21上具有开口27a的阻焊层27。例如感光性的环氧材等的层形成在层叠体10的第3树脂绝缘层11c和第4导体层12d上的整个面。环氧材层的阻焊层27的形成部分通过掩模而被曝光。第1导体焊盘21等上的环氧材未被曝光，而通过显影去除。去除了环氧材的部分成为开口27a。阻焊层27可以利用丝网印刷、喷雾涂布等其它方法形成。对于阻焊层27的材料没有特别限定。优选使用含有40～70重量％的二氧化硅等无机填料的环氧树脂。
如图5K所示，在层叠体10的第1面10B上隔着阻焊层27粘接有支撑板28。通过支撑板28支撑后述的基板51和载体铜箔52的去除工序后的印刷布线板。例如，支撑板28在后述的印刷布线板2的后续工序中或在电子部件安装于第2导体焊盘22(参照图2A)上时能够作为层叠体10的支撑材发挥功能。作为支撑板28，能够使用具有适度的刚性的材料。例如，对于支撑板28而言，可使用将预浸料固化而成的玻璃环氧基板、与基板51(参照图5A)同样的金属板、或双面覆铜层叠板等。支撑板28的厚度例如为100μm以上500μm以下。支撑板28对于阻焊层27具有密合性，经由作为与阻焊层27的粘接剂发挥功能的粘接层29而与阻焊层27粘接。构成粘接层29的材料只要能够与支撑板28粘接，则对其没有特别限定。支撑板28有时在安装上述电子部件后等从层叠体10去除。因此，作为粘接层29的材料，特别优选在层叠体10的粘接面之间、即与阻焊层27或第1导体焊盘21之间未表现出牢固的粘接力但具有适度的密合性的材料。优选至少在与支撑板28之间表现出比与阻焊层27等之间强的粘接力的材料。构成粘接层29的材料可以是通过紫外线照射或加热等特定的处理而使与阻焊层27的粘接性丧失的材料。例如可以示例丙烯酸系树脂作为粘接层29的材料。
接着，如图5L所示，去除基板51和载体铜箔52。在基板51的两侧形成有各导体层等的情况下，通过去除基板51和载体铜箔52而得到两个层叠体10。如上所述，载体铜箔52和金属膜53由热塑性树脂等粘接。因此，例如通过使温度上升而施加力，基板51和载体铜箔52与金属膜53简单地分离。其结果是，金属膜53与载体铜箔52的接合面露出。需要说明的是，该载体铜箔52和金属膜53仅在其周围进行粘接的情况下，通过将该粘接的部分的内侧切断，而将两者简单地分离。金属膜53在层叠体10的第2面10T侧的整个面露出。
接着，如图5M所示，金属膜53通过蚀刻去除。通过去除金属膜53，第2和第3导体焊盘22、23的与支撑板28相反的一侧的一面露出。即，第2和第3导体焊盘22、23的与层叠体10的第1面10B相反的一侧的表面露出。图2A所示的印刷布线板2完成。对于所完成的印刷布线板2，可以在第2导体焊盘22上连接电子部件E1(参照图2B)。实施方式的印刷布线板2中，包含用于与电子部件连接的焊盘的两个以上的第2导体焊盘22以细间距形成在层叠体10的第2面10T上。第2面10T能够成为对于将半导体元件那样以细间距设置有多个电极的电子部件连接而言优选的安装面。
制造图2B所示的具有电子部件的印刷布线板2a的情况下，在图5M所示的印刷布线板2上安装电子部件E1。如图5N所示，按照电子部件E1的端子经由接合材料61而位于第2导体焊盘22的一面22a上的方式，将电子部件E1配置在层叠体10的第2面10T上。在电子部件E1的配置之前，将焊料糊料等供给至第2导体焊盘22上。印刷布线板2与电子部件E1一起在回焊炉、高温槽等中被加热，从而将电子部件E1连接到第2导体焊盘22上。在层叠体10被支撑板28支撑的状态下，安装电子部件E1，因此电子部件E1能够适当地安装在印刷布线板2上。图2B所示的具有电子部件E1的印刷布线板完成。
安装电子部件E1后，如图5O所示，可以将支撑板28从层叠体10剥离。由此，第1导体焊盘21露出，外部的电气电路与第1导体焊盘21的连接变得容易。此外，如图5O所示，可以形成覆盖电子部件E1的周围的树脂密封层M。形成树脂密封层M的情况下，支撑板28可以在树脂密封层M的形成前剥离，也可以在树脂密封层M的形成后剥离。
如上所述，使支撑板28和层叠体10密合的粘接层29优选由与阻焊层27不具有牢固的粘接性的材料构成。该情况下，支撑板28和层叠体10通过向相互反方向拉伸而能够容易地分离。可以根据粘接层29的粘接特性一边伴随紫外线照射或加热一边将支撑板28和层叠体10拉开，或者在紫外线照射或加热后将支撑板28和层叠体10拉开。支撑板28能够在安装电子部件E1后，例如在至第1导体焊盘21与外部的电气电路的连接工序为止的适当的时机去除。
树脂密封层M例如能够通过将主要由环氧树脂等构成的流动性的模制树脂供给至电子部件E1的上表面、周围，根据需要进行加热而形成。树脂密封层M可以利用树脂膜向电子部件E1上的层叠和加热等其它任意方法形成。此外，可以形成仅填充至电子部件E1与层叠体10的间隙的、所谓底部填充形状的树脂密封层。
在图2A所示的印刷布线板2中，通过去除金属膜53而露出的第2和第3导体焊盘22、23的与支撑板28相反的一侧的露出面侧与层叠体10的第2面10T(第1树脂绝缘层11a的露出面)形成为同一水平面的状态。但是，第2和第3导体焊盘22、23的与支撑板28相反的一侧的露出面可以从层叠体10的第2面10T凹陷。即，在金属膜53的蚀刻时，金属膜53被大致去除，在金属膜53下的层叠体10的第2面10T露出之后，也可以进行蚀刻加工。第2和第3导体焊盘22、23的露出面附近由能够用金属膜53的蚀刻液溶解的材料构成的情况下，第2和第3导体焊盘22、23的露出面被蚀刻，从而能够比第2面10T凹陷。与电子部件E1等连接的情况下，各导体焊盘间的第1树脂绝缘层11a的部分成为壁，能够防止焊料等接合材料61(参照图2B)从各导体焊盘的润湿扩展。能够防止在相邻的导体焊盘间接合材料接触而成为电短路状态。此外，从将金属膜53完全去除而将各导体焊盘间可靠地分离这样的观点出发，继续这样的蚀刻也是优选的。去除金属膜53后，将第2和第3导体焊盘22、23的露出面蚀刻至何处是任意的。例如第2和第3导体焊盘22、23的露出面能够从第2面10T凹陷数μm左右。
此外，在图2A的示例中，层叠体10的第2面10T未被阻焊剂覆盖而露出，但可以在层叠体10的第2面10T上以与阻焊层27的形成方法同样的方法形成阻焊层。此外，可以在第2和第3导体焊盘22、23的露出面形成基于Ni/Au、Ni/Pd/Au或Sn等的保护膜。
接着，参照图6A～图6L对图3A所示的印刷布线板100的制造方法的一个实施方式进行说明。
在与图5A的工序同样地准备的基板51和带载体铜箔52的金属膜53上，在第1导体层12a的形成第2导体焊盘22和第3导体焊盘23的位置具有开口56的抗蚀剂图案55与图5B的工序同样地形成在金属膜53上。在开口56内金属膜53露出。接着，如图6A所示，通过开口56而露出的金属膜53被蚀刻。在金属膜53形成两个以上的凹部53a。
凹部53a具有深度d。深度d是从金属膜53和抗蚀剂图案55的界面至凹部53a的底面的长度。凹部53a的深度d的尺寸例如为2μm以上且为10μm以下。凹部53a的深度d是大致相当于异种金属层24的自第2面10T起的突出部的高度h(参照图3A和4A)的尺寸。因此，通过改变凹部53a的深度d的尺寸、即本工序中的金属膜53的蚀刻量，能够容易地调整异种金属层24的、即第2导体焊盘22和第3导体焊盘23的突出部距第2面10T的高度h。第2导体焊盘22和第3导体焊盘23的突出部距第2面10T的高度h根据安装在第2导体焊盘22上的电子部件的厚度等任意选择。如图6A所示，凹部53a的深度d的尺寸小于金属膜53的厚度。即，凹部53a未贯通金属膜53。此外，凹部53a的平面形状形成为与第2导体焊盘22和第3导体焊盘23的平面形状大致相同。
接着，如图6B所示，通过将金属膜53作为种子层的电镀，在各个凹部53a内形成镀层。层叠由异种金属构成的两个以上的金属层而形成，由此在凹部53a内形成异种金属层24。即，形成第2导体焊盘22和第3导体焊盘23。在图3A和图4A的印刷布线板100、101中，构成第2导体焊盘22和第3导体焊盘23的异种金属层24由三层金属层形成。如图6B所示，异种金属层24的基板51侧的一部分形成在凹部53a内。在凹部53a的底面上形成第1金属层24a，在第1金属层24a上形成第2金属层24b以及在第2金属层24b上形成第3金属层24c。第1金属层24a优选是由耐腐蚀性高的金属形成的耐蚀镀层。第1金属层24a、第2金属层24b和第3金属层24c例如分别由金、镍和铜的镀层形成。但是，各金属层的材料不限于此。在第1金属层24a上形成至少一层由与第1金属层不同的金属构成的金属层即可。此外，图6B示出第1金属层24a较薄地形成的示例，但各个金属层可以以相同的厚度形成。
如图6B所示，异种金属层24的厚度大于凹部53a的深度d。开口56的一部分也被异种金属层24填充。异种金属层24的形成后，去除抗蚀剂图案55。
如图6C所示，以规定的图案形成包含异种金属层24的第1导体层12a。异种金属层24的一部分从金属膜53的与载体铜箔52相反的一侧的面突出。第3金属层24c构成异种金属层24的自金属膜53起的突出部分的端部。
接着，如图6D所示，在金属膜53上和第1导体层12a上利用与图5E的工序同样的方法形成被覆第1导体层12a的第1树脂绝缘层11a。第1树脂绝缘层11a形成为被覆包含第2导体焊盘22和第3导体焊盘23的侧面的一部分的第2和第3导体焊盘22、23的露出面。即，第1树脂绝缘层11a形成为第2导体焊盘22和第3导体焊盘23的自金属膜53起的突出部分嵌入第1树脂绝缘层11a内。
如图6E所示，在第1树脂绝缘层11a中，利用与图5F的工序同样的方法形成锥形形状的导通用孔31a，该锥形形状的导通用孔31a贯通第1树脂绝缘层11a，向第1导体层12a侧孔径变小。接着，如图6F所示，利用与图5F～图5G的工序同样的方法在导通用孔31a内和第1树脂绝缘层11a的表面上形成金属层32b。将金属层32b作为种子层，通过电镀形成电镀膜33b。第1树脂绝缘层11a上的金属层32b和电镀膜33b形成第2导体层12b，由导通用孔31a内的金属层32b和电镀膜33b形成第1通路导体13a。并且，如图6G所示，通过反复进行与图5E～图5G的工序同样的工序，在第2导体层12b和第1树脂绝缘层11a上形成第3导体层12c和第2树脂绝缘层11b。同样地，如图6H所示，在第3导体层12c和第2树脂绝缘层11b上形成第4导体层12d和第3树脂绝缘层11c。第4导体层12d以包含形成为在第1面10B上突出的第1导体焊盘21的规定的图案形成。在第2树脂绝缘层11b中形成第2通路导体13b，在第3树脂绝缘层11c中形成第3通路导体13c。需要说明的是，在图6G～图6L中，各导体层简化为一层而示出。
接着，如图6I所示，利用与图5J的工序同样的方法，形成在第1导体焊盘21上具有开口27a的阻焊层27。并且，如图6J所示，利用与图5K的工序同样的方法，支撑板28隔着阻焊层27而粘接在层叠体10的第1面10B上。接着，如图6K所示，利用与图5L的工序同样的方法，去除基板51和载体铜箔52，金属膜53在层叠体10的第2面10T侧的整个面露出。
如图6L所示，金属膜53通过蚀刻去除。通过去除，构成第2和第3导体焊盘22、23的异种金属层24的与第1面10B相反的一侧的端面22T、23T露出。图3A所示的印刷布线板100完成。包含端面22T、23T的异种金属层24的一部分从层叠体10的第2面10T突出。形成有包含从层叠体10的第2面10T突出的部分的第2和第3导体焊盘22、23。认为电子部件安装于第2面10T是容易的。第2和第3导体焊盘22、23的端面22T、23T由第1金属层24a形成。即，例如由耐腐蚀性高的金构成的耐蚀镀层构成第2和第3导体焊盘22、23的端面22T、23T。认为：能够得到例如外部的电子部件、布线板等与第2和第3导体焊盘22、23的良好的焊接。
制造图3B所示的印刷布线板100a的情况下，电子部件E2经由接合材料61而与图6L所示的印刷布线板100的第2导体焊盘22连接。电子部件E2通过经过与参照图5N进行说明的工序同样的工序，能够连接到第2导体焊盘22上。可以利用参照图5O进行说明的方法同样的方法将支撑板28从印刷布线板100a的层叠体10剥离。此外，可以形成覆盖电子部件E2的周围的树脂密封层M。形成树脂密封层M的情况下，支撑板28可以在树脂密封层M的形成前剥离，也可以在树脂密封层M的形成后剥离。
形成图4A所示的印刷布线板101的情况下，在去除金属膜53前(参照图7A)，在形成于层叠体10的第2面10T的外周部的第3导体焊盘23上形成导体柱25(参照图4A)。首先，如图7B所示，在金属膜53上的整个面形成抗镀层41。如图7C所示，在抗镀层41上，在导体柱25的形成部分形成开口42。在开口42的底面，第3导体焊盘23上的金属膜53露出。该开口42通过例如曝光和显影形成。因此，形成具有大致垂直的壁面的开口42。抗镀层41的厚度能够与导体柱25的长度大致同程度、或者比导体柱25的长度稍微厚。如图7D所示，通过将金属膜53作为供电层的电镀，在抗镀层41的开口42中露出的金属膜53上形成镀膜25a。镀膜25a隔着金属膜53而与第3导体焊盘23连接。如上所述，抗镀层41的开口42能够具有大致垂直的壁面。因此，镀膜25a也能够在高度方向上以大致相同的宽度形成。
然后，如图7E所示，去除抗镀层41。接着，通过去除抗镀层41而露出的金属膜53通过蚀刻去除。镀膜25a在利用蚀刻去除金属膜53时，对金属膜53的镀膜25a的下方的部分进行掩模。被第3导体焊盘23上的镀膜25a掩模的部分的金属膜53未被去除而残留。此外，镀膜25a的与金属膜53的界面25B的直径大于第3导体焊盘23的上表面23T的直径。因此，在金属膜53去除后的第3导体焊盘23的自第2面10T起的突出部的侧面也残留有金属膜53。由未被去除而残留的金属膜53和镀膜25a形成导体柱25。图4A所示的印刷布线板101完成。
对于导体柱25的材料没有特别限定。优选低成本且电阻小的铜。作为用于形成由铜构成的镀膜25a的镀覆液，可以举出例如硫酸铜镀覆液等。镀膜25a的长度(镀覆的厚度)通过镀覆时间进行控制。能够形成所期望的高度的导体柱25。优选镀膜25a和金属膜53由相同的材料形成。能够形成强度高的导体柱25。
粘接有支撑板28的层叠体10的支撑板28彼此接合，各支撑板28上的印刷布线板101的后续工序例如可以同时进行。例如，在第3导体焊盘23上形成导体柱25能够在两侧的层叠体10上同时进行。具体而言，在图6K所示的支撑板28向层叠体10的粘接工序后，两个支撑板28彼此使支撑板28的与阻焊层27相反的一侧的露出面彼此对置而接合。例如，支撑板28能够通过能够剥离的粘接剂等相互接合。或者两个支撑板28可以夹着其它支撑板而分别与其它支撑板的两侧接合。并且，在所接合的两个支撑板28上的层叠体10各自的第3导体焊盘23上，使用参照图7A～图7E进行说明的方法形成导体柱25。然后，例如在去除金属膜53后，将两个支撑板28分离。导体柱25能够在两侧的层叠体10上大致同时形成，因此能够高效率地制造印刷布线板。
制造图4B所示的具有电子部件的印刷布线板101a的情况下，在所完成的印刷布线板101的第2导体焊盘22上安装电子部件E3。如图7F所示，电子部件E3利用焊料回焊等与参照图5N进行说明的方法同样的方法，经由接合材料61而与第2导体焊盘22连接。此外，可以在导体柱25的端面25T上连接未图示的母板、其它印刷布线板，形成半导体封装材的一部分。并且，如图7G所示，支撑板28利用与参照图5O进行说明的方法同样的方法适当地从层叠体10剥离。
实施方式的印刷布线板的制造方法不限于参照图5A～图5O、图6A～图6L和图7A～图7G进行说明的方法，能够任意变更其条件、顺序等。此外，可以省略特定的工序，可以追加其它工序。
符号说明
1、2、2a、100、100a、101、101a 印刷布线板
10 层叠体
10B 层叠体的第1面
10T 层叠体的第2面
11a 第1树脂绝缘层
11b 第2树脂绝缘层
11c 第3树脂绝缘层
12a 第1导体层
12b 第2导体层
12c 第3导体层
12d 第4导体层
13a 第1通路导体
13b 第2通路导体
13c 第3通路导体
21 第1导体焊盘
22 第2导体焊盘
22T 第2导体焊盘的上表面
22B 第2导体焊盘的下表面
23 第3导体焊盘
23T 第3导体焊盘的上表面
23B 第3导体焊盘的下表面
24 异种金属层
24a 第1金属层
24b 第2金属层
24c 第3金属层
25 导体柱
25T 导体柱的端面
27 阻焊层
27a 阻焊层的开口
28 支撑板
29 粘接层
41 抗镀层
42 开口
51 基板
52 载体铜箔
53 金属膜
53a 金属膜的基于蚀刻的凹部
55 抗蚀剂图案
56 抗蚀剂图案的开口
E1、E2、E3 电子部件

Claims (23)

1.一种印刷布线板，其具有层叠体，该层叠体包含交替层叠的导体层和树脂绝缘层，在至少一层的树脂绝缘层的双面具有导体层，
所述层叠体具有第1面和与所述第1面相反的一侧的第2面，并且具备形成在所述第1面上的两个以上的第1导体焊盘和至少部分地嵌入构成所述第2面的第1树脂绝缘层内并使一面在所述第2面侧露出的第2导体焊盘，
所述第2导体焊盘的所述一面从所述第2面突出，从所述层叠体的所述第2面至所述第2导体焊盘的所述一面的高度为2μm以上且为10μm以下，
在所述层叠体的第1面形成有阻焊层，在所述阻焊层上设置有支撑板，
利用在与支撑板之间表现出比与阻焊层或第1导体焊盘之间强的粘接力的粘接剂使支撑板与阻焊层密合。
2.如权利要求1所述的印刷布线板，其中，所述层叠体具备两个以上的通路导体，其形成在所述树脂绝缘层内并从所述第1面向所述第2面缩径。
3.如权利要求1所述的印刷布线板，其中，所述第1导体焊盘形成在所述层叠体的第1面上。
4.如权利要求1所述的印刷布线板，其中，所述层叠体的第2面未被阻焊剂覆盖。
5.如权利要求1所述的印刷布线板，其中，进一步具有安装在所述第2导体焊盘的电子部件。
6.如权利要求1所述的印刷布线板，其中，所述第2导体焊盘包含异种金属层，该异种金属层是层叠两层以上的由相互不同的金属构成的层而成。
7.如权利要求6所述的印刷布线板，其中，所述异种金属层由铜镀层和设置在铜镀层上的耐蚀镀层形成。
8.如权利要求1所述的印刷布线板，其中，所述第2导体焊盘形成在所述层叠体的第2面的中央部侧，所述层叠体进一步包含形成在所述第2面的外周侧的两个以上的第3导体焊盘，所述第3导体焊盘至少部分地嵌入所述第1树脂绝缘层内并使一面至少部分地从所述层叠体的第2面露出。
9.如权利要求8所述的印刷布线板，其中，所述第2导体焊盘间的间距小于所述第3导体焊盘间的间距。
10.如权利要求8所述的印刷布线板，其中，所述第3导体焊盘包含异种金属层，该异种金属层是层叠两层以上的包含相互不同的金属的层而成。
11.如权利要求10所述的印刷布线板，其中，所述异种金属层由铜镀层和设置在铜镀层上的耐蚀镀层形成。
12.如权利要求8所述的印刷布线板，其中，在所述第3导体焊盘的所述一面上形成有导体柱。
13.如权利要求12所述的印刷布线板，其中，所述导体柱包含被覆所述第3导体焊盘的所述一面的金属膜和形成在所述金属膜上的镀膜。
14.如权利要求12所述的印刷布线板，其中，所述导体柱具有50μm以上且200μm以下的长度。
15.如权利要求12所述的印刷布线板，其中，所述导体柱的直径大于所述第3导体焊盘的直径。
16.如权利要求12所述的印刷布线板，其中，所述第1导体焊盘的至少一部分经由形成在所述层叠体的所述树脂绝缘层内的通路导体而与形成在所述第3导体焊盘上的所述导体柱连接，所述通路导体以及经由所述通路导体而连接的所述第1导体焊盘和所述导体柱形成在俯视下重叠的位置。
17.一种印刷布线板的制造方法，其包含：
准备在表面具备金属膜的基板；
在所述金属膜上形成包含两个以上的导体焊盘的金属层；
在所述金属膜上形成被覆包含侧面的所述导体焊盘的露出面的树脂绝缘层，进一步在所述树脂绝缘层上层叠导体层，由此形成层叠体，该层叠体具有面对所述金属膜的第2面和与所述第2面相反的一侧的第1面，包含至少一组树脂绝缘层和导体层；
在所述层叠体的所述第1面上形成阻焊层；
利用粘接剂使支撑板隔着所述阻焊层而粘接在所述层叠体的所述第1面，所述粘接剂在与支撑板之间表现出比与阻焊层之间强的粘接力；
去除所述基板；和
通过去除所述金属膜，使所述导体焊盘的与所述支撑板相反的一侧的一面露出。
18.如权利要求17所述的印刷布线板的制造方法，其中，进一步包含：在所述支撑板设置于所述层叠体的第1面的状态下将电子部件安装于通过去除所述金属箔而露出的所述导体焊盘上；和在安装所述电子部件后将所述支撑板从所述层叠体剥离。
19.如权利要求17所述的印刷布线板的制造方法，其中，形成所述金属层包含通过电镀而形成由相互不同的至少两层的金属层构成的异种金属层。
20.如权利要求19所述的印刷布线板的制造方法，其中，形成所述异种金属层包含形成耐蚀镀层和在所述耐蚀镀层上形成铜镀层。
21.如权利要求17所述的印刷布线板的制造方法，其中，进一步包含在形成所述金属层前在所述金属膜上形成两个以上的凹部，
所述金属层的所述基板侧的一部分形成在所述凹部内，所述树脂绝缘层以被覆所述导体焊盘的侧面的一部分的方式形成。
22.如权利要求17所述的印刷布线板的制造方法，其中，进一步包含在所述金属膜的与所述金属层相反的一侧的表面上形成镀膜从而形成包含所述金属膜和所述镀膜的导体柱，
所述导体柱形成在所述两个以上的导体焊盘中的形成在所述层叠体的第2面的外周部的导体焊盘上。
23.如权利要求22所述的印刷布线板的制造方法，其中，在所述支撑板的粘接工序之后，进一步包含：
使所述支撑板的与所述阻焊层相反的一侧的露出面对置，将两个所述支撑板接合；
在所述两个支撑板上的所述层叠体各自的所述第2面的外周部所形成的导体焊盘上大致同时形成所述导体柱；和
在去除所述金属膜后，将所述两个支撑板彼此分离。
CN201710710449.0A 2016-08-22 2017-08-18 印刷布线板及其制造方法 Active CN107770946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-161870 2016-08-22
JP2016161870A JP2018032661A (ja) 2016-08-22 2016-08-22 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
CN107770946A CN107770946A (zh) 2018-03-06
CN107770946B true CN107770946B (zh) 2020-07-10

Family

ID=61190869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710710449.0A Active CN107770946B (zh) 2016-08-22 2017-08-18 印刷布线板及其制造方法

Country Status (3)

Country Link
US (2) US20180054888A1 (zh)
JP (1) JP2018032661A (zh)
CN (1) CN107770946B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
CN110570770B (zh) * 2019-09-12 2021-08-13 云谷（固安）科技有限公司 显示面板及显示装置
JP7459492B2 (ja) 2019-11-29 2024-04-02 大日本印刷株式会社 配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450950A2 (en) * 1990-04-05 1991-10-09 General Electric Company A flexible high density interconnect structure and flexibly interconnected system
CN102725143A (zh) * 2010-01-25 2012-10-10 旭硝子株式会社 层叠体的制造方法以及层叠体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20170037331A (ko) * 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450950A2 (en) * 1990-04-05 1991-10-09 General Electric Company A flexible high density interconnect structure and flexibly interconnected system
CN102725143A (zh) * 2010-01-25 2012-10-10 旭硝子株式会社 层叠体的制造方法以及层叠体

Also Published As

Publication number Publication date
US20190327830A1 (en) 2019-10-24
CN107770946A (zh) 2018-03-06
JP2018032661A (ja) 2018-03-01
US20180054888A1 (en) 2018-02-22
US10874018B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP4055717B2 (ja) 半導体装置およびその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JP5138277B2 (ja) 配線基板およびその製造方法
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
US9510450B2 (en) Printed wiring board and method for manufacturing the same
JP2017084997A (ja) プリント配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017152536A (ja) プリント配線板及びその製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
CN107770946B (zh) 印刷布线板及其制造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP2013058775A (ja) 半導体パッケージ基板の製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant