JP2018032659A - プリント配線板およびプリント配線板の製造方法 - Google Patents

プリント配線板およびプリント配線板の製造方法 Download PDF

Info

Publication number
JP2018032659A
JP2018032659A JP2016161868A JP2016161868A JP2018032659A JP 2018032659 A JP2018032659 A JP 2018032659A JP 2016161868 A JP2016161868 A JP 2016161868A JP 2016161868 A JP2016161868 A JP 2016161868A JP 2018032659 A JP2018032659 A JP 2018032659A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
printed wiring
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016161868A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
浩之 坂
Hiroyuki Saka
浩之 坂
海櫻 梅
Haiying Mei
海櫻 梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016161868A priority Critical patent/JP2018032659A/ja
Priority to US15/682,770 priority patent/US20180054891A1/en
Publication of JP2018032659A publication Critical patent/JP2018032659A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

【課題】プリント配線板の配線の微細化および外部の電気回路との接続品質の向上。【解決手段】実施形態のプリント配線板1は、樹脂絶縁層からなる第1面10Fおよび第2面10Sを有している、導体層2a〜2dと樹脂絶縁層3a〜3cとの積層体10と、積層体10の第1面10F上に形成されるソルダーレジスト層5と、積層体10の第1面10F上にソルダーレジスト層5を挟んで設けられる支持板7とを有している。そして、積層体10は、第1面10Fに形成されている複数の第1導体パッド21と、第2面10Sに形成されている複数の第2導体パッド22と、複数のビア導体4a〜4cとを有し、複数の第2導体パッド22は積層体10の第2面10S上に突出しており、複数のビア導体4a〜4cは第1面10F側から第2面10S側に向かって縮径している。【選択図】図1

Description

本発明は、支持板を備えているプリント配線板およびその製造方法に関する。
特許文献1には、コア基板を有さない多層配線基板が開示されている。多層配線基板は、接続パッドなどの配線パターン、ならびに、絶縁層および保護膜だけで構成されている。この多層配線基板は、半導体素子の搭載面と、この搭載面と反対側の外部接続端子の接合面とを有している。外部接続端子の接続面側の配線パターンは、絶縁層に埋め込まれている。
特開2009−224739号公報
特許文献1の多層配線基板は、コア基板を有さず、かつ、薄い配線パターンと、主に樹脂からなる絶縁層および保護膜とだけで構成されている。そのため、半導体素子の実装時などに反りが生じ易いと考えられる。良好な接続品質で安定して半導体素子を実装するのが困難であると考えられる。また、外部接続端子の接続面側の配線パターンの露出面は、この配線パターンが埋め込まれている絶縁層の表面と略面一である。配線パターン上に供給されるはんだなどが濡れ広がり易いと推察される。隣接パターン間でショート不良が発生し易いと考えられる。また、各絶縁層の両側の配線パターン同士を接続するビア導体は、半導体素子の搭載面側から、外部接続端子の接合面側に向って縮径している。半導体素子の搭載面側のビア導体の端面は外部接続端子の接合面側の端面よりも大きい。そのため、半導体素子の搭載面においてビア導体上にファインピッチで導体パッドを設けると、導体パッド間のギャップが小さくなる。導体パッド間のショート不良が発生し易いと考えられる。
本発明のプリント配線板は、1または2以上の樹脂絶縁層および前記樹脂絶縁層を挟んで積層される2以上の導体層からなり、第1面および前記第1面と反対側の第2面を有している、導体層と樹脂絶縁層との積層体と、前記積層体の第1面上に形成されるソルダーレジスト層と、前記積層体の第1面上に前記ソルダーレジスト層を挟んで設けられる支持板と、を有している。そして、前記積層体は、前記第1面に形成されている複数の第1導体パッドと、前記第2面に形成されている複数の第2導体パッドと、前記積層体を構成する樹脂絶縁層を貫通する複数のビア導体と、を有し、前記複数の第2導体パッドは前記積層体の第2面上に突出しており、前記複数のビア導体は前記第1面側から前記第2面側に向かって縮径している。
本発明のプリント配線板の製造方法は、ベース板上に設けられている金属箔上に、複数の開口を所定の位置に有するめっきレジスト層を形成することと、前記複数の開口内に導体膜を形成することにより複数の導体パッドを含む導体層を前記金属箔上に形成することと、前記導体層上に少なくとも1組の樹脂絶縁層および導体層を積層することにより、前記金属箔側に第2面を有し、かつ、前記第2面と反対側に第1面を有する、1または2以上の樹脂絶縁層を含む導体層と樹脂絶縁層との積層体を形成することと、前記積層体の第1面上にソルダーレジスト層を形成することと、前記積層体の第1面に前記ソルダーレジスト層を挟んで支持板を設けることと、前記ベース板を除去することと、前記金属箔を除去することとを含んでいる。そして、前記積層体を構成する樹脂絶縁層は、前記金属箔上に形成される導体層および前記めっきレジスト層それぞれの前記金属箔と反対側の面上に形成され、前記金属箔の除去の後に、前記金属箔の除去により露出する前記めっきレジスト層が除去される。
本発明の実施形態によれば、ショート不良の発生を抑制しながら、導体パッドをファインピッチで形成することができる。また、支持板によりプリント配線板の反りや撓みが抑制されるので、電子部品が適切に実装され得る。
本発明の一実施形態のプリント配線板の一例の断面図。 図1のプリント配線板の第2導体パッドの変形例の拡大図。 本発明の一実施形態のプリント配線板の他の例の断面図。 電子部品が実装されている一実施形態のプリント配線板の一例を示す図。 一実施形態のプリント配線板の製造方法において用いられるベース板の一例を示す図。 一実施形態のプリント配線板の製造方法におけるベース板上への導体層の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における積層体の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における積層体の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における積層体の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における積層体の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における積層体の形成の一例を示す図。 一実施形態のプリント配線板の製造方法におけるソルダーレジスト層の形成の一例を示す図。 一実施形態のプリント配線板の製造方法における支持板を設ける工程の一例を示す図。 一実施形態のプリント配線板の製造方法におけるベース板の除去の一例を示す図。 一実施形態のプリント配線板の製造方法における金属箔の除去の一例を示す図。 一実施形態のプリント配線板の製造方法におけるめっきレジスト層の除去の一例を示す図。 一実施形態のプリント配線板の製造方法における電子部品の実装の一例を示す図。 一実施形態のプリント配線板の製造方法における支持板の除去の一例を示す図。 本発明の他の実施形態のプリント配線板の断面図。 電子部品が実装されている他の実施形態のプリント配線板の一例を示す図。 他の実施形態のプリント配線板の製造方法における導体ポストの形成工程の一例を示す図。 他の実施形態のプリント配線板の製造方法における導体ポストの形成工程の一例を示す図。 他の実施形態のプリント配線板の製造方法における金属箔の除去の一例を示す図。 他の実施形態のプリント配線板の製造方法におけるめっきレジスト層の除去の一例を示す図。 他の実施形態のプリント配線板の製造方法における電子部品の実装の一例を示す図。 他の実施形態のプリント配線板の製造方法における支持板の除去の一例を示す図。
本発明の一実施形態のプリント配線板が、図面を参照しながら説明される。図1には、一実施形態のプリント配線板1の一例の断面図が示されている。プリント配線板1は、積層される樹脂絶縁層の一面である第1面10Fおよび第1面10Fと反対側の第2面10Sを有している、導体層と樹脂絶縁層との積層体10を有している。プリント配線板1は、さらに、積層体10の第1面10F上に形成されているソルダーレジスト層5と、積層体10の第1面10F上にソルダーレジスト層5を挟んで設けられる支持板7とを有している。積層体10は、1または2以上の樹脂絶縁層(図1の例では、第1樹脂絶縁層3a、第2樹脂絶縁層3b、第3樹脂絶縁層3c)、および、これらの樹脂絶縁層それぞれを挟んで積層される2以上の導体層(図1の例では、第1導体層2a、第2導体層2b、第3導体層2c、第4導体層2d)により構成されている。積層体10の第1面10Fは、積層体10の積層方向の一方側に露出する樹脂絶縁層(図1の例では第1樹脂絶縁層3a)の面からなる。また、積層体10の第2面10Sは、積層体10の積層方向の他方側に露出する樹脂絶縁層(図1の例では第3樹脂絶縁層3c)の面からなる。
積層体10は、ビルドアップ配線板における所謂ビルドアップ部と同様の積層構造を有している。図1の積層体10では、第1面10F側から、第1導体層2a、第1樹脂絶縁層3a、第2導体層2b、第2樹脂絶縁層3b、第3導体層2c、第3樹脂絶縁層3c、そして第4導体層2dという並びで導体層および樹脂絶縁層が交互に積層されている。実施形態のプリント配線板の積層体10は、図1の例に限定されず、任意の数の導体層および樹脂絶縁層により構成され得る。たとえば、積層体10は、1つの樹脂絶縁層と、その両面にそれぞれ設けられる導体層だけで構成されてもよく、4層より多い導体層を含んでいてもよい。また、積層体10は、ビルドアップ配線板のように導体層および樹脂絶縁層を1層ずつ形成するのではなく、一部の導体層および樹脂絶縁層を一度に積層することにより形成されるものでもよい。
積層体10内の各導体層は、たとえば銅などの良好な導電性を有する材料で形成される。積層体10内の各樹脂絶縁層は、絶縁性や導体層との密着性、および適度な熱膨張率などを有するものであれば特に限定されない。たとえば、エポキシ樹脂が各樹脂絶縁層の形成に用いられ得る。
積層体10内の各導体層は、それぞれ、導体パッドや配線などの所定の形状にパターニングされた導体パターンを有している。図1の例では、積層体10は、第1面10Fに形成されている複数の第1導体パッド21、および、第2面10Sに形成されている複数の第2導体パッド22を有している。第1導体パッド21は、積層体10を構成する導体層の中で最も第1面10F側に位置する第1導体層2aに形成されている。第2導体パッド22は、積層体10を構成する導体層の中で最も第2面10S側に位置する第4導体層2dに形成されている。
第2導体パッド22は、外部の電気回路と接続され得る。たとえば、電子部品Eや図示されない外部の配線板が第2導体パッド22に接続される。電子部品Eとしては、半導体素子のベアチップ、WLP、もしくは他の形態の集積回路装置が例示される。外部の配線板としては、外部の電子部品のパッケージを構成する配線板や、プリント配線板1が用いられる電気機器のマザーボードなどが例示される。
支持板7は、剛性を有する材料で形成され、プリント配線板1の反りや撓みを抑制し得るように積層体10を支持している。支持板7は、たとえば、金属板や、ガラス繊維などの補強材にエポキシ樹脂を含浸してなるガラスエポキシ板、または、ガラスエポキシ基板の両面に銅箔を有する両面銅張積層板などにより構成される。支持板7には、これら以外にも、適度な剛性を有する任意の材料が使用され得る。支持板7の厚さは、たとえば、100μm以上、500μm以下である。積層体10が適切に支持され、かつ、支持板7を含むプリント配線板1の厚さが極端に厚くならないと考えられる。支持板7は、接着層8を構成する接着剤によりソルダーレジスト層5に貼り付けられている。
接着層8を構成する材料は、支持板7およびソルダーレジスト層5と密着し得るものであれば特に限定されない。後述のように、プリント配線板1の使用時などに支持板7の一部または全部が除去される場合は、ソルダーレジスト層5や第1導体層2aとの間に適度な密着性を有しながらも強固な接着力を発現しないものが接着層8の材料として好ましい。少なくとも、ソルダーレジスト層5や第1導体層2aとの間よりも、支持板7との間に強い接着力を発現し得る材料が、接着層8の材料として好ましい。接着層8を構成する材料は、紫外線照射や加熱などの特定の処理によりソルダーレジスト層5や第1導体層2aとの接着性を喪失するものであってもよい。たとえば、アクリル系樹脂が接着層8の材料として例示される。
一実施形態のプリント配線板1では、支持板7が積層体10の第1面10F上に設けられているので、プリント配線板1の反りや撓みが抑制される。たとえば、第2導体パッド22上に電子部品Eが実装される場合に、電子部品Eの複数の電極それぞれと、複数の第2導体パッド22のそれぞれとがほぼ均一に近接し得る。電子部品Eの電極の第2導体パッド22からの浮きが生じ難いと考えられる。積層体10の第2面10Sの平坦性が維持されるため、電子部品Eの位置ずれなども生じ難いと考えられる。電子部品Eが、良好な歩留まりで適切に実装されると考えられる。また、プリント配線板1が撓みにくいので、このような部品実装工程や、プリント配線板1自身の製造工程において、プリント配線板1の取り扱いが容易であると考えられる。
支持板7は、後述されるように、積層体10内の各導体層や樹脂絶縁層の形成後に第1面10F上に設けられ得る。従って、支持板7は、たとえば、各導体層の導体パターンにより構成される電気回路(図示せず)の通電検査後に、積層体10に取り付けられ得る。すなわち、通電検査で良品と判定された積層体10だけに支持板7を設けることができる。そして、支持板7に支持された、適正な通電性能を有する積層体10に電子部品Eを実装することができる。
図1に示されるように、一実施形態のプリント配線板1では、第2導体パッド22は積層体10の第2面10S上に突出している。すなわち、第2導体パッド22の支持板7と反対側の一面22aは、積層体10の第2面10Sと面一ではなく、第2面10Sの上方側(第2面10Sよりも支持板7から遠い側)に位置している。たとえば、樹脂封止部分の表面とほぼ面一に形成されている端子を備えたLGA(Land Grid Array)のようなパッケージを有する電子部品が実装される場合であっても、電子部品の端子と第2導体パッド22とがほぼ確実に接触し得ると考えられる。製造ばらつきなどにより電子部品の端子の表面が樹脂封止部分の表面より凹んでいる場合でも、電子部品の端子と第2導体パッド22との接触が、電子部品の樹脂封止部分と第3樹脂絶縁層3cとの当接によって阻まれ難いからである。
また、第2導体パッド22の一面22a上に供給されるはんだは、隣接する第2導体パッド22に向って直接濡れ広がらずに、まず一面22aから積層体10の第2面10Sに向って流下すると考えられる。隣接する第2導体パッド22間でのショート不良が生じ難いと考えられる。図1の例では、積層体10の第2面10Sは、ソルダーレジストに覆われずに露出している。このようにソルダーレジスト層が第2面10S上に形成されない場合でも、また、第2導体パッド22がファインピッチで配置される場合でも、第2面10S上に良好な品質で電子部品などが接続されると考えられる。後述のように、一実施形態のプリント配線板1の製造方法によれば、第2導体パッド22を含む第4導体層2dは、たとえば、エッチングを用いることなく電気めっきだけで形成され得る。そのため、第2導体パッド22はファインピッチで形成され得る。従って、積層体10の第2面10S上に突出する第2導体パッド22を有することによりショート不良を抑制し得るプリント配線板1の構造は特に有益であると考えられる。
第2導体パッド22の積層体10の第2面10Sからの突出長さ、すなわち、第2導体パッド22の一面22aと、積層体10の第2面10Sとの距離Sは、5μm以上、30μm以下である。電子部品Eとの確実な接触やショート不良の抑制などの効果が十分に得られると考えられる。しかも、電子部品Eの実装後の高さが極端に高くならないと考えられる。なお、第2導体パッド22の突出長さ(距離S)は、たとえば、後述のように第2導体パッド22の電解めっきによる形成時のめっき時間の長さにより容易に調整され得る。
図1に示されるように、積層体10は、さらに、第1〜第3の樹脂絶縁層3a〜3cのいずれかをそれぞれ貫通する複数のビア導体(図1の例では、第1ビア導体4a、第2ビア導体4b、第3ビア導体4c)を有している。第1ビア導体4aは第1導体層2a内の導体パターン(たとえば第1導体パッド21)と第2導体層2b内の導体パターンとを電気的に接続している。同様に、第2ビア導体4bは第2導体層2b内の導体パターンと第3導体層2c内の導体パターンとを接続し、第3ビア導体4cは第3導体層2c内の導体パターンと第4導体層2d内の導体パターン(たとえば第2導体パッド22)とを接続している。各ビア導体は、好ましくは、第1〜第4の導体層2a〜2dと同じ材料で形成される。
第1〜第3のビア導体4a〜4cは、それぞれ、積層体10の第1面10F側から第2面10S側に向かって縮径している。すなわち、各ビア導体の積層体10の厚さ方向と直交する断面の大きさは、第1面10F側であるほど大きく、第2面10S側であるほど小さい。そのため、各ビア導体の第2面10S側の端面は、第1面10F側の端面よりも小さい。プリント配線板1の製造時に各ビア導体の形成位置が多少ばらついても、各ビア導体の第2面10S側の端面が第2面10S側で小さな領域内に収まり得ると考えられる。そのため、各ビア導体と接続される積層体10の第2面10S側の導体パターンを小さくできることがある。その例として、図2に、第2導体パッド22の変形例221が示されている。
図2に示されるように、第3ビア導体4cによって、積層体10の第2面10S上の第2導体パッド221と、第2面10Sと反対側の第3導体層2cの導体パッド25とが接続されている。第2導体パッド221は、第3ビア導体4cの位置のばらつきに備えた外縁部(アニュラリング)22bを含んでおり、外縁部22bの幅A1は導体パッド25の外縁部の幅A2と同じである。しかし、第3ビア導体4cの第2面10S側の端面は、第1面10F側の端面よりも小さいため、図2に示されるように、第2導体パッド221の幅D1は、導体パッド25の幅D2よりも小さくなり得る。それに伴って第2導体パッド221同士の間のギャップG1は、導体パッド25同士の間のギャップG2よりも大きくなり得る。外部の電気回路と接続され得る第2導体パッド221において、はんだなどの流動によるショート不良の発生が抑制されると考えられる。さらにファインピッチでの第2導体パッド221の配置も可能となり得る。
このように、第3ビア導体4cが積層体10の第2面10S側に向って縮径しているため、ショート不良の抑制や、ファインピッチでの第2導体パッド22の配置が可能となり得る。前述のように、製造方法の面においても、第2導体パッド22はファインピッチで形成され得る。従って、積層体10の第2面10S側に向って縮径するビア導体を有するプリント配線板1の構造は特に有益であると考えられる。なお「縮径」という語は便宜上用いられているに過ぎず、各ビア導体の断面形状は円形や楕円形に限定されない。
積層体10の第1面10Fに形成されている第1導体パッド21は、積層体10の第1面10Fを構成する第1樹脂絶縁層3a内に埋め込まれず、第1面10F上に形成されている。図1の例では、第1導体パッド21は、第1面10F上に突出している。第1導体パッド21も、電子部品やマザーボードなどの外部の電気回路と接続され得る。第1導体パッド21は、第1面10F上に突出しているため、前述の第2導体パッド22についての説明と同様に、電子部品の端子と第1導体パッド21とがほぼ確実に接触し得ると考えられる。また、隣接する第1導体パッド21間でのショート不良が生じ難いと考えられる。図1に示されるように、プリント配線板1は、積層体10の第1面10F上にソルダーレジスト層5を有している。そのため、第1導体パッド21と外部の電気回路との接続において、第1導体パッド21間のはんだなどによるショート不良の発生が、いっそう抑制される。なお、第1ビア導体4aが第2面10S側に向って縮径しているため、第1導体パッド21の幅が第2面10S側の導体パッドの幅よりも大きいことがある。しかし、第1面10F上にはソルダーレジスト層5が形成されているため、ショート不良の発生リスクは少ないと考えられる。
第1導体パッド21が外部の電気回路と接続される場合は、その接続の前に支持板7が除去され得る。または、外部の電気回路と接続される所定の第1導体パッド21だけが露出されてもよい。前述のように、支持板7は、好ましくは、ソルダーレジスト層5との間に強固な接着力を発現しない接着層8を介してソルダーレジスト層5に接着される。必要に応じて支持板7が容易に除去され得る。
図1の例では、第1導体パッド21それぞれの間にソルダーレジスト層5が形成されている。ソルダーレジスト層5は、第1導体パッド21の上に開口5aを有している。ソルダーレジスト層5は、第1導体パッド21それぞれの縁部を覆っており、開口5a内には、1つの第1導体パッド21の中央部分が露出している。第1導体パッド21それぞれの間に形成されているソルダーレジスト層5により、第1導体パッド21間のショート不良が高い確率で防止されると考えられる。ソルダーレジスト層5は、たとえば、感光性のエポキシ樹脂やポリイミド樹脂で形成され得る。
このように、本実施形態では、プリント配線板1の一方の面(たとえば積層体10の第1面10F)および他方の面(たとえば積層体10の第2面10S)の両側において、はんだなどによるショート不良が抑制され得る。しかも、支持板7に支持されることにより良好な平坦性を有するプリント配線板1上で、第2導体パッド22と外部の電気回路とが接続され得る。実施形態のプリント配線板1を用いた高い接続品質を有する電気機器が得られると考えられる。
図示されていないが、支持板7および接着層8には、ソルダーレジスト層5の開口5aと連通し、第1導体パッド21を露出させる開口が設けられていてもよい。支持板7の接着後にプリント配線板1の通電検査が行われる場合に、通電検査の容易性や不良検出性能が向上することがある。また、第1導体パッド21と外部の電気回路との接続が容易になることがある。この場合、支持板7は電気絶縁体であることが好ましい。
積層体10の第2面10Sには、第2導体パッド22の他に、複数の第3導体パッドが設けられてもよい。複数の第3導体パッドは、複数の第2導体パッド22と異なる配置ピッチおよび/または大きさを有していてもよい。また、第3導体パッドは、第2導体パッド22に接続される電子部品などとは別の外部要素との接続のために設けられてもよい。
図3には、複数の第3導体パッド23を有する一実施形態の他の例のプリント配線板1aが示されている。プリント配線板1aは、第3導体パッド23を有している点と、第3導体パッド23との接続のために図1と異なる導体パターンを含む第3および第4の導体層2c、2dを有している点とを除いて、図1のプリント配線板1と同じ構造を有している。プリント配線板1と同じ構成要素には図1内の符号と同じ符号が付され、それらの構成要素についての説明は省略される。
図3に示されるように、第3導体パッド23は、積層体10の第2面10Sの中央部に形成されている複数の第2導体パッド22よりも第2面10Sの外周側に形成されている。複数の第3導体パッド23は、たとえば、複数の第2導体パッド22を取り囲むように、第2導体パッド22の周囲全周にわたって形成され得る。また、複数の第3導体パッド23は、第2面10Sに沿った一方向(たとえば図3における左右方向)における第2導体パッド22の両側だけに形成されていてもよい。
プリント配線板1aの第3導体パッド23は、第2導体パッド22と共に、第4導体層2dに形成されている。従って、第3導体パッド23は、第2導体パッド22と同様に、積層体10の第2面10S上に突出している。第3導体パッド23の第2面10Sからの突出長さは、第2導体パッド22の第2面10Sからの突出長さと略同じである。第3導体パッド23同士の間、および、第2導体パッド22と第3導体パッド23との間のショート不良の発生が抑制されると考えられる。また、第3導体パッド23と、第3導体パッド23上に実装される外部の電子部品などとが確実に接触し得ると考えられる。
図3のプリント配線板1aでは、一部の第2導体パッド22と第3導体パッド23とが配線パターン24によって接続されている。配線パターン24も、第2および第3の導体パッド22、23と同様に、第4導体層2dに形成されている。そのため、配線パターン24も、第2および第3の導体パッド22、23の積層体10の第2面10Sからの突出長さとほぼ同じ突出長さで第2面10Sから突出している。図3の例のように、第4導体層2dに配線パターン24を設けることにより、第2導体パッド22と第3導体パッド23とを、他の導体層やビア導体を介さずに短い経路で接続することができる。図3に示されるプリント配線板1aでは、任意の数の第2導体パッド22と任意の数の第3導体パッド23とが、第4導体層2dの配線パターンによって接続され得る。
図3に示されるように、複数の第2導体パッド22および複数の第3導体パッド23は、それぞれ、配置ピッチP2、P3を有している。図3の例では、第2導体パッド22の配置ピッチP2は、第3導体パッド23の配置ピッチP3よりも小さい。
図4には、電子部品を有するプリント配線板の一例が示されている。図4の例では、積層体10の第2導体パッド22と略同じピッチで配置されている複数の接続パッド(図示せず)を有する電子部品E1が、図3のプリント配線板1aに実装されている。電子部品E1の図示されない接続パッドは、各接続パッドに設けられている導電性部材B1を介して、第2導体パッド22に接続されている。図4に示される導電性部材B1としては、はんだボールやはんだバンプなどが例示される。導電性部材B1は、これらに限定されず、導電性を有する他の任意の材料で形成され得る。電子部品E1は、図1の電子部品Eと同様に、半導体素子のベアチップなどの任意の集積回路装置や受動部品、または外部の配線板などであってよい。
図4に示される第3導体パッド23は、外部の要素と接続されていないが、電子部品E1と異なる電子部品など、任意の外部要素と接続されてもよい。一般的に、サイズの大きなBGAなどは比較的広いピッチで配置された接続パッドを有し、サイズの小さなCSPやベアチップなどは比較的狭いピッチで配置された接続パッドを有している。たとえば、CSPやベアチップ形態の半導体素子(図示せず)などが電子部品E1として第2導体パッド22に実装される。そして、電子部品E1を跨ぐように、外周部だけに端子を有するBGA(図示せず)などが、第2導体パッド22よりも広いピッチを有する第3導体パッド23に実装されてもよい。階層的に実装された複数の半導体装置などを含むパッケージ・オン・パッケージ形態の電子部品が形成され得る。このように、プリント配線板1aでは、電子部品を高密度に実装できることがある。
図3に示されるプリント配線板1aを例に、一実施形態のプリント配線板の製造方法の一例が、図5A〜5Nを参照して以下に説明される。
図5Aに示されるように、表面に金属箔11が設けられているベース板6が用意される。金属箔11は一面に接着されたキャリア金属箔12を備えており、キャリア金属箔12の金属箔11と反対側の面がベース板6の一面に熱圧着などにより接合されている。金属箔11とキャリア金属箔12とは、たとえば、熱可塑性接着剤などの分離可能な接着剤で接着されている。金属箔11とキャリア金属箔12とは、外周付近の余白部分だけで接着されてもよい。ベース板6には、たとえば、ガラス繊維などの芯材にエポキシ樹脂などの樹脂材料を含浸してなるプリプレグが用いられる。このプリプレグは、キャリア金属箔12との熱圧着時に本硬化され得る。銅などの金属板がベース板6に用いられてもよい。また、両面銅張積層板が、キャリア金属箔12を備えたベース板6として用いられてもよい。金属箔11およびキャリア金属箔12は好ましくは銅箔である。ニッケル箔などの他の金属箔が用いられてもよい。金属箔11の厚さは、たとえば3μm以上、10μm以下である。なお、図5A〜5Nにおいて、各構成要素の厚さの正確な比率を示すことは意図されていない。
図5Aの例では、ベース板6の一面6aおよび一面6aと反対側の他面6bの両方に金属箔11が設けられている。ベース板6の表裏両面において、積層体10(図3参照)が同時に形成され得る。プリント配線板1aを効率よく製造することができる。しかし、金属箔11は、必ずしもベース板6の表裏両面に設けられていなくてもよい。図5B〜5Jおよび以下の説明では、ベース板6の他面6b側の図示および説明は省略されている。また、図5B〜5Jには、ベース板6の一面6a側に1つの積層体10だけが示されている。しかし、複数の積層体10が、ベース板6の一面6a側および他面6b側それぞれに形成されてもよい。
一実施形態のプリント配線板の製造方法では、積層体10は、第4導体層2d側から形成される。まず、図5Bに示されるように、第4導体層2d形成用のめっきレジスト層41が金属箔11上に形成される。めっきレジスト層41には、たとえばフォトリソグラフィ技術により第4導体層2dの各導体パターンの形成領域に開口41bが形成される。そして、金属箔11をシード層とする電解めっきにより開口41b内に導体膜が形成される。図3のプリント配線板1aが製造される場合は、図5Bに示されるように、複数の開口41b内に、複数の第2および第3の導体パッド22、23、ならびに配線パターン24が形成される(図1に示されるプリント配線板1が製造される場合は、第3導体パッド23および配線パターン24は形成されない)。第3導体パッド23は、金属箔11上において第2導体パッド22よりも外周側に形成される。開口41b内の導体膜からなり、第2導体パッド22などの所定の導体パターンを含んでいる第4導体層2dが金属箔11上に形成される。エッチングを用いないので、第4導体層2dには、第2導体パッド22などがファインピッチで形成され得る。第4導体層2dは無電解めっきで形成されてもよい。第4導体層2dは、好ましくは、金属箔11と同じ材料で形成される。
図5Bの例では、第4導体層2dの上面(金属箔11と反対側の面)2daは、めっきレジスト層41の上面41a(金属箔11と反対側の面)と略面一である。後工程で、均一な厚さの第3樹脂絶縁層3c(図5C参照)が形成され得る。第4導体層2dの形成後に、第4導体層2dの上面2daの高さとめっきレジスト層41の上面41aの高さとが相違する場合は、第4導体層2dの上面2da、もしくは、めっきレジスト層41の上面41a、または、その両方がサンドブラストなどにより研磨されてもよい。研磨によって両者が略面一にされ得る。しかし、後述されるように、第4導体層2dの上面2daの高さと、めっきレジスト層41の上面41aの高さとが相違したままでもよい。
図5C〜5Gに示されるように、第4導体層2d上に、樹脂絶縁層と導体層とを交互に積層することにより、積層体10が形成される。一実施形態のプリント配線板の製造方法では、めっきレジスト層41を除去することなく、第4導体層2d上に積層体10を構成する樹脂絶縁層が積層される。すなわち、図5Cに示されるように、積層体10の第2面10Sを構成する第3樹脂絶縁層3cは、第4導体層2dの上面2daおよびめっきレジスト層41の上面41aの上に形成される。第3樹脂絶縁層3cは、例えば、第4導体層2dおよびめっきレジスト層41上にフィルム状のエポキシ樹脂などを熱圧着することにより形成される。第4導体層2dの各導体パターンの側面が第3樹脂絶縁層3cに覆われないので、完成時に積層体10の第2面10Sから突出する第2および第3の導体パッド22、23ならびに配線パターン24が得られる。
図5Dに示されるように、第3ビア導体4c(図3参照)の形成場所に第3樹脂絶縁層3cを貫通する導通用孔4caが形成される。たとえばCO2レーザー光が第3樹脂絶縁層3c上の所定の位置に照射される。第3樹脂絶縁層3cのベース板6と反対側からのレーザー光の照射により、第2面10S側に向って縮径するテーパー形状の導通用孔4caが形成される。続いて、導通用孔4ca内および第3樹脂絶縁層3cの表面上に、無電解めっきもしくはスパッタリングなどにより金属層2caが形成される。
図5Eに示されるように、電解めっき膜2cbが、金属層2caをシード層とする電解めっきにより形成される。電解めっき膜2cbは、第3導体層2cの導体パターンの形成領域および導通用孔4caの位置に所定の形状の開口を有するめっきレジスト(図示せず)を用いて、所謂パターンめっき法などにより形成される。電解めっき膜2cbの形成後、図示しないめっきレジストが除去される。そして、めっきレジストの除去により露出する金属層2caの露出部分がエッチングにより除去される。その結果、第3樹脂絶縁層3c上の金属層2caならびに第3樹脂絶縁層3c上および導通用孔4ca上の電解めっき膜2cbにより第3導体層2cが形成される。また、導通用孔4ca内の金属層2caおよび電解めっき膜2cbにより第3ビア導体4cが形成される。導通用孔4caは第2面10S側に向って縮径するテーパー形状を有している。そのため、導通用孔4caの形状に沿って第2面10S側に向って縮径する形状を有する第3ビア導体4cが形成され得る。
図5Fに示されるように、第3導体層2cおよび第3樹脂絶縁層3c上に、図5C〜5Eの工程と同様の工程を繰り返すことにより、第2樹脂絶縁層3b、第2導体層2b、および、第2面10S側に向って縮径する形状を有する第2ビア導体4bが形成される。なお、図5Fには、第3導体層2cおよび第2導体層2bは、1層に簡略化して示されている。図5G〜5Nにおいても各導体層は同様に簡略化されている。
さらに、図5C〜5Eの工程と同様の工程を繰り返すことにより、図5Gに示されるように、第2樹脂絶縁層3bおよび第2導体層2b上に、第1樹脂絶縁層3a、第1導体層2a、および、第2面10S側に向って縮径する形状を有する第1ビア導体4aが形成される。
以上の導体層および樹脂絶縁層の形成によって、積層体10が金属箔11上に形成される。積層体10は、金属箔11上に形成されている第4導体層2dを含み、金属箔11側に第3樹脂絶縁層3cからなる第2面10Sおよび第2面10Sと反対側に第1樹脂絶縁層3aからなる第1面10Fを有している。最も第1面10F側に位置する第1導体層2aに複数の第1導体パッド21が形成されている。複数の第1導体パッド21は、第1面10F上に突出するように形成されている。プリント配線板1aが、図3に示される積層体10と異なる数の導体層を有するときは、図5C〜5Eに示される工程の繰り返し数が適宜加減される。たとえば、1つの樹脂絶縁層およびその両面に設けられている導体層だけを有するプリント配線板が製造される場合は、図5C〜5Eの工程は繰り返されない。
第1〜第4の導体層2a〜2dおよび第1〜第3のビア導体4a〜4cの材料は、良好な導電性を有し、めっきによる形成やエッチングによる除去の容易な材料であれば特に限定されない。各導体層および各ビア導体の材料としては、銅やニッケルなどが例示され、好ましくは、銅が用いられる。第1〜第3の樹脂絶縁層3a〜3cの材料は、前述のように、良好な絶縁性などを有するものであれば特に限定されない。前述のエポキシ樹脂の他、ビスマレイミドトリアジン樹脂(BT樹脂)、フェノール樹脂などが用いられ得る。各樹脂絶縁層を形成する樹脂材料は、シリカなどの無機フィラーを含んでいてもよい。
図5Hに示されるように、第1導体パッド21上に開口5aを有するソルダーレジスト層5が形成される。ソルダーレジスト層5は、第1導体層2aに覆われずに露出する第1樹脂絶縁層3aの表面上、および、第1導体パッド21の外縁部上に形成される。たとえば、感光性のエポキシ樹脂からなる層が、第1導体層2a上および第1樹脂絶縁層3a上に印刷やスプレーコーティングなどにより形成され、フォトリソグラフィ技術により開口5aが形成される。なお、ソルダーレジスト層5の形成の前または後に、積層体10の通電検査が行われてもよい。通電検査を行うことにより、積層体10の形成工程における不良品を取り除くことができる。後工程に不良品が流れることによる、後述の支持板や電子部品、および工数の徒費が防止される。
図5Iに示されるように、積層体10の第1面10Fに、ソルダーレジスト層5を挟んで支持板7が設けられる。支持板7によって、後述されるベース板6の除去後の積層体10が支持される。支持板7には、前述のように、ガラスエポキシ板などが用いられる。支持板7および/またはソルダーレジスト層5の接着面に、ソルダーレジスト層5に対する適度な接着性(密着性)を有する接着層8が設けられ、接着層8の接着性により、支持板7とソルダーレジスト層5とが貼り合わされる。必要に応じて加熱などにより接着層8が硬化される。
図5Jに示されるように、ベース板6と積層体10とが分離され、ベース板6が除去される。具体的には、ベース板6に接合されているキャリア金属箔12と金属箔11とが分離される。すなわち、金属箔11が積層体10の第2面10S上に残るように、ベース板6と積層体10とが分離される。たとえば、金属箔11とキャリア金属箔12とを接着している熱可塑性接着剤が加熱されることにより軟化し、その状態で、金属箔11とキャリア金属箔12とが引き離される。金属箔11とキャリア金属箔12とが外周部分だけで接着されている場合は、接着部分が除去されるように、その接着部分よりも内周側で金属箔11およびキャリア金属箔12それぞれが切断されてもよい。単にベース板6と積層体10とを互いに逆方向に引っ張ることにより両者が分離されてもよい。図5Jに示されるように、キャリア金属箔12と金属箔11との分離により金属箔11が積層体10の第2面10S側に露出する。キャリア金属箔12との分離により露出する金属箔11がエッチングなどにより除去される。
図5Kに示されるように、金属箔11の除去により、第2および第3の導体パッド22、23などの第4導体層2dの各導体パターンの一面が、めっきレジスト層41と共に露出する。金属箔11の確実な除去のために、金属箔11が略消失した後も、エッチングプロセスは継続され得る。第4導体層2dが金属箔11用のエッチング液でエッチングされ得る材料で形成されている場合、第4導体層2dの各導体パターンの露出面もエッチングされ得る。そのため、図5Kに示される例では、第2導体パッド22の一面22aや第3導体パッド23の一面23aが、めっきレジスト層41の支持板7と反対側の露出面よりも凹んでいる。
続いて、めっきレジスト層41が、例えば、アミン系の溶液などを用いて除去される。図5Lに示されるように、めっきレジスト層41の除去により、積層体10の第2面10S上に突出する第2導体パッド22および第3導体パッド23の側面が、第2面10S上に露出する。以上の工程を経ることにより、図3に示されるプリント配線板1aが完成する。図示されていないが、第2および第3の導体パッド22、23には、OSP膜などの表面保護膜が形成されてもよい。プリント配線板1aの使用時にも、第2および第3の導体パッド22、23の側面がはんだなどに覆われない場合、表面保護膜は、腐食防止の点で有効に作用すると考えられる。
前述の一実施形態のプリント配線板の製造方法の説明で参照された各図では、第4導体層2dおよびめっきレジスト層41それぞれの上面2da、41a(金属箔11と反対側の面)は略面一である(図5B参照)。しかし、第4導体層2dの上面2daおよびめっきレジスト層41の上面41aの高さが異なる状態で、第4導体層2d上に第3樹脂絶縁層3cが形成されてもよい。
たとえば、第4導体層2dの上面2daがめっきレジスト層41の上面41aよりも金属箔11側に位置する状態で、第3樹脂絶縁層3cが形成されてもよい。その場合、第3樹脂絶縁層3cの樹脂材料が、めっきレジスト層41の開口41b内に入り込み得るため、第3樹脂絶縁層3cと第4導体層2dとの界面が、積層体10の第2面10Sよりも突出し得る。第2および第3の導体パッド22、23の一面22a、23aと第2面10Sとの距離Sをより長くできると考えられる。また、図5Bに例示される電解めっきによる第4導体層2dの形成時には、めっきレジスト層41の開口41b内において、開口41bの内壁側よりも中央部側で導体膜の形成速度が速いと考えられる。そのため、第4導体層2dの上面2daは、金属箔11と反対側に突出する湾曲面となることがある。そのような上面2daを有する第4導体層2d上に第3樹脂絶縁層3cを形成することにより、第3樹脂絶縁層3cとの間に第3樹脂絶縁層3c側に向って突出する湾曲形状の界面を有する第4導体層2dが形成され得る。第4導体層2dと第3樹脂絶縁層3cとの接触面積が平坦な界面と比べて大きいため、両者の密着強度が高いと考えられる。
また、図5Kを参照して説明された金属箔11のエッチング後の第4導体層2dの露出面のエッチングでは、めっきレジスト層41の開口41b内において、開口41bの内壁側よりも中央部側でエッチング速度が速いと考えられる。そのため、第2導体パッド22の一面22aおよび第3導体パッド23の一面23aは、積層体10の第2面10S側に向って凹む湾曲形状を有し得る。第2および第3の導体パッド22、23それぞれの一面22a、23a上に、たとえば、バンプ状の電極を有する電子部品などが安定して載置されると考えられる。
図4に示される電子部品を有するプリント配線板が製造される場合は、図5Lに示されるプリント配線板1aに電子部品E1が実装される。図5Mに示されるように、第2導体パッド22の一面22a上に導電性部材B1が位置するように、電子部品E1が積層体10の第2面10Sに配置される。電子部品E1の配置の前に、はんだペーストなどの接合材が第2導体パッド22上に供給されてもよい。電子部品E1と共にプリント配線板1aがリフロー炉や高温槽などで加熱され、電子部品E1が第2導体パッド22に接続される。支持板7に積層体10が支持されている状態で電子部品E1が実装されるので、電子部品E1が適切にプリント配線板1aに実装され得る。図4に示される電子部品E1を有するプリント配線板が完成する。
電子部品E1の実装後、図5Nに示されるように、支持板7が積層体10から剥離されてもよい。それにより、第1導体パッド21が露出し、外部の電気回路と第1導体パッド21との接続が容易になる。また、図5Nに示されるように、電子部品E1の周囲を覆う樹脂封止層Mが形成されてもよい。樹脂封止層Mが形成される場合、支持板7は、樹脂封止層Mの形成前に剥離されてもよく、樹脂封止層Mの形成後に剥離されてもよい。
支持板7と積層体10とを密着させる接着層8は、前述のように、好ましくはソルダーレジスト層5と強固な接着性を有さない材料で構成されている。その場合、支持板7と積層体10とは、互いに逆方向に引っ張られることにより容易に分離され得る。接着層8の接着特性に応じて紫外線照射や加熱を伴いながら、または、紫外線照射や加熱の後に、支持板7と積層体10とが引き離されてもよい。支持板7は、電子部品E1の実装後、たとえば、第1導体パッド21と外部の電気回路との接続工程までの適切なタイミングで除去され得る。
樹脂封止層Mは、たとえば、主にエポキシ樹脂などからなる流動性のモールド樹脂を電子部品E1の上面や周囲に供給し、必要に応じて加熱をすることにより形成され得る。樹脂封止層Mは、樹脂フィルムの電子部品E1上への積層および加熱など、他の任意の方法で形成されてもよい。また、電子部品E1と積層体10との隙間にだけ充填される、所謂アンダーフィル状の樹脂封止層が形成されてもよい。
次に、本発明の他の実施形態のプリント配線板が図面を参照しながら説明される。
図6には、他の実施形態のプリント配線板1bの断面図が示されている。本実施形態のプリント配線板1bは、導体ポスト9を有している点で図3のプリント配線板1aと異なる。図1および図3のプリント配線板1、1aと同じ構成要素については、図1などに付されている符号と同じ符号が付され、その説明は適宜省略される。
図6に示されるように、プリント配線板1bでは、複数の第3導体パッド23それぞれの積層体10の第2面10Sと反対側の一面23a上に導体ポスト9が形成されている。導体ポスト9は、導電性の材料により形成される任意の底面(端面)形状を有する柱状体である。たとえば、導体ポスト9の積層体10と反対側の端面に、外部の電子部品や配線板(図示せず)が接続される。すなわち、積層体10と図示されない外部の電気回路とが導体ポスト9を介して接続され得る。
導体ポスト9は、積層体10と対向していて第3導体パッド23に接している金属箔層9aと金属箔層9a上に形成されているめっき膜層9bとによって構成されている。金属箔層9aは、たとえば、銅やニッケルなどの金属箔からなる。めっき膜層9bの材料としても、銅やニッケルなどが例示されるが、特にこれらに限定されない。好ましくは、めっき膜層9bは電解銅めっき膜からなる。
導体ポスト9は、積層体10と図示されない外部の電子部品などとの間に必要となる間隔に応じた任意の高さに形成され得る。外部の電子部品などとの間に必要な間隔は、たとえば、第2導体パッド22上に実装される電子部品の厚さに応じて規定される。たとえば、導体ポスト9の高さHは、50μm以上、200μm以下である。比較的厚い電子部品の第2導体パッド22上への実装が可能であると考えられる。また、電解めっきなどによって導体ポスト9が比較的短い時間内に形成されると考えられる。なお、導体ポスト9の高さHは、第3導体パッド23との界面から導体ポスト9の先端面までの距離である。
複数の導体ポスト9は、配置ピッチP4を有している。たとえば、導体ポスト9の配置ピッチP4は、第3導体パッド23の配置ピッチと略同じである。図6の例では、導体ポスト9の配置ピッチP4は、第2導体パッド22の配置ピッチP2よりも大きい。
導体ポスト9は、第3導体パッド23を介して、積層体内の所定の導体パターンと接続される。導体ポスト9は、積層体10内の任意の導体層の任意の導体パッドや配線パターンと接続され得る。図6のプリント配線板1bでは、図面上、左右方向の外側の導体ポスト91それぞれと、複数の第1導体パッド21のうちの1つの第1導体パッド211とが平面視で重なる位置に形成され、互いに接続されている。積層体10は、導体ポスト91と平面視で重なる位置に形成されている第1〜第3のビア導体4a、4b、4cを有している。導体ポスト91は、この平面視で重なる位置に形成されている第3ビア導体4c、第2ビア導体4bおよび第1ビア導体4aを介して、第1導体パッド211に接続されている。すなわち、導体ポスト91と第1導体パッド211とは、所謂スタックビアを介して接続されている。特に、図6の例では、第1導体パッド211、第1〜第3のビア導体4a、4b、4c、第3導体パッド23および導体ポスト91が略同軸上に形成されている。積層体10内の各導体層において多くの領域を要することなく導体ポスト91と第1導体パッド211とが接続され得る。なお「平面視」は、プリント配線板1bを外部から見るときの見方に関し、プリント配線板1bの厚さ方向と平行な視線でプリント配線板1bを見ることを意味している。
導体ポスト9は、第3導体パッド23の幅W2より小さい幅W1を有している。めっき膜層9bの形成位置に多少のばらつきが生じても、導体ポスト9が第3導体パッド23上からはみ出ることが少ないと考えられる。導体ポスト9の全体が確実に第3導体パッド23上に形成されると考えられる。たとえば、導体ポスト9の幅と第3導体パッド23の幅との比率(W1/W2)は、0.6以上、0.8以下である。第3導体パッド23に大きな余白領域が生じず、かつ、導体ポスト9全体が確実に第3導体パッド23上に形成されると考えられる。なお、導体ポスト9の幅および第3導体パッド23の幅は、それぞれ、導体ポスト9の底面(端面)および第3導体パッド23の一面23aそれぞれの外周の任意の2点間の最長距離である。たとえば、導体ポスト9が円柱体の場合は、導体ポスト9の幅は導体ポスト9の底面の直径である。
導体ポスト9の幅W1は、第3導体パッド23の幅W2よりも小さいため、第3導体パッドの外縁部の上面(導体ポスト9側の表面)23bは、導体ポスト9に覆われずに露出している。そして、外縁部の上面23bは、第3導体パッド23と導体ポスト9との界面、すなわち第3導体パッド23の一面23aよりも積層体10の第2面10S側に位置している。すなわち、第3導体パッド23は、導体ポスト9側の表面に、中央部の上面である一面23aと外縁部の上面23bとによる段差を有している。導体ポスト9にプリント配線板1bの厚さ方向と交差する方向の力が加わると、その応力は第3導体パッド23の幅の変移点であるコーナー部Cに集中し易いと推察される。コーナー部Cは、一体的に形成されている第3導体パッド23内に存在する。そのため、コーナー部C付近の応力に対する強度は、第3導体パッド23と導体ポスト9との界面付近などの強度と比べて高いと考えられる。プリント配線板1bの信頼性が高いと考えられる。
図6のプリント配線板1bの第2導体パッド22には、たとえば、図4の例と同様に、電子部品E1が、導電性部材B1を介して接続される。図7に示されるように、第2導体パッド22上に実装された電子部品E1を有するプリント配線板1bが形成され得る。そして、たとえば、導体ポスト9の先端面に半導体装置などの外部の電子部品を接続することにより、階層状に実装された2つの半導体装置を含むパッケージ・オン・パッケージ形態の電子部品を得ることができる。
次に、図6および図7に示される他の実施形態のプリント配線板1bの製造方法の一例が、図8A〜8Fを参照して説明される。まず、図5A〜5Jに示される工程と同様の工程を経ることにより、積層体10およびソルダーレジスト層5が形成され、支持板7が設けられ、ベース板6が除去される。そして、プリント配線板1bが製造される場合は、金属箔11の除去の前に、導体ポスト9(図6参照)が形成される。
図8Aに示されるように、ベース板6の除去により露出する金属箔11の一面上に、導体ポスト形成用のめっきレジスト42が形成される。めっきレジスト42には、導体ポスト9の形成位置、すなわち、第3導体パッド23上に、たとえばフォトリソグラフィ技術により、開口42aが設けられる。図6のプリント配線板1bの導体ポスト9の幅は第3導体パッド23の幅よりも小さいため、開口42aは、第3導体パッド23の幅よりも小さい開口幅を有するように形成される。続いて、金属箔11をシード層とする電解めっきにより開口42a内にめっき膜が形成され、その後、めっきレジスト42が除去される。図8Bに示されるように、開口42内に形成されるめっき膜からなるめっき膜層9bが、第3導体パッド23上に金属箔11を挟んで形成される。めっき膜層9bは、第3導体パッド23の幅よりも小さい幅を有している。
図8Cに示されるように、めっき膜層9bに覆われずに露出している金属箔11がエッチングなどにより除去される。金属箔11のめっき膜層9bに覆われている部分は、除去されずに第3導体パッド23とめっき膜層9bとの間に残存する。この金属箔11の残存部分である金属箔層9aと、めっき膜層9bとからなる導体ポスト9が形成される。
前述の図5Kに示される工程と同様に、第4導体層2dが金属箔11用のエッチング液でエッチングされ得る材料で形成されている場合、金属箔11の除去により露出する第4導体層2dの各導体パターンの露出面がエッチングされ得る。一方、第3導体パッド23の一面23aはめっき膜層9bに覆われているため、エッチングされない。しかし、第3導体パッド23の外縁部では、上面23bが金属箔11の除去により露出するため、第2導体パッド22の一面22aなどと同様にエッチングされる。第3導体パッド23の外縁部が、上面23b側からのエッチングにより少なくとも部分的に除去され得る。その結果、導体ポスト9側の表面に、中央部の上面である一面23aと外縁部の上面23bとによる段差を有する第3導体パッド23が形成される。
金属箔11の除去後、めっきレジスト層41が除去される。図8Dに示されるように、めっきレジスト層41の除去により、積層体10の第2面10S上に突出する第2導体パッド22および第3導体パッド23の側面が、第2面10S上に露出する。以上の工程を経ることにより図6に示されるプリント配線板1bが完成する。
図8A〜8Dには、1つの支持板7の上での導体ポスト9の形成工程が示されているが、導体ポスト9は、2つの支持板7それぞれの上に略同時に形成されてもよい。たとえば、積層体10に支持板7を設ける工程(図5I参照)の後、ベース板6の除去(図5J参照)の前または後に、2つの積層体10それぞれに設けられた2つの支持板7同士が剥離可能な接着剤などにより接合される。2つの支持板7は、積層体10と反対側の露出面を対向させて接合される。そして、接合されている2つの支持板7上の積層体10それぞれの第3導体パッド23上に、図8A〜8Dを参照して説明された方法を用いて、ほぼ同時に導体ポスト9が形成される。導体ポスト9が効率よく形成され得る。2つの支持板7は、導体ポスト9の形成後、互いから分離される。前述のようにベース板6の両面に積層体10が形成される場合は、ベース板6の除去により分離される2つの積層体10の支持板7同士が接合されてもよい。
図7に示される電子部品E1を有するプリント配線板が製造される場合は、図8Eに示されるようにプリント配線板1bに電子部品E1が実装される。電子部品E1は、はんだリフローなど、図5Mを参照して説明された方法と同様の方法で、導電性部材B1を介して第2導体パッド22に接続される。そして、図8Fに示されるように、支持板7は、図5Nを参照して説明された方法と同様の方法で、適宜、積層体10から剥離される。
実施形態のプリント配線板は、図1、3および6に示される構造に限定されない。たとえば、第2導体パッド22の配置ピッチP2は第3導体パッド23の配置ピッチP3と同じでもよく、配置ピッチP3より大きくてもよい。第1導体層2aや第4導体層2dが、第1〜第3の導体パッド21〜23の他にも導体パターンを含んでいてもよい。導体ポスト9の幅W1は、第3導体パッド23の幅W2と同じでもよく、幅W2より大きくてもよい。また、導体ポスト91(図6参照)以外の導体ポスト9と、第1導体パッド211(図6参照)以外の第1導体パッド21とがスタックビアで接続されていてもよい。反対に、導体ポスト9と第1導体パッド21とを接続するスタックビアが全く形成されていなくてもよい。また、ソルダーレジスト層5の開口5aは、1つの第1導体パッド21全体を露出していてもよい。複数の第1導体パッド21を一括して露出する開口5aがソルダーレジスト層5に形成されていてもよい。また、実施形態のプリント配線板の製造方法は、図5A〜5Nおよび図8A〜8Fを参照して説明された方法に限定されない。たとえば、金属箔11の除去後にエッチングプロセスが必ずしも継続されなくてもよい。実施形態のプリント配線板の製造方法には、前述の各工程以外に任意の工程が追加されてもよく、前述の説明で説明された工程のうちの一部が省略されてもよい。
1、1a、1b プリント配線板
2a 第1導体層
2b 第2導体層
2c 第3導体層
2d 第4導体層
3a 第1樹脂絶縁層
3b 第2樹脂絶縁層
3c 第3樹脂絶縁層
4a 第1ビア導体
4b 第2ビア導体
4c 第3ビア導体
5 ソルダーレジスト層
5a 開口
6 ベース板
7 支持板
8 接着層
9、91 導体ポスト
10 積層体
10F 第1面
10S 第2面
11 金属箔
21、211 第1導体パッド
22、221 第2導体パッド
23 第3導体パッド
41 めっきレジスト層
41b めっきレジスト層の開口
E、E1 電子部品

Claims (19)

  1. プリント配線板であって、前記プリント配線板は、
    1または2以上の樹脂絶縁層および前記樹脂絶縁層を挟んで積層される2以上の導体層からなり、第1面および前記第1面と反対側の第2面を有している、導体層と樹脂絶縁層との積層体と、
    前記積層体の第1面上に形成されるソルダーレジスト層と、
    前記積層体の第1面上に前記ソルダーレジスト層を挟んで設けられる支持板と、を有しており、
    前記積層体は、前記第1面に形成されている複数の第1導体パッドと、前記第2面に形成されている複数の第2導体パッドと、前記積層体を構成する樹脂絶縁層を貫通する複数のビア導体と、を有し、
    前記複数の第2導体パッドは前記積層体の第2面上に突出しており、
    前記複数のビア導体は前記第1面側から前記第2面側に向かって縮径している。
  2. 請求項1記載のプリント配線板であって、前記第2導体パッドの前記支持板と反対側の一面と、前記積層体の第2面との距離は、5μm以上、30μm以下である。
  3. 請求項1記載のプリント配線板であって、前記第1導体パッドは前記積層体の第1面上に形成されている。
  4. 請求項1記載のプリント配線板であって、前記積層体の第2面は、ソルダーレジストに覆われていない。
  5. 請求項1記載のプリント配線板であって、さらに、前記第2導体パッドに実装された電子部品を有している。
  6. 請求項1記載のプリント配線板であって、前記積層体は、さらに、前記複数の第2導体パッドよりも前記第2面の外周側に複数の第3導体パッドを有しており、前記複数の第3導体パッドは、前記第2導体パッドの前記第2面からの突出長さと略同じ長さだけ前記第2面上に突出している。
  7. 請求項6記載のプリント配線板であって、前記複数の第2導体パッドの配置ピッチは、前記複数の第3導体パッドの配置ピッチよりも小さい。
  8. 請求項6記載のプリント配線板であって、前記複数の第2導体パッドの少なくとも1つと前記複数の第3導体パッドの少なくとも1つとが、前記積層体の第2面上に突出して形成されている配線パターンにより接続されている。
  9. 請求項6記載のプリント配線板であって、前記第3導体パッドの前記積層体の第2面と反対側の一面上に導体ポストが形成されている。
  10. 請求項9記載のプリント配線板であって、前記導体ポストの幅は前記第3導体パッドの幅より小さい。
  11. 請求項9記載のプリント配線板であって、前記導体ポストは、前記第3導体パッドに接している金属箔層と前記金属箔層上に形成されているめっき膜層とを含んでいる。
  12. 請求項9記載のプリント配線板であって、前記導体ポストの高さは、50μm以上、200μm以下である。
  13. 請求項9記載のプリント配線板であって、前記導体ポストと前記複数の第1導体パッドのうちの1つとが平面視で重なる位置に形成されていて、前記複数のビア導体のうちの前記導体ポストと平面視で重なる位置に形成されているビア導体によって互いに接続されている。
  14. ベース板上に設けられている金属箔上に、複数の開口を所定の位置に有するめっきレジスト層を形成することと、
    前記複数の開口内に導体膜を形成することにより複数の導体パッドを含む導体層を前記金属箔上に形成することと、
    前記導体層上に少なくとも1組の樹脂絶縁層および導体層を積層することにより、前記金属箔側に第2面を有し、かつ、前記第2面と反対側に第1面を有する、1または2以上の樹脂絶縁層を含む導体層と樹脂絶縁層との積層体を形成することと、
    前記積層体の第1面上にソルダーレジスト層を形成することと、
    前記積層体の第1面に前記ソルダーレジスト層を挟んで支持板を設けることと、
    前記ベース板を除去することと、
    前記金属箔を除去することとを含むプリント配線板の製造方法であって、
    前記積層体を構成する樹脂絶縁層は、前記金属箔上に形成される導体層および前記めっきレジスト層それぞれの前記金属箔と反対側の面上に形成され、
    前記金属箔の除去の後に、前記金属箔の除去により露出する前記めっきレジスト層が除去される。
  15. 請求項14記載のプリント配線板の製造方法であって、さらに、前記めっきレジスト層の除去後に、前記支持板が前記積層体の第1面に設けられている状態で前記複数の導体パッドに電子部品を実装することと、前記電子部品の実装後に前記支持板を前記積層体から剥離することとを含んでいる。
  16. 請求項14記載のプリント配線板の製造方法であって、さらに、前記積層体を構成する樹脂絶縁層の形成の前に、前記めっきレジスト層の前記金属箔と反対側の面および/または前記金属箔上に形成される導体層の前記金属箔と反対側の面を研磨することを含んでいる。
  17. 請求項14記載のプリント配線板の製造方法であって、さらに、前記複数の導体パッドのうちの一部の導体パッド上に前記金属箔を挟んでめっき膜を形成することを含んでおり、
    前記金属箔を除去することは、前記金属箔の前記めっき膜に覆われずに露出する部分を除去することにより、前記めっき膜からなるめっき膜層、および、前記金属箔の前記めっき膜層に覆われている部分からなる導体ポストを形成することを含んでいる。
  18. 請求項17記載のプリント配線板の製造方法であって、前記導体ポストは前記一部の導体パッドよりも小さい幅を有するように形成され、
    前記金属箔を除去することは、さらに、前記金属箔の除去により露出する前記一部の導体パッドの外縁部を少なくとも部分的に除去することを含んでいる。
  19. 請求項17記載のプリント配線板の製造方法であって、さらに、前記支持板を設ける工程の後に、前記積層体と反対側の露出面を対向させて2つの前記支持板を接合することと、前記めっきレジスト層の除去後に、接合されている前記2つの支持板同士を分離することとを含み、
    前記導体ポストを形成することは、前記2つの支持板上の前記積層体それぞれの前記一部の導体パッド上に前記導体ポストを略同時に形成することを含んでいる。
JP2016161868A 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法 Pending JP2018032659A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016161868A JP2018032659A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法
US15/682,770 US20180054891A1 (en) 2016-08-22 2017-08-22 Printed wiring board and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016161868A JP2018032659A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2018032659A true JP2018032659A (ja) 2018-03-01

Family

ID=61190908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016161868A Pending JP2018032659A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US20180054891A1 (ja)
JP (1) JP2018032659A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
JP7105549B2 (ja) * 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置
EP3629682A1 (en) * 2018-09-25 2020-04-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component having pads connected in different wiring layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
EP1962342A4 (en) * 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
CN101658081B (zh) * 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
JP2018032657A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Also Published As

Publication number Publication date
US20180054891A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
TWI415542B (zh) A printed wiring board, and a printed wiring board
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5861262B2 (ja) 回路基板の製造方法及び電子装置の製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
KR20080066607A (ko) 다층 배선 기판의 제조 방법
JP2017152536A (ja) プリント配線板及びその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TW201511626A (zh) 晶片封裝基板及其製作方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP5106197B2 (ja) 半導体装置およびその製造方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
JP2019067864A (ja) プリント配線板の製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2016100352A (ja) プリント配線板およびその製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
JPWO2018047612A1 (ja) 部品内蔵基板及びその製造方法