CN101658081B - 挠性线路板及其制造方法 - Google Patents

挠性线路板及其制造方法 Download PDF

Info

Publication number
CN101658081B
CN101658081B CN2008800110555A CN200880011055A CN101658081B CN 101658081 B CN101658081 B CN 101658081B CN 2008800110555 A CN2008800110555 A CN 2008800110555A CN 200880011055 A CN200880011055 A CN 200880011055A CN 101658081 B CN101658081 B CN 101658081B
Authority
CN
China
Prior art keywords
mentioned
flexible substrate
insulating barrier
flex circuit
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800110555A
Other languages
English (en)
Other versions
CN101658081A (zh
Inventor
高桥通昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101658081A publication Critical patent/CN101658081A/zh
Application granted granted Critical
Publication of CN101658081B publication Critical patent/CN101658081B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

沿水平方向排列配置由聚酰亚胺等构成的、具备导体图案(132、133)的第一挠性基材(131)和由聚乙烯等构成的第二挠性基材(101)。以露出第一挠性基材的至少一部分的方式用绝缘层(112、113)覆盖第一和第二挠性基材。将到达第一挠性基板(131)的导体图案(132、133)的通路孔(116、141)形成在绝缘层(112、113)上，通过通路孔(116、141)进行镀处理，形成到达导体图案(132、133)的布线(117a、142)。在绝缘层(112、113)之上层叠上层绝缘层(114、115、144、145)，并形成电路(123、150)，连接布线(117a、142)。

Description

挠性线路板及其制造方法
技术领域
本发明涉及一种能够弯曲的挠性线路板(flexible wiringboard)及其制造方法。 
背景技术
作为一部分具有刚性、另一部分具有挠性的线路板，例如存在专利文献1至3等所记载的线路板。 
尽管存在这些技术，但是仍寻求可靠性、特别是连接可靠性更高、并且制造容易且廉价的挠性线路板及其制造方法。 
专利文献1：日本专利公开2005-322878号公报 
专利文献2：日本专利公开2006-128360号公报 
专利文献3：日本专利公开2005-311244号公报 
发明内容
发明要解决的问题
本发明是鉴于上述情形而完成的，其目的在于提供一种可靠性、特别是连接可靠性高的挠性线路板及其制造方法。另外，本发明的另一目的在于提供一种制造容易且廉价的挠性线路板及其制造方法。 
用于解决问题的方案
为了达到上述目的，本发明的第一观点所涉及的挠性线路板的特征在于，具备：第一挠性基材，其具备导体图案(conductive pattern)；第二挠性基材，其配置在上述第一挠性基材的水平方向上；绝缘层，其覆盖上述第一挠性基材和上述第二挠性基材，露出上述第一挠性基材的至少一部分；以及导体 图案，其形成在上述绝缘层之上，其中，上述第一挠性基材的导体图案与上述绝缘层之上的导体图案被镀连接。 
例如，上述第一挠性基材与上述第二挠性基材由不同的材料构成，上述第一挠性基材由挠性、耐磨性和/或耐热性比上述第二挠性基材的挠性、耐磨性和/或耐热性高的材料构成。 
例如，层叠多个挠性薄片来形成上述第二挠性基材。在这种情况下，例如第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部。并且，上述第一挠性薄片与上述第二挠性薄片也可以具有与上述第一挠性基材的外形相吻合的形状。 
例如，期望上述第一和第二绝缘层具有与上述第一挠性基材的端部和上述第二挠性基材的形状对应的形状。 
例如，在上述第二挠性基材的表面形成有导体图案。 
例如，上述绝缘层从表面和背面两侧覆盖上述第一挠性基材的端部与上述第二挠性基材的端部之间的边界区域。在这种情况下，例如，在上述绝缘层中形成有通路孔，上述绝缘层之上的导体图案通过上述通路孔与上述第一挠性基材的导体图案相连接。 
例如，在上述绝缘层之上还形成有上层绝缘层。在这种情况下，在上层绝缘层上形成有上层导体图案，上述绝缘层之上的导体图案与上述上层导体图案通过利用镀金属填充的上层通路孔相连接。 
例如，在上述绝缘层之上还形成有第一上层绝缘层，在上述第一上层绝缘层之上形成有第一上层导体图案，在该第一上层导体图案之上形成有第二上层绝缘层，在上述第二上层绝缘层之上形成有第二上层导体图案，上述绝缘层之上的导体图案与上述第一上层导体图案通过利用镀金属填充的第一上层通路孔相连接，在上述第二上层绝缘层的第一上层通路孔的大致正 上方的部分形成有第二上层通路孔，该第二上层通路孔连接上述第一上层导体图案与上述第二上层导体图案，利用镀金属填充形成该第二上层通路孔。 
在上述绝缘层之上形成有上层绝缘层，在上述上层绝缘层中形成有与上述绝缘层之上的导体图案相连接的上层通路孔，在上述上层绝缘层之上形成有与上述上层通路孔相连接的导体图案。 
另外，本发明的第二观点所涉及的挠性线路板的特征在于，具备：第一挠性基材，其具备导体图案；第二挠性基材，其配置在上述第一挠性基材的水平方向上；以及绝缘层，其覆盖上述第一挠性基材和上述第二挠性基材，露出上述第一挠性基材的至少一部分，其中，在上述绝缘层中形成有通路孔，在上述绝缘层之上形成有导体图案，上述绝缘层之上的导体图案通过上述通路孔与上述第一挠性基材的导体图案相连接。 
例如，期望上述第一挠性基材与上述第二挠性基材由不同的材料构成，上述第一挠性基材由挠性、耐磨性和/或耐热性比上述第二挠性基材的挠性、耐磨性和/或耐热性高的材料构成。 
通过由挠性、耐磨性高的材料构成上述第一挠性基材，能够提高上述第一挠性基材的露出部分弯曲时的耐久性，通过由耐热性高的材料构成上述第一挠性基材，即使在用于在上述第一挠性基材上安装电子部件时的焊接的回流焊工序中，基材也不会由于热而损伤，因此能够进行电子部件的安装。 
例如，也可以层叠多个挠性薄片来形成上述第二挠性基材。在这种情况下，第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部。并且，上述第一挠性薄片与上述第二挠性薄片具有与上述第一挠性基材的外形相吻合的形状。 
例如，上述第一和第二绝缘层也可以具有与上述第一挠性 基材的端部和上述第二挠性基材的形状对应的形状。 
例如，在上述绝缘层之上形成有上层绝缘层，在上述上层绝缘层上形成有上层导体图案，上述绝缘层之上的导体图案与上述上层导体图案通过形成在上述上层绝缘层上的利用镀金属填充的上层通路孔相连接。 
例如，利用金属填充通路孔。 
例如，上述通路孔贯穿上述绝缘层，利用镀金属填充上述通路孔，在上述绝缘层之上层叠有上层绝缘层和上层导体图案，在上述上层绝缘层中形成有将形成在上述绝缘层之上的导体图案与上述上层导体图案相连接的上层通路孔，上述上层通路孔与利用上述镀金属填充的上述通路孔相连接。 
超出上述第一挠性基材与上述第二挠性基材的边界直到上述绝缘层的端部为止配置有上述绝缘层之上的导体图案。 
也可以在上述绝缘层之上的、临近上述第一挠性基材的一侧的端部形成有平面状的导体层。 
例如，上述第一挠性基材具有与通路孔相连接的多个连接焊盘(connection pad)，上述连接焊盘的间距比形成在上述第一挠性基材上的多个导体图案的间距大，该导体图案形成为间距朝向上述连接焊盘扩大，该导体图案与所对应的上述连接焊盘电连接。 
例如，在上述绝缘层之上形成有上层绝缘层，在上述上层绝缘层上形成有上层导体图案，上述绝缘层之上的导体图案与上述上层导体图案通过形成在上述上层绝缘层中的上层通路孔相连接，上述绝缘层的临近上述第一挠性基材的端面比上述上层绝缘层的临近上述第一挠性基材的端面突出。 
例如，在上述绝缘层之上形成有上层绝缘层，在上述上层绝缘层上形成有上层导体图案，上述绝缘层之上的导体图案与 上述上层导体图案通过形成在上述上层绝缘层中的上层通路孔相连接，在上述上层通路孔中填充有导电性膏的固化物。 
另外，本发明的第三观点所涉及的挠性线路板，具备：第一挠性基材，其具备导体图案和覆盖该导体图案的保护层；第二挠性基材，其配置在上述第一挠性基材的水平方向上；绝缘层，其覆盖上述第一挠性基材和上述第二挠性基材，露出上述第一挠性基材的至少一部分；以及导体图案，其形成在上述绝缘层之上，其中，上述第一挠性基材的导体图案与上述绝缘层之上的导体图案通过形成在上述绝缘层中的通路孔被镀连接。 
例如，形成在上述绝缘层中的通路孔贯穿上述保护层。 
例如，形成在上述绝缘层之上的导体图案与上述第一挠性基材的导体图案通过形成在上述绝缘层中的、贯穿上述保护层的通路孔相连接。 
例如，上述第一挠性基材与上述第二挠性基材由不同的材料构成，上述第一挠性基材由挠性、耐磨性和/或耐热性比上述第二挠性基材的挠性、耐磨性和/或耐热性高的材料构成。 
例如，层叠多个挠性薄片来形成上述第二挠性基材。 
例如，层叠多个挠性薄片来形成上述第二挠性基材，第一挠性薄片和第二挠性薄片配置成夹持上述第一挠性基材的端部。 
例如，层叠多个挠性薄片来形成上述第二挠性基材，第一挠性薄片和第二挠性薄片配置成夹持上述第一挠性基材的端部，上述第一挠性基材在端部具有高度差，第一挠性薄片和第二挠性薄片具有与上述第一挠性基材的外形相吻合的形状。 
例如，上述第一挠性基材在端部具有高度差，第一和第二上述绝缘层具有与上述第一挠性基材的端部和上述第二挠性基材的形状对应的形状。 
例如，具有上述第一挠性基材中的、上述第一挠性基材与上述绝缘层重叠的部分的宽度比不重叠的部分的宽度大的结构。 
例如，具有将上述第一挠性基材中的、上述第一挠性基材与上述绝缘层之间的边界部分的宽度形成为比边界部分以外的部分的宽度大的结构。 
例如，上述保护层包含绝缘膜，在上述绝缘层与上述绝缘膜中形成有通路孔，该通路孔贯穿上述绝缘层与上述绝缘膜，上述绝缘层上的导体图案与形成在上述第一挠性基材上的导体图案通过该通路孔电连接。 
上述第一挠性基材的上述保护层例如包含电磁波的屏蔽层。 
例如，在上述第一挠性基材上形成有导体图案，在上述导体图案之上形成有绝缘膜，在该绝缘膜之上形成有电磁波屏蔽层。 
例如，在上述第一挠性基材上形成有导体图案，在上述导体图案之上形成有绝缘膜，在该绝缘膜之上形成有电磁波屏蔽层，在上述电磁波屏蔽层之上形成有上述保护层。 
例如，在上述第一挠性基材上形成有导体图案，在上述导体图案之上形成有绝缘膜，在该绝缘膜之上形成有电磁波屏蔽层，在上述电磁波屏蔽层之上形成有与上述绝缘层接触的上述保护层。 
另外，本发明的第四观点所涉及的挠性基板的制造方法的特征在于，将具备导体图案的第一挠性基材与第二挠性基材相邻地进行配置，利用形成有导体图案的、包含无机材料的绝缘层覆盖上述第一挠性基材与上述第二挠性基材之间的边界部分，贯穿上述绝缘层来形成到达上述挠性基材的导体图案的通 路孔，通过镀处理，通过上述通路孔将上述挠性基材的导体图案与上述绝缘层之上的上述导体图案相连接。 
上述第一挠性基材与上述第二挠性基材由不同的材料构成。 
上述第一挠性基材由挠性、耐磨性和/或耐热性比上述第二挠性基材的挠性、耐磨性和/或耐热性高的材料构成。 
上述第一挠性基材例如由聚酰亚胺(polyimide)、液晶聚合物(liquid crystal polymer)、聚醚醚酮(polyether ether ketone)构成，上述第二挠性基材例如由聚酯(polyester)、玻璃环氧材料(glass epoxy material)(板厚为0.2mm以下)构成。 
例如，通过上述镀处理，利用镀金属填充上述通路孔内。 
例如，利用上述绝缘层从表面和背面两侧覆盖上述第一挠性基材与上述第二挠性基材之间的边界部分。 
例如，通过如下步骤能够制造出上述挠性线路板：准备形成有布线图案的第一挠性基材和形成有布线图案的第二挠性基材，排列配置上述第一挠性基材和第二挠性基材，在上述第一挠性基材与第二挠性基材之间的边界区域上配置上述绝缘层，在该绝缘层上还配置导体层，对它们加压，贯穿上述绝缘层来形成到达上述导体层的通路孔，对取得物(resultant structure)进行镀处理，从而在该取得物的表面以及上述通路孔上形成镀层，对上述镀层进行图案形成(patterning)。 
并且，也可以在形成图案的镀层之上还配置第二绝缘层，在上述第二绝缘层中形成到达上述绝缘层之上的导体层的通路孔，对取得物进行镀处理，从而在该取得物的表面以及上述通路孔上形成镀层，对上述镀层进行图案形成。 
并且，也可以去除上述第一挠性基材之上的导体。 
发明的效果
根据本发明，能够提供一种可靠性、特别是连接可靠性高的挠性线路板及其制造方法。另外，提供一种制造容易且廉价的挠性线路板及其制造方法。 
附图说明
图1A是本发明的一个实施例所涉及的挠性线路板的侧视图。 
图1B是本发明的一个实施例所涉及的挠性线路板的俯视图。 
图2是图1A的一部分放大图。 
图3是表示图2所示的挠性线路板的变形例的图。 
图4A是用于说明挠性基板的制造工序的工序图。 
图4B是用于说明挠性基板的制造工序的工序图。 
图4C是用于说明挠性基板的制造工序的工序图。 
图5A是用于说明第二挠性基材的制造方法的工序图。 
图5B是用于说明第二挠性基材的制造方法的工序图。 
图5C是用于说明第二挠性基材的制造方法的工序图。 
图5D是用于说明第二挠性基材的制造方法的工序图。 
图6A是用于说明挠性线路板的制造方法的工序图。 
图6B是用于说明挠性线路板的制造方法的工序图。 
图6C是用于说明挠性线路板的制造方法的工序图。 
图6D是用于说明挠性线路板的制造方法的工序图。 
图6E是用于说明挠性线路板的制造方法的工序图。 
图6F是用于说明挠性线路板的制造方法的工序图。 
图6G是用于说明挠性线路板的制造方法的工序图。 
图6H是用于说明挠性线路板的制造方法的工序图。 
图6I是用于说明挠性线路板的制造方法的工序图。 
图6J是用于说明挠性线路板的制造方法的工序图。 
图6K是用于说明挠性线路板的制造方法的工序图。 
图6L是用于说明挠性线路板的制造方法的工序图。 
图6M是用于说明挠性线路板的制造方法的工序图。 
图6N是用于说明挠性线路板的制造方法的工序图。 
图7是表示图6C所示的挠性线路板的变形例的图。 
图8是表示图3所示的挠性线路板的变形例的图。 
图9是表示布线图案扇出(fan out)的例子的图。 
图10是表示宽度较宽地形成挠性基板的一部分来增加强度的例子的图。 
图11是表示宽度较宽地形成挠性基板的一部分来增加强度的例子的图。 
图12是表示图3所示的挠性线路板的变形例的图。 
图13A是用于说明挠性线路板的制造方法的变形例的图。 
图13B是用于说明挠性线路板的制造方法的变形例的工序图。 
图13C是用于说明挠性线路板的制造方法的变形例的工序图。 
图13D是用于说明挠性线路板的制造方法的变形例的工序图。 
图13E是用于说明挠性线路板的制造方法的变形例的工序图。 
图13F是用于说明挠性线路板的制造方法的变形例的工序图。 
图13G是用于说明挠性线路板的制造方法的变形例的工序图。 
图13H是用于说明挠性线路板的制造方法的变形例的工序图。 
图13I是用于说明挠性线路板的制造方法的变形例的工序图。 
图13J是用于说明挠性线路板的制造方法的变形例的工序图。 
图13K是用于说明挠性线路板的制造方法的变形例的工序图。 
图13L是用于说明挠性线路板的制造方法的变形例的工序图。 
图13M是用于说明挠性线路板的制造方法的变形例的工序图。 
图13N是用于说明挠性线路板的制造方法的变形例的图。 
图14A是用于说明挠性线路板的制造方法的另一变形例的工序图。 
图14B是用于说明挠性线路板的制造方法的另一变形例的工序图。 
图14C是用于说明挠性线路板的制造方法的另一变形例的工序图。 
图14D是用于说明挠性线路板的制造方法的另一变形例的工序图。 
图14E是用于说明挠性线路板的制造方法的另一变形例的工序图。 
附图标记说明
10：挠性线路板；11、12：多层基板；13：挠性基板；13a：布线；13b：连接焊盘；101、101a、101b、101c、131、201：挠性基材；103、104、105：电路图案；107、116、119、121、141、146、147：通路孔；112、113、212、213：绝缘层(挠性基材)；113a：空隙；114、115、144、145、214、244：上层绝缘层；117、132、133：导体层；117a、120、122、142：导体；118、143：引出图案；123：导体图案；124：铜图案；134、135：绝缘层；136、137：屏蔽层；138、139：覆盖层(coverlay)；161、162：导体膜；171：铜膜；173、174：带树脂铜箔片(copper-foilsheet with resin)；180～189：粘接层；291、293：隔离物(separator)。 
具体实施方式
[本实施方式所涉及的挠性布线基板] 
下面，说明本发明的一个实施例所涉及的挠性线路板10。 
如图1A和图1B所示，本实施方式所涉及的挠性线路板10由第一多层基板11、第二多层基板12以及将第一多层基板11与第二多层基板12相连接的挠性基板13构成。 
第一和第二多层基板11、12具有挠性，能够进行某种程度 的弯曲。在第一和第二多层基板11、12上形成有任意的电路图案，根据需要例如连接半导体芯片等电子部件等。 
挠性基板13具有挠性，能够任意地弯曲。在挠性基板13上形成有用于将第一多层基板11与第二多层基板12的电路图案进行连接的条状的布线13a。在布线13a的两端配置连接焊盘13b。在该连接焊盘13b上连接有多层基板11、12的电路图案的连接盘(land)部。第一多层基板11和第二多层基板12上的电路图案通过布线13a相互连接。 
接着，关于多层基板11、12、挠性基板13以及它们的接合部分的结构，以第一多层基板11与挠性基板13的接合部分为例参照图2进行说明。图2是用图1A的附图标记2表示的区域的放大截面图。 
如图2所示，挠性基板13具有将第一挠性基材131、导体层132、133、绝缘层134、135、屏蔽层136、137以及覆盖层138、139层叠而成的构造。 
第一挠性基材131由绝缘性挠性薄片、例如厚度为20～50μm、最好是30μm左右的厚度的聚酰亚胺薄片、聚酯薄片、液晶聚合物薄片、聚醚醚酮薄片构成。 
导体层132、133分别形成在第一挠性基材131的表面和背面，构成图1B示出的条状的布线13a。导体层132、133例如由厚度为5～15μm左右的铜图案构成。 
绝缘层134、135由厚度为5～15μm左右的聚酰亚胺膜、聚酯膜、液晶聚合物膜、聚醚醚酮膜等绝缘膜构成，将导体层132、133与外部绝缘。 
屏蔽层136、137由导电层、例如银膏的固化覆膜构成，将从外部对导体层132、133的电磁噪声以及从导体层132、133对外部的电磁噪声进行屏蔽。 
覆盖层138、139例如由厚度为5～15μm左右的聚酰亚胺等绝缘膜形成，将整个挠性基板13与外部绝缘的同时进行保护。 
另一方面，第一多层基板11是将第二挠性基材101、第一绝缘层112和第二绝缘层113以及第一上层绝缘层114和第二上层绝缘层115层叠而构成。 
第二挠性基材101对第一多层基板11提供强度，例如由耐热性聚酯等的比聚酰亚胺便宜但是绝缘性良好并且具有挠性的材料构成。第二挠性基材101与挠性基板13的第一挠性基材131在水平方向上相隔开地配置。 
在第二挠性基材101的两面形成电路图案103、105。根据需要而通过由用铜等导体填满的填充通路孔(filled via)构成的通路孔107等对电路图案103、105进行连接。并且，电路图案103、105通过未图示的通路孔、布线而连接在其它电路上。 
第一和第二绝缘层112、113由聚酰亚胺、聚酯、液晶聚合物、聚醚醚酮等绝缘性基材构成，通过粘接剂连接在挠性基板13和第二挠性基材101上。第一和第二绝缘层112、113分别具有50～100μm、最好是50μm左右的厚度。 
第一绝缘层112和第二绝缘层113从表面和背面两侧覆盖第二挠性基材101和挠性基板13的端部，露出挠性基板13的一部分。 
第二挠性基材101以及第一绝缘层112和第二绝缘层113构成多层基板11的具有挠性的芯体，夹持挠性基板13的一端来支承及固定。 
并且，在第二绝缘层113的、与挠性基板13的布线(导体层133)的连接焊盘13b相对置的部分上形成通路孔(通路孔、接触孔)116。 
从挠性基板13中的与通路孔116相对置的部分(形成有布线 13a的连接焊盘13b的部分)中去除屏蔽层137和覆盖层139。通路孔116贯穿第二绝缘层113、挠性基板13的绝缘层135，露出导体层133的连接焊盘13b。
在通路孔116的内表面形成有通过镀铜等形成的导体层117。导体层117镀连接在挠性基板13的导体层133的连接焊盘13b上。另外，通路孔116具有保形通路孔(conformal via)构造。 
在第二绝缘层113之上形成有与导体层117相连接的引出图案118。引出图案118由铜镀层等构成。 
另外，在第二绝缘层113的前端部、即超出挠性基板13与第二挠性基材101的边界的位置上配置有与其它部分绝缘的铜图案124。铜图案124作为散热板而发挥功能。因此，能够有效地放出在多层基板11内产生的热。 
在第二绝缘层113之上层叠配置第一上层绝缘层114。第一上层绝缘层114由聚酰亚胺、聚酯、液晶聚合物、聚醚醚酮等挠性绝缘膜构成，被粘接在第二绝缘层113上。或者，第一上层绝缘层114也可以将预浸料(prepreg)固化而构成，该预浸料是将树脂浸渍在玻璃布等上而成。但是，由于预浸料本身非常薄，因此第一上层绝缘层114也具有某种程度的挠性。 
在第一上层绝缘层114之上配置第二上层绝缘层115。第二上层绝缘层115由聚酰亚胺、聚酯、液晶聚合物、聚醚醚酮等挠性绝缘膜构成，被粘接在第二绝缘层113上。或者，第二上层绝缘层115也可以将预浸料固化而构成，该预浸料是将树脂浸渍在玻璃布等上而成。 
在第一上层绝缘层114中形成有与引出图案118相连接的通路孔(第一上层通路孔)119。通路孔119通过铜等导体120来填充。另外，在层叠在第一上层绝缘层114之上的第二上层绝缘层115上形成有与通路孔119相连接的通路孔(第二上层通路孔)121。通路孔121通过铜等导体122来填充。即，通过通路孔119和121形成填充层叠通路孔(filled built-up via)。 
在第二上层绝缘层115之上适当形成有导体图案(电路图案)123。通路孔119也适当连接在这些导体图案123上。 
此外，第二多层基板12以及第二多层基板12与挠性基板13的连接部分的结构与图1所示的第一多层基板11以及第一多层基板11与挠性基板13的连接部分的结构相同。 
在上述结构的挠性线路板10中，在构成第一多层基板11的芯体部的第一绝缘层112与第二绝缘层113之间夹持挠性基板13的端部。并且，通过形成在通路孔116内的导体层(铜镀层)117将挠性基板13的导体层133的连接焊盘13b与多层基板11的导体图案123相连接，其中，该通路孔116形成在第二绝缘层113与绝缘层135中。 
因此，在挠性基板13弯曲时，施加到挠性基板13的应力不会传递到与第一多层基板11之间的连接部分(通路孔116、导体层117)。因此，施加到第一多层基板11与挠性基板13的连接部分的应力(stress)较少，可靠性高。 
另外，挠性基板13的导体层133与第一多层基板11的通路孔116内的导体层117被镀连接。因此，连接部分的可靠性高。 
另外，第一绝缘层112和第二绝缘层113的临近挠性基板13的端面比上层绝缘层114的临近挠性基板13的端面突出。因此，在挠性基板13弯曲时，施加到挠性基板13的应力不容易传递到第一多层基板11的连接部分(通路孔116、导体层117)。因此，施加到第一多层基板11与挠性基板13的连接部分的应力较少，可靠性高。 
另外，是由多层基板11的芯体部来限制容易发生伸缩的挠性基板13向水平方向伸缩的构造。因此，弯曲可靠性、耐热可 靠性高。 
另外，由于挠性基板13的挠性的基材部分在多层基板11与12之间露出，因此与整体由绝缘性树脂等覆盖的情况相比，在弯曲时施加到布线等的应力较小。 
另外，挠性线路板10具有由第一多层基板11的第一绝缘层112和第二绝缘层113夹持挠性基板13的端部的结构。因此，挠性基板13的尺寸变化的影响较小，能够减小第一多层基板11的连接焊盘(通路孔116)的配置位置的误差等。因而，还能够设计成通路孔116的直径变小。 
另外，通过由挠性和耐磨性高的材料构成第二挠性基材101，能够提高挠性基板13弯曲时的耐久性。 
另外，由于由耐热性高的材料构成第二挠性基材101，因此即使在使焊锡熔融的回流焊工序(reflow process)中也不会由于热而损坏。因此，能够安装电子部件。 
并且，作为挠性线路板10的基材，部分使用高价的聚酰亚胺基材，其它部分使用比较廉价的聚酯基材，由此能够不降低性能而控制制造成本。 
此外，也可以从图2所示的结构的挠性基板13中去除导体层132、绝缘层134、屏蔽层136以及覆盖层138。 
在上述实施例中，为了容易理解，仅在多层基板11、12的上表面形成了导体图案。本发明并不限定于本例。例如，也可以如图3所示那样在多层基板11、12的下侧也配置导体图案。 
在图3的结构中，在第一绝缘层112与挠性基板13的绝缘层134中形成有通路孔141。在通路孔141内填充铜等导体142，与形成在第一绝缘层112上的引出图案143相连接。 
在第一绝缘层112上层叠配置第三和第四上层绝缘层144和145。第三和第四上层绝缘层144、145也由挠性基材或预浸料构 成。在第三和第四上层绝缘层144和145中分别形成有通路孔146、147。通路孔146、147分别用铜等导体148、149填充。另外，在第四上层绝缘层145上适当形成有导体图案(电路图案)150。在第一绝缘层112的前端部配置有与其它部分绝缘的铜图案151。铜图案151作为散热板而发挥功能。 
此外，在图3所示的结构中，通路孔116是由导体117a填充的填充通路孔。 
[本实施方式所涉及的挠性线路基板的制造方法] 
接着，以图3所示的结构为例说明上述结构的挠性线路板10的制造方法。此外，在挠性基材、绝缘层中使用聚酰亚胺或聚酯。 
首先，参照图4A～图4C说明挠性基板13的制造方法。 
如图4A所示，在加工成规定尺寸的由聚酰亚胺构成的挠性基材131的两面形成铜膜。接着，通过对铜膜进行图案形成，来分别形成具备布线13a和连接焊盘13b的导体层132、133。接着，在挠性基材131以及两个导体层132、133之上形成由聚酰亚胺层等构成的绝缘层134、135。并且，这样完成图3所示的结构的挠性基板13。接着，去除形成有连接焊盘13b的挠性基板13的端部并涂布银膏，将所涂布的银膏固化，从而形成屏蔽层136、137。 
接着，如图4B所示，以覆盖表面和背面的屏蔽层136、137的方式配置覆盖层138、139。 
接着，对覆盖层138和139进行加压，如图4C所示那样完成挠性基板13。 
接着，为了形成多层基板11、12，而准备图5A所示的第二挠性基材101。 
向第二挠性基材101的通路孔形成区域照射激光，如图5B所示那样形成通路孔107。 
接着，对整个第二挠性基材101实施镀铜，如图5C所示那样用铜来填充通路孔107。 
接着，对第二挠性基材101的表面的铜膜(镀铜)进行图案形成，从而如图5D所示那样构成电路图案103、105。 
接着，参照图6A～图6N说明将多层基板11、12与挠性基板13接合的方法。 
首先，如图6A所示，排列配置挠性基板13、用于形成多层基板11的第二挠性基材101以及用于形成挠性基板13的挠性基材201。并且，配置成为第一绝缘层112和第二绝缘层113的挠性基材。关于挠性基板13也同样地配置成为第一绝缘层212和第二绝缘层213的挠性基材。并且，在它们的上下配置铜等导体膜161、162。 
接着，如图6B所示那样对它们进行加压。 
例如使用液压装置在温度为摄氏200度、压力为40kgf、加压时间为3小时左右的条件下进行该加压。通过该加压处理，各部分具有相互匹配的形状。 
接着，通过从CO2激光加工装置例如照射CO2激光等，如图6C所示那样根据需要形成IVH(Interstitial Via Hole：中间通路孔)163。此时，还形成用于将挠性基板13的导体层132、133与多层基板11、12相连接的通路孔116、141等。 
接着，如图6D所示那样对整个构造体的表面实施镀铜。该镀铜与已有的导体膜161、162成为一体，在整个基板的整个表面上形成铜膜171。此时，在通路孔116、141、163内填充铜。但是，也可以如图7所示那样仅在通路孔116、141、163的内表面配置铜膜，来形成保形通路孔。如果设为这种结构，则能够得到如图2所示的结构的通路孔116、141、163。 
在镀铜的期间，整个基板大致被导体膜161和162所覆盖， 不直接接触电镀液。因而，挠性基板13、第一绝缘层112和第二绝缘层113不会由于电镀液而受到损伤。 
接着，如图6E所示，对基板表面的铜膜171进行图案形成。在该阶段，形成与挠性基板13的导体层132、133相连接的导体层117、导体117a、142、引出图案118、143。此时，在第一绝缘层112和第二绝缘层113的前端部上以及挠性基板13上残留铜膜171。 
接着，如图6F所示，在第一绝缘层112和第二绝缘层113之上分别配置第三上层绝缘层144和第一上层绝缘层114。此外，针对第二多层基板12也同样地配置第三上层绝缘层244和第一上层绝缘层214。此外，上层绝缘层144、114、244、214由绝缘膜构成，该绝缘膜由聚酰亚胺、聚乙烯、液晶聚合物、聚醚醚酮、玻璃环氧材料(例如厚度为0.2mm以下)等形成。 
接着，对它们进行加压，使第一和第三上层绝缘层114、214、144、244粘着在第二和第一绝缘层113、112、213、212上。 
接着，如图6G所示，通过粘接剂将铜箔301粘贴在第一上层绝缘层114和214之上，通过粘接剂将铜箔302粘贴在第三上层绝缘层144和244之上。 
此外，作为上层绝缘层114、144、214、244，也可以使用具有热熔融性的绝缘层，通过加热来使表面部分熔融而粘贴铜箔301、302。 
接着，使铜箔301、302的表面变粗糙等，来提高激光受光性。 
接着，通过照射激光，如图6H所示那样在第一和第三上层绝缘层114、144、214、244中形成通路孔119、146、219、246。 
并且，如图6I所示，将铜箔301、302作为晶种层(seed layer)，对整体实施填充镀(field plating)，从而形成铜镀层303、304。 此时，用铜填充通路孔119、146、219、246内。另外，也可以通过丝网印刷(screen printing)等印刷导电膏(例如掺有导电粒子的热固化树脂)，将导电膏填充在通路孔119、146、219、246内并使其固化。 
接着，如图6J所示，对铜镀层303、304进行图案形成，来形成布线和填充通路孔。 
以后，与多层基板11、12的层数相应地重复进行挠性基材的层叠、通路孔的形成、镀处理、镀层的图案形成这样的处理。 
接着，如图6K所示，向与第一和第二绝缘层112、113、212、213的前端相当的部分照射激光L，如图6L所示那样在中央部分形成从周围切断的构造体305、306。以某种程度切割铜膜171的程度照射激光L。 
最后，如图6M所示那样去除构造体305、306。此时，由于铜膜171与挠性基板13没有粘接，因此铜膜171的露出部分也与构造体305、306一起被去除。 
这样，如图6N所示，完成如下的挠性线路板10，该挠性线路板10在多层基板11、12的芯体部(第一与第二绝缘层112、113)之间夹持挠性基板13的端部，并且多层基板11、12的连接盘与挠性基板13的连接焊盘被镀连接。 
以上说明了本发明的一个实施例所涉及的挠性线路板10，但是本发明并不限定于上述实施例。 
例如，能够任意地变更上述各层的材质、尺寸、层数等。 
例如，形成电路图案的位置是任意的，能够在任意的层上形成电路图案。 
另外，在上述实施例中，由一个挠性薄片构成多层基板11、12的第二挠性基材101，但是例如也可以如图8所示那样由每多个挠性薄片构成第二挠性基材101。 
在图8所示的结构中，第二挠性基材101由挠性基材101a、101b、101c的三层构成。挠性基材101a具有与挠性基板13的第一挠性基材131大致相同的厚度。 
另一方面，挠性基材101b被粘接在挠性基材101a上，其端部被加工成与在挠性基板13的端部通过覆盖层138形成的高度差对应的形状。 
另外，挠性基材101c被粘接在挠性基材101a上，其端部被加工成与在挠性基板13的端部通过覆盖层139形成的高度差对应的形状。 
根据这种结构，在挠性基材101b与挠性基材101c之间夹持并固定挠性基板13的端部(第一挠性基材131、导体层132、133、绝缘层134、135)，并且通过第二挠性基材101(101a～101c)与第一和第二绝缘层112、113进一步夹持并固定挠性基板13的端部的更长的区域。因而，多层基板11、12能够更坚固地固定及支承挠性基板13，多层基板11、12与挠性基板13之间的连接的可靠性也高。 
此外，在由多个挠性薄片构成第二挠性基材101的情况下，如图8的附图标记231、233、235、237所示那样能够在各薄片上配置电路图案。 
此外，挠性基材101a～101c的材质既可以相同，也可以不同。例如，也可以设为由聚酰亚胺构成挠性基材101a而由聚酯构成挠性基材101b、101c等。 
在该结构的情况下，只要通过粘接剂将挠性基板13与第二挠性基材101组合并进行加热加压，由此将两者固定，并且配置第一和第二绝缘层，根据需要通过粘接剂进行加热加压，由此将它们固定即可。 
另外，也可以层叠多个挠性基材来构成形成挠性基板13的 第一挠性基材。各挠性基材的材质既可以相同，也可以不同。 
另外，形成在多层基板11、12以及挠性基板13上的布线图案也不限定于图1所例示的图案，例如，也可以设为如图9所例示的那样从挠性基板13朝向第一多层基板11(或者第二多层基板12)扇出那样的形状。即，也可以使连接焊盘13b的间距大于挠性基板13的布线13a的间距。由此，能够在挠性基板13上配置更多的布线，能够制作出具有高密度布线的挠性线路板。 
另外，为了提高多层基板11、12与挠性基板13的边界部分的强度，而如图10、图11所例示的那样宽度较宽地形成挠性基板13的一部分也是有效的。由此，挠性基板13与多层基板11、12的接合面积增大，能够提高通路孔的连接可靠性。 
例如，在图10的例子中，放大挠性基板13的端部来使固定在多层基板11、12上的部分的面积变大。由此，挠性基板13的端部的强度增大，从而能够提高耐弯曲性。 
另外，在图11的例子中，在挠性基板13的反复弯曲的位置(例如，与多层基板11、12的端边对应的位置)上配置凸起，来提高反复弯曲的位置的强度。 
[其它实施方式] 
在上述的实施方式中，不通过粘接层而将绝缘层层叠在挠性基材上。另外，不通过粘接层而将上层的绝缘层层叠在绝缘层上。本发明所涉及的挠性布线基板并不限定于这种实施方式。 
例如，也能够将挠性布线基板设为图12所示的结构。在该结构中，第一绝缘层112通过第一粘接层180层叠在挠性基材101之下，第二绝缘层113通过第一粘接层181层叠在挠性基材101之上。 
另外，第一上层绝缘层144通过第二粘接层182层叠在第一绝缘层112之下。第一上层绝缘层114通过第二粘接层183层叠在 第二绝缘层113之上。 
第二上层绝缘层145通过第三粘接层184层叠在第一上层绝缘层144之下。另外，第二上层绝缘层115通过第三粘接层185层叠在第一上层绝缘层114之上。 
另外，在绝缘层135与挠性基材101c之间形成有粘接层186。在绝缘层134与挠性基材101b之间形成有粘接层187。 
另外，在挠性基材101a与挠性基材101c之间形成有粘接层188。在挠性基材101a与挠性基材101b之间形成有粘接层189。 
挠性基材101a、101b、101c由聚酰亚胺、聚酯等形成。另外，也能够由聚酰亚胺、聚酯等树脂形成第一绝缘层113、第二绝缘层112、第一上层绝缘层114、144、第二上层绝缘层115、145。 
通过使粘接剂固化来形成粘接层180、181、182、183、184、185、186、187、188、189。粘接剂当然具有高粘接性，希望还具有高弹性率，并且具有高玻璃化转变温度点(glass-transitiontemperature ponit)，具有耐热性。另外，为了不对环境产生不良影响，而希望使用无卤的粘接剂。 
形成粘接层180、181、182、183、184、185、186、187、188、189的粘接剂具体地说能够使用环氧系热固化型粘接剂。 
为了使粘接剂固化，而在温度为100～180℃、从几十分钟到几小时的条件下进行热处理。 
使粘接剂固化而形成的粘接层180、181、182、183、184、185、186、187、188、189的厚度能够设为10～30μm。 
在本实施方式中，如图12所示，粘接层180、181、182、183、184、185、186、187、188、189的厚度形成为比导体图案薄，但是也可以形成为与导体图案相同的厚度，还能够形成为比导体图案厚。 
通过具有第一粘接层180，能够提高第一绝缘层112与挠性基材101的粘接性。通过具有第一粘接层181，能够提高第二绝缘层113与挠性基材101的粘接性。 
另外，通过设置第二粘接层182能够提高第一上层绝缘层144与第一绝缘层112的粘接性。通过设置第二粘接层183，能够提高第一上层绝缘层114与第二绝缘层113的粘接性。 
另外，通过设置第三粘接层184，能够提高第二上层绝缘层145与第一上层绝缘层144的粘接性。通过形成第三粘接层185，能够提高第二上层绝缘层115与第一上层绝缘层114的粘接性。 
另外，通过设置粘接层186，能够提高绝缘层135与挠性基材101c的粘接性。通过设置粘接层187，能够提高绝缘层134与挠性基材101b之间的粘接性。 
另外，通过形成粘接层188，能够提高挠性基材101a与挠性基材101c之间的粘接性。通过形成粘接层189，能够提高挠性基材101a与挠性基材101b之间的粘接性。 
此外，挠性线路板10的制造方法并不限定于参照图6A～图6N所述的例子。 
例如，也可以如图13A所示那样在图6A的步骤中在第二绝缘层113与213之间的空隙113a中配置隔离物291。隔离物291例如由固化得到的预浸料、聚酰亚胺薄膜等构成。另外，也可以在与导体膜162之间配置粘接剂。 
接着，如图13B所示那样对整体进行加压。接着，如图13C所示那样形成通路孔116、141、163。接着，如图13D所示，将导体膜162作为晶种层来形成铜膜171。接着，如图13E所示，对铜膜171进行图案形成，来形成铜图案。 
接着，如图13F所示，在第一绝缘层112、212之上配置第二上层绝缘层(预浸料)144。另外，在第二绝缘层113、213之上 配置第一上层绝缘层(预浸料)114。接着，对它们进行加压。 
接着，如图13G所示，通过粘接剂将铜箔301和302分别粘贴在上层绝缘层114和144之上。 
此外，作为上层绝缘层114、144，也可以使用具有热熔融性的绝缘层，通过加热来使表面部分熔融而粘贴铜箔301和302。接着，使铜箔301、302的表面变粗糙等来提高激光的受光性。 
接着，通过照射激光，如图13H所示那样在上层绝缘层114、144中形成通路孔119、146、219、246。 
并且，如图13I所示，将铜箔301、302作为晶种层，对整体实施填充镀来形成铜镀层303、304。此时，用铜填充通路孔119、146、219、246内。另外，也可以通过丝网印刷等印刷导电膏(例如，掺有导电粒子的热固化树脂)，将导电膏填充在通路孔119、146、219、246内并使其固化。 
接着，如图13J所示，对铜镀层303、304进行图案形成，来形成布线和填充通路孔。 
以后，与多层基板11、12的层数相应地重复进行挠性基材的层叠、通路孔的形成、镀处理、镀层的图案形成这样的处理。 
接着，如图13K所示，从挠性基板13的上侧和下侧照射激光L来切割上层绝缘层114、144，由此如图13L所示那样在中央部分形成从周围切断的构造体305、306。以某种程度切割铜膜171的程度照射激光L。 
接着，如图13M所示那样去除构造体305、306。此时，由于铜膜171与挠性基板13没有粘接，因此铜膜171的露出部分也与构造体305、306一起被去除。 
这样，如图13N所示，完成如下的挠性线路板10，该挠性线路板10在多层基板11、12的芯体部(第一和第二绝缘层112、113)之间夹持挠性基板13的端部，并且多层基板11、12的连接 盘与挠性基板的连接焊盘被镀连接。 
另外，例如也能够采用如图14A～图14D所示那样的制造方法。 
在该制造方法的情况下，首先在如图13A所示那样配置隔离物291之后，执行图13B～图13F所示的工序。接着，如图14A所示，通过激光等在第一上层绝缘层114的隔离物291上的部分上形成切割线(cutting line)292。 
接着，在第一上层绝缘层114之上配置第二上层绝缘层115，在第三上层绝缘层144之上配置第四上层绝缘层145。但是，代替第二上层绝缘层115的一部分，而如图14B所示那样配置隔离物293，该隔离物293在切割线292上具有一端部。 
接着，如图14C所示，将带树脂铜箔片173配置在第二上层绝缘层115和隔离物293之上，将带树脂铜箔片174配置在第四上层绝缘层145之上。接着，在第二上层绝缘层115中形成通路孔并实施镀铜。 
接着，如图14D所示，通过激光等在隔离物291的一端部上的部分与隔离物291的另一端部上的部分上形成切割线294、295。 
最后，如图14E所示，去除由切割线294、隔离物291、切割线292、隔离物293、切割线295形成的构造体296。如果设为这种结构，则能够去除无助于形成电路的部分，能够减小线路基板的体积。 
此外，在以上的说明中，在第二多层基板12的制造工序中实施了变形，但是也可以在第一多层基板11、或多层基板11与12两者的制造方法中实施变形。另外，示出了对挠性线路板10的上侧部分的制造工序进行变形的例子，但是也可以通过变形例的制造方法制造挠性线路板10的下侧或整体。 
以上说明了本发明的实施方式，但是应该理解在“权利要求”所记载的发明、与“具体实施方式”所记载的具体例对应的发明范围中包含根据设计上的情况、其它原因而所需的各种修改、组合。 
本发明编入了于2008年3月10日申请的美国临时专利申请第61/035169号的内容。 
产业上的可利用性
本发明能够应用于能够弯曲的挠性线路板。 

Claims (56)

1.一种挠性线路板，其特征在于，具备：
第一挠性基材，其具备导体图案，构成挠性基板；
第二挠性基材，其配置在上述第一挠性基材的水平方向上，构成多层基板；
绝缘层，其覆盖上述第一挠性基材和上述第二挠性基材，露出上述挠性基板的一部分，覆盖上述第二挠性基材整体；以及
导体图案，其形成在上述绝缘层之上，
其中，上述第一挠性基材的导体图案与上述绝缘层之上的导体图案被镀连接，
上述第一挠性基材和上述第二挠性基材由不同的材料构成。
2.根据权利要求1所述的挠性线路板，其特征在于，
上述多层基板具有挠性。
3.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述第一挠性基材与上述第二挠性基材被相隔开地配置。
4.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述第一挠性基材由挠性比上述第二挠性基材的挠性高的材料构成。
5.根据权利要求4所述的挠性线路板，其特征在于，
上述第一挠性基材由聚酰亚胺或者液晶聚合物构成，
上述第二挠性基材由聚酯构成。
6.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述第二挠性基材在上述第一挠性基材附近具有填满导体的填充通路孔。
7.根据权利要求1或者2所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体。
8.根据权利要求1或者2所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部。
9.根据权利要求1或者2所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部，
上述第一挠性薄片与上述第二挠性薄片具有与上述第一挠性基材的外形相吻合的形状。
10.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述绝缘层具有与上述第一挠性基材的端部和上述第二挠性基材的形状对应的形状。
11.根据权利要求1或者2所述的挠性线路板，其特征在于，
在上述第二挠性基材的表面形成有导体图案。
12.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述绝缘层从表面和背面两侧覆盖上述第一挠性基材的端部与上述第二挠性基材的端部之间的边界区域。
13.根据权利要求1或者2所述的挠性线路板，其特征在于，
上述绝缘层从表面和背面两侧覆盖上述第一挠性基材的端部与上述第二挠性基材的端部之间的边界，
在上述绝缘层中形成有通路孔，
上述绝缘层之上的导体图案通过上述通路孔与上述第一挠性基材的导体图案相连接。
14.根据权利要求1或者2所述的挠性线路板，其特征在于，
在上述绝缘层之上还形成有上层绝缘层，
在上述上层绝缘层上形成有上层导体图案，
上述绝缘层之上的导体图案与上述上层导体图案通过利用镀金属填充的上层通路孔相连接。
15.根据权利要求1或者2所述的挠性线路板，其特征在于，
在上述绝缘层之上还形成有第一上层绝缘层，
在上述第一上层绝缘层之上形成有第一上层导体图案，在该第一上层导体图案之上形成有第二上层绝缘层，
在上述第二上层绝缘层之上形成有第二上层导体图案，
上述绝缘层之上的导体图案与上述第一上层导体图案通过利用镀金属填充的第一上层通路孔相连接，
在上述第二上层绝缘层的第一上层通路孔的正上方的部分形成有第二上层通路孔，该第二上层通路孔连接上述第一上层导体图案与上述第二上层导体图案，利用镀金属填充形成该第二上层通路孔。
16.根据权利要求1或者2所述的挠性线路板，其特征在于，
在上述绝缘层之上形成有上层绝缘层，
在上述上层绝缘层中形成有与上述绝缘层之上的导体图案相连接的上层通路孔，
在上述上层绝缘层之上形成有与上述上层通路孔相连接的导体图案。
17.一种挠性线路板，其特征在于，具备：
第一挠性基材，其具备导体图案，构成挠性基板；
第二挠性基材，其配置在上述第一挠性基材的水平方向上，构成多层基板；以及
绝缘层，其覆盖上述挠性基板和上述第二挠性基材，露出上述挠性基板的一部分，覆盖上述第二挠性基材整体，
其中，在上述绝缘层中形成有通路孔，
在上述绝缘层之上形成有导体图案，
上述绝缘层之上的导体图案通过上述通路孔与上述第一挠性基材的导体图案相连接，
上述第一挠性基材与上述第二挠性基材由不同的材料构成。
18.根据权利要求17所述的挠性线路板，其特征在于，
上述多层基板具有挠性。
19.根据权利要求17或者18所述的挠性线路板，其特征在于，上述第一挠性基材由挠性比上述第二挠性基材的挠性高的材料构成。
20.根据权利要求17或者18所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体。
21.根据权利要求17或者18所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部。
22.根据权利要求17或者18所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片与第二挠性薄片配置成夹持上述第一挠性基材的端部，
上述第一挠性薄片与上述第二挠性薄片具有与上述第一挠性基材的外形相吻合的形状。
23.根据权利要求17或者18所述的挠性线路板，其特征在于，
上述绝缘层具有与上述第一挠性基材的端部和上述第二挠性基材的形状对应的形状。
24.根据权利要求17或者18所述的挠性线路板，其特征在于，
在上述绝缘层之上形成有上层绝缘层，
在上述上层绝缘层上形成有上层导体图案，
上述绝缘层之上的导体图案与上述上层导体图案通过形成在上述上层绝缘层上的利用镀金属填充的上层通路孔相连接。
25.根据权利要求17或者18所述的挠性线路板，其特征在于，
利用金属填充上述通路孔。
26.根据权利要求17或者18所述的挠性线路板，其特征在于，
上述通路孔贯穿上述绝缘层，利用镀金属填充上述通路孔，
在上述绝缘层之上层叠有上层绝缘层和上层导体图案，
在上述上层绝缘层中形成有将形成在上述绝缘层之上的导体图案与上述上层导体图案相连接的上层通路孔，
上述上层通路孔与利用上述镀金属填充的上述通路孔相连接。
27.根据权利要求17或者18所述的挠性线路板，其特征在于，
超出上述第一挠性基材与上述第二挠性基材的边界直到上述绝缘层的端部为止配置有上述绝缘层之上的导体图案。
28.根据权利要求17或者18所述的挠性线路板，其特征在于，
在上述绝缘层之上的、临近上述第一挠性基材的一侧的端部形成有平面状的导体层。
29.根据权利要求17或者18所述的挠性线路板，其特征在于，
上述第一挠性基材具有与通路孔相连接的多个连接焊盘，
上述连接焊盘的间距比形成在上述第一挠性基材上的多个导体图案的间距大，
该导体图案形成为间距朝向上述连接焊盘扩大，该导体图案与所对应的上述连接焊盘电连接。
30.根据权利要求17或者18所述的挠性线路板，其特征在于，
在上述绝缘层之上形成有上层绝缘层，
在上述上层绝缘层上形成有上层导体图案，
上述绝缘层之上的导体图案与上述上层导体图案通过形成在上述上层绝缘层中的上层通路孔相连接，
上述绝缘层的临近上述第一挠性基材的端面比上述上层绝缘层的临近上述第一挠性基材的端面突出。
31.根据权利要求17或者18所述的挠性线路板，其特征在于，
在上述绝缘层之上形成有上层绝缘层，
在上述上层绝缘层上形成有上层导体图案，
上述绝缘层之上的导体图案与上述上层导体图案通过形成在上述上层绝缘层中的上层通路孔相连接，
在上述上层通路孔中填充有导电性膏的固化物。
32.一种挠性线路板，其特征在于，具备：
第一挠性基材，其具备导体图案和覆盖该导体图案的保护层，构成挠性基板；
第二挠性基材，其配置在上述第一挠性基材的水平方向上，构成多层基板；
绝缘层，其覆盖上述挠性基板和上述第二挠性基材，露出上述挠性基板的一部分，覆盖上述第二挠性基材整体；以及
导体图案，其形成在上述绝缘层之上，
其中，上述第一挠性基材的导体图案与上述绝缘层之上的导体图案通过形成在上述绝缘层中的通路孔被镀连接，
上述第一挠性基材和上述第二挠性基材由不同的材料构成。
33.根据权利要求32所述的挠性线路板，其特征在于，
上述多层基板具有挠性。
34.根据权利要求32或者33所述的挠性线路板，其特征在于，
形成在上述绝缘层中的通路孔贯穿上述保护层。
35.根据权利要求32或者33所述的挠性线路板，其特征在于，
形成在上述绝缘层之上的导体图案与上述第一挠性基材的导体图案通过形成在上述绝缘层中的、贯穿上述保护层的通路孔相连接。
36.根据权利要求32或者33所述的挠性线路板，其特征在于，
上述第一挠性基材由挠性比上述第二挠性基材的挠性高的材料构成。
37.根据权利要求32或者33所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体。
38.根据权利要求32或者33所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片和第二挠性薄片配置成夹持上述第一挠性基材的端部。
39.根据权利要求32或者33所述的挠性线路板，其特征在于，
层叠多个挠性薄片来形成上述第二挠性基材和上述绝缘层的层叠体，
第一挠性薄片和第二挠性薄片配置成夹持上述第一挠性基材的端部，
在上述第一挠性基材在端部具有高度差，
第一挠性薄片和第二挠性薄片具有与上述第一挠性基材的外形相吻合的形状。
40.根据权利要求32或者33所述的挠性线路板，其特征在于，
上述第一挠性基材在端部具有高度差，
上述绝缘层具有与上述第一挠性基材的端部和上述第二挠性基材的形状对应的形状。
41.根据权利要求32或者33所述的挠性线路板，其特征在于，
上述第一挠性基材中的、上述第一挠性基材与上述绝缘层重叠的部分的宽度比不重叠的部分的宽度大。
42.根据权利要求32或者33所述的挠性线路板，其特征在于，
将上述第一挠性基材中的、上述第一挠性基材与上述绝缘层之间的边界部分的宽度形成为比边界部分以外的部分的宽度大。
43.根据权利要求32或者33所述的挠性线路板，其特征在于，
上述保护层包含绝缘膜，
在上述绝缘层与上述绝缘膜中形成有通路孔，该通路孔贯穿上述绝缘层与上述绝缘膜，上述绝缘层上的导体图案与形成在上述第一挠性基材上的导体图案通过该通路孔电连接。
44.根据权利要求32或者33所述的挠性线路板，其特征在于，
上述第一挠性基材的上述保护层包含电磁波的屏蔽层。
45.根据权利要求32或者33所述的挠性线路板，其特征在于，
在上述第一挠性基材上形成有导体图案，在上述导体图案之上形成有绝缘膜，在该绝缘膜之上形成有电磁波屏蔽层。
46.根据权利要求32或者33所述的挠性线路板，其特征在于，
在上述第一挠性基材上形成有导体图案，
在上述导体图案之上形成有绝缘膜，
在该绝缘膜之上形成有电磁波屏蔽层，
在上述电磁波屏蔽层之上形成有上述保护层。
47.根据权利要求32或者33所述的挠性线路板，其特征在于，
在上述第一挠性基材上形成有导体图案，
在上述导体图案之上形成有绝缘膜，
在该绝缘膜之上形成有电磁波屏蔽层，
在上述电磁波屏蔽层之上形成有与上述绝缘层接触的上述保护层。
48.一种挠性线路板的制造方法，其特征在于，
将具备导体图案的、构成挠性基板的第一挠性基材与由与该第一挠性基材不同的材料构成的第二挠性基材相邻地进行配置，
利用形成有导体图案的、包含无机材料的绝缘层覆盖上述第二挠性基材整体、上述第一挠性基材与上述第二挠性基材之间的边界部分，
贯穿上述绝缘层来形成到达上述挠性基材的导体图案的通路孔，
通过镀处理，通过上述通路孔将上述挠性基材的导体图案与上述绝缘层之上的上述导体图案相连接。
49.根据权利要求48所述的挠性线路板的制造方法，其特征在于，
上述第二挠性基材构成挠性的多层基板。
50.根据权利要求48或者49所述的挠性线路板的制造方法，其特征在于，
上述第一挠性基材由挠性比上述第二挠性基材的挠性高的材料构成。
51.根据权利要求48或者49所述的挠性线路板的制造方法，其特征在于，
上述第一挠性基材包含聚酰亚胺、液晶聚合物中的至少任一个构成，
上述第二挠性基材包含聚酯、聚醚醚酮中的至少任一个构成。
52.根据权利要求48或者49所述的挠性线路板的制造方法，其特征在于，
通过上述镀处理，利用镀金属填充上述通路孔内。
53.根据权利要求42所述的挠性线路板的制造方法，其特征在于，
利用上述绝缘层从表面和背面两侧覆盖上述第一挠性基材与上述第二挠性基材之间的边界部分。
54.根据权利要求48或者49所述的挠性线路板的制造方法，其特征在于，
准备形成有布线图案的、构成挠性基板的第一挠性基材和形成有布线图案的第二挠性基材，
排列配置上述第一挠性基材和第二挠性基材，在上述第二挠性基材整体上以及上述第一挠性基材与第二挠性基材之间的边界区域上配置上述绝缘层，并且，在该绝缘层上还配置导体层，
对它们加压，
贯穿上述绝缘层来形成到达上述第一挠性基材的布线图案的通路孔，
对取得物进行镀处理，从而在该取得物的表面以及上述通路孔上形成镀层，
对上述镀层进行图案形成。
55.根据权利要求54所述的挠性线路板的制造方法，其特征在于，
在形成图案的镀层之上还配置上层绝缘层，
在上述上层绝缘层中形成到达上述绝缘层之上的导体层的通路孔，
对取得物进行镀处理，从而在该取得物的表面以及上述通路孔上形成镀层，
对上述镀层进行图案形成。
56.根据权利要求55所述的挠性线路板的制造方法，其特征在于，
去除上述第一挠性基材的布线图案的一部分。
CN2008800110555A 2008-03-10 2008-10-27 挠性线路板及其制造方法 Expired - Fee Related CN101658081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3516908P 2008-03-10 2008-03-10
US61/035,169 2008-03-10
PCT/JP2008/069463 WO2009113202A1 (ja) 2008-03-10 2008-10-27 フレキシブル配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101658081A CN101658081A (zh) 2010-02-24
CN101658081B true CN101658081B (zh) 2012-05-30

Family

ID=41061773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800110555A Expired - Fee Related CN101658081B (zh) 2008-03-10 2008-10-27 挠性线路板及其制造方法

Country Status (7)

Country Link
US (2) US8405999B2 (zh)
EP (1) EP2187720A4 (zh)
JP (1) JP4971460B2 (zh)
KR (1) KR101098072B1 (zh)
CN (1) CN101658081B (zh)
TW (1) TWI391064B (zh)
WO (1) WO2009113202A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
CN101658081B (zh) 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP5202254B2 (ja) * 2008-11-27 2013-06-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
TWI372558B (en) * 2009-04-08 2012-09-11 Flexible thin image-sensing module with anti-emi function and flexible thin pcb module with anti-emi function
CN102577646B (zh) * 2009-09-30 2015-03-04 株式会社村田制作所 电路基板及其制造方法
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
TW201127228A (en) 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
TW201127246A (en) 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
TW201130405A (en) 2010-02-23 2011-09-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
JP2012079866A (ja) * 2010-09-30 2012-04-19 Kinko Denshi Kofun Yugenkoshi フレックスリジッド回路板とその製造方法
KR101241544B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101387313B1 (ko) * 2012-02-21 2014-04-18 삼성전기주식회사 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판
CN103458605B (zh) * 2012-05-30 2016-12-14 欣兴电子股份有限公司 软硬复合电路板及其制作方法
US20130341077A1 (en) * 2012-06-25 2013-12-26 Ibiden Co., Ltd. Method for repairing disconnection in wiring board, method for manufacturing wiring board, method for forming wiring in wiring board and wiring board
KR101482404B1 (ko) * 2013-05-27 2015-01-13 삼성전기주식회사 리지드 플렉시블 인쇄회로기판 및 그 제조방법
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
US9868536B2 (en) * 2013-10-30 2018-01-16 Goodrich Corporation Electrical interconnects for ice protection systems
CN104754855B (zh) * 2013-12-31 2018-01-30 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
KR20160073766A (ko) * 2014-12-17 2016-06-27 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
JP6694763B2 (ja) * 2016-06-08 2020-05-20 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN209949597U (zh) * 2016-10-24 2020-01-14 株式会社村田制作所 多层基板
JP6700207B2 (ja) 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
US10881001B2 (en) * 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
USD877099S1 (en) * 2017-03-15 2020-03-03 Sumitomo Electric Industries, Ltd. Flexible printed wiring board for a module
WO2019000372A1 (zh) * 2017-06-30 2019-01-03 深圳市汇顶科技股份有限公司 生物特征检测装置及电子终端
CN109219332A (zh) * 2017-07-03 2019-01-15 信越聚合物株式会社 电磁波屏蔽膜及其制造方法、以及带有电磁波屏蔽膜的印刷电路板及其制造方法
KR20190027579A (ko) * 2017-09-07 2019-03-15 삼성전기주식회사 인쇄회로기판
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US10638616B1 (en) 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
JP7297431B2 (ja) * 2018-12-11 2023-06-26 株式会社小糸製作所 回路基板及び車両用灯具
CN115226293A (zh) * 2021-04-16 2022-10-21 鹏鼎控股(深圳)股份有限公司 可穿戴设备用固定带、制作方法及可穿戴设备

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471348A (en) 1968-10-04 1969-10-07 North American Rockwell Method of making flexible circuit connections to multilayer circuit boards
US4099038A (en) * 1976-12-22 1978-07-04 The United States Of America As Represented By The Secretary Of The Navy Separable electrical flexible cable assembly for moving stores such as missiles
JPS58212120A (ja) 1982-06-03 1983-12-09 日本電気株式会社 積層セラミツクコンデンサ
US4687695A (en) 1985-09-27 1987-08-18 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4715928A (en) 1985-09-27 1987-12-29 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
JPS63109772A (ja) 1986-10-28 1988-05-14 Nitto Electric Ind Co Ltd 植物細胞等の培養方法
JPS63293991A (ja) 1987-05-19 1988-11-30 ビル　エル．ハムビ− フレキシブルプリント回路およびその製造方法
JPH0693534B2 (ja) 1990-02-26 1994-11-16 日本アビオニクス株式会社 フレキシブル・リジッド・プリント配線板
JPH0424846A (ja) * 1990-05-18 1992-01-28 Fujitsu Ten Ltd 書換可能メモリの実装確認方法
US5121297A (en) 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
JPH0590756A (ja) 1991-09-28 1993-04-09 Ibiden Co Ltd リジツドフレキ基板の製造方法
GB9125173D0 (en) 1991-11-27 1992-01-29 Northumbria Circuits Limited Printed circuit combination and process
DE4208610C1 (en) 1992-03-18 1993-05-19 Fa. Carl Freudenberg, 6940 Weinheim, De Rigid-flexible PCB with flexible circuit foil mfg. - having flexible PCB in flexible region with fracture lines in rigid outer layers along rigid-flexible transition allowing rigid part to be removed along fracture lines after processing
JPH05315758A (ja) * 1992-05-01 1993-11-26 Nitto Denko Corp 多層フレキシブル回路基板およびその製法
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JP3224889B2 (ja) 1993-01-13 2001-11-05 イビデン株式会社 プリント配線板とその製造方法
JPH0794835A (ja) 1993-09-21 1995-04-07 Nippon Avionics Co Ltd フレキシブル・リジッド・プリント配線板
JPH09148731A (ja) 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
US6350387B2 (en) 1997-02-14 2002-02-26 Teledyne Industries, Inc. Multilayer combined rigid/flex printed circuit board containing flexible soldermask
US6226862B1 (en) * 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
KR20070086863A (ko) 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
TW478306B (en) 2000-09-22 2002-03-01 Unitech Printed Circuit Board Manufacturing method of soft and hard combined multi-layer printed circuit board
JP2003152309A (ja) 2001-11-14 2003-05-23 Nippon Mektron Ltd 両面可撓性回路基板の製造法
AU2003284573A1 (en) 2002-11-27 2004-06-18 Sumitomo Bakelite Company Limited Circuit board, multi-layer wiring board, method for making circuit board, and method for making multi-layer wiring board
JP2004266236A (ja) 2003-01-09 2004-09-24 Sony Chem Corp 基板素片とその基板素片を用いた複合配線板
US7378596B2 (en) 2003-04-18 2008-05-27 Ibiden Co., Ltd. Rigid-flex wiring board
JP4408343B2 (ja) 2003-04-30 2010-02-03 日本圧着端子製造株式会社 多層プリント配線板の接続構造
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7291795B2 (en) * 2004-04-01 2007-11-06 Arie Maharshak Flexible printed circuits with many tiny holes
JP2005322878A (ja) 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
JP2005311244A (ja) 2004-04-26 2005-11-04 Fujikura Ltd 部分多層配線板およびその製造方法
JP4536430B2 (ja) 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
WO2005122657A1 (ja) * 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
JP2006073819A (ja) 2004-09-02 2006-03-16 Asahi Glass Co Ltd プリント配線板及びプリント配線板の作製方法
JP4574311B2 (ja) 2004-09-30 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
JP4574310B2 (ja) 2004-09-30 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
JP2006128360A (ja) 2004-10-28 2006-05-18 Fujikura Ltd プリント配線板およびその製造方法
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
JP2006196800A (ja) 2005-01-17 2006-07-27 Cmk Corp リジッドフレックス多層プリント配線板及びその製造方法
JP5057653B2 (ja) 2005-04-06 2012-10-24 エルナー株式会社 フレックスリジッド配線基板及びその製造方法
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7601919B2 (en) 2005-10-21 2009-10-13 Neophotonics Corporation Printed circuit boards for high-speed communication
JP4921769B2 (ja) 2005-10-25 2012-04-25 株式会社リコー プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
JP2007273654A (ja) * 2006-03-31 2007-10-18 Sumitomo Bakelite Co Ltd フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2008034511A (ja) * 2006-07-27 2008-02-14 Fujikura Ltd 多層プリント配線板の製造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
JP4021472B1 (ja) * 2006-10-24 2007-12-12 イビデン株式会社 フレックスリジッド配線板及びその製造方法
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP4024846B1 (ja) * 2006-10-30 2007-12-19 イビデン株式会社 フレックスリジッド配線板及びその製造方法
US7596863B2 (en) 2007-01-12 2009-10-06 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
CN101658081B (zh) 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法
KR20100095032A (ko) 2008-07-16 2010-08-27 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 전자 디바이스

Also Published As

Publication number Publication date
US20110283532A1 (en) 2011-11-24
TW200939925A (en) 2009-09-16
JP4971460B2 (ja) 2012-07-11
JPWO2009113202A1 (ja) 2011-07-21
TWI391064B (zh) 2013-03-21
US20090229876A1 (en) 2009-09-17
EP2187720A1 (en) 2010-05-19
WO2009113202A1 (ja) 2009-09-17
KR101098072B1 (ko) 2011-12-26
CN101658081A (zh) 2010-02-24
EP2187720A4 (en) 2011-11-23
KR20090122365A (ko) 2009-11-27
US8405999B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN101658081B (zh) 挠性线路板及其制造方法
CN100559920C (zh) 刚挠性线路板
CN100571492C (zh) 刚挠性线路板及其制造方法
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JP5541122B2 (ja) フレキシブル配線板
US8340480B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
CN102037795A (zh) 电路板及其制造方法
US20120047727A1 (en) Flex-rigid wiring board and method for manufacturing the same
JP3931780B2 (ja) 多層プリント基板
JP2004319962A (ja) フレックスリジッドプリント配線板及びその製造方法
JP2023036832A (ja) プリント回路基板
CN101631424B (zh) 刚挠性线路板及其制造方法
JP2004241526A (ja) 配線基板
JP4779409B2 (ja) 配線板
KR102088033B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
CN102149254B (zh) 软硬复合电路板的制造方法
JP2013098296A (ja) 長尺フレキシブル配線板の製造方法
JP2004311563A (ja) コネクタ接続用線路付き多層基板及びその製造方法
JP2023183753A (ja) 接合プリント配線板および接合プリント配線板の製造方法
CN113825296A (zh) 高频信号传输结构及其制作方法
CN101730388A (zh) 电路板及其制作方法
JP2004158544A (ja) 多層回路基板の製造方法およびそれにより製造される多層回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20161027

CF01 Termination of patent right due to non-payment of annual fee