KR102088033B1 - 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 - Google Patents

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 Download PDF

Info

Publication number
KR102088033B1
KR102088033B1 KR1020170067101A KR20170067101A KR102088033B1 KR 102088033 B1 KR102088033 B1 KR 102088033B1 KR 1020170067101 A KR1020170067101 A KR 1020170067101A KR 20170067101 A KR20170067101 A KR 20170067101A KR 102088033 B1 KR102088033 B1 KR 102088033B1
Authority
KR
South Korea
Prior art keywords
film
circuit board
printed circuit
flexible printed
base sheet
Prior art date
Application number
KR1020170067101A
Other languages
English (en)
Other versions
KR20180130905A (ko
Inventor
단성백
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020170067101A priority Critical patent/KR102088033B1/ko
Priority to PCT/KR2018/005637 priority patent/WO2018221876A1/ko
Priority to US16/618,067 priority patent/US11006531B1/en
Priority to CN201880040035.4A priority patent/CN110754141A/zh
Publication of KR20180130905A publication Critical patent/KR20180130905A/ko
Application granted granted Critical
Publication of KR102088033B1 publication Critical patent/KR102088033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내열성 및 저유전율의 테플론(Teflon) 필름으로 구성된 베이스 시트들을 적층하여 고주파 신호에 의한 유전 손실을 최소화하면서 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제시한다. 제시된 연성인쇄회로기판 제조 방법은 일면에 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계, 접착 시트를 준비하는 단계, 복수의 베이스 시트 및 접착 시트를 적층하는 단계 및 복수의 베이스 시트 및 접착 시트가 적층된 적층체를 가열 가압하여 접착하는 단계를 포함한다.

Description

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판{METHOD FOR MANUFACTURING FLEXIBLE PRINTED CIRCUIT BOARD AND FLEXIBLE PRINTED CIRCUIT BOARD MANUFACTURED BY THE METHOD}
본 발명은 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판에 관한 것으로, 더욱 상세하게는 내열성 및 연성을 갖는 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판에 관한 것이다.
일반적으로, 인쇄회로기판은 얇은 절연 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판으로, 휴대용 전자기기 및 장착 사용 시 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.
일반적으로 인쇄회로기판은 폴리이미드(PI; Polyimide) 필름에 동박을 접착 또는 다이캐스팅하여 제조된다. 이때, 폴리이미드 필름은 높은 기계적 강도, 내열성, 절연성, 내용제성 등의 특성을 갖기 때문에, 인쇄회로기판의 베이스 기재로 많이 사용된다.
한편, 영상 통화, 영화 감상, 실시간 중계 등과 같이 대용량 정보를 실시간으로 전송하는 서비스의 이용이 증가함에 따라, 휴대 단말은 고주파수 대역(예를 들면, ㎓)을 이용하여 대용량 정보를 전송하기 위한 회로들이 실장되고 있다.
하지만, 폴리이미드 필름으로 제작된 인쇄회로기판을 이용하여 고주파 신호를 전송하는 경우 소재 고유의 유전 손실로 인해 고주파 신호의 신호 손실이 발생하는 문제점이 있다.
즉, 폴리이미드 필름은 고유전율을 갖기 때문에 고주파 신호의 송수신시 유전 손실이 발생하게 되고, 그에 따른 고주파 신호의 손실이 발생하여 영상 통화, 영화 감상, 실시간 중계 등의 서비스 이용시 끊김이 발생하는 문제점이 있다.
또한, 저유전율을 갖는 필름으로 제작된 인쇄회로기판은 고주파수 신호의 손실을 최소화할 수 있지만 용융 온도가 낮아 내열성이 저하되기 때문에, 고주파수용 소자의 실장을 위한 SMT(Surface Mounter Technology) 공정시 발생하는 대략 250℃ 정도의 고온에 의해 표면이 녹아 불량이 발생하는 문제점이 있다.
또한, 저유전율과 내열성이 높은 필름은 가격이 고가로 형성되기 때문에 인쇄회로기판의 제조 비용이 증가하여 시장에서의 경쟁력을 상실하게 되는 문제점이 있다.
한국공개특허 제10-2016-0097948호(명칭: 연성 인쇄회로기판 및 그 제조 방법)
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 내열성 및 저유전율의 테플론(Teflon) 필름으로 구성된 베이스 시트들을 적층하여 고주파 신호에 의한 유전 손실을 최소화하면서 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
즉, 본 발명은 내열성 및 유전 특성이 우수한 테플론 기재 상에 회로 패턴을 형성하여 베이스 시트를 구성하고, 복수의 베이스 시트들을 적층하여 고내열성 및 저유전율 특성을 형성하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 일면에 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계, 접착 시트를 준비하는 단계, 복수의 베이스 시트 및 접착 시트를 적층하는 단계; 및 복수의 베이스 시트 및 접착 시트가 적층된 적층체를 가열 가압하여 접착하는 단계를 포함한다.
베이스 시트를 준비하는 단계는 테플론 필름의 일면에 가이드 필름을 점착하는 단계 및 테플론 필름의 타면에 박막 패턴을 형성하는 단계를 포함한다. 이때, 가이드 필름은 폴리에틸렌 테레프타레이트(PET) 필름일 수 있다.
가이드 필름을 점착하는 단계에서는 테플론 필름 및 가이드 필름 사이에 실리콘 계열의 점착 필름을 개재할 수 있다.
베이스 시트를 준비하는 단계는 베이스 시트에 복수의 제1 가이드 홀을 형성하는 단계를 더 포함할 수 있다.
베이스 시트를 준비하는 단계는 테플론 필름, 가이드 필름 및 박막 패턴을 관통하는 하나 이상의 비아 홀을 형성하는 단계를 더 포함할 수 있다.
접착 시트를 준비하는 단계는 접착 시트를 관통하는 복수의 제2 가이드 홀을 형성하는 단계를 포함하고, 복수의 제2 가이드 홀은 베이스 시트에 형성된 복수의 제1 가이드 홀에 대응되는 위치에 형성될 수 있다.
접착 시트를 준비하는 단계는 접착 시트를 관통하는 하나 이상의 비아 홀이 형성하는 단계를 포함할 수 있다.
접착 시트는 적어도 일면에 접착층이 형성된 복층 구조의 CPP(Casted polypropylene) 필름이거나, 폴리에틸렌, 폴리프로필렌 및 폴리이미드 중 적어도 하나를 포함한 단층 구조의 접착 필름일 수 있다.
적층하는 단계에서는 복수의 베이스 시트 및 접착 시트를 교대로 적층하여 베이스 시트와 다른 베이스 시트 사이에 접착 시트를 개재할 수 있다.
적층하는 단계는 제1 가이드 홀에 지그의 가이드 핀을 관통시켜 지그에 베이스 시트를 적층하는 단계, 베이스 시트의 가이드 필름을 제거하는 단계 및 제2 가이드 홀에 지그의 가이드 핀을 관통시켜 베이스 시트의 상부에 접착 시트를 적층하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 적층체를 가열 가압하여 접착하는 단계 이전에 적층체에 수압을 가하여 예비 접착하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 접착하는 단계 이후에 베이스 시트 및 접착 시트를 관통하는 비아 홀을 형성하는 단계 및 비아 홀의 내부에 연결 패턴을 형성하는 단계를 더 포함할 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판은 베이스 시트 및 접착 시트가 교대로 적층된 적층체 및 적층체에 형성된 회로 패턴을 포함하고, 베이스 시트는 테플론 필름을 포함한다.
베이스 시트 테플론 필름 및 테플론 필름의 일면에 형성된 박막 패턴을 포함할 할 수 있다.
회로 패턴은 테플론 필름의 일면에 형성되어 적층체의 내부 및 상면에 배치된 복수의 박막 패턴 및 복수의 박막 패턴을 연결하는 연결 패턴을 포함할 수 있다. 이때, 연결 패턴은 적층체를 관통하여 형성된 비아 홀의 내벽면에 형성되거나, 비아 홀에 충진되어 형성될 수 있다.
접착 시트는 적어도 일면에 접착층이 형성된 복층 구조의 CPP(Casted polypropylene) 필름이거나, 폴리에틸렌, 폴리프로필렌 및 폴리이미드 중 적어도 하나를 포함한 단층 구조의 접착 필름일 수 있다.
본 발명에 의하면, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 높은 내열성 및 저유전율을 갖는 복수의 베이스 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 내열성 및 저유전율의 테플론 필름으로 구성된 베이스 시트들을 적층함으로써, 폴리이미드 또는 폴리프로필렌 필름을 이용하여 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화한 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 시트로 베이스 시트를 구성함으로써, 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 시트로 베이스 시트를 구성함으로써, 고내열성 및 저유전율 특성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름에 가이드 필름을 점착시켜 베이스 시트를 형성함으로써, 제조 공정시 테플론 필름의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 베이스 시트 및 접착 시트에 가이드 홀을 형성하고 지그에 형성된 가이드 핀이 베이스 시트 및 접착 시트에 형성된 가이드 홀을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트와 접착 시트를 적층함으로써, 적층 공정시 적층 기재(즉, 베이스 시트 및 접착 시트)의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 지그에 형성된 가이드 핀이 베이스 시트 및 접착 시트에 형성된 가이드 홀을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트와 접착 시트를 적층함으로써, 적층된 베이스 시트들에 형성된 박막 패턴들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 3 및 도 4는 도 1의 베이스 시트 준비 단계를 설명하기 위한 도면.
도 5 및 도 6은 도 1의 베이스 시트 및 접착 시트 적층 단계를 설명하기 위한 도면.
도 7은 본 발명의 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참조하면, 연성인쇄회로기판 제조 방법은 베이스 시트(100)를 준비하는 단계(S100), 접착 시트(200)를 준비하는 단계(S200), 적층 단계(S300), 접착 단계(S400), 비아 홀(300) 형성 단계(S500) 및 연결 패턴(320) 형성 단계(S600)를 포함한다.
베이스 시트(100)를 준비하는 단계(S100)에서는 가이드 필름(120), 테플론 필름(110) 및 박막 패턴(160)이 순차적으로 적층되고, 가이드 필름(120) 및 테플론 필름(110)을 관통하는 가이드 홀이 형성된 베이스 시트(100)를 준비한다. 이때, 가이드 홀은 후술할 적층 단계(S300)를 용이하게 수행하기 위해 지그(400)의 가이드 핀(420)이 삽입된다.
도 3 및 도 4를 참조하면, 베이스 시트(100)를 준비하는 단계(S100)는 테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110), 시드층(140) 형성 단계(S130), 도금층(150) 형성 단계(S150), 박막 패턴(160) 형성 단계(S170) 및 홀 형성 단계(S190)를 포함한다.
테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110)에서는 내열성 및 저유전율의 테플론 필름(110)을 준비한다. 즉, 연성인쇄회로기판은 제조가 완료된 후 표면실장 공정(즉, SMT 공정)을 통해 반도체 소자가 실장된다.
이때, 개발 진행 중인 고주파용 연성인쇄회로기판은 대략 160℃~180℃ 정도의 내열성을 갖는 폴리프로필렌을 이용하여 베이스 시트(100)를 구성하기 때문에, 표면실장 공정 중 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의해 베이스 시트(100)가 변형되거나 파손되는 문제점이 있다.
베이스 시트(100)가 변형 또는 파손되는 경우 연성인쇄회로기판의 신뢰성이 저하되기 때문에 이를 방지하기 위해, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에서는 테플론 필름(110)을 이용하여 베이스 시트(100)를 구성한다.
이때, 테플론 필름(110)은 대략 300℃ 정도의 열에도 변형이 발생하지 않기 때문에 리플로우 공정에서 가해지는 열에 의한 베이스시트의 변형 및 파손을 방지할 수 있다.
이에, 테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110)에서는 테플론 필름(110)을 이용하여 베이스 시트(100)를 구성한다.
이를 통해, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
테플론은 주로 윤활재, 이형재, 절연재로 사용되고 있다. 테플론은 고분자 재질 중 가장 우수한 내열성 및 유전 특성(즉, 저유전율)이 있기 때문에, 저유전율 및 내열성을 요구하는 고주파수용 인쇄회로기판의 기재로 사용된다.
하지만, 테플론은 연질(soft-melting) 및 열가소성이므로 제조 공정시 가해지는 열 및 압력에 의해 기재가 변형되어 불량률이 높다. 이에, 테플론은 주로 두께가 두꺼운 하드 타입(Hard Type)의 단면 또는 양면 기재로 사용되고 있다.
본 발명의 실시 예에서는 연성인쇄회로기판을 제조하기 위해 박막의 테플론 필름(110)을 베이스 시트(100)로 사용한다. 테플론 필름(110)은 연질(soft-melting) 특성으로 인해 제조 공정시 가해지는 작은 압력에도 형상이 변형되거나 파손되기 때문에 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하시킨다.
이에, 테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110)에서는 제조 공정시 테플론 필름(110)의 변형 및 파손을 방지하기 위해서 테플론 필름(110)의 일면에 가이드 필름(120)을 점착한다.
이때, 가이드 필름(120)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110)에서는 점착 시트를 테플론 필름(110)과 가이드 필름(120) 사이에 개재하여 테플론 필름(110) 및 가이드 필름(120)을 점착한다. 즉, 후술할 적층 단계(S300)에서 가이드 필름(120)이 제거되어야 하기 때문에, 테플론 필름(110) 및 가이드 필름(120) 점착 단계(S110)에서는 테플론 필름(110)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트)로 테플론 필름(110) 및 가이드 필름(120)을 결합한다. 여기서, 점착 시트는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(110)에 가이드 필름(120)을 점착시켜 베이스 시트(100)를 형성함으로써, 제조 공정시 테플론 필름(110)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층(140) 형성 단계(S130)에서는 테플론 필름(110)의 일면에 박막의 시드층(140)을 형성한다. 시드층(140) 형성 단계(S130)에서는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(110)의 타면(즉, 가이드 필름(120)이 점착된 일면에 대향되는 면)에 시드층(140)을 형성한다. 여기서, 시드층(140) 형성 단계(S130)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(140)을 테플론 필름(110)의 타면에 형성한다.
도금층(150) 형성 단계(S150)에서는 시드층(140)에 도금층(150)을 형성한다. 이때, 도금층(150) 형성 단계(S150)에서는 구리(Cu)를 전해도금하여 시드층(140) 상에 도금층(150)을 형성한다.
여기서, 시드층(140) 및 도금층(150)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴(160) 형성 단계(S170)에서는 테플론 필름(110)의 타면에 박막 패턴(160)을 형성한다. 즉, 박막 패턴(160) 형성 단계(S170)에서는 에칭(식각) 공정을 통해 테플론 필름(110)의 타면에 형성된 시드층(140) 및 도금층(150)의 일부를 제거하여 소정 형상의 박막 패턴(160)을 형성한다.
제1 가이드 홀(170) 형성 단계(S190)에서는 테플론 필름(110) 및 가이드 필름(120)을 관통하는 복수의 제1 가이드 홀(170)을 형성한다. 즉, 제1 가이드 홀(170) 형성 단계(S190)에서는 후술할 적층 단계(S300)에서 베이스 시트(100)를 지그(400)에 견고하게 고정시키면서 베이스 시트(100)들을 정확한 위치에 정렬하기 위해 복수의 제1 가이드 홀(170)을 형성한다. 여기서, 제1 가이드 홀(170) 형성 단계(S190)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(100)에 제1 가이드 홀(170)을 형성한다.
접착 시트(200)를 준비하는 단계(S200)에서는 복수의 제2 가이드 홀(220)이 형성된 접착 시트(200)를 준비한다. 이때, 접착 시트(200)를 준비하는 단계(S200)에서는 베이스 시트(100) 및 접착 시트(200)의 적층시 제1 가이드 홀(170)에 대응되는 위치에 제2 가이드 홀(220)을 형성한다.
접착 시트(200)를 준비하는 단계(S200)에서는 필름 기재의 일면 또는 양면에 접착층이 형성된 복층 구조의 접착 시트(200)를 준비할 수 있다.
일례로, 접착 시트(200)는 유전 손실이 낮은 저유전율의 CPP(Casted polypropylene) 필름일 수 있다. 이때, CPP 필름은 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름)의 일면 또는 양면에 접착층이 형성된 복층 구조로 형성된다.
여기서, 접착층은 고분자(즉, 베이스 시트(100)의 테플론 필름(110)) 및 금속(즉, 박막 패턴(160))과의 접착력을 증가시키기 위해서 CPP 필름과 동일한 소재(예를 들면, 폴리에틸렌(PE; polyethylene), 폴리프로필렌(PP), 폴리이미드(Polyimide) 등의 소재)와 첨가제(예를 들면, 아크릴레이드 등)을 혼합한 복합 재질로 형성된다.
접착 시트(200)를 준비하는 단계(S200)에서는 단층 구조의 접착 시트(200)를 준비할 수도 있다.
이때, 접착 시트(200)를 준비하는 단계(S200)에서는 고분자 및 금속과의 접착력이 우수한 폴리에틸렌, 폴리프로필렌, 폴리이미드 등의 소재와 첨가제를 혼합한 복합 재질로 형성된 접착 시트(200)를 준비하는 것을 일례로 한다.
접착 시트(200)를 준비하는 단계(S200)에서는 테플론 재질의 접착 시트(200)를 준비할 수도 있다.
적층 단계(S300)에서는 복수의 베이스 시트(100) 및 접착 시트(200)를 적층한다. 이때, 적층 단계(S300)에서는 베이스 시트(100)와 접착 시트(200)를 교대로 적층하여, 베이스 시트(100)들 사이에 접착 시트(200)를 개재한다.
적층 단계(S300)에서는 지그(400)를 이용하여 복수의 베이스 시트(100) 및 접착 시트(200)를 적층한다. 즉, 적층 단계(S300)에서는 베이스 시트(100)의 박막 패턴(160)들이 정확한 위치에 정렬되도록 적층해야 연성인쇄회로기판의 신뢰성을 제공할 수 있다.
이에, 적층 단계(S300)에서는 가이드 핀(420)을 포함한 지그(400)를 이용하여 복수의 베이스 시트(100) 및 접착 시트(200)를 적층한다.
도 5 및 도 6을 참조하여 2개의 베이스 시트(100; 즉, 제1 베이스 시트(100a) 및 제2 베이스 시트(100b))와 접착 시트(200)를 적층하는 적층 단계(S300)의 일례를 설명하면 아래와 같다.
적층 단계(S300)는 제1 베이스 시트(100a) 적층 단계(S310), 제1 베이스 시트(100a)의 가이드 필름(120a) 제거 단계(S330), 접착 시트(200) 적층 단계(S350), 제2 베이스 시트(100b) 적층 단계(S370) 및 제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S390)를 포함한다.
제1 베이스 시트(100a) 적층 단계(S310)에서는 제1 베이스 시트(100a)를 지그(400)에 적층한다. 즉, 제1 베이스 시트(100a) 적층 단계(S310)에서는 지그(400)의 가이드 핀(420)들이 제1 베이스 시트(100a)의 제1 가이드 홀(170a)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제1 베이스 시트(100a)를 지그(400)에 적층한다.
이때, 제1 베이스 시트(100a) 적층 단계(S310)에서는 가이드 필름(120a)의 제거를 용이하게 하기 위해서 제1 베이스 시트(100a)에 형성된 박막 패턴(160a)이 하부 방향으로 위치하도록 제1 베이스 시트(100a)를 적층한다. 즉, 제1 베이스 시트(100a) 적층 단계(S310)에서는 박막 패턴(160a)이 하부 방향으로 위치하도록 제1 베이스 시트(100a)를 적층함에 따라 가이드 필름(120a)이 상부에 배치된다.
제1 베이스 시트(100a)의 가이드 필름(120a) 제거 단계(S330)에서는 지그(400)에 적층된 제1 베이스 시트(100a)에서 가이드 필름(120)을 제거한다. 즉, 제1 베이스 시트(100a)의 가이드 필름(120) 제거 단계(S330)에서는 상부에 배치된 제1 베이스 시트(100a)의 가이드 필름(120a) 및 점착 필름(130a)을 제거한다.
접착 시트(200) 적층 단계(S350)에서는 접착 시트(200)를 지그(400)에 적층한다. 즉, 접착 시트(200) 적층 단계(S350)에서는 지그(400)의 가이드 핀(420)들이 접착 시트(200)의 제2 가이드 홀(220)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 접착 시트(200)를 지그(400)에 적층한다. 이때, 접착 시트(200) 적층 단계(S350)에서는 지그(400)에 적층된 제1 베이스 시트(100a)의 상부에 접착 시트(200)를 적층한다.
제2 베이스 시트(100b) 적층 단계(S370)에서는 제2 베이스 시트(100b)를 지그(400)에 적층한다. 즉, 제2 베이스 시트(100b) 적층 단계(S370)에서는 지그(400)의 가이드 핀(420)들이 제2 베이스 시트(100b)의 제1 가이드 홀(170b)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제2 베이스 시트(100b)를 지그(400)에 적층한다.
이때, 제2 베이스 시트(100b) 적층 단계(S370)에서는 지그(400)에 적층된 접착 시트(200)의 상부에 제2 베이스 시트(100b)를 적층한다. 제2 베이스 시트(100b) 적층 단계(S370)에서는 박막 패턴(160b)이 형성된 일면이 접착 시트(200)의 상부에 배치되도록 제2 베이스 시트(100b)를 적층한다.
제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S390)에서는 지그(400)에 적층된 제2 베이스 시트(100b)에서 가이드 필름(120b)을 제거한다. 즉, 제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S390)에서는 상부에 배치된 제2 베이스 시트(100b)의 가이드 필름(120b) 및 점착 필름(130b)을 제거한다.
이처럼, 연성인쇄회로기판 제조 방법은 적층 단계(S300)에서 지그(400)에 형성된 가이드 핀(420)이 베이스 시트(100) 및 접착 시트(200)에 형성된 가이드 홀(즉, 제1 가이드 홀(170), 제2 가이드 홀(220))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(100)와 접착 시트(200)를 적층함으로써, 적층 공정시 적층 기재(즉, 베이스 시트(100) 및 접착 시트(200))의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있다.
또한, 연성인쇄회로기판 제조 방법은 적층 단계(S300)에서 지그(400)에 형성된 가이드 핀(420)이 베이스 시트(100) 및 접착 시트(200)에 형성된 가이드 홀(즉, 제1 가이드 홀(170), 제2 가이드 홀(220))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(100)와 접착 시트(200)를 적층함으로써, 적층된 베이스 시트(100)들에 형성된 박막 패턴(160)들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
접착 단계(S400)에서는 지그(400)에 적층된 복수의 베이스 시트(100) 및 접착 시트(200)들을 접착하여 적층체를 구성한다.
접착 단계(S400)에서는 복수의 베이스 시트(100) 및 접착 시트(200)들을 압축하여 예비 접착한 후 복수의 베이스 시트(100) 및 접착 시트(200)들을 본 접착하여 적층체를 구성하는 것을 일례로 한다.
여기서, 예비 접착은 고수압을 가하여 압축하는 워터 인젝션 몰딩(WIM; Water Injection Molding) 공정을 통해 지그(400)에 적층된 복수의 베이스 시트(100) 및 접착 시트(200)를 압축하는 것을 일례로 한다.
본 접착은 소정의 압력 및 열을 가하는 핫 프레스(Hot press) 공정을 통해 예비 접착된 복수의 베이스 시트(100) 및 접착 시트(200)를 접착하는 것을 일례로 한다. 이때, 본 접착(즉, 핫 프레스 공정)에서는 예비 접착시(즉, 워터 인젝션 몰딩 공정)보다 낮은 압력을 가하여 복수의 베이스 시트(100) 및 접착 시트(200)를 접착한다.
접착 시트(200)가 테플론 재질로 형성된 경우, 본 접착은 대략 300℃ 이상의 고온과 함께 압력을 가한다.
접착 단계(S400)에서는 복수의 베이스 시트(100) 및 접착 시트(200)의 접착이 완료되어 적층체가 구성되며, 지그(400)로부터 적층체를 분리한다.
비아 홀(300) 형성 단계(S500)에서는 적층체를 관통하는 하나 이상의 비아 홀(300)을 형성한다. 즉, 비아 홀(300) 형성 단계(S500)에서는 펀칭(Punching), 레이더 드릴 등을 통해 지그(400)로부터 분리한 적층체에 비아 홀(300)을 형성한다.
여기서, 도 1 및 도 2에서는 복수의 베이스 시트(100) 및 접착 시트(200)를 적층 및 접착한 후에 비아 홀(300)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 각각의 베이스 시트(100) 및 접착 시트(200)에 비아 홀(300)을 형성한 후 적층 및 접착할 수도 있다
연결 패턴(320) 형성 단계(S600)에서는 복수의 베이스 시트(100)에 각각 형성된 박막 패턴(160)들을 전기적으로 연결(즉, 통전)시키기 위해 비아 홀(300) 내부에 연결 패턴(320)을 형성한다. 이때, 연결 패턴(320) 형성 단계(S600)에서는 비아 홀(300)의 내부에 도전성 물질을 충진하여 연결 패턴(320)을 형성한다. 여기서, 연결 패턴(320) 형성 단계(S600)에서는 비아 홀(300)의 내벽면 및 적층체의 외부로 노출된 박막 패턴(160)에 도전성 물질을 도금하여 연결 패턴(320)을 형성할 수도 있다.
한편, 연성인쇄회로기판 제조 방법은 복수의 베이스 시트(100) 및 접착 시트(200)가 적층되어 구성된 적층체의 상면에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 적층체의 최상부에 적층된 베이스 기재 및 박막 패턴(160)의 표면에 코팅액을 도포한 후 경화시켜 박막 패턴(160) 및 베이스 시트(100)의 표면을 커버하는 보호층을 형성한다. 이때, 보호층은 폴리이미드, 폴리프로필렌 및 폴리이미드 등의 수지를 포함하는 복합 재질로 구성될 수 있다.
또한, 연성인쇄회로기판 제조 방법은 전극부를 형성하는 단계를 더 포함할 수도 있다. 이때, 전극부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 전극부를 형성할 수 있다. 여기서, 전극부는 적층체의 상면에 배치된 복수의 박막 패턴(160) 중 적어도 하나에 형성될 수 있다.
도 7을 참조하면, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 인쇄회로기판은 복수의 베이스 시트(100) 및 접착 시트(200)가 교대로 적층된 후 접착된 적층체, 적층체의 내부 및 상면에 형성된 회로 패턴을 포함하여 구성된다.
적층체는 복수의 베이스 시트(100) 및 접착 시트(200)가 교대로 적층되어 구성됨에 따라, 테플론 필름(110) 및 접착 시트(200)가 반복 적층되어 구성된다. 이때, 적층체는 테플론 필름(110)들 사이에 접착 시트(200)가 개재된다.
이때, 도 7에서는 접착 시트(200)가 단층으로 구성된 것으로 도시하였으나, 이에 한정되지 않고 다층 구조로 구성될 수도 있다.
회로 패턴은 적층체의 상면으로 노출된 박막 패턴(160), 적층체의 내부에 개재된 박막 패턴(160) 및 이들을 전기적으로 연결하는 연결 패턴(320)으로 구성된다.
즉, 회로 패턴은 베이스 시트(100)들이 적층됨에 따라 최상부에 적층된 베이스 시트(100)에 형성된 박막 패턴(160)이 적층체의 상면으로 노출되고, 다른 베이스 시트(100)에 형성된 박막 패턴(160)들은 적층체의 내부에 개재된다. 이때, 박막 패턴(160)들은 비아 홀(300)의 내부에 형성된 연결 패턴(320)을 통해 전기적으로 연결(즉, 통전)된다.
여기서, 도 7에서는 연결 패턴(320)이 비아 홀(300)의 내부에 충진되어 형성된 것으로 도시하였으나, 이에 한정되지 않고 비아 홀(300)의 내벽면에 도금되어 형성될 수도 있다.
이상에서 본 발명에 따른 바람직한 실시 예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형 예 및 수정 예를 실시할 수 있을 것으로 이해된다.
100: 베이스 시트 110: 테플론 필름
120: 가이드 필름 130: 점착 필름
140: 시드층 150: 도금층
160: 박막 패턴 170: 제1 가이드 홀
200: 접착 시트 220: 제2 가이드 홀
300: 비아 홀 320: 연결 패턴
400: 지그 420: 가이드 핀

Claims (19)

  1. 일면에 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계;
    접착 시트를 준비하는 단계;
    복수의 베이스 시트 및 접착 시트를 적층하는 단계; 및
    상기 복수의 베이스 시트 및 접착 시트가 적층된 적층체를 가열 가압하여 접착하는 단계를 포함하고,
    상기 접착 시트는 적어도 일면에 접착층이 형성된 복층 구조의 CPP(Casted polypropylene) 필름인 연성인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    상기 테플론 필름의 일면에 가이드 필름을 점착하는 단계; 및
    상기 테플론 필름의 타면에 박막 패턴을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  3. 제2항에 있어서,
    상기 가이드 필름은 폴리에틸렌 테레프타레이트(PET) 필름인 연성인쇄회로기판 제조 방법.
  4. 제2항에 있어서,
    상기 가이드 필름을 점착하는 단계에서는 상기 테플론 필름 및 상기 가이드 필름 사이에 실리콘 계열의 점착 필름을 개재하는 연성인쇄회로기판 제조 방법.
  5. 제2항에 있어서,
    상기 베이스 시트를 준비하는 단계는 상기 베이스 시트에 복수의 제1 가이드 홀을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  6. 제2항에 있어서,
    상기 베이스 시트를 준비하는 단계는 상기 테플론 필름, 상기 가이드 필름 및 상기 박막 패턴을 관통하는 하나 이상의 비아 홀을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  7. 제1항에 있어서,
    상기 접착 시트를 준비하는 단계는 상기 접착 시트를 관통하는 복수의 제2 가이드 홀을 형성하는 단계를 포함하고,
    상기 복수의 제2 가이드 홀은 상기 베이스 시트에 형성된 복수의 제1 가이드 홀에 대응되는 위치에 형성된 연성인쇄회로기판 제조 방법.
  8. 제6항에 있어서,
    상기 접착 시트를 준비하는 단계는 상기 접착 시트를 관통하는 하나 이상의 비아 홀이 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 적층하는 단계에서는 상기 복수의 베이스 시트 및 접착 시트를 교대로 적층하여 베이스 시트와 다른 베이스 시트 사이에 접착 시트를 개재하는 연성인쇄회로기판 제조 방법.
  11. 제1항에 있어서,
    상기 적층하는 단계는,
    제1 가이드 홀에 지그의 가이드 핀을 관통시켜 상기 지그에 베이스 시트를 적층하는 단계;
    상기 베이스 시트의 가이드 필름을 제거하는 단계; 및
    제2 가이드 홀에 지그의 가이드 핀을 관통시켜 상기 베이스 시트의 상부에 접착 시트를 적층하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  12. 제1항에 있어서,
    상기 적층체를 가열 가압하여 접착하는 단계 이전에 상기 적층체에 수압을 가하여 예비 접착하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  13. 제1항에 있어서,
    상기 접착하는 단계 이후에 상기 베이스 시트 및 상기 접착 시트를 관통하는 비아 홀을 형성하는 단계; 및
    상기 비아 홀의 내부에 연결 패턴을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  14. 베이스 시트 및 접착 시트가 교대로 적층된 적층체; 및
    상기 적층체에 형성된 회로 패턴을 포함하고,
    상기 베이스 시트는 테플론 필름을 포함하고,
    상기 접착 시트는 적어도 일면에 접착층이 형성된 복층 구조의 CPP(Casted polypropylene) 필름인 연성인쇄회로기판.
  15. 제14항에 있어서,
    상기 베이스 시트;
    테플론 필름; 및
    상기 테플론 필름의 일면에 형성된 박막 패턴을 포함하는 연성인쇄회로기판.
  16. 제14항에 있어서,
    상기 회로 패턴은,
    상기 테플론 필름의 일면에 형성되어 상기 적층체의 내부 및 상면에 배치된 복수의 박막 패턴; 및
    상기 복수의 박막 패턴을 연결하는 연결 패턴을 포함하는 연성인쇄회로기판.
  17. 제16항에 있어서,
    상기 연결 패턴은 상기 적층체를 관통하여 형성된 비아 홀의 내벽면에 형성된 연성인쇄회로기판.
  18. 제16항에 있어서,
    상기 연결 패턴은 상기 적층체를 관통하여 형성된 비아 홀에 충진되어 형성된 연성인쇄회로기판.
  19. 삭제
KR1020170067101A 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 KR102088033B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170067101A KR102088033B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
PCT/KR2018/005637 WO2018221876A1 (ko) 2017-05-30 2018-05-16 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
US16/618,067 US11006531B1 (en) 2017-05-30 2018-05-16 Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same
CN201880040035.4A CN110754141A (zh) 2017-05-30 2018-05-16 用于制造柔性印刷电路板的方法及由该方法制造的柔性印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170067101A KR102088033B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20180130905A KR20180130905A (ko) 2018-12-10
KR102088033B1 true KR102088033B1 (ko) 2020-03-11

Family

ID=64670588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067101A KR102088033B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Country Status (1)

Country Link
KR (1) KR102088033B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268389B1 (ko) 2019-09-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258438A (ja) * 2002-03-07 2003-09-12 Mitsubishi Electric Corp 多層セラミック基板及びその製造方法
JP2015096326A (ja) * 2013-10-11 2015-05-21 住友電工プリントサーキット株式会社 フッ素樹脂基材の製造方法及びプリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111218A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 多層プリント回路基板および電子装置
KR100797691B1 (ko) * 2005-12-19 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101109336B1 (ko) * 2009-10-01 2012-01-31 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR20160097948A (ko) 2015-02-10 2016-08-18 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258438A (ja) * 2002-03-07 2003-09-12 Mitsubishi Electric Corp 多層セラミック基板及びその製造方法
JP2015096326A (ja) * 2013-10-11 2015-05-21 住友電工プリントサーキット株式会社 フッ素樹脂基材の製造方法及びプリント配線板の製造方法

Also Published As

Publication number Publication date
KR20180130905A (ko) 2018-12-10

Similar Documents

Publication Publication Date Title
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
US20070169960A1 (en) Multilayer stacked wiring board
JP6920422B2 (ja) フレキシブルプリント回路基板の製造方法、およびそれにより製造されたフレキシブルプリント回路基板
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
TWI712346B (zh) 復合電路板及其製造方法
KR20070081865A (ko) 다층 연성회로기판 및 그 제조 방법
US8112880B2 (en) Method for manufacturing multilayer printed circuit boards
US20140000950A1 (en) Multi-layer circuit board and method for manufacturing same
US11006531B1 (en) Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same
KR102458201B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101602318B1 (ko) 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법
KR102325407B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102088033B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
CN110521292B (zh) 印刷电路板及其制造方法
KR102064370B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102088000B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102021144B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN106604545B (zh) 铜箔基板的制作方法
US11252824B2 (en) Method for fabricating printed circuit board and printed circuit board fabricated thereby
KR102563422B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR102465243B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101510625B1 (ko) 임베디드 연성회로기판의 제조방법
US9674955B2 (en) Tape carrier package, method of manufacturing the same and chip package
KR101534430B1 (ko) 리지드 플렉시블 회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant