WO2018221876A1 - 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 - Google Patents

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 Download PDF

Info

Publication number
WO2018221876A1
WO2018221876A1 PCT/KR2018/005637 KR2018005637W WO2018221876A1 WO 2018221876 A1 WO2018221876 A1 WO 2018221876A1 KR 2018005637 W KR2018005637 W KR 2018005637W WO 2018221876 A1 WO2018221876 A1 WO 2018221876A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
teflon
printed circuit
circuit board
flexible printed
Prior art date
Application number
PCT/KR2018/005637
Other languages
English (en)
French (fr)
Inventor
단성백
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170067102A external-priority patent/KR102064370B1/ko
Priority claimed from KR1020170067101A external-priority patent/KR102088033B1/ko
Priority claimed from KR1020170067103A external-priority patent/KR102088000B1/ko
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to US16/618,067 priority Critical patent/US11006531B1/en
Priority to CN201880040035.4A priority patent/CN110754141A/zh
Publication of WO2018221876A1 publication Critical patent/WO2018221876A1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/034Organic insulating material consisting of one material containing halogen
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0158Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0162Silicon containing polymer, e.g. silicone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Definitions

  • the present invention is to provide a flexible printed circuit board manufacturing method and a flexible printed circuit board manufactured thereby to modify the surface of the Teflon (Teflon) film to produce a multi-layer flexible printed circuit board using a Teflon film For other purposes.
  • a method of manufacturing a flexible printed circuit board and a flexible printed circuit board manufactured by the same include stacking a plurality of base sheets having high heat resistance and low dielectric constant, thereby minimizing dielectric loss due to a high frequency signal, and loss of a high frequency signal. There is an effect that can prevent.
  • the method of manufacturing a flexible printed circuit board and the flexible printed circuit board manufactured thereby have an effect of manufacturing a flexible printed circuit board having high heat resistance and low dielectric constant by configuring a base sheet with a teflon sheet.
  • the method of manufacturing a flexible printed circuit board and the flexible printed circuit board manufactured thereby form a base sheet by adhering a guide film to a Teflon film, thereby preventing the shape of the Teflon film from being deformed or damaged during the manufacturing process.
  • a Teflon film thereby preventing the shape of the Teflon film from being deformed or damaged during the manufacturing process.
  • 16 and 17 are views for explaining the lamination step of FIG.
  • 24 and 25 illustrate a method for manufacturing a flexible printed circuit board according to a third exemplary embodiment of the present invention.
  • 34 is a view for explaining a flexible printed circuit board according to the third embodiment of the present invention.
  • a method of manufacturing a flexible printed circuit board according to a first embodiment of the present invention includes preparing a base sheet (S110), preparing an adhesive sheet (S120), and stacking step (S130). , Bonding step S140, via hole forming step S150, and a connection pattern forming step S160.
  • the Teflon film 111 may prevent deformation and breakage of the base sheet due to heat applied in the reflow process.
  • the flexible printed circuit board manufacturing method and the flexible printed circuit board manufactured thereby prevent reliability and damage of the flexible printed circuit board due to heat (approximately 250 ° C.) applied in a reflow process. There is an effect that can be improved.
  • the guide film 112 is attached to one surface of the Teflon film 111 in order to prevent deformation and breakage of the Teflon film 111 during the manufacturing process.
  • the guide film 112 is an example of a hard polyethylene terephthalate (PET) film.
  • the Teflon film 111 and the guide film 112 are adhered to each other through the adhesive sheet 113 between the Teflon film 111 and the guide film 112. That is, since the guide film 112 is to be removed in the lamination step (S130) to be described later, in the Teflon film and the guide film adhesion step (S111), the adhesive state that can be easily removed while supporting the Teflon film 111 (that is, The Teflon film 111 and the guide film 112 are bonded to the adhesive sheet 113.
  • the adhesive sheet 113 is an example of a silicone (Si) -based adhesive.
  • the adhesive sheet 120 having the plurality of second guide holes 122 is prepared.
  • the second guide hole 122 is formed at a position corresponding to the first guide hole 117 when the base sheet 110 and the adhesive sheet 120 are stacked.
  • the base sheets 110 and the adhesive sheet 120 are stacked.
  • the lamination step (S130) the base sheet 110 and the adhesive sheet 120 are alternately stacked, and the adhesive sheet 120 is interposed between the base sheets 110.
  • the protective layer In the forming of the protective layer, a coating layer is applied to the surfaces of the base substrate and the thin film pattern 116 stacked on the top of the laminate, and then cured to cover the surfaces of the thin film pattern 116 and the base sheet 110. To form.
  • the protective layer may be composed of a composite material containing a resin such as polyimide, polypropylene and polyimide.
  • a printed circuit board manufactured by a method of manufacturing a flexible printed circuit board according to an exemplary embodiment of the present invention is a laminate in which a plurality of base sheets 110 and adhesive sheets 120 are alternately stacked and then bonded. And circuit patterns formed on the inside and the upper surface of the laminate.
  • the Teflon film 111 and the adhesive sheets 120 are repeatedly stacked.
  • the adhesive sheet 120 is interposed between the Teflon films 111.
  • the adhesive sheet 120 is configured as a single layer, but is not limited thereto.
  • the Teflon film 311 of heat resistance and low dielectric constant is prepared. That is, a semiconductor device is mounted on a flexible printed circuit board through a surface mounting process (ie, an SMT process) after fabrication is completed.
  • Teflon is soft-melting and thermoplastic, the substrate is deformed by heat and pressure applied during the manufacturing process, and thus the defect rate is high. Therefore, Teflon is mainly used as a hard or thick single-sided or double-sided substrate.
  • the Teflon film 311 and the guide film 312 are adhered to each other through the adhesive sheet 313 between the Teflon film 311 and the guide film 312. That is, since the guide film 312 should be removed in the lamination step (S240) to be described later, in the Teflon film and the guide film adhesion step (S211), the adhesive state that can be easily removed while supporting the Teflon film 311 (that is, The Teflon film 311 and the guide film 312 are bonded to the adhesive sheet 313.
  • the adhesive sheet 313 is an example of a silicone (Si) -based adhesive.
  • the plating layer 315 is formed on the seed layer 314.
  • copper (Cu) is electroplated to form the plating layer 315 on the seed layer 314.
  • the seed layer 314 and the plating layer 315 are elements constituting a circuit pattern, and are formed to a thickness of about 5 ⁇ m.
  • the thin film pattern 316 is formed on the other surface of the Teflon film 311. That is, in the thin film pattern forming step S214, a portion of the seed layer 314 and the plating layer 315 formed on the other surface of the Teflon film 311 is removed through an etching (etching) process to remove the thin film pattern 316 having a predetermined shape. Form.
  • the surface modification layer 318 is formed by depositing ceramic or oxide on one surface of the Teflon film 311 through a sputter process, which is a vacuum deposition method.
  • the surface modification layer 318 is a material selected from ceramics, oxides, nitrides, and carbides having excellent adhesion with the adhesive sheet 320, and the stuffing process is oxide sputtering. As an example, it is a process.
  • the guide film 312 adhered to the other surface of the Teflon film 311 is removed. That is, in the guide film removing step (S218), as a previous step for forming the second surface modification layer 318b on the other surface of the Teflon film 311, the guide film 312 and the adhesive adhered to the other surface of the Teflon film 310 Remove the film 313.
  • first guide hole forming step S216 a plurality of first guide holes 317 penetrating the first surface modification layer 318a, the Teflon film 311, and the second surface modification layer 318b is formed. That is, in the first guide hole forming step S216, the base sheets 310 are firmly fixed to the jig 200 in the stacking step S240, which will be described later, in order to align the base sheets 310 at the correct position. 1 Guide hole 317 is formed.
  • the first guide hole 317 is formed in the base sheet 310 through a punching process, a laser drill process, or the like.
  • the step of preparing the base sheet (S210) is a surface modification layer forming step (S221), Teflon film and guide film adhesion step (S222), seed layer forming step (S223), plating layer forming step (S224), thin film pattern Forming step (S225) and the first guide hole forming step (S226).
  • the surface modification layer 318 is formed on the surface of the Teflon film 311.
  • the surface modification layer 318 is formed on both surfaces (ie, top and bottom surfaces) of the Teflon film 311, but the surface modification layer is not limited thereto. 318 may be formed.
  • the guide film 312 is attached to one surface of the teflon film 311 in order to prevent deformation or breakage of the teflon film 311 during the manufacturing process of the flexible printed circuit board.
  • the guide film 312 is an example of a hard polyethylene terephthalate (PET) film.
  • the adhesive sheet 313 is interposed between the surface modification layer 318 and the guide film 312 formed on one surface (that is, the lower surface) of the Teflon film 311 and the Teflon film ( 311 and the guide film 312 are adhered. That is, since the guide film 312 is to be removed in the lamination step (S240) to be described later, in the Teflon film and the guide film adhesion step (S222), the adhesive state that can be easily removed while supporting the Teflon film 311 (that is, The Teflon film 311 and the guide film 312 are bonded to the adhesive sheet 313.
  • the adhesive sheet 313 is an example of a silicone (Si) -based adhesive.
  • the adhesive sheet 320 having the plurality of second guide holes 322 is prepared.
  • the second guide hole 322 is formed at a position corresponding to the first guide hole 317 when the base sheet 310 and the adhesive sheet 320 are stacked.
  • the adhesive sheet 320 may be a low dielectric constant cast polypropylene (CPP) film having a low dielectric loss.
  • CPP film is formed in a multilayer structure in which an adhesive layer is formed on one or both surfaces of a polypropylene (PP) film (hereinafter, PP film).
  • the adhesive sheet 320 having a single layer structure may be prepared.
  • the adhesive sheet 320 is an adhesive sheet 320 formed of a composite material mixed with a material and additives such as polyethylene, polypropylene, polyimide and the like with excellent adhesion to polymers and metals. For example, preparing.
  • the base sheets 310 and the adhesive sheets 320 are stacked using the jig 200. That is, in the stacking step S240, the thin film patterns 316 of the base sheet 310 must be stacked to be aligned at the correct position to provide reliability of the flexible printed circuit board.
  • the method of manufacturing the flexible printed circuit board may further include forming an electrode part.
  • the forming of the electrode unit may remove the portion of the protective layer and then plate the conductive material such as copper to form the electrode unit.
  • the electrode unit may be formed on at least one of the plurality of thin film patterns 316 disposed on the upper surface of the laminate.
  • the laminate consists of a plurality of base sheets 310 and an adhesive sheet 320 alternately stacked. That is, the laminate consists of a plurality of base sheets 310 are repeatedly stacked, the adhesive sheet 320 is interposed between the base sheets 310 to adhere the base sheets 310.
  • the adhesive sheet 320 is illustrated as being formed in a single layer in FIGS. 18 to 23, the present invention is not limited thereto and may have a multilayer structure.
  • a method of manufacturing a flexible printed circuit board according to a third exemplary embodiment of the present invention includes preparing a base sheet (S310), laminating step (S330), bonding step (S350), and via hole formation.
  • a step S370 and a connection pattern forming step S390 are included.
  • a seed layer 414 made of a mixed material of nickel copper (NiCu) and copper (Cu) or nickel copper (NiCu) is formed on the other surface of the Teflon film 411.
  • the portion of the adhesive layer 417 formed above the thin film pattern 416 may be formed higher than other portions, thereby forming irregularities.
  • the adhesive layer 417 is formed on one surface of the Teflon film 411 through an impregnation coating process. That is, in the adhesive layer forming step (S315), the Teflon film 411 is inserted into a solvent (for example, water) in a state where the Teflon slurry (grains) is dispersed, and then pressurized with high heat. Accordingly, the Teflon slurry is impregnated and coated on the surface of the Teflon film 411 to form the adhesive layer 417.
  • a solvent for example, water
  • the adhesive layer forming step S315 may include a first adhesive layer forming step S317, The guide film removing step S318 and the second adhesive layer forming step S319 may be included.
  • the adhesive layer 417 is formed on the surface of the Teflon film 411 through an impregnation coating process or a printing process. At this time, in the adhesive layer forming step (S321), for example, to form the adhesive layer 417 of the Teflon material on the surface of the Teflon film 411.
  • the Teflon adhesive layer 417 on the surface of the Teflon film 411, the Teflon film 411 having poor adhesion by improving the adhesion of the surface of the Teflon film 411 ) Can be used to manufacture a multi-layer flexible printed circuit board.
  • the guide film 412 is attached to the Teflon film 411 to form the base sheet 410, so that the shape of the Teflon film 411 is changed during the manufacturing process.
  • a thin film pattern 416 is formed on the other surface of the Teflon film 411. That is, in the thin film pattern forming step S325, a portion of the seed layer 414 and the plating layer 415 formed on the other surface of the Teflon film 411 is removed through an etching process to remove the thin film pattern 416 having a predetermined shape. Form.
  • a plurality of guide holes 418 penetrating the adhesive layer 417, the teflon film 411, and the guide film 412 are formed. That is, in the guide hole forming step S326, a plurality of guide holes may be used to align the base sheet 410 at the correct position while firmly fixing the base sheet 410 to the jig 200 in the stacking step S330, which will be described later. 418).
  • the guide hole 418 is formed in the base sheet 410 through a punching process, a laser drill process, or the like.
  • the base sheets 410 are stacked.
  • the base sheets 410 are stacked using the jig 200.
  • the first base such that the thin film pattern 416a formed on the first base sheet 410a is positioned downward to facilitate the removal of the guide film 412a.
  • the sheet 410a is laminated. That is, in the stacking step S310 of the first base sheet 410a, the guide film 412a is disposed above the first base sheet 410a such that the thin film pattern 416a is positioned downward.
  • Removing the guide film 412b of the second base sheet 410b removes the guide film 412b from the second base sheet 410b stacked on the jig 200. That is, the removing of the guide film 412b of the second base sheet 410b (S337) removes the guide film 412b and the adhesive film 413b of the second base sheet 410b disposed thereon.
  • steps S230 and S270 may be omitted.
  • the laminate is separated from the jig 200.
  • the via holes 420 are formed after the base sheets 410 and the adhesive sheets are laminated and bonded, but the base sheets 410 and the adhesive sheets are not limited thereto.
  • the via hole 420 may be formed in the stack, and then laminated and bonded.
  • connection pattern forming step (S390) the connection pattern 430 is formed inside the via hole 420 to electrically connect (that is, energize) the thin film patterns 416 formed on the base sheets 410, respectively.
  • the conductive pattern is filled in the via hole 420 to form the connection pattern 430.
  • a conductive material may be plated on the inner wall surface of the via hole 420 and the thin film pattern 416 exposed to the outside of the stack to form the connection pattern 430.
  • the method of manufacturing the flexible printed circuit board may further include forming an electrode part.
  • the forming of the electrode unit may remove the portion of the protective layer and then plate the conductive material such as copper to form the electrode unit.
  • the electrode unit may be formed on at least one of the plurality of thin film patterns 416 disposed on the upper surface of the laminate.
  • the base sheet 410 is composed of a Teflon film 411 having a thin film pattern 416 formed on one surface thereof.
  • the thin film pattern 416 includes a seed layer 414 formed on the surface of the Teflon film 411 and a plating layer 415 formed on the seed layer 414.
  • the base sheet 410 includes an adhesive layer 417 formed on at least one surface of the top and bottom surfaces of the Teflon film 411.
  • the adhesive layer 417 may be formed only on one surface of the Teflon film 411 bonded to the other base sheet 410, or may be formed on both sides of the Teflon film 411.
  • the circuit pattern includes a thin film pattern 416 exposed to an upper surface of the stack, a thin film pattern 416 interposed in the stack, and a connection pattern 430 electrically connecting the thin film patterns 416.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내열성 및 저유전율의 테플론(Teflon) 필름으로 구성된 베이스 시트들을 적층하여 고주파 신호에 의한 유전 손실을 최소화하면서 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제시한다. 제시된 연성인쇄회로기판 제조 방법은 일면에 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계, 접착 시트를 준비하는 단계, 복수의 베이스 시트 및 접착 시트를 적층하는 단계 및 복수의 베이스 시트 및 접착 시트가 적층된 적층체를 가열 가압하여 접착하는 단계를 포함한다.

Description

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
본 발명은 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판에 관한 것으로, 더욱 상세하게는 내열성 및 연성을 갖는 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판(METHOD FOR MANUFACTURING FLEXIBLE PRINTED CIRCUIT BOARD AND FLEXIBLE PRINTED CIRCUIT BOARD MANUFACTURED BY THE METHOD)에 관한 것이다.
일반적으로, 인쇄회로기판은 얇은 절연 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판으로, 휴대용 전자기기 및 장착 사용 시 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.
일반적으로 인쇄회로기판은 폴리이미드(PI; Polyimide) 필름에 동박을 접착 또는 다이캐스팅하여 제조된다. 이때, 폴리이미드 필름은 높은 기계적 강도, 내열성, 절연성, 내용제성 등의 특성을 갖기 때문에, 인쇄회로기판의 베이스 기재로 많이 사용된다.
한편, 영상 통화, 영화 감상, 실시간 중계 등과 같이 대용량 정보를 실시간으로 전송하는 서비스의 이용이 증가함에 따라, 휴대 단말은 고주파수 대역(예를 들면, ㎓)을 이용하여 대용량 정보를 전송하기 위한 회로들이 실장되고 있다.
하지만, 폴리이미드 필름으로 제작된 인쇄회로기판을 이용하여 고주파 신호를 전송하는 경우 소재 고유의 유전 손실로 인해 고주파 신호의 신호 손실이 발생하는 문제점이 있다.
즉, 폴리이미드 필름은 고유전율을 갖기 때문에 고주파 신호의 송수신시 유전 손실이 발생하게 되고, 그에 따른 고주파 신호의 손실이 발생하여 영상 통화, 영화 감상, 실시간 중계 등의 서비스 이용시 끊김이 발생하는 문제점이 있다.
또한, 저유전율을 갖는 필름으로 제작된 인쇄회로기판은 고주파수 신호의 손실을 최소화할 수 있지만 용융 온도가 낮아 내열성이 저하되기 때문에, 고주파수용 소자의 실장을 위한 SMT(Surface Mounter Technology) 공정시 발생하는 대략 250℃ 정도의 고온에 의해 표면이 녹아 불량이 발생하는 문제점이 있다.
또한, 저유전율과 내열성이 높은 필름은 가격이 고가로 형성되기 때문에 인쇄회로기판의 제조 비용이 증가하여 시장에서의 경쟁력을 상실하게 되는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 내열성 및 저유전율의 테플론(Teflon) 필름으로 구성된 베이스 시트들을 적층하여 고주파 신호에 의한 유전 손실을 최소화하면서 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
즉, 본 발명은 내열성 및 유전 특성이 우수한 테플론 기재 상에 회로 패턴을 형성하여 베이스 시트를 구성하고, 복수의 베이스 시트들을 적층하여 고내열성 및 저유전율 특성을 형성하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 테플론(Teflon) 필름의 표면을 개질하여 테플론 필름을 이용하여 다층 연성인쇄회로기판을 제조할 수 있도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 다른 목적으로 한다.
또한, 본 발명은 테플론 필름인 베이스 기재에 테플론 재질의 접착층을 형성하여 다층 연성인쇄회로기판을 제조할 수 있도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 다른 목적으로 한다.
즉, 본 발명은 테플론 필름의 표면에 함침 코팅 또는 인쇄 방식으로 코팅 접착층을 형성하고, 적층된 테플론 필름들을 가열 가압하여 접착함으로써 다층 연성인쇄회로기판을 제조할 수 있도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계, 복수의 베이스 시트를 적층하는 단계 및 복수의 베이스 시트들이 적층된 적층체를 가열 가압하여 접착하는 단계를 포함한다. 이때, 베이스 시트를 준비하는 단계에서는 표면 개질층 또는 테플론 재질의 접착층이 형성된 테플론 필름을 베이스 시트로 준비할 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판은 복수의 베이스 시트가 적층된 적층체 및 적층체에 형성된 회로 패턴을 포함하고, 베이스 시트는 박막 패턴이 형성된 테플론 필름을 포함한다. 이때, 테플론 필름은 접착층 또는 표면 개질층이 형성될 수 있다.
본 발명에 의하면, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 높은 내열성 및 저유전율을 갖는 복수의 베이스 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 내열성 및 저유전율의 테플론 필름으로 구성된 베이스 시트들을 적층함으로써, 폴리이미드 또는 폴리프로필렌 필름을 이용하여 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화한 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 시트로 베이스 시트를 구성함으로써, 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 시트로 베이스 시트를 구성함으로써, 고내열성 및 저유전율 특성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름에 가이드 필름을 점착시켜 베이스 시트를 형성함으로써, 제조 공정시 테플론 필름의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 베이스 시트 및 접착 시트에 가이드 홀을 형성하고 지그에 형성된 가이드 핀이 베이스 시트 및 접착 시트에 형성된 가이드 홀을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트와 접착 시트를 적층함으로써, 적층 공정시 적층 기재(즉, 베이스 시트 및 접착 시트)의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 지그에 형성된 가이드 핀이 베이스 시트 및 접착 시트에 형성된 가이드 홀을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트와 접착 시트를 적층함으로써, 적층된 베이스 시트들에 형성된 박막 패턴들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름의 표면에 세라믹 또는 산화물(Oxide)인 표면 개질층을 형성함으로써, 테플론 필름의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름을 이용하여 다층 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름의 표면에 세라믹 또는 산화물(Oxide)인 표면 개질층을 형성하여 테플론 필름의 접착성을 향상시킴으로써, 다양한 재질의 접착 시트로 테플론 필름을 접착할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름의 표면에 세라믹 또는 산화물(Oxide)인 표면 개질층을 형성함으로써, 다양한 재질의 접착 시트를 이용할 수 있어 연성인쇄회로기판의 제조 비용을 최소화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 테플론 필름의 표면에 태플론 슬러리를 포함한 접착층을 형성함으로써, 테플론 필름의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름을 이용하여 다층 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 제1 실시예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 3 및 도 4는 도 1의 베이스 시트 준비 단계를 설명하기 위한 도면.
도 5 및 도 6은 도 1의 베이스 시트 및 접착 시트 적층 단계를 설명하기 위한 도면.
도 7은 본 발명의 제1 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
도 8 및 도 9는 본 발명의 제2 실시예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 10 내지 도 15은 도 8의 베이스 시트 준비 단계를 설명하기 위한 도면.
도 16 및 도 17은 도 8의 적층 단계를 설명하기 위한 도면.
도 18 내지 도 23은 본 발명의 제2 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
도 24 및 도 25는 본 발명의 제3 실시예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 26 내지 도 31은 도 24의 베이스 시트 준비 단계를 설명하기 위한 도면.
도 32 및 도 33은 도 24의 적층 단계를 설명하기 위한 도면.
도 34는 본 발명의 제3 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계(S110), 접착 시트를 준비하는 단계(S120), 적층 단계(S130), 접착 단계(S140), 비아 홀 형성 단계(S150) 및 연결 패턴 형성 단계(S160)를 포함한다.
베이스 시트를 준비하는 단계(S110)에서는 가이드 필름(112), 테플론 필름(111) 및 박막 패턴(116)이 순차적으로 적층되고, 가이드 필름(112) 및 테플론 필름(111)을 관통하는 가이드 홀이 형성된 베이스 시트(110)를 준비한다. 이때, 가이드 홀은 후술할 적층 단계(S130)를 용이하게 수행하기 위해 지그(200)의 가이드 핀(220)이 삽입된다.
도 3 및 도 4를 참조하면, 베이스 시트를 준비하는 단계(S110)는 테플론 필름 및 가이드 필름 점착 단계(S111), 시드층 형성 단계(S113), 도금층 형성 단계(S115), 박막 패턴 형성 단계(S117) 및 제1 가이드 홀 형성 단계(S119)를 포함한다.
테플론 필름 및 가이드 필름 점착 단계(S111)에서는 내열성 및 저유전율의 테플론 필름(111)을 준비한다. 즉, 연성인쇄회로기판은 제조가 완료된 후 표면실장 공정(즉, SMT 공정)을 통해 반도체 소자가 실장된다.
이때, 개발 진행 중인 고주파용 연성인쇄회로기판은 대략 160℃~180℃ 정도의 내열성을 갖는 폴리프로필렌을 이용하여 베이스 시트(110)를 구성하기 때문에, 표면실장 공정 중 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의해 베이스 시트(110)가 변형되거나 파손되는 문제점이 있다.
베이스 시트(110)가 변형 또는 파손되는 경우 연성인쇄회로기판의 신뢰성이 저하되기 때문에 이를 방지하기 위해, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에서는 테플론 필름(111)을 이용하여 베이스 시트(110)를 구성한다.
이때, 테플론 필름(111)은 대략 300℃ 정도의 열에도 변형이 발생하지 않기 때문에 리플로우 공정에서 가해지는 열에 의한 베이스시트의 변형 및 파손을 방지할 수 있다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S111)에서는 테플론 필름(111)을 이용하여 베이스 시트(110)를 구성한다.
이를 통해, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
테플론은 주로 윤활재, 이형재, 절연재로 사용되고 있다. 테플론은 고분자 재질 중 가장 우수한 내열성 및 유전 특성(즉, 저유전율)이 있기 때문에, 저유전율 및 내열성을 요구하는 고주파수용 인쇄회로기판의 기재로 사용된다.
하지만, 테플론은 연질(soft-melting) 및 열가소성이므로 제조 공정시 가해지는 열 및 압력에 의해 기재가 변형되어 불량률이 높다. 이에, 테플론은 주로 두께가 두꺼운 하드 타입(Hard Type)의 단면 또는 양면 기재로 사용되고 있다.
본 발명의 실시 예에서는 연성인쇄회로기판을 제조하기 위해 박막의 테플론 필름(111)을 베이스 시트(110)로 사용한다. 테플론 필름(111)은 연질(soft-melting) 특성으로 인해 제조 공정시 가해지는 작은 압력에도 형상이 변형되거나 파손되기 때문에 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하시킨다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S111)에서는 제조 공정시 테플론 필름(111)의 변형 및 파손을 방지하기 위해서 테플론 필름(111)의 일면에 가이드 필름(112)을 점착한다.
이때, 가이드 필름(112)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름 및 가이드 필름 점착 단계(S111)에서는 점착 시트(113)를 테플론 필름(111)과 가이드 필름(112) 사이에 개재하여 테플론 필름(111) 및 가이드 필름(112)을 점착한다. 즉, 후술할 적층 단계(S130)에서 가이드 필름(112)이 제거되어야 하기 때문에, 테플론 필름 및 가이드 필름 점착 단계(S111)에서는 테플론 필름(111)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(113))로 테플론 필름(111) 및 가이드 필름(112)을 결합한다. 여기서, 점착 시트(113)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(111)에 가이드 필름(112)을 점착시켜 베이스 시트(110)를 형성함으로써, 제조 공정시 테플론 필름(111)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층 형성 단계(S113)에서는 테플론 필름(111)의 일면에 박막의 시드층(114)을 형성한다. 시드층 형성 단계(S113)에서는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(111)의 타면(즉, 가이드 필름(112)이 점착된 일면에 대향되는 면)에 시드층(114)을 형성한다. 여기서, 시드층 형성 단계(S113)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(114)을 테플론 필름(111)의 타면에 형성한다.
도금층 형성 단계(S115)에서는 시드층(114)에 도금층(115)을 형성한다. 이때, 도금층 형성 단계(S115)에서는 구리(Cu)를 전해도금하여 시드층(114) 상에 도금층(115)을 형성한다.
여기서, 시드층(114) 및 도금층(115)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴 형성 단계(S117)에서는 테플론 필름(111)의 타면에 박막 패턴(116)을 형성한다. 즉, 박막 패턴 형성 단계(S117)에서는 에칭(식각) 공정을 통해 테플론 필름(111)의 타면에 형성된 시드층(114) 및 도금층(115)의 일부를 제거하여 소정 형상의 박막 패턴(116)을 형성한다.
제1 가이드 홀 형성 단계(S119)에서는 테플론 필름(111) 및 가이드 필름(112)을 관통하는 복수의 제1 가이드 홀(117)을 형성한다. 즉, 제1 가이드 홀 형성 단계(S119)에서는 후술할 적층 단계(S130)에서 베이스 시트(110)를 지그(200)에 견고하게 고정시키면서 베이스 시트(110)들을 정확한 위치에 정렬하기 위해 복수의 제1 가이드 홀(117)을 형성한다. 여기서, 제1 가이드 홀 형성 단계(S119)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(110)에 제1 가이드 홀(117)을 형성한다.
접착 시트를 준비하는 단계(S120)에서는 복수의 제2 가이드 홀(122)이 형성된 접착 시트(120)를 준비한다. 이때, 접착 시트를 준비하는 단계(S120)에서는 베이스 시트(110) 및 접착 시트(120)의 적층시 제1 가이드 홀(117)에 대응되는 위치에 제2 가이드 홀(122)을 형성한다.
접착 시트를 준비하는 단계(S120)에서는 필름 기재의 일면 또는 양면에 접착층이 형성된 복층 구조의 접착 시트(120)를 준비할 수 있다.
일례로, 접착 시트(120)는 유전 손실이 낮은 저유전율의 CPP(Casted polypropylene) 필름일 수 있다. 이때, CPP 필름은 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름)의 일면 또는 양면에 접착층이 형성된 복층 구조로 형성된다.
여기서, 접착층은 고분자(즉, 베이스 시트(110)의 테플론 필름(111)) 및 금속(즉, 박막 패턴(116))과의 접착력을 증가시키기 위해서 CPP 필름과 동일한 소재(예를 들면, 폴리에틸렌(PE; polyethylene), 폴리프로필렌(PP), 폴리이미드(Polyimide) 등의 소재)와 첨가제(예를 들면, 아크릴레이드 등)을 혼합한 복합 재질로 형성된다.
접착 시트를 준비하는 단계(S120)에서는 단층 구조의 접착 시트(120)를 준비할 수도 있다.
이때, 접착 시트를 준비하는 단계(S120)에서는 고분자 및 금속과의 접착력이 우수한 폴리에틸렌, 폴리프로필렌, 폴리이미드 등의 소재와 첨가제를 혼합한 복합 재질로 형성된 접착 시트(120)를 준비하는 것을 일례로 한다.
접착 시트를 준비하는 단계(S120)에서는 테플론 재질의 접착 시트(120)를 준비할 수도 있다.
적층 단계(S130)에서는 복수의 베이스 시트(110) 및 접착 시트(120)를 적층한다. 이때, 적층 단계(S130)에서는 베이스 시트(110)와 접착 시트(120)를 교대로 적층하여, 베이스 시트(110)들 사이에 접착 시트(120)를 개재한다.
적층 단계(S130)에서는 지그(200)를 이용하여 복수의 베이스 시트(110) 및 접착 시트(120)를 적층한다. 즉, 적층 단계(S130)에서는 베이스 시트(110)의 박막 패턴(116)들이 정확한 위치에 정렬되도록 적층해야 연성인쇄회로기판의 신뢰성을 제공할 수 있다.
이에, 적층 단계(S130)에서는 가이드 핀(220)을 포함한 지그(200)를 이용하여 복수의 베이스 시트(110) 및 접착 시트(120)를 적층한다.
도 5 및 도 6을 참조하여 2개의 베이스 시트(100; 즉, 제1 베이스 시트(100a) 및 제2 베이스 시트(100b))와 접착 시트(120)를 적층하는 적층 단계(S130)의 일례를 설명하면 아래와 같다.
적층 단계(S130)는 제1 베이스 시트(100a) 적층 단계(S131), 제1 베이스 시트(100a)의 가이드 필름(120a) 제거 단계(S133), 접착 시트(120) 적층 단계(S135), 제2 베이스 시트(100b) 적층 단계(S137) 및 제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S139)를 포함한다.
제1 베이스 시트(100a) 적층 단계(S131)에서는 제1 베이스 시트(100a)를 지그(200)에 적층한다. 즉, 제1 베이스 시트(100a) 적층 단계(S131)에서는 지그(200)의 가이드 핀(220)들이 제1 베이스 시트(100a)의 제1 가이드 홀(170a)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제1 베이스 시트(100a)를 지그(200)에 적층한다.
이때, 제1 베이스 시트(100a) 적층 단계(S131)에서는 가이드 필름(120a)의 제거를 용이하게 하기 위해서 제1 베이스 시트(100a)에 형성된 박막 패턴(160a)이 하부 방향으로 위치하도록 제1 베이스 시트(100a)를 적층한다. 즉, 제1 베이스 시트(100a) 적층 단계(S131)에서는 박막 패턴(160a)이 하부 방향으로 위치하도록 제1 베이스 시트(100a)를 적층함에 따라 가이드 필름(120a)이 상부에 배치된다.
제1 베이스 시트(100a)의 가이드 필름(120a) 제거 단계(S133)에서는 지그(200)에 적층된 제1 베이스 시트(100a)에서 가이드 필름(112)을 제거한다. 즉, 제1 베이스 시트(100a)의 가이드 필름(112) 제거 단계(S133)에서는 상부에 배치된 제1 베이스 시트(100a)의 가이드 필름(120a) 및 점착 필름(130a)을 제거한다.
접착 시트(120) 적층 단계(S135)에서는 접착 시트(120)를 지그(200)에 적층한다. 즉, 접착 시트(120) 적층 단계(S135)에서는 지그(200)의 가이드 핀(220)들이 접착 시트(120)의 제2 가이드 홀(122)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 접착 시트(120)를 지그(200)에 적층한다. 이때, 접착 시트(120) 적층 단계(S135)에서는 지그(200)에 적층된 제1 베이스 시트(100a)의 상부에 접착 시트(120)를 적층한다.
제2 베이스 시트(100b) 적층 단계(S137)에서는 제2 베이스 시트(100b)를 지그(200)에 적층한다. 즉, 제2 베이스 시트(100b) 적층 단계(S137)에서는 지그(200)의 가이드 핀(220)들이 제2 베이스 시트(100b)의 제1 가이드 홀(170b)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제2 베이스 시트(100b)를 지그(200)에 적층한다.
이때, 제2 베이스 시트(100b) 적층 단계(S137)에서는 지그(200)에 적층된 접착 시트(120)의 상부에 제2 베이스 시트(100b)를 적층한다. 제2 베이스 시트(100b) 적층 단계(S137)에서는 박막 패턴(160b)이 형성된 일면이 접착 시트(120)의 상부에 배치되도록 제2 베이스 시트(100b)를 적층한다.
제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S139)에서는 지그(200)에 적층된 제2 베이스 시트(100b)에서 가이드 필름(120b)을 제거한다. 즉, 제2 베이스 시트(100b)의 가이드 필름(120b) 제거 단계(S139)에서는 상부에 배치된 제2 베이스 시트(100b)의 가이드 필름(120b) 및 점착 필름(130b)을 제거한다.
이처럼, 연성인쇄회로기판 제조 방법은 적층 단계(S130)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(110) 및 접착 시트(120)에 형성된 가이드 홀(즉, 제1 가이드 홀(117), 제2 가이드 홀(122))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(110)와 접착 시트(120)를 적층함으로써, 적층 공정시 적층 기재(즉, 베이스 시트(110) 및 접착 시트(120))의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있다.
또한, 연성인쇄회로기판 제조 방법은 적층 단계(S130)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(110) 및 접착 시트(120)에 형성된 가이드 홀(즉, 제1 가이드 홀(117), 제2 가이드 홀(122))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(110)와 접착 시트(120)를 적층함으로써, 적층된 베이스 시트(110)들에 형성된 박막 패턴(116)들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
접착 단계(S140)에서는 지그(200)에 적층된 복수의 베이스 시트(110) 및 접착 시트(120)들을 접착하여 적층체를 구성한다.
접착 단계(S140)에서는 복수의 베이스 시트(110) 및 접착 시트(120)들을 압축하여 예비 접착한 후 복수의 베이스 시트(110) 및 접착 시트(120)들을 본 접착하여 적층체를 구성하는 것을 일례로 한다.
여기서, 예비 접착은 고수압을 가하여 압축하는 워터 인젝션 몰딩(WIM; Water Injection Molding) 공정을 통해 지그(200)에 적층된 복수의 베이스 시트(110) 및 접착 시트(120)를 압축하는 것을 일례로 한다.
본 접착은 소정의 압력 및 열을 가하는 핫 프레스(Hot press) 공정을 통해 예비 접착된 복수의 베이스 시트(110) 및 접착 시트(120)를 접착하는 것을 일례로 한다. 이때, 본 접착(즉, 핫 프레스 공정)에서는 예비 접착시(즉, 워터 인젝션 몰딩 공정)보다 낮은 압력을 가하여 복수의 베이스 시트(110) 및 접착 시트(120)를 접착한다.
접착 시트(120)가 테플론 재질로 형성된 경우, 본 접착은 대략 300℃ 이상의 고온과 함께 압력을 가한다.
접착 단계(S140)에서는 복수의 베이스 시트(110) 및 접착 시트(120)의 접착이 완료되어 적층체가 구성되며, 지그(200)로부터 적층체를 분리한다.
비아 홀 형성 단계(S150)에서는 적층체를 관통하는 하나 이상의 비아 홀(130)을 형성한다. 즉, 비아 홀 형성 단계(S150)에서는 펀칭(Punching), 레이더 드릴 등을 통해 지그(200)로부터 분리한 적층체에 비아 홀(130)을 형성한다.
여기서, 도 1 및 도 2에서는 복수의 베이스 시트(110) 및 접착 시트(120)를 적층 및 접착한 후에 비아 홀(130)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 각각의 베이스 시트(110) 및 접착 시트(120)에 비아 홀(130)을 형성한 후 적층 및 접착할 수도 있다
연결 패턴 형성 단계(S160)에서는 복수의 베이스 시트(110)에 각각 형성된 박막 패턴(116)들을 전기적으로 연결(즉, 통전)시키기 위해 비아 홀(130) 내부에 연결 패턴(132)을 형성한다. 이때, 연결 패턴 형성 단계(S160)에서는 비아 홀(130)의 내부에 도전성 물질을 충진하여 연결 패턴(132)을 형성한다. 여기서, 연결 패턴 형성 단계(S160)에서는 비아 홀(130)의 내벽면 및 적층체의 외부로 노출된 박막 패턴(116)에 도전성 물질을 도금하여 연결 패턴(132)을 형성할 수도 있다.
한편, 연성인쇄회로기판 제조 방법은 복수의 베이스 시트(110) 및 접착 시트(120)가 적층되어 구성된 적층체의 상면에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 적층체의 최상부에 적층된 베이스 기재 및 박막 패턴(116)의 표면에 코팅액을 도포한 후 경화시켜 박막 패턴(116) 및 베이스 시트(110)의 표면을 커버하는 보호층을 형성한다. 이때, 보호층은 폴리이미드, 폴리프로필렌 및 폴리이미드 등의 수지를 포함하는 복합 재질로 구성될 수 있다.
또한, 연성인쇄회로기판 제조 방법은 전극부를 형성하는 단계를 더 포함할 수도 있다. 이때, 전극부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 전극부를 형성할 수 있다. 여기서, 전극부는 적층체의 상면에 배치된 복수의 박막 패턴(116) 중 적어도 하나에 형성될 수 있다.
도 7을 참조하면, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 인쇄회로기판은 복수의 베이스 시트(110) 및 접착 시트(120)가 교대로 적층된 후 접착된 적층체, 적층체의 내부 및 상면에 형성된 회로 패턴을 포함하여 구성된다.
적층체는 복수의 베이스 시트(110) 및 접착 시트(120)가 교대로 적층되어 구성됨에 따라, 테플론 필름(111) 및 접착 시트(120)가 반복 적층되어 구성된다. 이때, 적층체는 테플론 필름(111)들 사이에 접착 시트(120)가 개재된다.
이때, 도 7에서는 접착 시트(120)가 단층으로 구성된 것으로 도시하였으나, 이에 한정되지 않고 다층 구조로 구성될 수도 있다.
회로 패턴은 적층체의 상면으로 노출된 박막 패턴(116), 적층체의 내부에 개재된 박막 패턴(116) 및 이들을 전기적으로 연결하는 연결 패턴(132)으로 구성된다.
즉, 회로 패턴은 베이스 시트(110)들이 적층됨에 따라 최상부에 적층된 베이스 시트(110)에 형성된 박막 패턴(116)이 적층체의 상면으로 노출되고, 다른 베이스 시트(110)에 형성된 박막 패턴(116)들은 적층체의 내부에 개재된다. 이때, 박막 패턴(116)들은 비아 홀(130)의 내부에 형성된 연결 패턴(132)을 통해 전기적으로 연결(즉, 통전)된다.
여기서, 도 7에서는 연결 패턴(132)이 비아 홀(130)의 내부에 충진되어 형성된 것으로 도시하였으나, 이에 한정되지 않고 비아 홀(130)의 내벽면에 도금되어 형성될 수도 있다.
도 8 및 도 9를 참조하면, 본 발명의 제2 실시예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계(S210), 접착 시트를 준비하는 단계(S230), 적층 단계(S240), 접착 단계(S250), 비아 홀 형성 단계(S260) 및 연결 패턴 형성 단계(S270)를 포함한다.
베이스 시트를 준비하는 단계(S210)에서는 가이드 필름(312), 테플론 필름(311) 및 박막 패턴(316)이 순차적으로 적층되고, 가이드 필름(312) 및 테플론 필름(311)을 관통하는 가이드 홀이 형성된 베이스 시트(310)를 준비한다. 이때, 가이드 홀은 후술할 적층 단계(S240)를 용이하게 수행하기 위해 지그(200)의 가이드 핀(220)이 삽입된다.
베이스 시트를 준비하는 단계(S210)에서는 테플론 필름의 접착성을 향상시키기 위해 테플론 필름의 양면(즉, 상면 및 하면)에 표면 개질층(318)이 형성된다. 이때, 베이스 시트를 준비하는 단계(S210)에서는 테플론 필름의 상면 및 하면 중 접착 시트(320)가 접합되는 일면에만 표면 개질층(318)이 형성될 수 있다. 여기서, 표면 개질층(318)은 접착성이 다양한 재질의 접착 시트(320)와 접착성이 우수한 세라믹(예를 들면, 이산화 티타늄(TiO2)) 또는 산화물(Oxide)인 것을 일례로 한다.
도 10 및 도 11을 참조하면, 베이스 시트를 준비하는 단계(S210)는 테플론 필름(311)의 일면에 표면 개질층(318)을 형성한다. 이를 위해, 베이스 시트를 준비하는 단계(S210)는 테플론 필름 및 가이드 필름 점착 단계(S211), 시드층 형성 단계(S212), 도금층 형성 단계(S213), 박막 패턴 형성 단계(S214), 표면 개질층 형성 단계(S215) 및 제1 가이드 홀 형성 단계(S216)를 포함한다.
테플론 필름 및 가이드 필름 점착 단계(S211)에서는 내열성 및 저유전율의 테플론 필름(311)을 준비한다. 즉, 연성인쇄회로기판은 제조가 완료된 후 표면실장 공정(즉, SMT 공정)을 통해 반도체 소자가 실장된다.
이때, 개발이 진행 중인 고주파용 연성인쇄회로기판은 대략 160℃~180℃ 정도의 내열성을 갖는 폴리프로필렌을 이용하여 베이스 시트(310)를 구성하기 때문에, 표면실장 공정 중 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의해 베이스 시트(310)가 변형되거나 파손되는 문제점이 있다.
베이스 시트(310)가 변형 또는 파손되는 경우 연성인쇄회로기판의 신뢰성이 저하되기 때문에 이를 방지하기 위해, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에서는 테플론 필름(311)을 이용하여 베이스 시트(310)를 구성한다.
이때, 테플론 필름(311)은 대략 300℃ 정도의 열에도 변형이 발생하지 않기 때문에 리플로우 공정에서 가해지는 열에 의한 베이스시트의 변형 및 파손을 방지할 수 있다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S211)에서는 테플론 필름(311)을 이용하여 베이스 시트(310)를 구성한다.
이를 통해, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
테플론은 주로 윤활재, 이형재, 절연재로 사용되고 있다. 테플론은 고분자 재질 중 가장 우수한 내열성 및 유전 특성(즉, 저유전율)이 있기 때문에, 저유전율 및 내열성을 요구하는 고주파수용 연성인쇄회로기판의 기재로 사용된다.
하지만, 테플론은 연질(soft-melting) 및 열가소성이므로 제조 공정시 가해지는 열 및 압력에 의해 기재가 변형되어 불량률이 높다. 이에, 테플론은 주로 두께가 두꺼운 하드 타입(Hard Type)의 단면 또는 양면 기재로 사용되고 있다.
본 발명의 실시 예에서는 연성인쇄회로기판을 제조하기 위해 박막의 테플론 필름(311)을 베이스 시트(310)로 사용한다. 테플론 필름(311)은 연질(soft-melting) 특성으로 인해 제조 공정시 가해지는 작은 압력에도 형상이 변형되거나 파손되기 때문에 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하시킨다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S211)에서는 제조 공정시 테플론 필름(311)의 변형 및 파손을 방지하기 위해서 테플론 필름(311)의 일면에 가이드 필름(312)을 점착한다.
이때, 가이드 필름(312)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름 및 가이드 필름 점착 단계(S211)에서는 점착 시트(313)를 테플론 필름(311)과 가이드 필름(312) 사이에 개재하여 테플론 필름(311) 및 가이드 필름(312)을 점착한다. 즉, 후술할 적층 단계(S240)에서 가이드 필름(312)이 제거되어야 하기 때문에, 테플론 필름 및 가이드 필름 점착 단계(S211)에서는 테플론 필름(311)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(313))로 테플론 필름(311) 및 가이드 필름(312)을 결합한다. 여기서, 점착 시트(313)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(311)에 가이드 필름(312)을 점착시켜 베이스 시트(310)를 형성함으로써, 제조 공정시 테플론 필름(311)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층 형성 단계(S212)에서는 테플론 필름(311)의 일면에 박막의 시드층(314)을 형성한다. 시드층 형성 단계(S212)에서는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(311)의 타면(즉, 가이드 필름(312)이 점착된 일면에 대향되는 면)에 시드층(314)을 형성한다. 여기서, 시드층 형성 단계(S212)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(314)을 테플론 필름(311)의 타면에 형성한다.
도금층 형성 단계(S213)에서는 시드층(314)에 도금층(315)을 형성한다. 이때, 도금층 형성 단계(S213)에서는 구리(Cu)를 전해도금하여 시드층(314) 상에 도금층(315)을 형성한다.
여기서, 시드층(314) 및 도금층(315)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴 형성 단계(S214)에서는 테플론 필름(311)의 타면에 박막 패턴(316)을 형성한다. 즉, 박막 패턴 형성 단계(S214)에서는 에칭(식각) 공정을 통해 테플론 필름(311)의 타면에 형성된 시드층(314) 및 도금층(315)의 일부를 제거하여 소정 형상의 박막 패턴(316)을 형성한다.
표면 개질층 형성 단계(S215)에서는 테플론 필름(311)의 일면에 표면 개질층(318)을 형성한다. 즉, 표면 개질층 형성 단계(S215)에서는 테플론 필름(311)의 양면(즉, 상면 및 하면) 중에서 박막 패턴(316)이 형성된 일면에 표면 개질층(318)을 형성한다. 이때, 표면 개질층(318)은 박막 패턴(316)의 상면과 둘레, 박막 패턴(316)들 사이 공간으로 노출된 테플론 필름(311)의 상면에 형성된다.
표면 개질층 형성 단계(S215)에서는 진공 층착 방식인 스퍼터(sputter) 공정을 통해 테플론 필름(311)의 일면에 세라믹 또는 산화물을 증착시켜 표면 개질층(318)을 형성한다. 이때, 표면 개질층(318)은 접착 시트(320)와의 접착성이 우수한 세라믹, 산화물(Oxide), 질화물(Nitride) 및 탄화물(Carbonate) 중 선택된 재질이고, 스터퍼 공정은 산화물 스퍼터링(Oxide sputtering) 공정인 것을 일례로 한다.
이처럼, 연성인쇄회로기판 제조 방법은 테플론 필름의 표면에 세라믹 또는 산화물(Oxide)인 표면 개질층(318)을 형성함으로써, 테플론 필름의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름을 이용하여 다층 연성인쇄회로기판을 제조할 수 있고, 다양한 재질의 접착 시트로 테플론 필름을 접착할 수 있어 연성인쇄회로기판의 제조 비용을 최소화할 수 있는 효과가 있다.
제1 가이드 홀 형성 단계(S216)에서는 표면 개질층(318), 테플론 필름(311), 가이드 필름(312)을 관통하는 복수의 제1 가이드 홀(317)을 형성한다. 즉, 제1 가이드 홀 형성 단계(S216)에서는 후술할 적층 단계(S240)에서 베이스 시트(310)를 지그(200)에 견고하게 고정시키면서 베이스 시트(310)들을 정확한 위치에 정렬하기 위해 복수의 제1 가이드 홀(317)을 형성한다. 여기서, 제1 가이드 홀 형성 단계(S216)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(310)에 제1 가이드 홀(317)을 형성한다.
도 12 및 도 13을 참조하면, 표면 개질층 형성 단계(S215)는 제1 표면 개질층 형성 단계(S217), 가이드 필름 제거 단계(S218) 및 제2 표면 개질층 형성 단계(S219)를 포함할 수 있다.
제1 표면 개질층 형성 단계(S217)에서는 테플론 필름(311)의 일면에 제1 표면 개질층(318a)을 형성한다. 즉, 제1 표면 개질층 형성 단계(S217)에서는 테플론 필름(311)의 양면(즉, 상면 및 하면) 중에서 박막 패턴(316)이 형성된 일면에 제1 표면 개질층(318a)을 형성한다. 이때, 제1 표면 개질층(318a)은 박막 패턴(316)의 상면과 둘레, 박막 패턴(316)들 사이 공간으로 노출된 테플론 필름(311)의 상면에 형성된다.
제1 표면 개질층 형성 단계(S217)에서는 진공 층착 방식인 스퍼터(sputter) 공정을 통해 테플론 필름(311)의 일면에 세라믹 또는 산화물을 증착시켜 제1 표면 개질층(318a)을 형성한다. 이때, 제1 표면 개질층(318a)은 접착 시트(320)와의 접착성이 우수한 세라믹, 산화물(Oxide), 질화물(Nitride) 및 탄화물(Carbonate) 중 선택된 재질이고, 스터퍼 공정은 산화물 스퍼터링(Oxide sputtering) 공정인 것을 일례로 한다.
가이드 필름 제거 단계(S218)에서는 테플론 필름(311)의 타면에 점착된 가이드 필름(312)을 제거한다. 즉, 가이드 필름 제거 단계(S218)에서는 테플론 필름(311)의 타면에 제2 표면 개질층(318b)을 형성하기 위한 전단계로, 테플론 필름(310)의 타면에 점착된 가이드 필름(312) 및 점착 필름(313)을 제거한다.
제2 표면 개질층 형성 단계(S219)에서는 테플론 필름(311)의 타면에 제2 표면 개질층(318b)을 형성한다. 즉, 제2 표면 개질층 형성 단계(S219)에서는 진공 층착 방식인 스퍼터(sputter) 공정을 통해 테플론 필름(311)의 타면(즉, 가이드 필름(312)이 제거된 하면)에 세라믹 또는 산화물을 증착시켜 제2 표면 개질층(318b)을 형성한다. 이때, 제2 표면 개질층(318b)은 접착 시트(320)와의 접착성이 우수한 세라믹, 산화물(Oxide), 질화물(Nitride) 및 탄화물(Carbonate) 중 선택된 재질이고, 스터퍼 공정은 산화물 스퍼터링(Oxide sputtering) 공정인 것을 일례로 한다.
제1 가이드 홀 형성 단계(S216)에서는 제1 표면 개질층(318a), 테플론 필름(311) 및 제2 표면 개질층(318b)을 관통하는 복수의 제1 가이드 홀(317)을 형성한다. 즉, 제1 가이드 홀 형성 단계(S216)에서는 후술할 적층 단계(S240)에서 베이스 시트(310)를 지그(200)에 견고하게 고정시키면서 베이스 시트(310)들을 정확한 위치에 정렬하기 위해 복수의 제1 가이드 홀(317)을 형성한다. 여기서, 제1 가이드 홀 형성 단계(S216)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(310)에 제1 가이드 홀(317)을 형성한다.
도 14 및 도 15를 참조하면, 베이스 시트를 준비하는 단계(S210)는 테플론 필름(311)의 양면 중 적어도 일면에 표면 개질층(318)을 형성한다. 이를 위해, 베이스 시트를 준비하는 단계(S210)는 표면 개질층 형성 단계(S221), 테플론 필름 및 가이드 필름 점착 단계(S222), 시드층 형성 단계(S223), 도금층 형성 단계(S224), 박막 패턴 형성 단계(S225) 및 제1 가이드 홀 형성 단계(S226)를 포함한다.
표면 개질층 형성 단계(S221)에서는 테플론 필름(311)의 표면에 표면 개질층(318)을 형성한다. 이때, 도 15에서는 표면 개질층(318)이 테플론 필름(311)의 양면(즉, 상면 및 하면)에 형성된 것으로 도시하였으나, 이에 한정되지 않고 테플론 필름(311)의 양면 중 일면에만 표면 개질층(318)이 형성될 수 있다.
즉, 표면 개질층 형성 단계(S221)에서는 테플론 필름(311)의 양면 중 박막 패턴(316)이 형성될 일면에만 표면 개질층(318)을 형성하거나, 테플론 필름(311)의 양면 중 가이드 필름이 점착될 타면에만 표면 개질층(318)을 형성할 수 있다.
표면 개질층 형성 단계(S221)에서는 진공 층착 방식인 스퍼터(sputter) 공정을 통해 테플론 필름(311)의 표면에 세라믹 또는 산화물을 증착시켜 표면 개질층(318)을 형성한다. 이때, 표면 개질층(318)은 접착 시트(320)와의 접착성이 우수한 세라믹, 산화물(Oxide), 질화물(Nitride) 및 탄화물(Carbonate) 중 선택된 재질이고, 스터퍼 공정은 산화물 스퍼터링(Oxide sputtering) 공정인 것을 일례로 한다.
이처럼, 연성인쇄회로기판 제조 방법은 테플론 필름의 표면에 세라믹 또는 산화물(Oxide)인 표면 개질층(318)을 형성함으로써, 테플론 필름의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름을 이용하여 다층 연성인쇄회로기판을 제조할 수 있고, 다양한 재질의 접착 시트로 테플론 필름을 접착할 수 있어 연성인쇄회로기판의 제조 비용을 최소화할 수 있는 효과가 있다.
테플론 필름 및 가이드 필름 점착 단계(S222)에서는 연성인쇄회로기판의 제조 공정 중에 테플론 필름(311)의 변형 또는 파손을 방지하기 위해서 테플론 필름(311)의 일면에 가이드 필름(312)을 점착한다. 이때, 가이드 필름(312)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름 및 가이드 필름 점착 단계(S222)에서는 점착 시트(313)를 테플론 필름(311)의 일면(즉, 하면)에 형성된 표면 개질층(318)과 가이드 필름(312) 사이에 개재하여 테플론 필름(311) 및 가이드 필름(312)을 점착한다. 즉, 후술할 적층 단계(S240)에서 가이드 필름(312)이 제거되어야 하기 때문에, 테플론 필름 및 가이드 필름 점착 단계(S222)에서는 테플론 필름(311)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(313))로 테플론 필름(311) 및 가이드 필름(312)을 결합한다. 여기서, 점착 시트(313)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
한편, 테플론 필름 및 가이드 필름 점착 단계(S222)에서는 S221에서 경성의 표면 재질층이 형성되는 경우 생략될 수 있다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(311)에 가이드 필름(312)을 점착시켜 베이스 시트(310)를 형성함으로써, 제조 공정시 테플론 필름(311)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층 형성 단계(S223)에서는 테플론 필름(311)의 일면에 박막의 시드층(314)을 형성한다. 시드층 형성 단계(S223)에서는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(311)의 타면(즉, 상면)에 형성된 표면 개질층(318) 상면에 시드층(314)을 형성한다. 여기서, 시드층 형성 단계(S223)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(314)을 테플론 필름(311)의 타면에 형성한다.
도금층 형성 단계(S224)에서는 시드층(314)에 도금층(315)을 형성한다. 이때, 도금층 형성 단계(S224)에서는 구리(Cu)를 전해도금하여 시드층(314) 상에 도금층(315)을 형성한다.
여기서, 시드층(314) 및 도금층(315)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴 형성 단계(S225)에서는 테플론 필름(311)의 타면에 박막 패턴(316)을 형성한다. 즉, 박막 패턴 형성 단계(S225)에서는 에칭(식각) 공정을 통해 테플론 필름(311)의 타면에 형성된 시드층(314) 및 도금층(315)의 일부를 제거하여 소정 형상의 박막 패턴(316)을 형성한다.
제1 가이드 홀(317) 형성 단계(S226)에서는 표면 개질층(318), 테플론 필름(311), 가이드 필름(312)을 관통하는 복수의 제1 가이드 홀(317)을 형성한다. 즉, 제1 가이드 홀(317) 형성 단계(S226)에서는 후술할 적층 단계(S240)에서 베이스 시트(310)를 지그(200)에 견고하게 고정시키면서 베이스 시트(310)들을 정확한 위치에 정렬하기 위해 복수의 제1 가이드 홀(317)을 형성한다. 여기서, 제1 가이드 홀(317) 형성 단계(S226)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(310)에 제1 가이드 홀(317)을 형성한다.
접착 시트를 준비하는 단계(S230)는 복수의 제2 가이드 홀(322)이 형성된 접착 시트(320)를 준비한다. 이때, 접착 시트를 준비하는 단계(S230)는 베이스 시트(310) 및 접착 시트(320)의 적층시 제1 가이드 홀(317)에 대응되는 위치에 제2 가이드 홀(322)을 형성한다.
접착 시트를 준비하는 단계(S230)는 필름 기재의 일면 또는 양면에 접착층이 형성된 복층 구조의 접착 시트(320)를 준비할 수 있다.
일례로, 접착 시트(320)는 유전 손실이 낮은 저유전율의 CPP(Casted polypropylene) 필름일 수 있다. 이때, CPP 필름은 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름)의 일면 또는 양면에 접착층이 형성된 복층 구조로 형성된다.
여기서, 접착층은 고분자(즉, 베이스 시트(310)의 테플론 필름(311)) 및 금속(즉, 박막 패턴(316))과의 접착력을 증가시키기 위해서 CPP 필름과 동일한 소재(예를 들면, 폴리에틸렌(PE; polyethylene), 폴리프로필렌(PP), 폴리이미드(Polyimide) 등의 소재)와 첨가제(예를 들면, 아크릴레이드 등)을 혼합한 복합 재질로 형성된다.
접착 시트를 준비하는 단계(S230)는 단층 구조의 접착 시트(320)를 준비할 수도 있다. 이때, 접착 시트를 준비하는 단계(S230)는 접착 시트(320)는 고분자 및 금속과의 접착력이 우수한 폴리에틸렌, 폴리프로필렌, 폴리이미드 등의 소재와 첨가제를 혼합한 복합 재질로 형성된 접착 시트(320)를 준비하는 것을 일례로 한다.
적층 단계(S240)는 복수의 베이스 시트(310) 및 접착 시트(320)를 적층한다. 이때, 적층 단계(S240)는 베이스 시트(310)와 접착 시트(320)를 교대로 적층하여, 베이스 시트(310)들 사이에 접착 시트(320)를 개재한다.
적층 단계(S240)는 지그(200)를 이용하여 복수의 베이스 시트(310) 및 접착 시트(320)를 적층한다. 즉, 적층 단계(S240)는 베이스 시트(310)의 박막 패턴(316)들이 정확한 위치에 정렬되도록 적층해야 연성인쇄회로기판의 신뢰성을 제공할 수 있다.
이에, 적층 단계(S240)는 가이드 핀(220)을 포함한 지그(200)를 이용하여 복수의 베이스 시트(310) 및 접착 시트(320)를 적층한다.
도 16 및 도 17을 참조하여 2개의 베이스 시트(310; 즉, 제1 베이스 시트(310a) 및 제2 베이스 시트(310b))와 접착 시트(320)를 적층하는 적층 단계(S240)의 일례를 설명하면 아래와 같다.
적층 단계(S240)는 제1 베이스 시트(310a) 적층 단계(S241), 제1 베이스 시트(310a)의 가이드 필름(312a) 제거 단계(S243), 접착 시트(320) 적층 단계(S245), 제2 베이스 시트(310b) 적층 단계(S247) 및 제2 베이스 시트(310b)의 가이드 필름(312b) 제거 단계(S249)를 포함한다.
제1 베이스 시트(310a) 적층 단계(S241)에서는 제1 베이스 시트(310a)를 지그(200)에 적층한다. 즉, 제1 베이스 시트(310a) 적층 단계(S241)에서는 지그(200)의 가이드 핀(220)들이 제1 베이스 시트(310a)의 제1 가이드 홀(317a)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제1 베이스 시트(310a)를 지그(200)에 적층한다.
이때, 제1 베이스 시트(310a) 적층 단계(S241)에서는 가이드 필름(312a)의 제거를 용이하게 하기 위해서 제1 베이스 시트(310a)에 형성된 박막 패턴(316a)이 하부 방향으로 위치하도록 제1 베이스 시트(310a)를 적층한다. 즉, 제1 베이스 시트(310a) 적층 단계(S241)에서는 박막 패턴(316a)이 하부 방향으로 위치하도록 제1 베이스 시트(310a)를 적층함에 따라 가이드 필름(312a)이 상부에 배치된다.
제1 베이스 시트(310a)의 가이드 필름(312a) 제거 단계(S243)에서는 지그(200)에 적층된 제1 베이스 시트(310a)에서 가이드 필름(312)을 제거한다. 즉, 제1 베이스 시트(310a)의 가이드 필름(312) 제거 단계(S243)에서는 상부에 배치된 제1 베이스 시트(310a)의 가이드 필름(312a) 및 점착 필름(313a)을 제거한다.
접착 시트(320) 적층 단계(S245)에서는 접착 시트(320)를 지그(200)에 적층한다. 즉, 접착 시트(320) 적층 단계(S245)에서는 지그(200)의 가이드 핀(220)들이 접착 시트(320)의 제2 가이드 홀(322)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 접착 시트(320)를 지그(200)에 적층한다. 이때, 접착 시트(320) 적층 단계(S245)에서는 지그(200)에 적층된 제1 베이스 시트(310a)의 상부에 접착 시트(320)를 적층한다.
제2 베이스 시트(310b) 적층 단계(S247)에서는 제2 베이스 시트(310b)를 지그(200)에 적층한다. 즉, 제2 베이스 시트(310b) 적층 단계(S247)에서는 지그(200)의 가이드 핀(220)들이 제2 베이스 시트(310b)의 제1 가이드 홀(317b)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제2 베이스 시트(310b)를 지그(200)에 적층한다.
이때, 제2 베이스 시트(310b) 적층 단계(S247)에서는 지그(200)에 적층된 접착 시트(320)의 상부에 제2 베이스 시트(310b)를 적층한다. 제2 베이스 시트(310b) 적층 단계(S247)에서는 박막 패턴(316b)이 형성된 일면이 접착 시트(320)의 상부에 배치되도록 제2 베이스 시트(310b)를 적층한다.
제2 베이스 시트(310b)의 가이드 필름(312b) 제거 단계(S249)에서는 지그(200)에 적층된 제2 베이스 시트(310b)에서 가이드 필름(312b)을 제거한다. 즉, 제2 베이스 시트(310b)의 가이드 필름(312b) 제거 단계(S249)에서는 상부에 배치된 제2 베이스 시트(310b)의 가이드 필름(312b) 및 점착 필름(313b)을 제거한다.
여기서, 베이스 시트(310)의 하면에 표면 개질층(318)이 형성되어 가이드 필름이 제거된 상태이면 S243 단계 및 S249 단계는 생략될 수 있다.
이처럼, 연성인쇄회로기판 제조 방법은 적층 단계(S240)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(310) 및 접착 시트(320)에 형성된 가이드 홀(즉, 제1 가이드 홀(317), 제2 가이드 홀(322))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(310)와 접착 시트(320)를 적층함으로써, 적층 공정시 적층 기재(즉, 베이스 시트(310) 및 접착 시트(320))의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있다.
또한, 연성인쇄회로기판 제조 방법은 적층 단계(S240)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(310) 및 접착 시트(320)에 형성된 가이드 홀(즉, 제1 가이드 홀(317), 제2 가이드 홀(322))을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(310)와 접착 시트(320)를 적층함으로써, 적층된 베이스 시트(310)들에 형성된 박막 패턴(316)들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
접착 단계(S250)는 지그(200)에 적층된 복수의 베이스 시트(310) 및 접착 시트(320)들을 접착하여 적층체를 구성한다.
접착 단계(S250)는 복수의 베이스 시트(310) 및 접착 시트(320)들을 압축하여 예비 접착한 후 복수의 베이스 시트(310) 및 접착 시트(320)들을 본 접착하여 적층체를 구성하는 것을 일례로 한다.
여기서, 예비 접착은 고수압을 가하여 압축하는 워터 인젝션 몰딩(WIM; Water Injection Molding) 공정을 통해 지그(200)에 적층된 복수의 베이스 시트(310) 및 접착 시트(320)를 압축하는 것을 일례로 한다.
본 접착은 소정의 압력 및 열을 가하는 핫 프레스(Hot press) 공정을 통해 예비 접착된 복수의 베이스 시트(310) 및 접착 시트(320)를 접착하는 것을 일례로 한다. 이때, 본 접착(즉, 핫 프레스 공정)에서는 예비 접착시(즉, 워터 인젝션 몰딩 공정)보다 낮은 압력을 가하여 복수의 베이스 시트(310) 및 접착 시트(320)를 접착한다.
접착 단계(S250)에서는 복수의 베이스 시트(310) 및 접착 시트(320)의 접착이 완료되어 적층체가 구성되며, 지그(200)로부터 적층체를 분리한다.
비아 홀 형성 단계(S260)는 적층체를 관통하는 하나 이상의 비아 홀(330)을 형성한다. 즉, 비아 홀 형성 단계(S260)는 펀칭(Punching), 레이더 드릴 등을 통해 지그(200)로부터 분리한 적층체에 비아 홀(330)을 형성한다.
여기서, 도 8 및 도 9에서는 복수의 베이스 시트(310) 및 접착 시트(320)를 적층 및 접착한 후에 비아 홀(330)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 각각의 베이스 시트(310) 및 접착 시트(320)에 비아 홀(330)을 형성한 후 적층 및 접착할 수도 있다
연결 패턴 형성 단계(S270)는 복수의 베이스 시트(310)에 각각 형성된 박막 패턴(316)들을 전기적으로 연결(즉, 통전)시키기 위해 비아 홀(330) 내부에 연결 패턴(340)을 형성한다. 이때, 연결 패턴 형성 단계(S270)는 비아 홀(330)의 내부에 도전성 물질을 충진하여 연결 패턴(340)을 형성한다. 여기서, 연결 패턴 형성 단계(S270)는 비아 홀(330)의 내벽면 및 적층체의 외부로 노출된 박막 패턴(316)에 도전성 물질을 도금하여 연결 패턴(340)을 형성할 수도 있다.
한편, 연성인쇄회로기판 제조 방법은 복수의 베이스 시트(310) 및 접착 시트(320)가 적층되어 구성된 적층체의 상면에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 적층체의 최상부에 적층된 베이스 기재 및 박막 패턴(316)의 표면에 코팅액을 도포한 후 경화시켜 박막 패턴(316) 및 베이스 시트(310)의 표면을 커버하는 보호층을 형성한다. 이때, 보호층은 폴리이미드, 폴리프로필렌 및 폴리이미드 등의 수지를 포함하는 복합 재질로 구성될 수 있다.
또한, 연성인쇄회로기판 제조 방법은 전극부를 형성하는 단계를 더 포함할 수도 있다. 이때, 전극부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 전극부를 형성할 수 있다. 여기서, 전극부는 적층체의 상면에 배치된 복수의 박막 패턴(316) 중 적어도 하나에 형성될 수 있다.
도 18 및 도 19를 참조하면, 본 발명의 제2 실시 예에 따른 연성인쇄회로기판은 복수의 베이스 시트(310) 및 접착 시트(320)가 교대로 적층된 후 접착된 적층체, 적층체의 내부 및 상면에 형성된 회로 패턴을 포함하여 구성된다. 여기서, 도 18 및 도 19에서는 설명의 편의를 위해 2개의 베이스 시트(310)와 하나의 접착 시트(320)가 적층된 연성인쇄회로기판을 도시하였으나, 3개 이상의 베이스 시트(320)와 두 개 이상의 접착 시트(320)가 적층된 연성인쇄회로기판일 수 있으며, 이는 요구되는 두께에 따라 상이하게 구성될 수 있다.
적층체는 복수의 베이스 시트(310) 및 접착 시트(320)가 교대로 적층되어 구성된다. 즉, 적층체는 복수의 베이스 시트(310)가 반복 적층되어 구성되되, 베이스 시트(310)들 사이에 접착 시트(320)가 개재되어 베이스 시트(310)들을 접착한다.
이때, 베이스 시트(310)는 테플론 필름(311)의 난접착성을 해소하기 위해 양면(즉, 상면 및 하면) 중 적어도 일면에 표면 개질층(318)이 배치된다.
즉, 도 18에 도시된 바와 같이, 표면 개질층(318)은 베이스 시트(310)의 양면 중 박막 패턴(316)이 형성된 일면(즉, 상면)에 형성된다. 이때, 표면 개질층(318)은 박막 패턴(316)의 상면과 둘레, 박막 패턴(316)들 사이 공간으로 노출된 테플론 필름(311)의 상면에 형성된다.
한편, 도 19에 도시된 바와 같이, 표면 개질층(318)은 베이스 시트(310)의 양면(즉, 상면 및 하면) 모두에 형성될 수도 있다. 즉, 표면 재질층은 박막 패턴(316)의 상면과 둘레, 박막 패턴(316)들 사이 공간으로 노출된 테플론 필름(311)의 상면 일부 및 테플론 필름(311)의 하면 전체에 형성될 수도 있다.
다른 한편, 적층체는 상면에만 표면 개질층(318)이 형성된 테플론 필름(311), 하면에만 표면 개질층(318)이 형성된 테플론 필름(311) 및 양면에 표면 개질층(318)이 형성된 테플론 필름(311)을 혼용하여 구성될 수도 있다.
일례로, 도 20에 도시된 바와 같이, 적층체를 구성하는 베이스 시트(310)들 중 최상부에 적층되는 베이스 시트(310)는 하면에만 표면 개질층(318)이 형성되고, 최하부에 적층되는 베이스 시트(310)는 상면에만 표면 개질층(318)이 형성될 수 있다. 이때, 최상부 및 최하부에 적층된 베이스 시트(310)들 사이에 개재된 다른 베이스 시트(310)들은 양면(즉, 상면 및 하면) 모두에 표면 개질층(318)이 형성된다.
회로 패턴은 적층체의 상면으로 노출된 박막 패턴(316), 적층체의 내부에 개재된 박막 패턴(316) 및 이들을 전기적으로 연결하는 연결 패턴(340)으로 구성된다.
즉, 회로 패턴은 베이스 시트(310)들이 적층됨에 따라 최상부에 적층된 베이스 시트(310)에 형성된 박막 패턴(316)이 적층체의 상면으로 노출되고, 다른 베이스 시트(310)에 형성된 박막 패턴(316)들은 적층체의 내부에 개재된다. 이때, 박막 패턴(316)들은 비아 홀(330)의 내부에 형성된 연결 패턴(340)을 통해 전기적으로 연결(즉, 통전)된다.
도 21 및 도 22를 참조하면, 본 발명의 제2 실시 예에 따른 연성인쇄회로기판은 복수의 베이스 시트(310) 및 접착 시트(320)가 교대로 적층된 후 접착된 적층체, 적층체의 내부 및 상면에 형성된 회로 패턴을 포함하여 구성된다. 여기서, 도 21 및 도 22에서는 설명의 편의를 위해 2개의 베이스 시트(310)와 하나의 접착 시트(320)가 적층된 연성인쇄회로기판을 도시하였으나, 3개 이상의 베이스 시트(320)와 두 개 이상의 접착 시트(320)가 적층된 연성인쇄회로기판일 수 있으며, 이는 요구되는 두께에 따라 상이하게 구성될 수 있다.
적층체는 복수의 베이스 시트(310) 및 접착 시트(320)가 교대로 적층되어 구성된다. 즉, 적층체는 복수의 베이스 시트(310)가 반복 적층되어 구성되되, 베이스 시트(310)들 사이에 접착 시트(320)가 개재되어 베이스 시트(310)들을 접착한다.
이때, 베이스 시트(310)는 테플론 필름(311)의 난접착성을 해소하기 위해 양면(즉, 상면 및 하면) 중 적어도 일면에 표면 개질층(318)이 배치된다.
즉, 도 21에 도시된 바와 같이, 표면 개질층(318)은 베이스 시트(310)의 양면 중 박막 패턴(316)이 형성된 일면(즉, 상면)에 형성된다. 이때, 표면 개질층(318)은 테플론 필름(311)의 상면에 소정 두께로 형성되며, 박막 패턴(316)들은 표면 개질층(318)의 상면에 형성된다.
한편, 도 22에 도시된 바와 같이, 표면 개질층(318)은 베이스 시트(310)의 양면(즉, 상면 및 하면) 모두에 형성될 수도 있다.
다른 한편, 적층체는 상면에만 표면 개질층(318)이 형성된 테플론 필름(311), 하면에만 표면 개질층(318)이 형성된 테플론 필름(311) 및 양면에 표면 개질층(318)이 형성된 테플론 필름(311)을 혼용하여 구성될 수도 있다.
일례로, 도 23에 도시된 바와 같이, 적층체를 구성하는 베이스 시트(310)들 중 최상부에 적층되는 베이스 시트(310)는 하면에만 표면 개질층(318)이 형성되고, 최하부에 적층되는 베이스 시트(310)는 상면에만 표면 개질층(318)이 형성될 수 있다. 이때, 최상부 및 최하부에 적층된 베이스 시트(310)들 사이에 개재된 다른 베이스 시트(310)들은 양면(즉, 상면 및 하면) 모두에 표면 개질층(318)이 형성된다.
회로 패턴은 적층체의 상면으로 노출된 박막 패턴(316), 적층체의 내부에 개재된 박막 패턴(316) 및 이들을 전기적으로 연결하는 연결 패턴(340)으로 구성된다.
즉, 회로 패턴은 베이스 시트(310)들이 적층됨에 따라 최상부에 적층된 베이스 시트(310)에 형성된 박막 패턴(316)이 적층체의 상면으로 노출되고, 다른 베이스 시트(310)에 형성된 박막 패턴(316)들은 적층체의 내부에 개재된다. 이때, 박막 패턴(316)들은 비아 홀(330)의 내부에 형성된 연결 패턴(340)을 통해 전기적으로 연결(즉, 통전)된다.
여기서, 도 18 내지 도 23에서는 접착 시트(320)가 단층으로 구성된 것으로 도시하였으나, 이에 한정되지 않고 다층 구조로 구성될 수도 있다.
또한, 도 18 내지 도 23에서는 연결 패턴(340)이 비아 홀(330)의 내부에 충진되어 형성된 것으로 도시하였으나, 이에 한정되지 않고 비아 홀(330)의 내벽면에 도금되어 형성될 수도 있다.
도 24 및 도 25를 참조하면, 본 발명의 제3 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계(S310), 적층 단계(S330), 접착 단계(S350), 비아 홀 형성 단계(S370) 및 연결 패턴 형성 단계(S390)를 포함한다.
베이스 시트를 준비하는 단계(S310)에서는 가이드 필름(412), 테플론 필름(411) 및 박막 패턴(416)이 순차적으로 적층되고, 가이드 필름(412) 및 테플론 필름(411)을 관통하는 가이드 홀(418)이 형성된 베이스 시트(410)를 준비한다. 이때, 가이드 홀(418)은 후술할 적층 단계(S330)를 용이하게 수행하기 위해 지그(200)의 가이드 핀(220)이 삽입되는 홀이다.
베이스 시트를 준비하는 단계(S310)에서는 테플론 필름(411)의 접착성을 향상시키기 위해 테플론 필름(411) 상에 접착층(417)을 형성한다. 베이스 시트를 준비하는 단계(S310)에서는 테플론 필름(411)의 상면 및 하면 중 다른 베이스 시트(410)와 접합되는 일면에만 접착층(417)이 형성한다. 이때, 베이스 시트를 준비하는 단계(S310)에서는 테플론 필름(411)의 상면 및 하면에 접착층(417)을 형성한다. 여기서, 접착층(417)은 테플론 재질인 것을 일례로 한다.
도 26 및 도 27을 참조하면, 베이스 시트를 준비하는 단계(S310)에서는 테플론 필름 및 가이드 필름 점착 단계(S311), 시드층 형성 단계(S312), 도금층 형성 단계(S313), 박막 패턴 형성 단계(S314), 접착층 형성 단계(S315) 및 가이드 홀 형성 단계(S316)를 포함한다.
테플론 필름 및 가이드 필름 점착 단계(S311)에서는 내열성 및 저유전율의 테플론 필름(411)을 준비한다.
일반적으로, 연성인쇄회로기판은 제조된 후에 표면실장 공정(즉, SMT 공정)을 통해 반도체 소자가 실장된다.
이때, 종래의 연성인쇄회로기판은 대략 160℃~180℃ 정도의 내열성을 갖는 폴리프로필렌(PP)을 이용하여 베이스 시트(410)를 구성하기 때문에, 표면실장 공정 중 리플로우(reflow) 공정에서 가해지는 열(대략 250℃ 정도)에 의해 베이스 시트(410)가 변형되거나 파손되어 연성인쇄회로기판의 신뢰성이 저하된다.
본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에서는 연성인쇄회로기판의 신뢰성 저하를 방지하기 위해 테플론 필름(411)을 이용하여 베이스 시트(410)를 구성한다.
즉, 테플론 필름(411)은 대략 300℃ 정도의 열에도 변형이 발생하지 않기 때문에 리플로우 공정에서 가해지는 열에 의한 베이스시트의 변형 및 파손을 방지할 수 있다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S311)에서는 테플론 필름(411)을 이용하여 베이스 시트(410)를 구성한다.
이를 통해, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 리플로우 공정에서 가해지는 열에 의한 연성인쇄회로기판의 변형 및 파손을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
테플론은 주로 윤활재, 이형재, 절연재로 사용되고 있다. 테플론은 고분자 재질 중 가장 우수한 내열성 및 유전 특성(즉, 저유전율)이 있기 때문에, 저유전율 및 내열성을 요구하는 고주파수용 인쇄회로기판의 기재로 사용된다.
하지만, 테플론은 연질(soft-melting) 및 열가소성이므로 제조 공정시 가해지는 열 및 압력에 의해 기재가 변형되어 불량률이 높다. 이에, 테플론은 주로 두께가 두꺼운 하드 타입(Hard Type)의 단면 또는 양면 기재로 사용되고 있다.
본 발명의 실시 예에서는 연성인쇄회로기판을 제조하기 위해 박막의 테플론 필름(411)을 베이스 시트(410)로 사용한다. 테플론 필름(411)은 연질(soft-melting) 특성으로 인해 제조 공정시 가해지는 작은 압력에도 형상이 변형되거나 파손되기 때문에 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하시킨다.
이에, 테플론 필름 및 가이드 필름 점착 단계(S311)에서는 제조 공정시 테플론 필름(411)의 변형 및 파손을 방지하기 위해서 테플론 필름(411)의 일면에 가이드 필름(412)을 점착한다. 이때, 가이드 필름(412)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름 및 가이드 필름 점착 단계(S311)에서는 점착 시트(413)를 테플론 필름(411)과 가이드 필름(412) 사이에 개재하여 테플론 필름(411) 및 가이드 필름(412)을 점착한다. 즉, 후술할 적층 단계(S330)에서는 가이드 필름(412)이 제거되어야 하기 때문에, 테플론 필름 및 가이드 필름 점착 단계(S311)에서는 테플론 필름(411)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(413))로 테플론 필름(411) 및 가이드 필름(412)을 결합한다. 여기서, 점착 시트(413)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(411)에 가이드 필름(412)을 점착시켜 베이스 시트(410)를 형성함으로써, 제조 공정시 테플론 필름(411)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층 형성 단계(S312)에서는 테플론 필름(411)의 일면에 박막의 시드층(414)을 형성한다. 시드층 형성 단계(S312)는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(411)의 타면(즉, 가이드 필름(412)이 점착된 일면에 대향되는 면)에 시드층(414)을 형성한다.
여기서, 시드층 형성 단계(S312)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(414)을 테플론 필름(411)의 타면에 형성한다.
도금층 형성 단계(S313)에서는 시드층(414)에 도금층(415)을 형성한다. 이때, 도금층 형성 단계(S313)에서는 구리(Cu)를 전해도금하여 시드층(414) 상에 도금층(415)을 형성한다.
여기서, 시드층(414) 및 도금층(415)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴 형성 단계(S314)에서는 테플론 필름(411)의 타면에 박막 패턴(416)을 형성한다. 즉, 박막 패턴 형성 단계(S314)에서는 에칭(식각) 공정을 통해 테플론 필름(411)의 타면에 형성된 시드층(414) 및 도금층(415)의 일부를 제거하여 소정 형상의 박막 패턴(416)을 형성한다.
접착층 형성 단계(S315)에서는 테플론 필름(411)의 일면에 접착층(417)을 형성한다. 즉, 접착층 형성 단계(S315)에서는 테플론 필름(411)의 양면(즉, 상면 및 하면) 중에서 박막 패턴(416)이 형성된 일면에 접착층(417)을 형성한다. 이때, 접착층(417)은 박막 패턴(416)의 상면과 둘레, 박막 패턴(416)들 사이 공간으로 노출된 테플론 필름(411)의 상면에 형성된다.
여기서, 도 27에서는 접착층(417)의 표면이 평탄한 것으로 도시하였으나, 실제 접착층(417)은 박막 패턴(416)의 상부에 형성된 부분이 다른 부분보다 높게 형성되어 요철이 형성될 수 있다.
접착층 형성 단계(S315)에서는 함침 코팅 공정을 통해 테플론 필름(411)의 일면에 접착층(417)을 형성한다. 즉, 접착층 형성 단계(S315)에서는 테플론 슬러리(알갱이)이 분산된 상태의 용매(예를 들면, 물)에 테플론 필름(411)을 삽입한 후 고열로 가압한다. 그에 따라, 테플론 슬러리는 테플론 필름(411)의 표면에 함침 코팅되어 접착층(417)을 형성한다.
접착층 형성 단계(S315)에서는 인쇄 공정을 통해 테플론 필름(411)의 일면에 접착층(417)을 형성할 수도 있다. 즉, 접착층 형성 단계(S315)에서는 테플론 슬러리는 테플론 필름(411)의 일면에 인쇄(예를 들면, 그라비아, 스프레이)하여 접착층(417)을 형성한다.
가이드 홀 형성 단계(S316)에서는 접착층(417), 테플론 필름(411), 가이드 필름(412)을 관통하는 복수의 가이드 홀(418)을 형성한다. 즉, 가이드 홀 형성 단계(S316)에서는 후술할 적층 단계(S330)에서 베이스 시트(410)를 지그(200)에 견고하게 고정시키면서 베이스 시트(410)들을 정확한 위치에 정렬하기 위해 복수의 가이드 홀(418)을 형성한다. 여기서, 가이드 홀 형성 단계(S316)는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(410)에 가이드 홀(418)을 형성한다.
한편, 베이스 시트를 준비하는 단계(S310)에서는 테플론 필름(411)의 양면에 접착층(417; 즉, 제1 접착층(417a) 및 제2 접착층(417b))을 형성할 수도 있다.
이를 위해, 도 28 및 도 29를 참조하면, 접착층 형성 단계(S315)는 제1 접착층 형성 단계(S317), 가이드 필름 제거 단계(S318), 제2 접착층 형성 단계(S319)를 포함할 수 있다.
테플론 필름 및 가이드 필름 점착 단계(S311)에서는 내열성 및 저유전율의 테플론 필름(411)의 일면에 가이드 필름(412)을 점착한다. 이때, 가이드 필름(412)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름 및 가이드 필름 점착 단계(S311)에서는 점착 시트(413)를 테플론 필름(411)과 가이드 필름(412) 사이에 개재하여 테플론 필름(411) 및 가이드 필름(412)을 점착한다.
이때, 후술할 적층 단계(S330)에서 가이드 필름(412)의 제거를 용이하게 하기 위해서, 테플론 필름 및 가이드 필름 점착 단계(S311)에서는 테플론 필름(411)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(413))로 테플론 필름(411) 및 가이드 필름(412)을 결합한다. 여기서, 점착 시트(413)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
제1 접착층 형성 단계(S317)에서는 테플론 필름(411)의 일면에 제1 접착층(417a)을 형성한다. 즉, 제1 접착층 형성 단계(S317)에서는 테플론 필름(411)의 양면(즉, 상면 및 하면) 중에서 박막 패턴(416)이 형성된 일면에 제1 접착층(417a)을 형성한다.
제1 접착층 형성 단계(S317)에서는 함침 코팅 공정 또는 인쇄 공정(예를 들면, 그라비아 인쇄, 스프레이 인쇄 등)을 통해 테플론 필름(411)의 일면에 테플론 재질의 제1 접착층(417a)을 형성한다.
가이드 필름 제거 단계(S318)에서는 테플론 필름(411)의 타면에 점착된 가이드 필름(412)을 제거한다. 즉, 가이드 필름 제거 단계(S318)에서는 테플론 필름(411)의 타면에 제2 접착층(417b)을 형성하기 위한 전단계로, 테플론 필름(411)의 타면에 점착된 가이드 필름(412) 및 점착 필름(413)을 제거한다.
제2 접착층 형성 단계(S319)에서는 테플론 필름(411)의 타면에 제2 접착층(417b)을 형성한다. 즉, 제2 접착층 형성 단계(S319)에서는 함침 코팅 공정 또는 인쇄 공정을 통해 테플론 필름(411)의 타면(즉, 가이드 필름(412)이 제거된 하면)에 테플론 재질의 제2 접착층(417b)을 형성한다.
이처럼, 연성인쇄회로기판 제조 방법은 테플론 필름(411)의 표면에 테플론 재질의 접착층(417)을 형성함으로써, 테플론 필름(411)의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름(411)을 이용하여 다층 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
가이드 홀 형성 단계(S316)는 제1 접착층(417a), 테플론 필름(411) 및 제2 접착층(417b)을 관통하는 복수의 가이드 홀(418)을 형성한다. 즉, 가이드 홀 형성 단계(S316)는 후술할 적층 단계(S330)에서 베이스 시트(410)를 지그(200)에 견고하게 고정시키면서 베이스 시트(410)들을 정확한 위치에 정렬하기 위해 복수의 가이드 홀(418)을 형성한다. 여기서, 가이드 홀 형성 단계(S316)는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(410)에 가이드 홀(418)을 형성한다.
도 30 및 도 31을 참조하면, 베이스 시트를 준비하는 단계(S310)에서는 테플론 필름(411)의 양면 중 적어도 일면에 접착층(417)을 형성한 후 박막 패턴(416)을 형성한다.
이를 위해, 베이스 시트를 준비하는 단계(S310)는 접착층 형성 단계(S321), 테플론 필름(411) 및 가이드 필름(412) 점착 단계(S322), 시드층 형성 단계(S323), 도금층 형성 단계(S324), 박막 패턴 형성 단계(S325) 및 가이드 홀 형성 단계(S326)를 포함한다.
접착층 형성 단계(S321)에서는 함침 코팅 공정 또는 인쇄 공정을 통해 테플론 필름(411)의 표면에 접착층(417)을 형성한다. 이때, 접착층 형성 단계(S321)에서는 테플론 필름(411)의 표면에 테플론 재질의 접착층(417)을 형성하는 것을 일례로 한다.
접착층 형성 단계(S321)에서는 테플론 필름(411)의 양면 중 박막 패턴(416)이 형성될 일면에만 접착층(417)을 형성하거나, 테플론 필름(411)의 양면 중 가이드 필름(412)이 점착될 타면에만 접착층(417)을 형성할 수 있다.
여기서, 도 31에서는 테플론 필름(411)의 일면(즉, 하면)에만 접착층(417)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 테플론 필름(411)의 양면(즉, 상면 및 하면) 모두에 접착층(417)을 형성할 수도 있다.
이처럼, 연성인쇄회로기판 제조 방법은 테플론 필름(411)의 표면에 테플론 재질의 접착층(417)을 형성함으로써, 테플론 필름(411)의 표면의 접착성을 향상시켜 난접착성을 갖는 테플론 필름(411)을 이용하여 다층 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
테플론 필름(411) 및 가이드 필름(412) 점착 단계(S322)는 연성인쇄회로기판의 제조 공정 중에 테플론 필름(411)의 변형 또는 파손을 방지하기 위해서 테플론 필름(411)의 일면에 가이드 필름(412)을 점착한다. 이때, 가이드 필름(412)은 경성의 폴리에틸렌 테레프타레이트(Polyethylene terephthalate; PET) 필름인 것을 일례로 한다.
테플론 필름(411) 및 가이드 필름(412) 점착 단계(S322)는 점착 시트(413)를 테플론 필름(411)의 일면(즉, 하면)에 형성된 접착층(417)과 가이드 필름(412) 사이에 개재하여 테플론 필름(411) 및 가이드 필름(412)을 점착한다. 즉, 후술할 적층 단계(S330)에서 가이드 필름(412)이 제거되어야 하기 때문에, 테플론 필름(411) 및 가이드 필름(412) 점착 단계(S322)는 테플론 필름(411)을 지지하면서 손쉽게 제거될 수 있는 점착 상태(즉, 점착 시트(413))로 테플론 필름(411) 및 가이드 필름(412)을 결합한다. 여기서, 점착 시트(413)는 실리콘(Si) 계열의 점착제인 것을 일례로 한다.
이처럼, 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 테플론 필름(411)에 가이드 필름(412)을 점착시켜 베이스 시트(410)를 형성함으로써, 제조 공정시 테플론 필름(411)의 형상이 변형되거나 파손되는 것을 방지하여 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
시드층 형성 단계(S323)에서는 테플론 필름(411)의 일면에 박막의 시드층(414)을 형성한다. 시드층 형성 단계(S323)에서는 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 테플론 필름(411)의 타면(즉, 상면)에 형성된 접착층(417) 상면에 시드층(414)을 형성한다. 여기서, 시드층 형성 단계(S323)에서는 니켈구리(NiCu) 및 구리(Cu)를 혼합한 혼합 재질 또는 니켈구리(NiCu) 재질의 시드층(414)을 테플론 필름(411)의 타면에 형성한다.
도금층 형성 단계(S324)에서는 시드층(414)에 도금층(415)을 형성한다. 이때, 도금층 형성 단계(S324)에서는 구리(Cu)를 전해도금하여 시드층(414) 상에 도금층(415)을 형성한다.
여기서, 시드층(414) 및 도금층(415)은 회로패턴을 구성하는 요소이며, 대략 5㎛ 정도의 두께로 형성된다.
박막 패턴 형성 단계(S325)에서는 테플론 필름(411)의 타면에 박막 패턴(416)을 형성한다. 즉, 박막 패턴 형성 단계(S325)에서는 에칭(식각) 공정을 통해 테플론 필름(411)의 타면에 형성된 시드층(414) 및 도금층(415)의 일부를 제거하여 소정 형상의 박막 패턴(416)을 형성한다.
가이드 홀 형성 단계(S326)에서는 접착층(417), 테플론 필름(411), 가이드 필름(412)을 관통하는 복수의 가이드 홀(418)을 형성한다. 즉, 가이드 홀 형성 단계(S326)에서는 후술할 적층 단계(S330)에서 베이스 시트(410)를 지그(200)에 견고하게 고정시키면서 베이스 시트(410)들을 정확한 위치에 정렬하기 위해 복수의 가이드 홀(418)을 형성한다. 여기서, 가이드 홀 형성 단계(S326)에서는 펀칭 공정, 레이저 드릴 공정 등을 통해 베이스 시트(410)에 가이드 홀(418)을 형성한다.
적층 단계(S330)에서는 복수의 베이스 시트(410)을 적층한다. 적층 단계(S330)는 지그(200)를 이용하여 복수의 베이스 시트(410)를 적층한다.
이때, 적층 단계(S330)에서는 베이스 시트(410)의 박막 패턴(416)들이 정확한 위치에 정렬되도록 적층해야 연성인쇄회로기판의 신뢰성을 제공할 수 있다.
이에, 적층 단계(S330)는 가이드 핀(220)을 포함한 지그(200)를 이용하여 복수의 베이스 시트(410) 및 접착 시트를 적층한다.
도 32 및 도 33을 참조하여 2개의 베이스 시트(410; 즉, 제1 베이스 시트(410a) 및 제2 베이스 시트(410b))를 적층하는 적층 단계(S330)의 일례를 설명하면 아래와 같다.
적층 단계(S330)는 제1 베이스 시트(410a) 적층 단계(S331), 제1 베이스 시트(410a)의 가이드 필름(412a) 제거 단계(S333), 제2 베이스 시트(410b) 적층 단계(S335) 및 제2 베이스 시트(410b)의 가이드 필름(412b) 제거 단계(S337)를 포함한다.
제1 베이스 시트(410a) 적층 단계(S310)에서는 제1 베이스 시트(410a)를 지그(200)에 적층한다. 즉, 제1 베이스 시트(410a) 적층 단계(S310)에서는 지그(200)의 가이드 핀(220)들이 제1 베이스 시트(410a)의 가이드 홀(418a)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제1 베이스 시트(410a)를 지그(200)에 적층한다.
이때, 제1 베이스 시트(410a) 적층 단계(S310)에서는 가이드 필름(412a)의 제거를 용이하게 하기 위해서 제1 베이스 시트(410a)에 형성된 박막 패턴(416a)이 하부 방향으로 위치하도록 제1 베이스 시트(410a)를 적층한다. 즉, 제1 베이스 시트(410a) 적층 단계(S310)에서는 박막 패턴(416a)이 하부 방향으로 위치하도록 제1 베이스 시트(410a)를 적층함에 따라 가이드 필름(412a)이 상부에 배치된다.
제1 베이스 시트(410a)의 가이드 필름(412a) 제거 단계(S333)에서는 지그(200)에 적층된 제1 베이스 시트(410a)에서 가이드 필름(412)을 제거한다. 즉, 제1 베이스 시트(410a)의 가이드 필름(412) 제거 단계(S333)에서는 상부에 배치된 제1 베이스 시트(410a)의 가이드 필름(412a) 및 점착 필름(413a)을 제거한다.
제2 베이스 시트(410b) 적층 단계(S335)에서는 제2 베이스 시트(410b)를 지그(200)에 적층한다. 즉, 제2 베이스 시트(410b) 적층 단계(S335)에서는 지그(200)의 가이드 핀(220)들이 제2 베이스 시트(410b)의 가이드 홀(418b)들을 각각 관통하도록 배치한 후 하부 방향으로 이동시켜 제2 베이스 시트(410b)를 지그(200)에 적층한다.
이때, 제2 베이스 시트(410b) 적층 단계(S335)에서는 지그(200)에 적층된 제1 베이스 시트(410)의 상부에 제2 베이스 시트(410b)를 적층한다. 제2 베이스 시트(410b) 적층 단계(S335)에서는 박막 패턴(416b)이 형성된 일면이 접착 시트의 상부에 배치되도록 제2 베이스 시트(410b)를 적층한다.
제2 베이스 시트(410b)의 가이드 필름(412b) 제거 단계(S337)는 지그(200)에 적층된 제2 베이스 시트(410b)에서 가이드 필름(412b)을 제거한다. 즉, 제2 베이스 시트(410b)의 가이드 필름(412b) 제거 단계(S337)는 상부에 배치된 제2 베이스 시트(410b)의 가이드 필름(412b) 및 점착 필름(413b)을 제거한다.
여기서, 베이스 시트(410)의 하면에 접착층(417)이 형성되어 가이드 필름(412)이 제거된 상태이면 S230 단계 및 S270 단계는 생략될 수 있다.
이처럼, 연성인쇄회로기판 제조 방법은 적층 단계(S330)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(410)들에 형성된 가이드 홀(418)을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(410)를 적층함으로써, 적층 공정시 접착 시트의 정렬 공정을 수행하지 않아 제조 공정을 단순화할 수 있다.
또한, 연성인쇄회로기판 제조 방법은 적층 단계(S330)에서 지그(200)에 형성된 가이드 핀(220)이 베이스 시트(410)에 형성된 가이드 홀(418)을 관통하도록 배치한 후 하강시켜 복수의 베이스 시트(410)를 적층함으로써, 적층된 베이스 시트(410)들에 형성된 박막 패턴(416)들을 정확한 위치에 정렬시킬 수 있어 연성인쇄회로기판의 생산 수율 및 신뢰성을 저하를 방지할 수 있다.
접착 단계(S350)에서는 지그(200)에 적층된 복수의 베이스 시트(410) 및 접착 시트들을 접착하여 적층체를 구성한다. 이때, 접착 단계(S350)에서는 소정의 압력 및 열을 동시에 가하는 핫 프레스(Hot press) 공정을 통해 적층체에 포함된 복수의 베이스 시트(410)들을 접착하는 것을 일례로 한다. 여기서, 접착층(417)이 테플론 재질로 형성되기 때문에, 접착 단계(S350)에서는 대략 300℃ 이상의 온도로 적층체를 가열한다.
접착 단계(S350)에서는 복수의 베이스 시트(410)들의 접착이 완료되어 적층체가 구성되면, 지그(200)로부터 적층체를 분리한다.
비아 홀 형성 단계(S370)에서는 적층체를 관통하는 하나 이상의 비아 홀(420)을 형성한다. 즉, 비아 홀 형성 단계(S370)에서는 펀칭(Punching), 레이더 드릴 등을 통해 지그(200)로부터 분리한 적층체에 비아 홀(420)을 형성한다.
여기서, 도 24 및 도 25에서는 복수의 베이스 시트(410) 및 접착 시트를 적층 및 접착한 후에 비아 홀(420)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 각각의 베이스 시트(410) 및 접착 시트에 비아 홀(420)을 형성한 후 적층 및 접착할 수도 있다
연결 패턴 형성 단계(S390)에서는 복수의 베이스 시트(410)에 각각 형성된 박막 패턴(416)들을 전기적으로 연결(즉, 통전)시키기 위해 비아 홀(420) 내부에 연결 패턴(430)을 형성한다. 이때, 연결 패턴 형성 단계(S390)는 비아 홀(420)의 내부에 도전성 물질을 충진하여 연결 패턴(430)을 형성한다. 여기서, 연결 패턴 형성 단계(S390)는 비아 홀(420)의 내벽면 및 적층체의 외부로 노출된 박막 패턴(416)에 도전성 물질을 도금하여 연결 패턴(430)을 형성할 수도 있다.
한편, 연성인쇄회로기판 제조 방법은 복수의 베이스 시트(410)가 적층되어 구성된 적층체의 상면에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 적층체의 최상부에 적층된 베이스 시트(410) 및 박막 패턴(416)의 표면에 코팅액을 도포한 후 경화시켜 박막 패턴(416) 및 베이스 시트(410)의 표면을 커버하는 보호층을 형성한다. 이때, 보호층은 폴리이미드, 폴리프로필렌 및 폴리이미드 등의 수지를 포함하는 복합 재질로 구성될 수 있다.
또한, 연성인쇄회로기판 제조 방법은 전극부를 형성하는 단계를 더 포함할 수도 있다. 이때, 전극부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 전극부를 형성할 수 있다. 여기서, 전극부는 적층체의 상면에 배치된 복수의 박막 패턴(416) 중 적어도 하나에 형성될 수 있다.
도 34를 참조하면, 본 발명의 제3 실시 예에 따른 연성인쇄회로기판은 복수의 베이스 시트(410)들이 적층된 후 접착된 적층체, 적층체의 내부 및 상면에 형성된 회로 패턴을 포함하여 구성된다.
베이스 시트(410)는 일면에 박막 패턴(416)이 형성된 테플론 필름(411)으로 구성된다. 이때, 박막 패턴(416)은 테플론 필름(411) 표면에 형성된 시드층(414) 및 시드층(414) 상면에 형성된 도금층(415)으로 구성된다.
베이스 시트(410)는 테플론 필름(411)의 상면 및 하면 중 적어도 일면에 형성된 접착층(417)을 포함한다. 이때, 접착층(417)은 다른 베이스 시트(410)와 접합되는 테플론 필름(411)의 일면에만 형성되거나, 테플론 필름(411)의 양면에 형성될 수 있다.
접착층(417)은 테플론 재질인 것을 일례로 하며, 함침 코팅 또는 인쇄(예를 들면, 그라비아, 스프레이 등) 공정을 통해 테플론 필름(411)의 표면에 형성된다.
복수의 베이스 시트(410)들이 적층되어 구성됨에 따라, 적층체의 일부 영역에는 테플론 필름(411) 및 접착층(417)이 교대로 적층된 구조로 형성되고, 나머지 영역에는 테플론 필름(411), 박막 패턴(416) 및 접착층(417)이 교대로 적층된 구조로 형성된다.
회로 패턴은 적층체의 상면으로 노출된 박막 패턴(416) 및 적층체의 내부에 개재된 박막 패턴(416) 및 박막 패턴(416)들을 전기적으로 연결하는 연결 패턴(430)으로 구성된다.
즉, 회로 패턴은 베이스 시트(410)들이 적층됨에 따라 최상부에 적층된 베이스 시트(410)에 형성된 박막 패턴(416)이 적층체의 상면으로 노출되고, 다른 베이스 시트(410)들에 형성된 박막 패턴(416)들은 적층체의 내부에 개재된다. 이때, 박막 패턴(416)들은 비아 홀(420)의 내부에 형성된 연결 패턴(430)을 통해 전기적으로 연결(즉, 통전)된다.
여기서, 도 34에서는 연결 패턴(430)이 비아 홀(420)의 내부에 충진되어 형성된 것으로 도시하였으나, 이에 한정되지 않고 비아 홀(420)의 내벽면에 도금되어 형성될 수도 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.

Claims (20)

  1. 박막 패턴이 형성된 테플론 필름인 베이스 시트를 준비하는 단계;
    복수의 베이스 시트를 적층하는 단계; 및
    상기 복수의 베이스 시트들이 적층된 적층체를 가열 가압하여 접착하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    상기 테플론 필름의 일면에 가이드 필름을 점착하는 단계;
    상기 테플론 필름의 타면에 박막 패턴을 형성하는 단계; 및
    상기 테플론 필름, 상기 가이드 필름 및 상기 박막 패턴을 관통하는 하나 이상의 비아 홀을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  3. 제2항에 있어서,
    상기 가이드 필름을 점착하는 단계에서는 상기 테플론 필름 및 상기 가이드 필름 사이에 실리콘 계열의 점착 필름을 개재하는 연성인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 접착하는 단계 이전에 상기 적층체에 수압을 가하여 예비 접착하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  5. 제1항에 있어서,
    상기 접착하는 단계 이후에 상기 적층체에 비아 홀을 형성하는 단계; 및
    상기 비아 홀의 내부에 연결 패턴을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  6. 제1항에 있어서,
    상기 베이스 시트를 준비하는 단계에서는 표면 개질층이 형성된 테플론 필름을 베이스 시트로 준비하는 연성인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    테플론 필름의 일면에 가이드 필름을 점착하는 단계;
    상기 테플론 필름의 타면에 박막 패턴을 형성하는 단계; 및
    상기 테플론 필름의 타면에 상기 표면 개질층을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법
  8. 제7항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    상기 가이드 필름을 제거하는 단계; 및
    상기 테플론 필름의 일면에 표면 개질층을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법
  9. 제1항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    테플론 필름의 일면 및 타면 중 적어도 한 면에 표면 개질층을 형성하는 단계;
    상기 테플론 필름의 일면에 가이드 필름을 점착하는 단계; 및
    상기 테플론 필름의 타면에 박막 패턴을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  10. 제1항에 있어서,
    상기 베이스 시트를 준비하는 단계에서는 테플론 재질의 접착층이 형성된 테플론 필름을 베이스 시트로 준비하는 연성인쇄회로기판 제조 방법.
  11. 제10항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    상기 테플론 필름의 일면에 가이드 필름을 점착하는 단계;
    상기 테플론 필름의 타면에 박막 패턴을 형성하는 단계; 및
    상기 테플론 필름의 타면에 상기 접착층을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  12. 제11항에 있어서,
    상기 접착층을 형성하는 단계는 상기 박막 패턴의 상면 및 외주와 상기 박막 패턴이 형성되지 않은 영역에 상기 접착층을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  13. 제11항에 있어서,
    상기 베이스 시트를 준비하는 단계는,
    상기 가이드 필름을 제거하는 단계; 및
    상기 테플론 필름의 일면에 코팅층을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  14. 복수의 베이스 시트가 적층된 적층체; 및
    상기 적층체에 형성된 회로 패턴을 포함하고,
    상기 베이스 시트는 박막 패턴이 형성된 테플론 필름을 포함하는 연성인쇄회로기판.
  15. 제14항에 있어서,
    상기 테플론 필름은 다른 베이스 시트와 접합되는 일면에 접착층이 형성되고,
    상기 접착층은 테플론 재질인 연성인쇄회로기판.
  16. 제14항에 있어서,
    상기 테플론 필름은 표면 개질층이 형성되고,
    상기 표면 개질층은 상기 박막 패턴이 형성된 상기 테플론 필름의 일면에 형성된 연성인쇄회로기판.
  17. 제16항에 있어서,
    상기 표면 개질층은 상기 테플론 필름의 일면 중 박막 패턴의 이격 공간으로 노출된 영역에 형성된 연성인쇄회로기판.
  18. 제14항에 있어서,
    상기 박막 패턴은 상면 및 둘레에 표면 개질층이 형성된 연성인쇄회로기판.
  19. 제14항에 있어서,
    상기 복수의 베이스 시트 사이에 적층된 접착 시트를 더 포함하고,
    상기 접착 시트는 적어도 일면에 접착층이 형성된 복층 구조의 CPP(Casted polypropylene) 필름이거나,
    폴리에틸렌, 폴리프로필렌 및 폴리이미드 중 적어도 하나를 포함한 단층 구조의 접착 필름인 연성인쇄회로기판.
  20. 제14항에 있어서,
    상기 회로 패턴은,
    상기 테플론 필름의 일면에 형성되어 상기 적층체의 내부 및 상면에 배치된 복수의 박막 패턴; 및
    상기 복수의 박막 패턴을 연결하는 연결 패턴을 포함하는 연성인쇄회로기판.
PCT/KR2018/005637 2017-05-30 2018-05-16 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 WO2018221876A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/618,067 US11006531B1 (en) 2017-05-30 2018-05-16 Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same
CN201880040035.4A CN110754141A (zh) 2017-05-30 2018-05-16 用于制造柔性印刷电路板的方法及由该方法制造的柔性印刷电路板

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020170067102A KR102064370B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR1020170067101A KR102088033B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR10-2017-0067102 2017-05-30
KR10-2017-0067103 2017-05-30
KR10-2017-0067101 2017-05-30
KR1020170067103A KR102088000B1 (ko) 2017-05-30 2017-05-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Publications (1)

Publication Number Publication Date
WO2018221876A1 true WO2018221876A1 (ko) 2018-12-06

Family

ID=64455461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/005637 WO2018221876A1 (ko) 2017-05-30 2018-05-16 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Country Status (3)

Country Link
US (1) US11006531B1 (ko)
CN (1) CN110754141A (ko)
WO (1) WO2018221876A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154193B1 (ko) * 2018-02-20 2020-09-09 주식회사 아모그린텍 연성 인쇄회로기판
WO2019245071A1 (ko) * 2018-06-20 2019-12-26 코나아이주식회사 메탈 카드 제조 방법
JP7265443B2 (ja) * 2019-07-31 2023-04-26 日本航空電子工業株式会社 配線板組立体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374272A1 (en) * 1987-10-19 1990-06-27 E.I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
KR100567095B1 (ko) * 2003-10-27 2006-03-31 삼성전기주식회사 미세 비아홀이 형성된 리지드ㅡ플렉서블 기판의 제조 방법
KR101138109B1 (ko) * 2011-04-27 2012-04-24 (주)엠제이티 테프론을 이용한 인쇄회로기판의 제조방법
KR20140014663A (ko) * 2012-07-25 2014-02-06 (주)엠제이티 테프론을 이용한 인쇄회로기판의 제조방법
KR101418867B1 (ko) * 2013-06-20 2014-08-13 주식회사 플렉스컴 다층 연성회로기판의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936575A (en) * 1973-02-21 1976-02-03 Sumitomo Bakelite Company, Limited Flexible metal-clad laminates and method for manufacturing the same
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
US6268070B1 (en) * 1999-03-12 2001-07-31 Gould Electronics Inc. Laminate for multi-layer printed circuit
US6208031B1 (en) * 1999-03-12 2001-03-27 Fraivillig Technologies Circuit fabrication using a particle filled adhesive
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
JP2001111218A (ja) 1999-10-13 2001-04-20 Hitachi Ltd 多層プリント回路基板および電子装置
JP2003258438A (ja) 2002-03-07 2003-09-12 Mitsubishi Electric Corp 多層セラミック基板及びその製造方法
KR100797691B1 (ko) 2005-12-19 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4793022B2 (ja) 2006-02-22 2011-10-12 凸版印刷株式会社 積層体
WO2009107346A1 (ja) * 2008-02-29 2009-09-03 住友ベークライト株式会社 回路板および回路板の製造方法
US10051743B2 (en) * 2008-04-04 2018-08-14 Hitachi Chemical Company, Ltd. Two-layered laminate having metal foil cladded on its one surface, method for production of the laminate, single-sided printed wiring board, and method for production of the wiring board
CN101640976A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 柔性电路板的制作方法
KR101109336B1 (ko) 2009-10-01 2012-01-31 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101319808B1 (ko) * 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
CN102638940A (zh) * 2012-04-19 2012-08-15 蔡新民 一种聚四氟乙烯高频电路板的制作方法
KR101994716B1 (ko) * 2013-06-24 2019-07-01 삼성전기주식회사 금속-수지 접합 구조물 및 그 제조 방법, 그리고 상기 금속-수지 접합 구조물을 갖는 회로 기판 및 동박 적층판
JP6809771B2 (ja) * 2013-10-11 2021-01-06 住友電工プリントサーキット株式会社 フッ素樹脂基材、プリント配線板、及び回路モジュール
JP6461532B2 (ja) * 2013-10-11 2019-01-30 住友電工プリントサーキット株式会社 フッ素樹脂基材の製造方法及びプリント配線板の製造方法
CN104244612B (zh) * 2014-09-11 2017-06-27 深圳崇达多层线路板有限公司 一种在ptfe电路板上制作金属化孔的方法
JP6569936B2 (ja) * 2015-06-04 2019-09-04 住友電工プリントサーキット株式会社 プリント配線板用基板
CN106922072A (zh) * 2015-12-28 2017-07-04 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374272A1 (en) * 1987-10-19 1990-06-27 E.I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
KR100567095B1 (ko) * 2003-10-27 2006-03-31 삼성전기주식회사 미세 비아홀이 형성된 리지드ㅡ플렉서블 기판의 제조 방법
KR101138109B1 (ko) * 2011-04-27 2012-04-24 (주)엠제이티 테프론을 이용한 인쇄회로기판의 제조방법
KR20140014663A (ko) * 2012-07-25 2014-02-06 (주)엠제이티 테프론을 이용한 인쇄회로기판의 제조방법
KR101418867B1 (ko) * 2013-06-20 2014-08-13 주식회사 플렉스컴 다층 연성회로기판의 제조방법

Also Published As

Publication number Publication date
US11006531B1 (en) 2021-05-11
CN110754141A (zh) 2020-02-04
US20210127501A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2018044053A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2015072642A1 (ko) 표면실장형 전기접속단자, 이를 적용한 전자모듈 유닛 및 회로기판
WO2014054921A1 (en) The printed circuit board and the method for manufacturing the same
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
WO2018221876A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2020185016A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
WO2020180149A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
EP3871235A1 (en) Flexible flat cable and method of producing the same
WO2020185023A1 (ko) 패키징 기판 및 이의 제조방법
WO2015076465A1 (ko) 금속 박판을 적층한 반도체 검사 패드 및 제조방법
WO2022060166A1 (ko) 회로기판
WO2021049859A1 (ko) 인쇄회로기판
WO2021080325A1 (ko) 인쇄회로기판
WO2021112499A1 (ko) 인쇄회로기판
WO2020105957A1 (ko) 비아 홀 가공을 위한 지그, 비아 홀 가공 장치 및 이를 이용한 비아 홀 가공방법
WO2022045663A1 (ko) 반도체 패키지용 수지 조성물 및 이를 포함하는 동박 부착 수지
WO2022231017A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2022005152A1 (ko) 회로 기판
WO2023080719A1 (ko) 회로기판
WO2023113386A1 (ko) 회로 기판
WO2023090843A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18810423

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18810423

Country of ref document: EP

Kind code of ref document: A1