KR100797691B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100797691B1
KR100797691B1 KR1020060063370A KR20060063370A KR100797691B1 KR 100797691 B1 KR100797691 B1 KR 100797691B1 KR 1020060063370 A KR1020060063370 A KR 1020060063370A KR 20060063370 A KR20060063370 A KR 20060063370A KR 100797691 B1 KR100797691 B1 KR 100797691B1
Authority
KR
South Korea
Prior art keywords
substrate
resin
printed circuit
circuit board
fluorine
Prior art date
Application number
KR1020060063370A
Other languages
English (en)
Other versions
KR20070065196A (ko
Inventor
송종석
김태훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US11/585,276 priority Critical patent/US7601419B2/en
Priority to JP2006340387A priority patent/JP2007173818A/ja
Publication of KR20070065196A publication Critical patent/KR20070065196A/ko
Application granted granted Critical
Publication of KR100797691B1 publication Critical patent/KR100797691B1/ko
Priority to US12/461,960 priority patent/US20100021649A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 수지 기판에 불소계 수지 코팅층을 형성한 후, 습식 표면조도 형성 과정 및 무전해 동도금 과정으로 구성되는 기존의 습식 공정을 이온빔 표면처리 및 진공 증착법을 이용한 구리층 형성 과정으로 구성되는 건식 공정으로 대체한 것을 특징으로 한다.
본 발명에 따르면, 표면조도의 변화없이 자재 계면 밀착력을 향상시킬 수 있어 고 신뢰성으로 미세회로를 구현할 수 있을 뿐 아니라, 불소계 수지층의 형성으로 인하여 저 유전율과 낮은 손실계수를 얻을 수 있다.
또한, 습식 공정을 건식 공정으로 대체함으로써 친환경적으로 구리 도금층을 형성할 수 있다.
인쇄회로기판, 불소계 수지, 건식 공정, 이온빔 표면처리, 진공 증착

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and preparing method thereof}
도 1은 종래기술의 일 구체예에 따라 인쇄회로기판의 제조공정을 개략적으로 나타낸 순서도이다.
도 2a 내지 2f는 종래기술의 일 구체예에 따른 인쇄회로기판의 제조과정을 개략적으로 나타낸 공정흐름도이다.
도 3은 종래기술의 다른 구체예에 따라 인쇄회로기판의 제조공정을 개략적으로 나타낸 순서도이다.
도 4a 내지 4f는 종래기술의 다른 구체예에 따른 인쇄회로기판의 제조과정을 개략적으로 나타낸 공정흐름도이다.
도 5는 종래기술의 일 구체예에 따라 제작된 FCBGA 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 6은 인쇄회로기판용 절연 자재의 유전율 및 손실값 특성을 나타낸 그래프이다.
도 7은 인쇄회로기판용 절연 자재의 연대별 개발현황을 도식화하여 나타낸 그래프이다.
도 8은 본 발명의 일 구체예에 따라 인쇄회로기판의 제조공정을 개략적으로 나타낸 순서도이다.
도 9a 내지 9i는 본 발명의 일 구체예에 따른 인쇄회로기판의 제조과정을 개략적으로 나타낸 공정흐름도이다.
도 10은 본 발명의 일 구체예에 따른 불소계 수지의 코팅과정을 개략적으로 나타낸 공정흐름도이다.
도 11은 본 발명의 일 구체예에 따라 제작된 FCBGA 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
11 : 수지 절연층 12 : 동박층
13 : 도통홀 14 : 무전해 도금층
15 : 구리 패널 도금층 16 : 드라이 필름
21 : 수지 절연층 22 : 동박층
23 : 도통홀 24 : 무전해 도금층
26 : 드라이 필름 27 : 구리 패턴 도금층
31 : 제1수지 절연층 32a, 32b : 제1회로층
33 : 도통홀 34a, 34b : 제2수지 절연층
35a, 35b : 제2회로층 36a, 36b : 제3수지 절연층
37a, 37b : 제3회로층 38a, 38b : 솔더 레지스트층
101 : 수지 기판 102 : 불소계 수지 코팅층
103 : 비아홀 104 : 구리 증착층
105 : 드라이 필름 106 : 전해 패턴 도금층
107 : 솔더 레지스트층 108 : 솔더 레지스트 오픈부
201, 206, 210 : 수지 기판 202, 207. 211 : 불소계 수지 코팅층
203, 208, 212 : 구리 증착층 204, 209, 213 : 전해 패턴 도금층
205 : 도통홀 214 : 솔더 레지스트층
215 : 솔더 레지스트 오픈부
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 수지 기판에 친수성을 갖는 불소계 수지 코팅층을 형성한 후, 통상의 습식 도금 공정을 건식 도금 공정으로 대체하여 고 신뢰성으로 미세회로 구현이 가능한 인쇄회로기판 및 그 제조방법에 관한 것이다.
현재 인쇄회로기판(PCB; Printed Circuit Board)은 서브트렉티브(Subtractive), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등을 이용하여 제작되고 있다.
특히, HDI(High Density Interconnection) 제품은 서브트렉티브 공법을 적용 하며, UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array)는 서브트렉티브 및 MSAP 공법을 적용하며, FCBGA(Flip Chip BGA)는 코어층은 서브트렉티브 공법을, 2F2B/3F3B(build up) 등의 외층은 SAP 공법을 적용하고 있으며, 무전해 도금공정으로 시드층을 형성하여 미세회로를 구현한다.
이와 관련하여, 종래기술의 일 구체예에 따라 인쇄회로기판을 제조하는 과정을 도 1에 순서도로 나타내었다.
도 1을 참조하면, 종래기술의 일 구체예에 따른 인쇄회로기판의 제조방법은 양면 동박적층판 제공 단계(S101), 홀 가공 단계(S102), 디스미어 단계(S103), 무전해 동도금 단계(S104), 전해동 패널 도금 단계(S105), 드라이 필름 도포 단계(S106), 노광/현상 단계(S107), 에칭 단계(S108) 및 드라이 필름 제거 단계(S109)를 포함하여 이루어진다.
이하, 도 2a 내지 도 2f를 참조하여 본 발명의 일 구체예에 따라 서브트렉티브 공법을 적용하여 인쇄회로기판을 제조하는 과정을 좀 더 구체적으로 설명하면 다음과 같다.
우선, 수지 절연층(11) 상의 양면에 동박(12)이 적층되어 있는 동박적층판을 통상의 에칭 및 드릴 공정을 통해서 도통홀(13)을 형성한다(도 2a 및 2b 참조). 이어서, 도통홀(13)이 형성된 기판의 표면을 디스미어(desmear) 처리하고 무전해 도금을 통해서 무전해 동박층(14)을 형성한 후(도 2c 참조), 전해 도금을 통해서 Cu 패널 도금층(15)을 형성한다(도 2d 참조). 도통홀(13)을 포함하여 회로패턴이 형성될 소정의 위치에 드라이필름(16)을 도포한 후(도 2e 참조), 통상의 노광/현상 공정을 통해서 불필요한 부분의 동박을 제거한 다음 드라이 필름(16)을 제거하여 패터닝 과정을 완성한다(도 2f 참조).
종래기술의 다른 구체예에 따라 인쇄회로기판을 제조하는 과정을 도 3에 순서도로 나타내었다.
도 3을 참조하면, 종래기술의 다른 구체예에 따른 인쇄회로기판의 제조방법은 양면 동박적층판 제공 단계(S201), 반 에칭 단계(S202), 홀 가공 단계(S203), 디스미어 단계(S204), 무전해 동도금 단계(S205), 드라이 필름 도포 단계(S206), 노광/현상 단계(S207), 전해동 패턴 도금 단계(S208), 드라이 필름 제거 단계(S209) 및 플레시 에칭 단계(S210)을 포함하여 이루어진다.
이하, 도 4a 내지 도 4f를 참조하여 본 발명의 다른 구체예에 따라 MSAP 공법을 적용하여 인쇄회로기판을 제조하는 과정을 좀 더 구체적으로 설명하면 다음과 같다.
우선, 수지 절연층(21) 상의 양면에 동박(22)이 적층되어 있는 동박적층판을 반-에칭(Half-etching)한 후(도 4a 참조), 통상의 에칭 및 드릴 공정을 통해서 도통홀(23)을 형성한다(도 4b 참조). 이어서, 도통홀(23)이 형성된 기판의 표면을 디스미어 처리하고 무전해 도금을 통해서 무전해 동박층(24)을 형성한 후(도 4c 참조), 도통홀(23)을 포함하여 회로패턴이 형성될 위치를 제외한 소정의 위치에 드라이필름(26)을 도포한 후(도 4d 참조), 이를 레지스로 하여 전해 도금을 통해서 Cu 패턴 도금층(27)을 형성한다(도 4e 참조). 다음, 드라이 필름(26)을 제거하고 플레시 에칭을 통해서 불필요한 부분의 동박층을 제거하여 패터닝 과정을 완성한다 (도 4f 참조).
한편, 각 제품별 기존 수지 절연층 자재로는 통상적으로 FR-4, BT(BismaleimideTriazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지가 사용되고 있는데, 고 유전율(Dk>3.5[ABF]∼4.5[BT, FR-4]), 고 손실계수(Df>0.05)로 인하여 신호전송속도 및 전송손실로 열발생 및 전기적인 특성이 저하되는 단점이 있다.
예를 들어, BT 절연 자재를 사용하여 서브트렉티브 및 MSAP 공법을 적용하고 있는 BGA, UT-CSP 제품의 경우, 원자재의 표면 프로파일이 1㎛ 이상이며, 서브트렉티브 공법에서는 L/S(Line/Space)=50/50㎛이 최소의 회로폭 한계로 알려져 있고, MSAP 공법에서 역시 반-에칭(Half etching)을 하기 때문에 Cu층에 두께 편차가 발생되어 L/S=25/25㎛가 최소의 회로폭 한계인 것으로 알려져 있는 바, 피치가 50㎛(L/S=25/25㎛) 이하인 미세회로 구현에는 한계가 있다.
한편, FCBGA 제품군에서는 ABF 절연 자재를 사용하며, 다층기판을 SAP 공법으로 제작하고 있다. 즉, 도 5에 나타낸 바와 같이, 코어층(1층∼2층)은 서브트렉티브 공법을 적용하고, 외층(3층∼6층)은 SAP 공법을 적용하여 무전해 도금 공정으로 1∼3㎛ 정도의 도금 두께를 형성하며 회로공정을 거쳐 도금, 박리, 플레시 에칭 공정을 2회 반복하여 각 수지 절연층(31, 34a, 34b, 36a, 36b)에 도통홀(33)을 비롯하여 회로패턴(32a, 32b, 35a, 35b, 37a, 37b)을 형성한 후, 솔더 레지스트(38a, 38b)를 도포하고 솔더 레지스트 오픈부(39a, 39b)를 형성하여 총 6층의 FCBGA 기판을 제작한다.
그러나, 고가의 ABF 원자재를 사용함에 따라 공정단가의 상승으로 인하여 생산단가가 높으며, 상술한 SAP 공법을 적용하는 경우 ABF 원자재의 표면 프로파일이 1㎛ 이상으로 표면조도가 크고 피치(Line/Space)가 18/18㎛이며, 습식 표면처리 및 무전해 화학도금을 통하여 미세회로 공법을 구현하는데 있어서 한계가 있었다.
점차적으로 인쇄회로기판은 경박 단소화로 인하여 미세회로 구현 및 고기능 절연 자재를 사용하여 회로상의 신호전송속도를 향상시키려고 각 업체별로 개발 진행중이다. 현 개발 방향에 맞추어 신호 입력/출력이 증가하므로 미세회로 구현이 필요하며, 이에 따라 고기능 절연 자재인 PTFE(Poly Tetra Fluoro Ethylene), PI(Polyimide), LCP(Liquid Crystal Polymer), 본딩 시트(Bonding Sheet), TPI(Thermal Plastic Polyimide) 등 저유전율 및 저손실계수의 특성을 가진 절연 자재를 이용하여 신호전송속도를 향상시키고 있는 추세이다. 또한, 원자재의 표면 프로파일에 0.5㎛ 이하의 조도를 형성하여 SAP 공법으로 미세회로 형성이 가능하도록 한다. 그러나, 종래의 SAP 공법은 습식 표면처리 및 무전해 도금을 적용한 습식 공정을 통해서 Cu층을 형성함으로써 표면조도가 커져 미세회로의 구현에 한계가 있을 뿐 아니라, 폐기물이 다량 발생되어 환경 친화적이지 못한 단점이 있다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 수지 기판에 친수성을 갖는 불소계 수지 코팅층을 형성한 후, 건식 공정을 통해서 구리층을 형성함으로써 고 신뢰성으로 미세회로의 구현이 가능한 인 쇄회로기판을 얻을 수 있었고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 목적은 표면조도의 변화없이 수지 기판의 계면 밀착력을 향상시켜 고 신뢰성으로 미세회로를 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 저 유전율과 낮은 손실계수 특성을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 통상의 습식 동도금층 형성공정을 건식공정으로 대체함으로써 친환경적으로 제작이 가능한 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 일 면에 따르면,
(a) 인쇄회로기판용 수지 기판을 제공하는 단계;
(b) 상기 수지 기판의 적어도 일면에 불소계 수지를 코팅하는 단계;
(c) 상기 불소계 수지가 코팅된 기판에 층간 전기적 도통을 위한 적어도 하나의 비아홀을 형성하는 단계;
(d) 상기 비아홀이 형성된 기판의 표면을 이온빔을 이용하여 표면처리하는 단계;
(e) 상기 표면처리된 기판 상에 진공 증착법을 이용하여 구리 시드층을 형성하는 단계;
(f) 상기 구리 시드층이 형성된 기판을 구리 패턴 도금하는 단계; 및
(g) 상기 구리 패턴 도금층이 형성되지 않은 부위의 구리 시드층을 제거하는 단계;
를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법이 제공된다.
여기서, 상기 불소계 수지는 PTFE(Poly Tetra Fluoro Ethylene), PI(Polyimide), LCP(Liquid Crystal Polymer), TPI(Thermal Plastic Polyimide), FEP(Fluorinated Ethylene Propylene), PFA(Perfluoroalkoxy), ETFE(Ethylene-Tetra Fluoro Ethylene), PVDF(PolyVinyliDen Fluoride), ECTFE(EthyleneChlorotriFluoroEthylene), PCTFE(PolyChloroTriFluoroEthylene) 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다.
바람직하게는, 상기 불소계 수지 코팅 단계가 기판 상에 액상의 불소계 수지를 도포한 후, 100∼450℃의 온도에서 열처리하여 수행될 수 있다. 이때, 상기 불소계 수지 도포 및 열처리 과정은 1∼10회 반복하여 수행될 수 있다. 한편, 상기 불소계 수지 코팅 단계는 시트 타입(sheet type) 또는 롤-투-롤 타입(roll-to-roll type)으로 수행될 수 있다.
바람직하게는, 상기 이온빔 표면처리 단계가 Ar, O2, N2, Xe, CF4, H2, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 수행될 수 있다.
바람직하게는, 상기 진공 증착법이 스퍼터(sputter), 열증착(thermal evaporation) 또는 이-빔(e-beam)법일 수 있다.
한편, 상기 불소계 수지의 코팅 두께가 20nm∼10㎛이고, 상기 구리 시드층의 두께가 20nm∼4㎛인 것이 바람직하다.
상기 수지 기판은 에폭시계 수지 또는 불소계 수지로 된 기판일 수 있다.
본 발명의 다른 일면에 따르면,
(a) 인쇄회로기판용 수지 기판;
(b) 상기 수지 기판의 적어도 일면에 형성되는 불소계 수지 코팅층;
(c) 상기 불소계 수지가 코팅된 기판의 소정 위치에 형성되는 비아홀;
(d) 상기 비아홀이 형성된 기판의 표면에 이온빔 표면처리 및 진공 증착법을 통해서 형성되는 구리 시드층; 및
(e) 상기 구리 시드층이 형성된 기판상의 소정 부위 및 비아홀에 형성되는 구리 패턴 도금층;
을 포함하는 것을 특징으로 하는 인쇄회로기판이 제공된다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
전술한 바와 같이, 본 발명에 따르면, 인쇄회로기판 제작시 기존의 습식 공정인 표면조도 형성 공정과 무전해 도금 공정을 건식 공정으로 대체하여 친환경적으로 표면조도의 프로파일 없이 밀착력을 확보하여 미세회로를 구현할 수 있다.
참고를 위하여, 통상의 인쇄회로기판용 수지 기판으로서 사용되는 절연 자재 의 유전율 및 손실값 특성과, 연대별 개발현황을 도 6 및 도 7에 각각 나타내었다. 또한, 하기 표 1에 절연 자재 별 유전율과 전파 지연 속도 특성을 정리하여 나타내었다.
절연 자재 유전율(εr) 지연 속도(ps/in)
PTFE 2.2 126
LCP 2.9 144
PI 3.5 158
시아네이트 에스테르 / 유리섬유 3.8 165
폴리이미드 / 유리섬유 4.2 174
FR4 4.5 180
상기에서 살펴본 바와 같이, 종래에는 서브트렉티브 & MSAP 공법의 미세회로 구현의 한계로 인하여, SAP 공법으로 미세회로 구현을 하고 있으나 절연 자재의 높은 표면조도 프로파일(즉, >1㎛)로 미세회로 구현에 한계점이 있었다. 또한, 기존의 SAP 공법에서는 절연 자재와 무전해 도금층과의 밀착력을 확보하기 위하여 절연재에 예를 들어, 디스미어 처리, 즉, 과망간산으로 스미어를 제거하고 표면에 조도를 형성하며, 잔류 이산화망간을 제거하는 중화 공정[CH4 + 12MnO4 - +14OH- → CO3 2 - + 12MnO4 2 - + 9H20 + O2])을 수행하는 것과 같은 습식 표면조도 공정을 통해서 표면조도를 형성하고 무전해 도금을 하여 Cu 시드층을 형성하는 등의 습식 공정으로 인하여 폐액 발생 및 환경적으로 문제점이 있었다.
이에 반하여, 본 발명에서는 습식 표면조도 형성 공정을 건식 이온빔 표면처리 공정으로 대체하는 동시에, 무전해 도금 공정을 진공 증착 공정으로 대체함으로써 환경친화적인 공정을 통해서 최소한의 표면조도 (Ra<0.5㎛)로 미세회로 구현이 가능하다.
본 발명의 바람직한 일 구체예에 따라 인쇄회로기판을 제조하는 과정을 도 8에 순서도로 나타내었다.
도 8을 참조하면, 본 발명의 바람직한 일 구체예에 따른 인쇄회로기판의 제조방법은 수지 기판 제공 단계(S1001), 불소계 수지 코팅 단계(S1002), 홀 가공 단계(S1003), 이온빔 표면처리 단계(S1004), 구리층 진공증착 단계(S1005), 드라이 필름 도포 단계(S1006), 노광/현상 단계(S1007), 전해 패턴 도금 단계(S1008), 드라이 필름 제거 단계(S1009) 및 플레시 에칭 단계(S1010)를 포함하여 이루어진다.
이하, 도 9a 내지 도 9i를 참조하여 본 발명의 바람직한 일 구체예에 따라 인쇄회로기판을 제조하는 과정을 좀 더 구체적으로 설명한다.
우선, 당업계에서 사용되는 통상의 에폭시계 수지 또는 불소계 수지로 된 인쇄회로기판용 수지 기판(101)을 준비한다(도 9a 참조).
이어서, 상기 수지 기판(101)의 적어도 일면에 액상 불소계 수지를 이용하여 불소계 수지 코팅층(102)을 형성시킨다(도 9b 참조).
기존의 FR-4, BT, ABF 등의 에폭시계 수지로 된 기판 원자재는 불소계 수지 원자재와 달리 이온빔 표면처리 효과가 떨어지는 단점이 있는 바, 이를 개선하기 위하여 본 발명에서는 에폭시계 원자재의 표면에 액상의 불소계 수지를 도포 및 열처리하여 표면의 형상을 불소계 수지 형태로 변화시키고 고분자 표면에 이온빔을 이용한 표면처리로 자재 계면 밀착력을 강화시키는 기술을 적용한다. 즉, 고분자 표면에 에너지를 가진 불활성 또는 반응성 이온을 조사(照射)하여 여기시켜 불안정한 고리를 형성시키고 반응 가스를 공급함으로써 화학반응을 일으켜 고분자 표면에 친수성 작용기를 형성시킴으로써 소수성에서 친수성 특성을 가지는 물질로 변화시켜 이온빔 표면처리 효과를 향상시킬 수 있다. 뿐만 아니라, 이온빔 표면처리 효과가 떨어지는 일부 불소계 수지로 된 기판 원자재도 이온빔 처리효과가 잘 나타나는 불소계 수지 물질을 표면에 코팅하여 원하는 특성의 물질을 가진 절연 자재를 만들 수 있다.
본 발명에서 사용되는 불소계 수지로는, 바람직하게는, PTFE(Poly Tetra Fluoro Ethylene), PI(Polyimide), LCP(Liquid Crystal Polymer), TPI(Thermal Plastic Polyimide), PFA(Perfluoroalkoxy), FEP(Fluorinated Ethylene Propylene), ETFE(Ethylene-Tetra Fluoro Ethylene), PVDF(PolyVinyliDen Fluoride), ECTFE(Ethylene-ChlorotriFluoroEthylene), PCTFE(PolyChloroTriFluoroEthylene) 중에서 단독 또는 2 이상이 선택될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이러한 액상의 불소계 수지를 이용하여 수지 기판(101) 상에 불소계 수지 코팅층(102)을 형성하는 과정의 바람직한 구체예를 도 10을 참조하여 설명하면 다음과 같으나, 당업계에 공지된 것이라면 특별히 이에 한정되는 것은 아님이 주지되어야 한다.
롤-투-롤 타입(roll-to-roll type)의 기판 절연 자재를 적용하는 경우(도 10의 좌측 참조)에는 함침기를 이용하여 액상 불소계 수지가 담긴 함침욕(bath)을 통과시킨 후 열처리 공정에서 단면 및 양면에 불소계 수지를 도포한 원자재를 사용된 불소계 수지에 맞는 온도로 열처리하여 경화시키며, 시트 타입(sheet type)의 절연 자재를 적용하는 경우(도 10의 우측)에는 스크린 타입 및 롤러를 이용하여 기판 절연 자재 위에 액상 불소계 수지를 도포한 후 열처리 공정을 거쳐 경화시킨다.
특히, 롤-투-롤 타입은 롤에 원자재 샘플을 로딩하고 욕(Bath)에는 원하는 액상 불소계 수지를 넣고 적당한 온도 및 습도를 조절하여 욕에서 불소계 수지를 도포한다. 다음, 타워에서 열처리 과정을 통해서 수지 흐름(Resin flow)을 조절하여 함침을 반복적으로 1회∼10회로 조절하여 원하는 절연 자재의 두께, 유전율 및 손실계수를 얻을 수 있다.
이와 같은 도포/열처리 과정을 통해서 수지 기판의 단면/양면에 선택적으로 불소계 수지를 함침시킬 수 있다. 즉, 단면만을 함침시키는 경우에는 원자재의 일면에 이형 필름(Release film; PET, PPE film 등)을 부착하여 코팅 공정 후에 이형 필름을 제거하여 일면에만 원하는 불소계 수지를 코팅할 수 있고, 양면일 경우에는 원자재를 함침기에 디핑하여 원하는 두께만큼 수지 흐름을 조절할 수 있다. 이와 같은 과정을 통해서 저 유전율 및 낮은 손실계수의 특성을 발현시킬 수 있으며, 이로부터 얻은 기판은 적용목적에 따라 적층용으로 사용될 수도 있다.
또한, 시트 타입은 구체적으로는 시트에 원자재 샘플을 로딩하고 스크린 프린팅으로 스퀴지 및 롤러로 원하는 액상 불소계 수지를 밀어 넣고 적당한 온도 및 습도를 조절하여 욕(bath)에서 불소계 수지를 도포하고 열처리하여 수지의 흐름을 조절하고 함침 과정을 반복적으로 1회∼10회 수행하여 원하는 절연 자재의 두께, 저 유전율 및 낮은 손실계수를 얻을 수 있다.
여기서, 상기 불소계 수지 코팅 공정은 수지 기판의 유전율 및 손실계수와 두께를 조절하기 위하여 도포 및 열처리 과정을 1∼10회 반복 진행하여 원하는 절연 자재의 특성을 얻는다. 상기 열처리 온도는 불소계 수지의 종류에 따라 다르나, 통상 액상의 불소계 수지가 경화되는 온도는 100℃∼450℃인 것이 전형적이다.
구체적으로는, 상기 불소계 수지 코팅 공정 조건은, PI는 300∼420℃, PTFE는 350∼420℃, LCP는 250∼420℃, TPI는 250∼350℃, 본딩 시트(Bonding sheet)는 150∼250℃, 습도는 <RH 50%, 코팅층 두께는 코팅의 회수를 많이 할수록 유전율이 낮아지므로 주파수 특성이 좋아지나 경제성 대비 효율성을 감안하여 1∼10회가 적당하다.
이로부터 형성되는 불소계 수지의 코팅 두께는 절연 자재 및 이에 코팅되는 불소계 수지의 종류에 따라 적절하게 조절될 수 있으며 20nm∼10㎛인 것이 바람직하다. 즉, 유리 직물(Glass cloth)의 유전율은 약 6.2이며 에폭시, BT 수지의 유전율은 약 3.5로서, 원자재의 강도를 유지하기 위하여 인쇄회로기판은 유리 직물에 예를 들어, 에폭시, BT 수지를 1∼5회 정도 코팅하여 유전율을 4.5 정도로 조절하여 사용하고 있으며 함침을 많이 할수록 유전율이 떨어지게 된다.
일례로서, 유리 직물(유전율 6.2)에 PTFE(유전율 2.1)를 함침공정을 거치면 유전율을 2.2∼4.0까지 조절할 수 있으며 코팅 회수를 많이 할수록 유전율 및 손실계수를 낮출 수 있으며 원하는 유전율 및 손실계수를 얻을 수 있다. 이와 같은 방법으로 유리 직물, BT, 에폭시에 PTFE, PI, LCP, TPI, PFA, FEP, ETFE, ECTFE 등을 함침 및 코팅하면 유전율 및 손실계수를 낮출 수 있으며 1∼10회를 반복하면 원하는 두께와 유전율 및 손실계수를 얻을 수 있다.
다음, 상기 불소계 수지 코팅층(102)이 형성된 기판에 층간 전기적 도통을 위한 적어도 하나의 비아홀용 도통홀(103)을 형성한 후(도 9c 참조), 상기 비아홀(103)이 형성된 기판의 표면을 이온빔을 이용하여 표면처리한다.
바람직하게는, 상기 이온빔 표면처리 과정은 Ar, O2, N2, Xe, CF4, H2, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 1E15∼1E19(ions/㎠)의 이온주입량으로 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다. 보다 구체적으로는, 이온주입량은 재료에 따라 다르나, 통상적으로 PI, PTFE, LCP, TPI, 본딩 시트,불소계 수지는 가속전압이 0.5∼20KeV, 이온주입량이 1E15~1E19 ion dose/㎠인 것이 적당하다.
이와 같은 건식 이온빔 표면처리 과정을 통해서 수지 기판과 후속 과정에서 생성될 Cu 시드층과의 밀착력을 확보할 수 있다. 즉, 고분자 표면에 에너지를 가진 불활성 또는 반응성 이온을 조사하여 여기시켜 불안정한 고리를 형성하여 반응 가스인 산소를 공급함으로써 화학반응을 일으켜 고분자 표면에 친수성 작용기를 형성하여 표면조도의 변화없이(Ra<0.5㎛) 자재 계면 밀착력을 강화시켜 미세회로 구현이 가능한 것이다.
이어서, 상기 이온빔 표면처리된 기판 상에 진공 증착법을 이용하여 원하는 두께의 구리 시드층(104)을 형성시킨다(도 9d 참조).
상기 진공 증착법은, 바람직하게는, 스퍼터(sputter), 열증착(thermal evaporation) 또는 이-빔(e-beam)법일 수 있으나, 당업계에 공지된 것이라면 특별히 이에 한정되는 것은 아니다.
이로부터 형성되는 구리 시드층의 두께는 20nm∼4㎛인 것이 바람직하다. 참고로, 기존 CZ 처리와 무전해 도금 공정에서는 <3㎛ 두께의 Cu를 형성하고 SAP(Semi Additive Process) 공법을 진행한다.
이와 같이, 기존의 구리 시드층 형성 공정인 무전해 도금방법을 진공 증착법으로 대체함으로써 습식 공정을 건식 공정으로 전환하여 폐액 등이 발생되지 않으므로 친환경적이다.
다음, 당업계에 공지된 바에 따라, 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(105)을 도포하고(도 9e 참조), 구리 패턴 도금한 후 드라이 필름(105)을 제거하여 패턴 도금층(106)을 형성시킨다(도 9f 참조).
한편, 패턴 도금층(106)이 형성되지 않은 부위의 구리 시드층(104)은 통상의 플레시 에칭법을 이용하여 제거한다(도 9g 참조).
이와 같이 패턴 도금된 인쇄회로기판은 적용 목적에 따라 통상의 적층 및 회로 패턴 형성 과정이 반복적으로 수행되어 다층용 인쇄회로기판으로서 사용될 수 있다.
또한, 선택적으로는, 최외각층용으로 적용될 경우에 한해서, 당업계에 공지된 바에 따라, 솔더 레지스트(107)를 도포하고 통상의 솔더 레지스트 오픈 공정을 통해서 솔더 레지스트 오픈부(108)를 형성할 수 있다(도 9h 및 9i 참조).
상술한 공정에 따라 형성된 6층 FCBGA 기판의 일례를 도 11에 나타내었다.
도 11을 참조하면, 코어층으로서 양면에 불소계 수지 코팅층(202)이 형성된 제1의 수지 기판(201)에 구리 증착층(203)과 전해 패턴 도금층(204)를 포함하는 제1회로층과 비아홀(205)이 형성되어 있으며, 외층으로서 일면에 불소계 수지 코팅층(207)이 형성된 제2의 수지 기판(206)과 블라인드 비아홀과 함께 구리 증착층(208)과 전해 패턴 도금층(209)를 포함하는 제2회로층, 그리고 일면에 불소계 수지 코팅층(211)이 형성된 제3의 수지 기판(210)과 블라인드 비아홀과 함께 구리 증착층(212)과 전해 패턴 도금층(213)를 포함하는 제3회로층이 형성되어 있다. 또한, 최외각층에 솔더 레지스트(214)가 형성되어 있고, 소정의 오프닝 공정에 따라 솔더 레지스트 오픈부(215)가 형성되어 있다.
한편, 이러한 빌드업 기판의 사용 목적에 따라 외층의 빌드업 공정이 수회 더욱 반복적으로 수행되고, 소정의 후속 공정이 더욱 수행될 수 있음은 물론이다.
이와 같이 제조되는 본 발명의 인쇄회로기판은 HDI(High Density Interconnection), UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array), FCBGA(Flip Chip BGA) 등 특별히 한정되지 않고 미세회로를 구현하고자 하는 모든 제품에 적용 가능하다.
전술한 바와 같이, 본 발명에 따르면, 불소계 수지로 코팅된 기판 표면을 이온빔 표면처리함으로써 표면조도의 변화없이(Ra<0.5㎛) 금속과의 밀착력을 향상시켜(즉, Peel strength>1.0Kgf/cm) 미세회로 구현이 가능하며, 기존의 습식 공정을 건식 공정으로 대체함으로써 친환경적인 공정을 통해서 인쇄회로기판을 제조할 수 있다.
이하 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
실시예 1
폴리이미드계 수지 기판을 원자재로 이용하여 그 양면에, 온도 350∼420℃, 습도 <RH 50%의 조건하에서 PTFE를 수회 코팅하여 약 3㎛의 불소계 수지 코팅층을 형성하였다. 여기에 약 40㎛의 비아홀을 형성한 후, 가속전압 약 10KeV, 이온주입량 2E17의 조건하에서 N2 가스를 이용하여 이온빔 표면처리를 하였다. 다음, 상기 표면처리된 기판 상에 DC 스퍼터와 이온 빔 스퍼터법을 이용하여 약 2㎛의 두께로 Cu층을 증착하였다. 마지막으로, 패턴 도금 공정 조건은 비아홀 40㎛ 충전(fill) 도금 및 패턴 Cu두께 15㎛으로 도금하였다.
이로부터 제작된 인쇄회로기판의 접착강도 및 표면조도를 측정하여 그 결과를 하기 표 2에 나타내었다.
실시예 2
폴리이미드계 수지 기판을 원자재로 이용하여 그 양면에, 온도 250∼350℃, 습도 <RH 50%의 조건하에서 TPI를 수회 코팅하여 약 3㎛의 불소계 수지 코팅층을 형성하였다. 여기에 약 40㎛의 비아홀을 형성한 후, 가속전압 약 10KeV, 이온주입량 2E17의 조건하에서 N2 가스를 이용하여 이온빔 표면처리를 하였다. 다음, 상기 표면처리된 기판 상에 DC 스퍼터와 이온 빔 스퍼터법을 이용하여 약 2㎛의 두께로 Cu층을 증착하였다. 마지막으로, 패턴 도금 공정 조건은 비아홀 40㎛ 충전(fill) 도금 및 패턴 Cu두께 15㎛으로 도금하였다.
이로부터 제작된 인쇄회로기판의 접착강도 및 표면조도를 측정하여 그 결과를 하기 표 2에 나타내었다.
비교예 1
에폭시계 수지 기판을 원자재로 이용하여 디스미어 처리한 후, 아토텍(ATOTECH)社 무전해 동도금액을 이용한 무전해 동도금을 통해서 약 3㎛ 두께의 구리 시드층을 형성시켰다. 다음, 에바라(EVARA)社 전해 동도금액을 이용한 전해 동도금을 통해서 비아홀 40㎛ 충전 도금 및 패턴 Cu두께 15㎛으로 도금하였다.
이로부터 제작된 인쇄회로기판의 접착강도 및 표면조도를 측정하여 그 결과를 하기 표 2에 나타내었다.
실시예 1 실시예 2 비교예 1
접착강도 (peel strength) 1.5kgf/㎝ 1.7kgf/㎝ 0.8kgf/㎝
표면 조도 0.3㎛ 0.4㎛ 2.0㎛
상기 표 2에 나타낸 바와 같이, 기존 습식 공정을 적용하여 기판을 제작하는 경우(비교예 1) 접착강도가 약 0.7∼0.9kgf/㎝이고 표면 조도가 >1.0㎛로 피치(Line/Space=18/18㎛)가 구현가능하나, 본 발명에 따른 건식 공정을 적용하여 기판을 제작하는 경우(실시예 1) 접착강도가 약 1.0∼2.0kgf/㎝이고 표면 조도가 <0.5㎛로서 상대적으로 매우 작아 피치(Line/Space=10/10㎛)인 미세회로의 구현이 가능하고 보다 빠른 신호전송 속도를 구현할 수 있음을 알 수 있었다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
이와 같이, 본 발명에 따르면, 원자재에 불소계 수지 코팅 공정을 진행한 후 이온빔 표면처리를 통하여 표면조도의 변화없이 자재 계면 밀착력을 향상시킬 수 있으며, 또한 불소계 수지의 함침으로 인하여 저 유전율과 낮은 손실계수를 얻을 수 있어 신호전송속도를 빠르게 할 수 있으며 데이터 전송 시 손실계수를 최소화할 수 있다.
또한, 기존의 기판의 표면조도 프로파일은 Ra>1.0㎛이었으나 이온빔 표면처리를 통하여 최소한의 표면조도인 Ra<0.5㎛를 형성하여 미세회로를 구현할 수 있 다.
아울러, Cu 시드층 형성을 기존의 습식 공정인 무전해 도금법을 대체하여 건식 공정인 진공 증착법을 통하여 수행함으로써 친환경적인 공정을 통해서 인쇄회로기판을 제작할 수 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (15)

  1. (a) 인쇄회로기판용 수지 기판을 제공하는 단계;
    (b) 상기 수지 기판의 적어도 일면에 불소계 수지를 코팅하는 단계;
    (c) 상기 불소계 수지가 코팅된 기판에 층간 전기적 도통을 위한 적어도 하나의 비아홀을 형성하는 단계;
    (d) 상기 비아홀이 형성된 기판의 표면을 이온빔을 이용하여 표면처리하는 단계;
    (e) 상기 표면처리된 기판 상에 진공 증착법을 이용하여 구리 시드층을 형성하는 단계;
    (f) 상기 구리 시드층이 형성된 기판을 구리 패턴 도금하는 단계; 및
    (g) 상기 구리 패턴 도금층이 형성되지 않은 부위의 구리 시드층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서, 상기 불소계 수지가 PTFE(Poly Tetra Fluoro Ethylene), PI(Polyimide), LCP(Liquid Crystal Polymer), TPI(Thermal Plastic Polyimide), FEP(Fluorinated Ethylene Propylene), PFA(Perfluoroalkoxy), ETFE(Ethylene-Tetra Fluoro Ethylene), PVDF(PolyVinyliDen Fluoride), ECTFE(Ethylene-ChlorotriFluoroEthylene), PCTFE(PolyChloroTriFluoroEthylene) 및 이들의 조합으 로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서, 상기 불소계 수지 코팅 단계가 기판 상에 액상의 불소계 수지를 도포한 후, 100∼450℃의 온도에서 열처리하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제3항에 있어서, 상기 불소계 수지 도포 및 열처리 과정이 1∼10회 반복하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서, 상기 불소계 수지 코팅 단계가 시트 타입(sheet type) 또는 롤-투-롤 타입(roll-to-roll type)으로 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제1항에 있어서, 상기 이온빔 표면처리 단계가 Ar, O2, N2, Xe, CF4, H2, Ne, Kr 및 이들의 혼합 가스로 이루어진 군으로부터 선택되는 불활성 가스의 존재하에서 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제1항에 있어서, 상기 진공 증착법이 스퍼터(sputter), 열증착(thermal evaporation) 또는 이-빔(e-beam)법인 것을 특징으로 하는 인쇄회로기판의 제조방 법.
  8. 제1항에 있어서, 상기 불소계 수지의 코팅 두께가 20nm∼10㎛인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제1항에 있어서, 상기 구리 시드층의 두께가 20nm∼4㎛인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제1항에 있어서, 상기 수지 기판이 에폭시계 수지 또는 불소계 수지로 된 기판인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. (a) 인쇄회로기판용 수지 기판;
    (b) 상기 수지 기판의 적어도 일면에 형성되는 불소계 수지 코팅층;
    (c) 상기 불소계 수지가 코팅된 기판의 소정 위치에 형성되는 비아홀;
    (d) 상기 비아홀이 형성된 기판의 표면에 이온빔 표면처리 및 진공 증착법을 통해서 형성되는 구리 시드층; 및
    (e) 상기 구리 시드층이 형성된 기판상의 소정 부위 및 비아홀에 형성되는 구리 패턴 도금층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  12. 제11항에 있어서, 상기 불소계 수지가 PTFE, PI, LCP, TPI, FEP, PFA, ETFE, PVDF, ECTFE, PCTFE 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
  13. 제11항에 있어서, 상기 불소계 수지의 코팅 두께가 20nm∼10㎛인 것을 특징으로 하는 인쇄회로기판.
  14. 제11항에 있어서, 상기 구리 시드층의 두께가 20nm∼4㎛인 것을 특징으로 하는 인쇄회로기판.
  15. 제11항에 있어서, 상기 수지 기판이 에폭시계 수지 또는 불소계 수지로 된 기판인 것을 특징으로 하는 인쇄회로기판.
KR1020060063370A 2005-12-19 2006-07-06 인쇄회로기판 및 그 제조방법 KR100797691B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/585,276 US7601419B2 (en) 2005-12-19 2006-10-24 Printed circuit board and method of manufacturing the same
JP2006340387A JP2007173818A (ja) 2005-12-19 2006-12-18 プリント基板及びその製造方法
US12/461,960 US20100021649A1 (en) 2005-12-19 2009-08-28 Method of manufacturing printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050125249 2005-12-19
KR20050125249 2005-12-19

Publications (2)

Publication Number Publication Date
KR20070065196A KR20070065196A (ko) 2007-06-22
KR100797691B1 true KR100797691B1 (ko) 2008-01-23

Family

ID=38185355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063370A KR100797691B1 (ko) 2005-12-19 2006-07-06 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100797691B1 (ko)
CN (1) CN100515162C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952483B1 (ko) 2008-02-18 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101019154B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법
US11028495B2 (en) 2017-03-30 2021-06-08 Ymt Co., Ltd. Method for producing porous copper foil and porous copper foil produced by the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797692B1 (ko) 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100887675B1 (ko) 2007-09-21 2009-03-11 삼성전기주식회사 경연성 인쇄회로기판 및 그 제조 방법
KR100914337B1 (ko) * 2007-12-10 2009-08-27 삼성전기주식회사 인쇄회로기판 제조 방법
KR20090117249A (ko) 2008-05-09 2009-11-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101042102B1 (ko) * 2009-06-17 2011-06-16 주식회사 코리아써키트 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법
CN102111964B (zh) * 2009-12-29 2012-10-17 富葵精密组件(深圳)有限公司 电路板制作方法
CN103031528B (zh) * 2011-09-29 2015-08-26 比亚迪股份有限公司 一种防指纹薄膜的制备方法及由该方法制备的防指纹薄膜
KR101321305B1 (ko) * 2011-11-25 2013-10-28 삼성전기주식회사 빌드업 인쇄회로기판 및 그의 제조방법
CN103287017B (zh) * 2012-03-01 2016-12-14 深圳光启高等理工研究院 一种超材料片层及加工方法、制备的超材料
WO2013167598A2 (en) * 2012-05-07 2013-11-14 Cuptronic Technology Ltd. A process for application of metal
CN108243575B (zh) * 2016-12-27 2020-04-17 Bgt材料有限公司 聚合物印刷电路板的制造方法
CN110392746B (zh) * 2017-03-28 2021-12-14 东丽Kp薄膜股份有限公司 金属化膜及其制造方法
KR102088033B1 (ko) * 2017-05-30 2020-03-11 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102088000B1 (ko) * 2017-05-30 2020-03-11 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102064370B1 (ko) * 2017-05-30 2020-01-13 주식회사 아모그린텍 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
CN110754141A (zh) 2017-05-30 2020-02-04 阿莫绿色技术有限公司 用于制造柔性印刷电路板的方法及由该方法制造的柔性印刷电路板
CN112248595A (zh) * 2020-09-22 2021-01-22 瑞声新能源发展(常州)有限公司科教城分公司 绝缘板及其制备方法、层压板及其制备方法、和应用
KR102469768B1 (ko) * 2021-10-26 2022-11-22 도레이첨단소재 주식회사 동박적층필름 및 이를 포함하는 전자소자
KR102482417B1 (ko) * 2021-12-20 2022-12-28 도레이첨단소재 주식회사 동박적층필름 및 이를 포함하는 전자소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068853A (ko) * 1997-02-24 1998-10-26 김윤 불소계수지 함유 지지체를 이용한 인쇄회로 기판의 제조방법
KR20020022477A (ko) * 2000-09-20 2002-03-27 정해원 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20020028597A (ko) * 2000-10-11 2002-04-17 이형도 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR20030070330A (ko) * 2002-02-25 2003-08-30 스마트전자 주식회사 인쇄회로기판용 금속 피복 적층체의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068853A (ko) * 1997-02-24 1998-10-26 김윤 불소계수지 함유 지지체를 이용한 인쇄회로 기판의 제조방법
KR20020022477A (ko) * 2000-09-20 2002-03-27 정해원 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20020028597A (ko) * 2000-10-11 2002-04-17 이형도 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR20030070330A (ko) * 2002-02-25 2003-08-30 스마트전자 주식회사 인쇄회로기판용 금속 피복 적층체의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952483B1 (ko) 2008-02-18 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101019154B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법
US11028495B2 (en) 2017-03-30 2021-06-08 Ymt Co., Ltd. Method for producing porous copper foil and porous copper foil produced by the same

Also Published As

Publication number Publication date
KR20070065196A (ko) 2007-06-22
CN100515162C (zh) 2009-07-15
CN1988768A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100797691B1 (ko) 인쇄회로기판 및 그 제조방법
US7601419B2 (en) Printed circuit board and method of manufacturing the same
KR100797719B1 (ko) 빌드업 인쇄회로기판의 제조공정
US10015889B2 (en) Method for constructing an external circuit structure
KR100797692B1 (ko) 인쇄회로기판 및 그 제조방법
US20080264684A1 (en) Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same
US8141244B2 (en) Insulating material and printed circuit board having the same
JP2006253656A (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
JP2008060582A (ja) プリント基板およびその製造方法
KR20030063140A (ko) 프린트 기판과 그 제조 방법
KR20110078835A (ko) 인쇄회로기판 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
JP5165723B2 (ja) 回路基板およびその製造方法
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
KR101321305B1 (ko) 빌드업 인쇄회로기판 및 그의 제조방법
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP2008235629A (ja) 回路基板及びその製造方法
KR100641341B1 (ko) 전도성 고분자를 이용한 연성기판 및 그 제조방법
CN117119695A (zh) 电路板的制造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
TW202014076A (zh) 多層配線板的製造方法
US20240040692A1 (en) Printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee