KR101042102B1 - 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법 - Google Patents

캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101042102B1
KR101042102B1 KR1020090054012A KR20090054012A KR101042102B1 KR 101042102 B1 KR101042102 B1 KR 101042102B1 KR 1020090054012 A KR1020090054012 A KR 1020090054012A KR 20090054012 A KR20090054012 A KR 20090054012A KR 101042102 B1 KR101042102 B1 KR 101042102B1
Authority
KR
South Korea
Prior art keywords
copper foil
foil layer
layer
release paper
manufacturing
Prior art date
Application number
KR1020090054012A
Other languages
English (en)
Other versions
KR20100135556A (ko
Inventor
임철홍
김범석
이상진
전은정
Original Assignee
주식회사 코리아써키트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아써키트 filed Critical 주식회사 코리아써키트
Priority to KR1020090054012A priority Critical patent/KR101042102B1/ko
Publication of KR20100135556A publication Critical patent/KR20100135556A/ko
Application granted granted Critical
Publication of KR101042102B1 publication Critical patent/KR101042102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명에 따르면, 동박층을 준비하는 단계, PVA와 에폭시를 포함하는 접착물질에 의해 이형지를 동박층 위에 적층시키는 단계 및 임시접합층을 이형지 위에 적층시키는 단계를 포함하되, 이형지와 동박층 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위인 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조방법이 제공된다. 본 발명에 따르면, 적정한 필 강도를 가진 캐리어 기판이 쉽게 제거될 수 있기 때문에, 종래의 금속 캐리어 기판에 비해 분리가 용이하다.
캐리어 기판, 동박층, 이형지, 임시접합층

Description

캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법 {Method of manufacturing carrier board and method of manufacturing buried printed circuit board using the carrier}
본 발명은 캐리어 기판의 제조방법 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 매립된 미세회로 패턴의 형성이 가능한 캐리어 기판 및 이를 이용한 베리드 인쇄회로기판의 제조방법에 관한 것이다.
전자 장치가 박형화, 소형화, 경량화 되면서 회로기판의 두께도 박형화되고 있다. 회로기판의 두께를 얇게 하기 위해서, 다시 말하면 미세회로 패턴을 형성하기 위한 다양한 방법들이 모색되고 있다.
최근에는 매립된 미세회로 패턴을 형성하기 위해서 금속 캐리어(Carrier) 기판을 사용하는 방법이 주로 사용되고 있다. 도 1은 종래의 캐리어 기판을 나타낸 단면도이다.
도 1에 도시된 것처럼, 종래의 캐리어 기판은 약 70㎛ 두께 정도의 동박판(10) 위에 니켈 도금층(20)과 플래쉬(flash) 도금층(30)을 순차적으로 도금하여 금속 재질로 형성한다.
이러한 캐리어 기판을 이용하여 플래쉬 도금층(30) 위에 회로 패턴을 형성하고, 그 위에 절연층을 가진 동박층을 적층한다. 그후, 비아홀 가공, 디스미어(Desmear), 화학동 및 전기동 도금 등을 행한다.
그러고 나서, 금속으로 이루어진 캐리어 기판을 분리하기 위해 먼저 에칭이 되지 않을 부위에 알칼리 에칭 레지스트를 도포하고, 알칼리 에칭을 통해 니켈 도금층(20)을 박리한 뒤, 니켈 도금층(20)이 박리되면 알칼리 에칭 레지스트를 박리한다. 그후, 플래쉬 도금층(30)을 에칭을 통해 박리하여 캐리어 기판이 완전히 분리되며, 후처리 공정이 실시된다.
이렇게, 종래의 캐리어 기판을 이용한 인쇄회로기판 제조방법에 따르면, 니켈층을 도금하여 캐리어 기판으로 사용하기 때문에 차후에 캐리어 기판을 제거하기 위해 레지스트 도포, 알칼리 에칭 등이 필요하므로 공정이 복잡해진다.
본 발명은 매립된 미세회로 패턴의 형성이 가능한 캐리어 기판 및 이를 이용한 베리드(buried) 인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 캐리어 기판의 제조방법은 동박층을 준비하는 단계; PVA(PolyVinyl Alcohol)와 에폭시(Epoxy)를 포함하는 접착물질에 의해 이형지를 상기 동박층 위에 적층시키는 단계; 및 임시접합층을 상기 이형지 위에 적층시키는 단계를 포함하되, 상기 이형지와 상기 동박층 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위이고, 상기 임시접합층은, 프리프레그(글래스 파이버를 포함한 반경화의 에폭시)재질을 포함할 수 있다.
삭제
또한, 본 발명에 따른 베리드 인쇄회로기판의 제조방법은 제1 동박층을 준비하는 단계; PVA(PolyVinyl Alcohol)와 에폭시(Epoxy)를 포함하는 접착물질에 의해 이형지를 상기 제1 동박층 위에 적층시키는 단계; 임시접합층을 상기 이형지 위에 적층시키는 단계; 상기 제1 동박층 위에 회로패턴을 형성하는 단계; 상기 회로패턴이 형성된 제1 동박층을 향하여 절연층이 부착된 제2 동박층을 적층시키는 단계; 상기 절연층 및 제2 동박층에 비아홀을 형성하는 단계; 상기 비아홀에 증착공법을 이용하여 씨드(Seed)층을 형성하는 단계; 상기 씨드층의 표면에 화학동 및 전기동을 도금하는 단계; 상기 임시접합층과 상기 이형지를 제거하는 단계; 상기 제1 동박층 및 상기 제2 동박층을 에칭에 의해 제거하여 인쇄회로기판을 형성시키는 단계; 및 상기 인쇄회로기판의 표면을 처리하는 단계를 포함하되, 상기 이형지와 상기 제1 동박층 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위일 수 있다.
게다가, 상기 임시접합층은, 프리프레그 재질을 포함할 수 있다.
본 발명에 따른 미세회로 패턴의 형성이 가능한 캐리어 기판 및 이를 이용한 베리드 인쇄회로기판의 제조방법에 의하면,
첫째, 적정한 필 강도를 가진 캐리어 기판이 쉽게 제거될 수 있기 때문에, 종래의 금속 캐리어 기판에 비해 분리가 용이하다.
둘째, 캐리어 기판의 제거를 위해 별도의 에칭 및 레지스트 박리가 불필요하므로, 비용 및 제조공정 측면에서 유리하다.
셋째, 추가적인 설비없이 기존의 설비로도 신규 자재만 추가하여 제조가 가능하므로 기술도입에도 유리한 효과가 있다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 흐름도, 도 3은 필 강도 측정방법을 나타낸 개념도, 도 4 내지 도 13은 도 2의 인쇄회로기판의 제조 과정을 나타낸 단면도이다. 도 2 내지 도 13을 참고하여 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
먼저, 캐리어 기판(100)의 제조방법은 단계 S11 내지 단계 S13을 포함한다.
단계 S11은 제1 동박층(110)을 준비하는 단계이다. 제1 동박층(110)은 약 12㎛ 정도의 동박판이다.
단계 S12에서는 PVA(PolyVinyl Alcohol)와 에폭시(Epoxy)를 포함하는 접착물질에 의해 제1 동박층(110) 위에 이형지(120)를 적층시킨다.
이형지(120)는 종래의 니켈 대신 캐리어 역할을 하며, 재질은 프리프레그(글래스 파이버를 포함한 반경화의 에폭시)재질, PE(PolyEthylene), PI(PolyImide) 등에 실리콘 수지 등을 코팅한 것이 사용된다. 여기서, 상기 접착물질에 의해 제1 동박층(110)과 이형지(120) 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위, 예를 들면 0.2kgf/cm가 적정치가 된다.
필 강도를 측정하는 방법이 도시된 도 3을 참조하면, 기판(S) 위에 접착된 이형지(RP; Release paper)의 한쪽 끝을 로드 셀(LC; Load Cell)에 붙인 후, 상방으로 당길 때의 힘을 측정하면 필 강도가 측정된다. 이때, 이형지(RP)의 폭은 계산의 편의를 위해 주로 1cm로 만들어 준다. 이형지(RP)의 불량 여부는 박리된 이형지(RP) 표면에 구리 또는 그 흔적이 남아있는 경우에 불량으로 판단하게 된다.
아래의 표 1은 필 강도 값에 따른 불량율을 나타낸 것이다.
필 강도 값
(kgf/cm)
0~0.1
0.1~0.2
0.2~0.3
0.3 이상
불량율 (%) 100 0.57 1.23 100
비고 밀착력 부족,
가공중 분리		 - - 이형 불가
즉, 표 1에 나타난 것처럼, 필 강도 값이 0.1kgf/cm 이하이거나 0.3kgf/cm 이상인 경우에는 공정 중에 분리되거나 이형이 불가능함으로써 사용이 불가능하다. 하지만, 필 강도 값이 0.1~0.3kgf/cm 인 경우에는 불량율이 1% 내외로 사용하기에 매우 적정한 것임을 알 수 있다.
단계 S13에서는 임시접합층(130)을 이형지(120) 위에 적층한다(도 4 참조). 접착물질은 에폭시(Epoxy) 등 접착력이 강한 재료를 코팅하여 사용할 수 있다. 여기서, 임시접합층(130)은 프리프레그 등의 재질을 포함할 수 있다.
다음으로, 베리드 인쇄회로기판의 제조방법은 단계 S11 내지 단계 S21을 포함한다.
단계 S11 내지 단계 S13은 앞서 설명한 캐리어 기판(100)의 제조방법과 동일하다.
단계 S14에서는 제1 동박층(110) 위에 미세 회로패턴(210)을 형성한다(도 5 참조).
단계 S15에서는 회로패턴(210)이 형성된 제1 동박층(110)을 향하여 절연층(220a)이 부착된 제2 동박층(220)을 적층시키게 된다(도 6 참조).
단계 S16에서는 절연층(220a) 및 제2 동박층(220)에 비아홀(VH)을 형성한다(도 7 참조). 단계 S17에서는 비아홀(VH)에 증착공법을 이용하여 씨드(Seed)층(230)을 형성한다(도 8 참조). 증착공법에 의해 씨드층(230)은 매우 얇은 두께로 형성된다. 단계 S18에서는 씨드층(230)의 표면에 화학동 및 전기동을 도금하여 동도금층(240)을 형성한다(도 9 참조).
단계 S19에서는 임시접합층(130)과 이형지(120)를 제거한다(도 10 참조). 앞서 설명한 것처럼 이형지(120)와 제1 동박층(110) 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm로서 제거하기에 적정한 범위를 가지기 때문에 제거하기가 매우 용이하다.
단계 S20에서는 제1 동박층(110) 및 제2 동박층(220)을 에칭에 의해 제거하여 인쇄회로기판을 형성시킨다(도 11 참조).
단계 S21은 인쇄회로기판의 표면을 처리하는 단계이다. 먼저, 포토 솔더 레지스트(250)가 회로패턴(210)이 형성되지 않은 나머지 부분에 도포된다(도 12 참조). 그러고 나서, 회로패턴(210)이 형성된 부분을 금도금처리하여 금(Au)도금층(260)을 형성한다(도 13 참조). 본 실시예는 금도금층을 형성하였으나, 상기 금도금층 대신 이에 상응하는 와이어 본딩이 가능한 도금처리를 하는 것도 가능하다.
이때, 포토 솔더 레지스트(250)는 금 도금의 레지스트로 작용하게 된다.
이렇게 본 발명의 실시예에 따르면, PVA와 에폭시를 포함하는 접착물질에 의해 접착되어 적정한 필 강도를 가진 캐리어 기판(100)이 쉽게 제거될 수 있기 때문에, 종래의 니켈을 사용하는 캐리어 기판에 비해 분리가 용이하다. 캐리어 기판(100)의 제거를 위해 별도의 에칭 및 레지스트 박리가 불필요하므로, 비용 및 제조공정 측면에서 유리하다. 추가적인 설비없이 기존의 설비로도 신규 자재만 추가하여 제조가 가능하므로 기술도입에도 유리하다.
도 1은 종래의 캐리어 기판을 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 흐름도이다.
도 3은 필 강도 측정방법을 나타낸 개념도이다.
도 4 내지 도 13은 도 2의 인쇄회로기판의 제조 과정을 나타낸 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
100...캐리어 기판 110...제1 동박층
120...이형지 130...임시접합층
210...회로 패턴 220...제2 동박층
230...씨드층 240...화학동 및 전기동 도금층

Claims (6)

  1. 동박층을 준비하는 단계;
    PVA(PolyVinyl Alcohol)와 에폭시(Epoxy)를 포함하는 접착물질에 의해 이형지를 상기 동박층 위에 적층시키는 단계; 및
    임시접합층을 상기 이형지 위에 적층시키는 단계를 포함하되,
    상기 이형지와 상기 동박층 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위이고,
    상기 임시접합층은, 글래스 파이버를 포함한 반경화의 에폭시재질인 프리프레그를 포함하는 것을 특징으로 하는 캐리어 기판의 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 접착물질은 PVA 70중량퍼센트 및 에폭시 30중량퍼센트로 이루어지는 캐리어 기판의 제조방법.
  4. 제1 동박층을 준비하는 단계;
    PVA(PolyVinyl Alcohol)와 에폭시(Epoxy)를 포함하는 접착물질에 의해 이형 지를 상기 제1 동박층 위에 적층시키는 단계;
    임시접합층을 상기 이형지 위에 적층시키는 단계;
    상기 제1 동박층 위에 회로패턴을 형성하는 단계;
    상기 회로패턴이 형성된 제1 동박층을 향하여 절연층이 부착된 제2 동박층을 적층시키는 단계;
    상기 절연층 및 제2 동박층에 비아홀을 형성하는 단계;
    상기 비아홀에 증착공법을 이용하여 씨드(Seed)층을 형성하는 단계;
    상기 씨드층의 표면에 화학동 및 전기동을 도금하는 단계;
    상기 임시접합층과 상기 이형지를 제거하는 단계;
    상기 제1 동박층 및 상기 제2 동박층을 에칭에 의해 제거하여 인쇄회로기판을 형성시키는 단계; 및
    상기 인쇄회로기판의 표면을 처리하는 단계를 포함하되,
    상기 이형지와 상기 제1 동박층 간의 필 강도(Peel strength)는 0.1 내지 0.3kgf/cm의 범위인 것을 특징으로 하는 베리드 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 임시접합층은,
    프리프레그 재질을 포함하는 것을 특징으로 하는 베리드 인쇄회로기판의 제조방법.
  6. 청구항 4에 있어서,
    상기 접착물질은 PVA 70 중량퍼센트 및 에폭시 30중량퍼센트로 이루어지는 베리드 인쇄회로기판의 제조방법.
KR1020090054012A 2009-06-17 2009-06-17 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법 KR101042102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090054012A KR101042102B1 (ko) 2009-06-17 2009-06-17 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090054012A KR101042102B1 (ko) 2009-06-17 2009-06-17 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100135556A KR20100135556A (ko) 2010-12-27
KR101042102B1 true KR101042102B1 (ko) 2011-06-16

Family

ID=43509983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054012A KR101042102B1 (ko) 2009-06-17 2009-06-17 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101042102B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016093109A1 (ja) * 2014-12-08 2016-06-16 三井金属鉱業株式会社 プリント配線板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000886A (ko) * 1991-06-27 1993-01-16 시끼 모리야 연소 제어장치
JP2002033581A (ja) * 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
KR20070065196A (ko) * 2005-12-19 2007-06-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000886A (ko) * 1991-06-27 1993-01-16 시끼 모리야 연소 제어장치
JP2002033581A (ja) * 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
KR20070065196A (ko) * 2005-12-19 2007-06-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20100135556A (ko) 2010-12-27

Similar Documents

Publication Publication Date Title
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US8356405B2 (en) Method of manufacturing printed circuit board
US8435376B2 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
US11600430B2 (en) Inductor including high-rigidity insulating layers
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP2016219559A (ja) 配線基板及びその製造方法と電子部品装置
JP5302920B2 (ja) 多層配線基板の製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
US7931818B2 (en) Process of embedded circuit structure
KR101063454B1 (ko) 인쇄회로기판 제조 방법
JP5047906B2 (ja) 配線基板の製造方法
US9398704B2 (en) Manufacturing method of metal structure of flexible multi-layer substrate
KR20150083424A (ko) 배선 기판의 제조 방법
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
KR101042102B1 (ko) 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법
CN106550542B (zh) 插入保护结构并且靠近保护结构具有纯介质层的部件载体
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
TW202234960A (zh) 具導通孔之電路板線路結構的製作方法
KR20200132118A (ko) 인쇄회로기판의 제조 방법 및 인쇄회로기판
KR101077315B1 (ko) 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP4681023B2 (ja) 配線基板の製造方法
KR20110048357A (ko) 인쇄회로기판의 제조방법
Watanabe et al. New Circuit Formation Technology for High Density PWB

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170608

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 8