JP4681023B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4681023B2
JP4681023B2 JP2008111593A JP2008111593A JP4681023B2 JP 4681023 B2 JP4681023 B2 JP 4681023B2 JP 2008111593 A JP2008111593 A JP 2008111593A JP 2008111593 A JP2008111593 A JP 2008111593A JP 4681023 B2 JP4681023 B2 JP 4681023B2
Authority
JP
Japan
Prior art keywords
wiring board
base
plating resist
manufacturing
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008111593A
Other languages
English (en)
Other versions
JP2009049364A (ja
Inventor
良一 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009049364A publication Critical patent/JP2009049364A/ja
Application granted granted Critical
Publication of JP4681023B2 publication Critical patent/JP4681023B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0537Transfer of pre-fabricated insulating pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は配線基板の製造方法に関する。
最近、携帯電話機、デジタルカメラなどのデジタル電子製品の軽量化、小型化、薄型化、及び多機能化が急速に進んでいる。そして、大規模集積回路(LSI:Large Scale Circuit)パッケージの高速化及び高密度化が要求され、ビルドアップ(build up)基板においても高密度化が要求されている。このように、高密度化及び高集積化になり続ける配線基板を製造するために、セミアディティブ(semi-additive)工法が用いられており、セミアディティブ工法よりさらに精密な工法であるレーザーアブレーション(laser ablation)、またはインプリント(imprint)を用いる工法も現在用いられている。レーザーアブレーションまたはインプリント工法とは、レーザーまたはインプリントを用いて微細なトレンチ(trench)を形成した後に、メッキなどの方法を用いてトレンチの内部に導体を充填することにより回路を形成する方法である。
こうした従来技術の問題点に鑑み、本発明は回路パターンの厚みを一定にすることができ、工程性に優れた配線基板の製造方法を提供することを目的とする。
本発明の一実施形態に係る配線基板の製造方法は、ベースにトレンチを形成した後に、ベースの表面及びトレンチの内面に無電解メッキ層を形成する段階と、一面にメッキレジストが塗布されているキャリアを提供する段階と、キャリアをベースに積層し、メッキレジストをベースの表面に転写してベースの表面に転写部を形成する段階と、トレンチにメッキでパターンを形成し、転写部を除去する段階と、無電解メッキ層及びパターンの一部を除去する段階と、を含む。
本発明に係る配線基板の製造方法の実施形態は、次のような特徴を一つまたはその以上有する。例えば、トレンチはレーザーアブレーションまたはインプリント工程により形成できる。そして、トレンチを形成した後にはベースの表面に化学薬品処理またはプラズマ処理を行ってトレンチ形成による残存物除去及びベースの表面を粗化する段階をさらに含むことができる。
そして、一面にメッキレジストが塗布されているキャリアを提供する段階において、メッキレジストとしては、液状、ゲル状、または、半硬化状の中の何れか一つの状態にある樹脂を用いればよく、例えば、メッキレジストは離型性に優れたポリスチレン樹脂、アクリル樹脂、エポキシ樹脂の中の何れか一つからなることがよい。また、転写部の厚みは、メッキレジストの厚みと同一であるか、メッキレジストの厚みより薄い方がよい。キャリアは、ポリエチレンテレフタレートからなってもよく、無電解メッキ層及びパターンの一部はフラッシュエッチングで除去できる。
本発明によれば、回路パターンの厚みを一定にすることができ、工程性に優れた配線基板の製造方法を提供することができる。
本発明は多様な変換を加えることができ、様々な実施形態を有することができるため、特定実施形態を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
以下、図1〜図9を用いて本発明の一実施形態に係る配線基板の製造方法について説明する。
図1は、本発明の一実施形態に係る配線基板の製造方法を示すフローチャートである。
図1を参照すると、本発明の一実施形態に係る配線基板の製造方法は、ベースにトレンチを形成した後にベースの表面及びトレンチの内面に無電解メッキ層を形成する段階と、一面にメッキレジストが塗布されているキャリアを提供する段階と、キャリアをベースに積層した後にメッキレジストをベースの表面に転写してベースの表面に転写部を形成する段階と、トレンチにメッキでパターンを形成し、転写部を除去する段階と、無電解メッキ層及びパターンの一部を除去する段階と、を含む。
本実施形態に係る配線基板の製造方法は、フィルムなどから形成されたキャリアの表面にメッキレジストを形成した後、これをトレンチが形成されているベースに転写することにより、ベースの表面にだけメッキレジストを容易に形成することができる。これにより、トレンチにメッキレジストが流入されないため、パターンの厚みを均一にすることができ、ピンホール(pin hole)が発生しないため、信頼性のある配線基板を提供することができる。
以下、本発明の一実施形態に係る配線基板の製造方法の各段階を図2〜図10を用いて説明する。
図2は、本発明の一実施形態に係る配線基板の製造方法において、ベース120にトレンチ122が形成された状態を示す断面図である。
ベース120は、通常熱硬化性樹脂などで形成できる。図2には一層のベース120が示されているが、これは説明の便宜のためのものであって、ベース120の上下には複数層の他のベース120を積層できることは自明である。ベース120にトレンチ122を形成する方法には、レーザーアブレーション工法またはインプリント工法などがある。トレンチ122は、後でメッキにより伝導性物質が充填される部分であって、一定した幅及び厚みを有する。トレンチ122に充填されるメッキの量に応じて、回路パターンの厚みが決められる。
図面には示されていないが、ベース120が複数層積層される場合、ベース120には回路パターンを形成するためのトレンチ122の以外に、互いに異なる層に位置する回路パターンを接続させるビアホールを形成するためのトレンチを形成することもできる。
そして、レーザーアブレーションまたはインプリント工法でトレンチを形成すると、ベースの表面124に残存物が生じる。このような残存物を除去するために、化学薬品またはプラズマ工法によりベース120の表面124を加工する。化学薬品処理またはプラズマ工法でベース120の表面124を加工する。これにより、ベース120の表面124に粗化が発生するので、メッキレジスト(図4の180参照)との密着力を高めることができる。
図3は、図2のベース120に無電解メッキを行って、ベース120の表面124及びトレンチ122に無電解メッキ層140が形成された状態を示す断面図である。
図3を参照すると、ベース120の表面に銅(Cu)で数μm〜数十μmの厚みを有する無電解メッキ層140を形成する。無電解メッキ層140は、ベース120の表面124だけでなく、トレンチ122の内面にも形成される。無電解メッキ層140は、後でトレンチ122の内部をメッキで充填する過程にてシード層(Seed layer)となる。
図4は、無電解メッキ層140が形成されたベース120の上に、一面にメッキレジスト180が形成されているキャリア160を提供する状態を示す断面図である。
図4に示すように、キャリア160の一面には一定の厚みでメッキレジスト180がコーティングまたは塗布されている。キャリア160は、ポリエチレンテレフタレートなどのようなフィルムからなることがよい。そして、メッキレジスト180は、離型性に優れ、乾燥後にはメッキ薬品に対する抵抗性に優れたポリスチレン樹脂、アクリル樹脂、及びエポキシ樹脂の中の何れか一つを用いればよい。また、メッキレジスト180は、液状、ゲル状、及び半硬化状の樹脂をキャリア160の一面に塗布するか、コーティングすることにより形成される。そして、メッキレジスト180が形成されたキャリア160をローラー(roller)に巻いて用いることにより作業能率を向上できる。
図5は、図4のメッキレジスト180が形成されているキャリア160を、ベース120の表面124に積層した状態を示す断面図であり、図6は、ベース120の表面124にメッキレジスト180が転写された状態を示す断面図である。
図5に示すように、キャリア160をベース120の表面124に位置させ、一定した熱と圧力を加えてメッキレジスト180がベース120の表面124にだけ転写されるようにする。このとき、キャリア160がローラーに巻かれている場合には、ローラーに巻かれているキャリア160を解いてベース120の上に位置させた後、一定した熱と圧力を加えることにより、メッキレジスト180をベース120の表面124に転写できる。そして、メッキレジスト180がトレンチ122に流入されないようにするために、一定時間が経過した後にはキャリア160を除去する。このようにキャリア160を除去すれば、図6に示すように、ベース120の表面124にだけメッキレジスト180が形成される。
図6を参照すると、メッキレジスト180をベース120の表面124に転写した後にキャリア160を除去すると、ベース120の表面124に対応付けられなかった部分のメッキレジスト180は転写されなく、キャリア160の表面にそのまま残っていて残存部184を形成する。そして、ベース120の表面124にはメッキレジスト180の一部が転写されて転写部182を形成する。その後、転写部182を硬化または乾燥して、メッキ工程を行えるようにする。
このような転写部182は、フィルムに積層されたメッキレジスト180を転写することにより形成されるので、その厚みを均一にすることができるだけでなく、トレンチ122の内部にメッキレジスト180が流入されることを防止することもできる。これにより、トレンチ122に形成される回路パターンにピンホールが形成されることを防止でき、回路パターンの厚みを一定にすることができる。
図7は、トレンチ122に銅メッキでパターン220が形成された状態を示す断面図である。
図7に示すように、トレンチ122の内部に銅メッキでパターン220を形成する。パターン220は、回路パターンであるか、または互いに異なる層に位置する回路パターンを電気的に接続させるビアホールを形成するためのパターンである。そして、ベース120の表面124には、メッキレジスト180の転写部182が形成されているため、メッキが形成されない。このために、回路パターン220またはビアホールパターン220が一定の深みを有するトレンチ122に形成されるので、パターン220を微細に形成できるだけでなく、パターン220の剥離または歪みを防止できる。
図8は、図7のメッキレジスト180の転写部182が除去された状態を示す断面図であり、図9は、無電解メッキ層140及びパターン220の一部が除去された状態を示す断面図である。
図8に示すように、ベース120の表面124に転写されたメッキレジスト180の転写部182を、剥離または化学薬品を用いて溶解させることにより除去する。これにより、ベース120の無電解メッキ層140が外部に露出する。そして、図9に示すように、フラッシュエッチングで無電解メッキ層140及びパターン220の一部を除去する。
図10は、キャリアの除去の後、ベース120の表面124に形成された転写部182’がメッキレジスト180の厚みより薄く形成されている状態を示す断面図である。
図10に示すように、ベース120の表面124に転写される転写部182’の厚みは、メッキレジスト180の厚みより薄く形成されることもできる。メッキレジスト180の塗布方法、またはメッキレジスト180と無電解メッキ層140との密着性などにより転写部182’の厚みが決定される。
前記では本発明の好ましい実施形態に基づいて説明したが、当該技術分野の通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更することができることを理解できよう。
本発明の一実施形態に係る配線基板の製造方法を示すフローチャートである。 本発明の一実施形態に係る配線基板の製造方法で、ベースにトレンチが形成された状態を示す断面図である。 図2のベースに無電解メッキを行ってベースの表面及びトレンチに無電解メッキ層が形成された状態を示す断面図である。 無電解メッキ層140が形成されたベースの上に、一面にメッキレジストが形成されているキャリアを提供する状態を示す断面図である。 図4のメッキレジストが形成されているキャリアを、ベースの表面に積層した状態を示す断面図である。 ベースの表面にメッキレジストが転写された状態を示す断面図である。 トレンチに銅メッキをしてパターンが形成された状態を示す断面図である。 図7のメッキレジストの転写部が除去された状態を示す断面図である。 無電解メッキ層及びパターンの一部が除去された状態を示す断面図である。 キャリアの除去の後に、ベースの表面に形成された転写部がメッキレジストの厚みより薄く形成された状態を示す断面図である。
符号の説明
120 ベース
122 トレンチ
124 べースの表面
140 無電解メッキ層
180 メッキレジスト
160 キャリア
182 転写部
220 パターン

Claims (10)

  1. ベースの表面凹んだトレンチを形成した後に、前記ベースの表面及び前記トレンチの内面に無電解メッキ層を形成する段階と、
    一面にメッキレジストが塗布されているキャリアを提供する段階と、
    前記キャリアを前記ベースに積層し、前記メッキレジストと接する前記ベースの表面に選択的に前記メッキレジストを転写して前記ベースの表面に転写部を形成する段階と、
    前記トレンチにメッキでパターンを形成し、前記転写部を除去する段階と、
    前記無電解メッキ層及び前記パターンの一部を除去する段階と、
    を含むことを特徴とする配線基板の製造方法。
  2. 前記トレンチが、レーザーアブレーションまたはインプリント(imprint)工程で形成されることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記トレンチを形成した後に前記ベースの表面には、化学薬品処理またはプラズマ処理を行って前記トレンチ形成による残存物の除去及び前記ベースの表面を粗化する段階をさらに含むことを特徴とする請求項1または請求項2に記載の配線基板の製造方法。
  4. 一面にメッキレジストが塗布されているキャリアを提供する段階において、前記メッキレジストが、液状、ゲル(gel)状、または、半硬化状の中の何れか一つの状態の樹脂を前記キャリアに積層したことであることを特徴とする請求項1から請求項3までのいずれか1項に記載の配線基板の製造方法。
  5. 前記メッキレジストが、離型性物質を含んでなることを特徴とする請求項1から請求項4までのいずれか1項に記載の配線基板の製造方法。
  6. 前記メッキレジストが、ポリスチレン樹脂、アクリル樹脂、エポキシ樹脂の中の何れか一つからなることを特徴とする請求項5に記載の配線基板の製造方法。
  7. 前記転写部の厚みが、前記メッキレジストの厚みと同一であることを特徴とする請求項1から請求項6までのいずれか1項に記載の配線基板の製造方法。
  8. 前記転写部の厚みが、前記メッキレジストの厚みより薄いことを特徴とする請求項1から請求項6までのいずれか1項に記載の配線基板の製造方法。
  9. 前記キャリアが、ポリエチレンテレフタレート(Polyethylene Terephtalate)からなることを特徴とする請求項1から請求項8までのいずれか1項に記載の配線基板の製造方法。
  10. 前記無電解メッキ層及び前記パターンの一部が、フラッシュエッチングで除去されることを特徴とする請求項1から請求項9までのいずれか1項に記載の配線基板の製造方法。
JP2008111593A 2007-08-21 2008-04-22 配線基板の製造方法 Expired - Fee Related JP4681023B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084071A KR100859008B1 (ko) 2007-08-21 2007-08-21 배선기판 제조방법

Publications (2)

Publication Number Publication Date
JP2009049364A JP2009049364A (ja) 2009-03-05
JP4681023B2 true JP4681023B2 (ja) 2011-05-11

Family

ID=40023271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008111593A Expired - Fee Related JP4681023B2 (ja) 2007-08-21 2008-04-22 配線基板の製造方法

Country Status (3)

Country Link
US (1) US20090053897A1 (ja)
JP (1) JP4681023B2 (ja)
KR (1) KR100859008B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156840B1 (ko) * 2010-07-01 2012-06-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN106687864B (zh) 2014-11-26 2020-07-03 日立化成株式会社 感光性树脂组合物、感光性元件、固化物、半导体装置、抗蚀图案的形成方法及电路基材的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057118A (ja) * 2003-08-06 2005-03-03 Hitachi Chem Co Ltd 印刷配線板の製造方法
JP2006202878A (ja) * 2005-01-19 2006-08-03 Asahi Kasei Electronics Co Ltd レジストパターンの形成装置
JP2006210866A (ja) * 2005-01-28 2006-08-10 Samsung Electro Mech Co Ltd プリント基板の製造方法
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2008508703A (ja) * 2004-07-28 2008-03-21 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子回路アセンブリの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399604A (en) * 1992-07-24 1995-03-21 Japan Synthetic Rubber Co., Ltd. Epoxy group-containing resin compositions
JPH08148805A (ja) * 1994-11-22 1996-06-07 Sony Corp プリント配線板の製造方法
JPH09209162A (ja) * 1996-02-01 1997-08-12 Fuji Photo Film Co Ltd 無電解めっき層付きシートの製造方法、感光性シート及び金属パターンの形成方法
US6316733B1 (en) * 2000-08-18 2001-11-13 Ga-Tek Inc. Component for use in forming printed circuit boards
US7140103B2 (en) 2001-06-29 2006-11-28 Mitsubishi Gas Chemical Company, Inc. Process for the production of high-density printed wiring board
KR100425458B1 (ko) * 2001-08-21 2004-03-30 삼성전자주식회사 무전해 도금을 이용한 금속 배선 형성 방법
KR100568581B1 (ko) * 2003-04-14 2006-04-07 주식회사 미뉴타텍 미세패턴 형성 몰드용 조성물 및 이로부터 제작된 몰드
JP2006196768A (ja) * 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007103440A (ja) * 2005-09-30 2007-04-19 Mitsui Mining & Smelting Co Ltd 配線基板の製造方法および配線基板
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057118A (ja) * 2003-08-06 2005-03-03 Hitachi Chem Co Ltd 印刷配線板の製造方法
JP2008508703A (ja) * 2004-07-28 2008-03-21 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子回路アセンブリの製造方法
JP2006202878A (ja) * 2005-01-19 2006-08-03 Asahi Kasei Electronics Co Ltd レジストパターンの形成装置
JP2006210866A (ja) * 2005-01-28 2006-08-10 Samsung Electro Mech Co Ltd プリント基板の製造方法
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法

Also Published As

Publication number Publication date
US20090053897A1 (en) 2009-02-26
JP2009049364A (ja) 2009-03-05
KR100859008B1 (ko) 2008-09-18

Similar Documents

Publication Publication Date Title
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US20080098597A1 (en) Method of manufacturing circuit board
US8574444B2 (en) Fabricating method for multilayer printed circuit board
JP2007142403A (ja) プリント基板及びその製造方法
TW201132268A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2012109526A (ja) 印刷回路基板及びその製造方法
JP2007081409A (ja) 微細パターンを有する印刷回路基板及びその製造方法
JP5263835B2 (ja) 印刷回路基板の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
US8161638B2 (en) Manufacturing method of circuit structure
JP5165723B2 (ja) 回路基板およびその製造方法
JP4681023B2 (ja) 配線基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101009157B1 (ko) 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
TW202234960A (zh) 具導通孔之電路板線路結構的製作方法
JP2017011251A (ja) 配線基板およびその製造方法
TWI635790B (zh) 佈線基板之製造方法
KR20130039080A (ko) 인쇄회로기판 및 그 제조 방법
JP2010003760A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2018182252A (ja) プリント配線板の製造方法
JP6760683B2 (ja) 電極構造体
KR20230152433A (ko) 미세패턴의 회로기판 제조방법
JP2010062451A (ja) 部品内蔵型多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees