JP2008508703A - 電子回路アセンブリの製造方法 - Google Patents

Abstract

電子回路アセンブリの非常に小さい線幅および線間（≦２５μｍ、好ましくは≦１０μｍおよび５μｍほどの細さ）を正当な労力で作成するために、次の方法ステップ：ａ）誘電体層を備えるステップと、ｂ）レーザアブレーションにより誘電体層に三次元構造を形成して、トレンチおよび部品凹部を含む群から選択される１つまたは複数の構造要素を層に設けるようにするステップと、ｃ）構造要素において露出した、誘電体層の表面領域の少なくとも一部に流体を適用するステップであって、流体が、導電性粒子または真性導電性ポリマーの少なくとも１つを含むかまたはそれを表面に形成するステップと、ｄ）表面領域の少なくとも一部を金属化するステップと、を有する方法が利用される。

Description

本発明は、電子回路アセンブリ、より具体的には、プリント回路基板（ＰＣＢ）、マルチチップモジュール、チップキャリア、または電子部品のための任意の他の回路キャリアの製造方法に関するが、このアセンブリには、誘電体材料から作製された１つまたは複数の誘電体層が含まれ、各層は、導線構造を有する。

かかる製造方法は、先行技術から公知である。一般に、次の方法ステップが、電子回路アセンブリを製造するために遂行される。すなわち、ｉ）基板を備えるステップであって、この基板が、少なくともその一側にベース銅層ならびに１つまたは複数の誘電体層を有するステップと、ｉｉ）形成される導線パターンに対応する、基板表面の構造を生成するステップと、ｉｉｉ）導線パターンに対応する領域に銅を堆積させて導線構造を生成するステップと、ｉｖ）導線構造に隣接するベース銅層を除去するステップとである。代替として、導線パターンは、方法ステップｉｉ）において基板の表面に構造を生成した後で、ベース銅層を選択的にエッチングすることによって形成してもよい。

特許文献１は、ＰＣＢの製造方法を開示しているが、この方法では、凹部およびビアホールが、好ましくはエキシマレーザ照射によって誘電体層に生成され、誘電体層はキャリアフレームにクランプされている。その後、誘電体層にベース層が設けられるが、このベース層は、凹部およびビアホールが位置するエリアを除いて後で選択的に除去される。次に、残りのベース層は、直接にか、またはたとえば導線およびめっきされたビアホールを有する導体構造を作成するために光照射によって活性化された後で、金属化される。同様に代替として、ベース層の選択的処理を省き、代わりにベース層への金属の堆積を実行してもよく、この場合には、ビアホールはまた、金属で充填されてもよい。その後、誘電体表面が露出され、かつ凹部およびビアホールが、誘電体の表面と面一になるように金属で充填されるように、金属がエッチングによって完全に除去される。

特許文献２は、ＰＣＢのさらなる製造方法を開示している。また特許文献１から理解できるように、凹部は、好ましくはエキシマレーザを用いてレーザアブレーションにより、キャリア基板に形成される。続いてビアホールが、レーザアブレーションによって形成される。この後で導電性材料が、基板のほぼ全表面に堆積される。その後、導電性材料が電気めっきされるが、この材料はまた、ビアホールの壁にも堆積されている。この作業中に、ホールは、金属で完全には充填されない。最後に、凹部およびビアホールに隣接する基板に適用された導電性材料は、機械研磨方法によって除去される。レーザ照射によって導電性にされる物質が、凹部およびビアホールの壁に適用されている場合には、凹部およびビアホールにおける導電性材料の選択的な堆積は、レーザ照射により、凹部およびビアホールだけにおいてキャリア基板を選択的に活性化することによって、達成してもよい。

たとえばコンピュータ、携帯端末、携帯電話、デジタルカメラなどの技術装置の製造における現代技術の要請は、回路キャリアの漸進的な小型化に影響される。電子部品のサイズが縮小する一方で、回路キャリアは、回路密度を増加させる必要がある。高密度ＰＣＢが、これらの電子部品のために必要とされている。

かかる方法を用い、微細な解像度スケールで、回路パターンに従って誘電体材料に凹部およびビアホールを作成することが可能である。しかしながら、より高い回路密度の生成は、めっきビアホールが貫入している回路面の数が多すぎないという範囲でのみ可能である。非常に高い回路密度を生成するために、たとえば、ビアホールのために必要な低面積の遵守と同様に、金属化に適切な、ビアホールの直径および長さのアスペクト比の遵守などのある条件の遵守が不可欠である。

しかしながら、これらの技術には、非常に小さい線幅および線間を備えた最高密度の回路キャリアの作製が、これらの要件を満たす過大な労力によってのみ実現されるという欠点がある。実際に、従来のフォトレジスト技術およびめっきを用いた、５０μｍ／５０μｍほど小さな線幅および線間の作製は、かなりの費用を費やした場合にのみ可能である。これは、かかる小さな機構を備えた大きなパネルを製造することになる場合に、特に当てはまる。

導線および金属化ビアホールの作成のための普及した電気めっき技術とは別に、導電性ラインおよびビアホールの壁を形成するためのさらなる技術が、利用可能である。これらのうち、厚膜技術が、ある用途にとって、かなり前に主として重要になった。厚膜技術は、スクリーン印刷プロセスを用いて、約１００μｍ幅まで下がる機構を作製する。代替として、薄膜技術もまた、かなり前に開発された。これらの技術は、マスクおよびフォトレジストを用いて、サブミクロンの機構を作製する。これらの技術は、多額の費用がかかり、複雑である（非特許文献１）。

さらなる技術が議論されたが、まだ商業化されておらず、製造設備に導入されていない。これらのプロセスは全て、次のものを始めとする広範囲な材料を堆積することができる。すなわち、ｉ）マイクロまたはナノ粒子インクを含む金属と、ｉｉ）溶解または懸濁ポリマーと、ｉｉｉ）所望の成分を含む水溶液と、ｉｖ）溶融はんだまたは他の低融点合金と、ｖ）各タイプの装置に適した粘着性範囲内の任意の材料とである。これらの技術は全て、いわゆる「直接描画デジタル堆積」技術（ＤＷＤＤ）に基づいている。これらのプロセスには、産業用インクジェット技術、マイクロペンまたはマイクロシリンジ技術、レーザエアロゾル技術、転写印刷、ミルアンドフィル（ｍｉｌｌ−ａｎｄ−ｆｉｌｌ）技術、およびガス動的スプレー技術が含まれる。

これらの全ての技術の可能性は次のとおりである。すなわち、
ａ）材料は、それが必要とされる、アセンブリ基板のエリアにのみ置かれる。これによって、基本的な環境上の便益ならびに費用便益も実現される。
ｂ）ＰＣＢを作製するのに必要なプロセスステップ数が、著しく低減される。これらの技術は、完成した電子回路を作製することができる。
ｃ）新旧の堆積方法の組み合わせを利用して、多数の材料を堆積させることができる。
ｄ）伝統的方法と比較して、製造スペースの著しい低減が達成される。

これらの技術は全て、これらの技術のいずれかを実行するために必要な３つの部分に基づいている。すなわち、ｉ）堆積される材料の供給と、ｉｉ）材料をアセンブリ基板に供給するために必要な堆積ヘッドならびに関連するソフトウェアおよび制御装置と、ｉｉｉ）ＸＹＺ基板テーブル／ベッドシステム、動作制御装置、直接ビデオフィードバックおよびソフトウェアとである。かかる機器は、レーザドリル、表面実装技術等に対して当業界では一般的である。

堆積技術のそれぞれは、それ自身の長所および短所を有する。これらは、次のように要約してもよい。

産業用インクジェット技術
− 良好な位置精度（±１μｍ）、速い走査速度。
− 画像エッジ解像力／解像度は、液滴サイズによって制限される（７５〜１００μｍの線幅および線間）。オフコンタクトが問題である。インクジェットヘッドと基板との間の距離が非常に小さい（１ｍｍ未満）ので、最大解像度は、基板が正確に調節される場合にのみ達成される。
− 三次元構造（ホールおよびトレンチ）を充填するのに優れている。
− 堆積層の厚さが、必要より薄くなる可能性がある。そのときには、マルチパスが必要である。
− 堆積後に材料が硬化しない場合には、堆積された材料の導電率が低すぎることが多い。たとえば、堆積後にベーキングまたはレーザ技術によって蒸発される、導電性材料を有する揮発性有機層を、十分な導電率を達成するために適用することができる。
− 低粘着性材料が、たいてい必要である。
− インクが堆積された後で、正確な導電率および寸法を備えるために、別個の電気めっきが必要になる可能性がある。

マイクロペン／マイクロシリンジ技術
− 良好な位置精度（±１μｍ）、遅い走査速度。
− 画像エッジ解像力／解像度が優れている。
− 材料の表面堆積および堆積層の厚さが、ほとんどの場合に許容できる。
− 堆積後に材料が硬化しない場合には、堆積された材料の導電率が、問題になり得る。
− 広い粘着性範囲が可能である。
− 材料が堆積された後で、正確な導電率および寸法を備えるために、別個の電気めっきが必要になる可能性がある。
− この技術では、堆積の前に数ミリ秒、材料をかき混ぜてもよい。

レーザエアロゾル技術
− 良好な位置精度（±１μｍ）、中間の走査速度。
− 画像エッジ解像力／解像度が優れている。機構サイズは、ビーム干渉によってのみ制限される。
− 材料の表面堆積および基板における三次元構造の充填が、許容できる。
− 堆積層の厚さが、必要より小さくなる可能性がある。そのときには、マルチパスが必要である。
− 堆積された材料の導電率は、材料がレーザビームによって硬化されるので、許容できる。
− 広い粘着性範囲が可能である。しかしながら、エアロゾル形成は、低粘着性溶液からのみ生じ得る。
− 材料が堆積された後で、正確な導電率および寸法を備えるために、別個の電気めっきが必要になる可能性がある。
− この技術では、堆積の前に数ミリ秒、材料をかき混ぜてもよい。

産業用インクジェット技術で用いるツールは、たとえばマイクロファブテクノロジーズ（ＭｉｃｒｏＦａｂ Ｔｅｃｈｎｏｌｏｇｉｅｓ）（テキサス、米国）によって開発された。このシステムには、基板の上に位置するプリントヘッドが含まれる。基板は、基板ホルダによって保持され、このホルダが、再び、適切な動作制御を備えたＸ−／Ｙステージによって保持される。さらに、プリントヘッドをＺ方向に移動させる適切な動作制御を備えたＺステージがある。視覚システムが、直接描画作業を制御するために設けられている。

産業用インクジェットの技術の応用が、たとえば特許文献３に説明されている。この文献は、少なくとも２つの別個の流体を基板に射出するように構成されたプリントヘッドを有するプリンタを開示しているが、このプリントヘッドは、流体をプリントヘッドに割り当てるそれぞれの貯蔵部に接続され、流体は、流体の導電特性と異なる導電特性を有する生成物を生じるように接触した場合に、化学的に反応することができる。流体は、たとえばＰｄＣｌ_２およびＳｎＣｌ_２を含む溶液であってもよい。これらの種の反応は、ＰＣＢの製造においてＣｏ、ＮｉおよびＣｕなどの金属の無電解めっきが促進され得るように、触媒パラジウム金属の活性剤の形成を結果としてもたらす。この文献は、極めて小さな構造を作製する可能性およびそれを実行することの可能性に関しては言及していない。

マイクロペンまたはマイクロシリンジ技術で用いられるツールは、たとえばエヌスクリプト（ｎＳｃｒｙｐｔ）（オクラホマ、米国）およびオームクラフト（ＯｈｍＣｒａｆｔ）（ニューヨーク、米国）から入手可能である。これらの企業は、様々な材料から構成された細線を堆積するためのシステムを開発した。このシステムは、シリンジ分配システム、コンピュータ制御用ソフトウェア、堆積される材料と基板との相互作用、および後処理要件に関して最適化された。さらに、アニールのためのレーザ処理が考慮された。ノズルの孔先端部の角度は、先端孔におけるほぼ均一な速度分布と共に、先端部の軸に沿ったおよび先端部内部の最適な最小圧力低下を達成するために、小さいのが好ましく、開始／停止モードのための条件の改善が結果としてもたらされることが判明した。

レーザエアロゾル技術で用いられるツールは、オプトメック（Ｏｐｔｏｍｅｃ）（ニューメキシコ、米国）から入手可能である。オプトメック（Ｏｐｔｏｍｅｃ）は、付加的製造のための方法およびこの方法を実行するツールを開発した。材料を基板に堆積するためにＮｄ：ＹＡＧレーザおよびエアロゾルガス供給部を用いて、極めて微細な線および他の構造が製造された。堆積される材料は、金属、抵抗材料、フェライトおよび誘電体である。エアロゾルが基板表面に当たる位置にレーザビームを照射するので、材料は凝固される。

ミルアンドフィル法で用いられる液体を含む２〜３μｍの銀粒子が、パレレック（Ｐａｒｅｌｅｃ）（米国）によって開発された。

インクジェット技術は、ＰＣＢ、およびポリＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅｓ（有機発光装置））技術を用いた平面パネルディスプレイ製造品に銘／記号を記すために既に応用されている。

レーザエアロゾル技術用の例が、非特許文献２で説明されている。マスクまたはフォトレジストの堆積を用いることなしに、電子材料が、低温、平面および非平面基板上に堆積される。無機および有機材料の２５μｍ線が、ポリマー、ガラス、シリコン、アルミナおよび他のセラミック基板上に堆積可能である。プロセスでは、直径２０ｎｍほどの小さなエアロゾル化された粒子が、空力集束を用いて堆積される。毎秒約１０億の粒子を、約２５μｍの精細さで堆積することができる。堆積プロセスの完了後、材料を分解または高密度化して、所望の電気的および機械的特性を生成する。プロセスは、最初の前駆物質の化学的または局所的レーザ加熱によって所望の特性を得るために、熱またはレーザ処理を用いる。特に、プロセスは、高温な炉の火に耐えることができない廉価なポリマー基板上に電子材料を堆積することができる。用いるツールによって、製造業者は、能動および受動部品を１つのコンパクトで、軽量でコンフォーマルな電子システムに統合することが可能になる。抵抗器、コンデンサおよびインダクタを、基板に埋め込むことができる。

さらに特許文献４は、コーティングされた物品を作製する方法を開示しているが、この方法には、ドープされた酸化スズの層を、エアロゾルスプレー熱分解によって電気絶縁基板に適用することと、ドープされた酸化スズの層の選択されたエリアを、１５７ｎｍ〜１０６４ｎｍの範囲における波長を有する電磁気レーザ放射にその選択されたエリアをさらすことによって、アブレートすることと、が含まれる。この方法を用いて、プリント回路基板および特に電子回路のための導電性経路を作製してもよい。必要に応じて、銅、金、プラチナなどの電導性物質を備えた酸化スズコーティングのガルバニックまたは還元コーティングであっても追加的に適用することがまた可能である。

特許文献５は、多層配線基板の形成方法を開示している。この目的のために、銀線が、液滴吐出法によってポリイミドフィルム上に形成される。

さらに特許文献６は、反応性有機媒体、および粒子状金属酸化物または酸化物の混合物を含むインク組成物を開示している。この組成物は、モノリシックな純粋金属酸化物に凝固され得る。かかるインクを用いて、たとえば抵抗器などの受動電子部品を作製してもよい。インクは、印刷によって基板に適用される。

さらに特許文献７は、電気的機能層間に導電性ビアを形成する方法を開示しているが、この方法には、電気的機能層を分離する銅クラッド基板にビアホールを形成することと、有機ビヒクルに分散された三峰性導電混合物を含むビア充填組成物でビアホールを充填することと、組成物を乾燥させることと、基板の表面から残渣を任意に除去することと、充填された基板を熱に当てることによって組成物を硬化させることと、が含まれる。導電性ビア充填組成物は、ビアホールに選択的にスクリーン印刷されるのが好ましい。

さらに特許文献８は、多層相互接続回路基板アセンブリのためのビア形成方法を開示しているが、この方法には、導電性ペーストをシルクスクリーン印刷することによってかまたは毛管ペンもしくはインクジェットタイプ印刷装置で導電性ペーストを適用することによって、第１の導電層を基板層に適用することと、スプレーまたはスピンコーティングによって、第１の連続的な誘電体層を第１の導電層に適用することと、第１の導電層の所定パッドエリアの真上の領域で、第１の誘電体層を通してビアをレーザドリルすることと、シルクスクリーン印刷によってかまたは毛管ペンもしくはインクジェットタイプ印刷装置を用いて、ビアに導電性ペーストを充填することと、多層相互接続基板が完成されるまで、導電層および誘電体層の各連続層に対してこのシーケンスを繰り返すことと、が含まれる。

さらに特許文献９は、セラミックグリーンシートを始めとする多層セラミック配線基板の製造方法を開示しているが、この方法には、ビアを有するセラミックグリーンシートにバックテープを貼って、一側におけるビアの開口部を閉じるようにすることと、スクリーン印刷等によって、導電性インクをビアに充填することと、インクが硬化した後でバックテープを剥がすことと、が含まれる。導電性インクの表面は、ニッケルでめっきしてもよい。

さらに特許文献１０は、離型層を設けられた支持ベースフィルムと離型層の表面に積層された熱硬化性樹脂組成物とを含む接着フィルムを用いて、多層プリント配線基板を製造する方法を開示している。この方法には、パターン処理された回路基板の一面または両面を、接着フィルムの樹脂組成物層で直接覆うことと、接着フィルムをレーザ穿孔することと、結果として得られたホールに導電性ペーストを充填することと、少なくとも支持ベースフィルムを剥がすことと、樹脂組成物表面を粗化した後で、粗化表面をめっきして、導電層を形成することと、が含まれる。

さらに特許文献１１は、積み重ねタイプの電子部品を製造する方法を開示しているが、この方法には、ドクターブレードシステム、インクジェットシステム、またはローラー塗りシステムを用いて、ベース絶縁層上に絶縁層および導体層を形成することが含まれる。ビアホールは、レーザユニットを用いて作製される。

直接描画技術は、形成される導体材料の低導電率に、およびより本質的には、これらの層の導電率が、製造プロセスにおいて容易には定義され得ないという問題をかかえている。しかしながら、エレクトロニクス産業は、個別回路面間の導線およびコネクタビアの十分に定義された（一定した）電気特性を必要としている。説明した技術の別の欠点は、必要な厚さが、適用される材料のシングルパス堆積によって容易には達成され得ないということである。したがって、マルチプルパスが、必須である。しかしながら、これは、追加的な時間、労力および投資を必要とし、最終的にはライン定義精度の低減という問題をもたらす。さらなる欠点は、比較的太くて要求を満たさないライン間の最小線幅および線間に関する。さらに、新しい技術は、競争力のある価格で最高の技術要件を満たすことができないという欠点を有する。

独国特許出願公開第１９６ ２０ ０９５ Ａ１号明細書 欧州特許出願公開第０ ６７７ ９８５ Ａ１号明細書 国際公開第０３／０４９５１５ Ａ１号パンフレット 米国特許第５，９５５，１７９ Ａ号明細書 特開２００３−３１８５４２ Ａ号公報 国際公開第０１／８２３１５ Ａ１号パンフレット 欧州特許第０ ８２０ ２１７ Ｂ１号明細書 米国特許第５，１０８，７８５ Ａ号明細書 特開２００１−１１１２２１ Ａ号公報 欧州特許出願公開第１ ０９６ ８４２ Ａ２号明細書 米国特許出願公開第２００３／０１８３１６５ Ａ１号明細書 Ｍ．Ｊ．レン（Ｍ．Ｊ．Ｒｅｎｎ）、Ｂ．Ｈ．キング（Ｂ．Ｈ．Ｋｉｎｇ）、Ｍ．エッシェン（Ｍ．Ｅｓｓｉｅｎ）、「Ｍａｓｋｌｅｓｓ ｄｅｐｏｓｉｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｔａｒｇｅｔｓ ｐａｓｓｉｖｅ ｅｍｂｅｄｄｅｄ ｃｏｍｐｏｎｅｎｔｓ」ｉｎ：Ｐｒｏｃ．ｏｆ ｔｈｅ Ｔｅｃｈｎ．Ｐｒｏｇｒ．−Ｐａｎ Ｐａｃｉｆｉｃ Ｍｉｃｒｏｅｌｅｃｔｒ．Ｓｙｍｐ．、７ｔｈ 、マウイ（Ｍａｕｉ）、ハワイ（ＨＩ）、米国（ＵＳＡ）、２月５〜７、２００２；２９６〜３００、発行者：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ Ａｓｓｏｃｉａｔｉｏｎ、エダイナ（Ｅｄｉｎａ）、ミネソタ、米国の要約 Ｍ．Ｊ．レン（Ｍ．Ｊ．Ｒｅｎｎ）ら、「ｉｂｉｄ」

したがって、本発明の主な課題は、電子回路アセンブリの製造方法をもたらす一方で、先行技術の欠点を回避することである。非常に小さい線幅および線間（≦２５μｍ、好ましくは≦１０μｍおよび５μｍほどの細さ）を有し、かつ正当な労力で製造可能な電子回路アセンブリを製造する一方で、全てのラインが埋め込まれて、現在のように空気にさらされていないので、当該技術分野の回路基板に特有の要件、すなわちインピーダンスの改善を達成する方法を見出すことが、特に重要である。

この課題は、請求項１に記載の方法によって達成される。本発明の好ましい実施形態は、従属請求項に記載される。

電子回路アセンブリを製造する本発明を開示し説明する前に、本発明が、本明細書に開示する特定のプロセスステップおよび材料に限定されないことを理解されたい。なぜなら、かかるプロセスステップおよび材料は多少変化してもよいからである。本明細書および添付の特許請求の範囲において用いるように、単数形が、内容が明らかに矛盾を示さない限りは、複数の指示対象を含むことに留意されたい。

本明細書で用いるように、用語「電子回路アセンブリ」が指す装置は、ランドならびにブラインドホールおよび埋め込みホールを始めとするビアホールならびに他の導電性要素を有する導線であって、パーソナルコンピュータまたは携帯端末のメインプロセッサもしくはコントローラにおいてか、デジタルカメラ用のメインプロセッサもしくはコントローラにおいてか、単に携帯電話用のキーパッド回路基板としてか、または電子装置用の任意の他の回路アセンブリとしてなど、この装置に実装された適切な電子部品と組み合わされたときに、任意で特定の電子機能を果たす導線を有するように設計されている装置である。したがって、この装置には、１つまたは複数の誘電体層、ならびに１つまたは複数の導線、および個別電子部品を一緒に電気接続する役割をする、これらの層における他の導電性構造要素が含まれる。この装置には、導線、ランドおよび他の回路構造要素を備えた、かかる誘電体層の複数の回路面を含んでもよく、この目的のためにまた、個別面間に複数のコネクタビアを含んでもよい。この装置には、かかる回路面を自身の外側に担持する金属／金属酸化物または金属／誘電体ポリマーコアなど、キャリア構造要素をさらに含んでもよい。アセンブリには、抵抗器、コンデンサ、インダクタ、アンテナ（たとえばＲＦＩＤタグ用）、ＲＣフィルタ、変圧器、トランスデューサ、圧磁、圧電および化学または機械センサ（受動部品）と、集積回路ならびにトランジスタおよびダイオードのような他の装置などの半導体装置（能動部品）などの能動ならびに／または受動電子部品をさらに備えてもよい。かかる部品は、接着、はんだ付け、接合または任意の他の従来技術によって回路面に実装される個別の部品であってもよい。代替として、受動電子部品は、印刷、スプレー、描画、または他のプロセスで誘電体層に製造してもよい。部品は、回路面に埋め込んでもよい。これによって、たとえば携帯端末におけるメインプロセッサ用により多くの表面エリアが可能になり、さらにコストを低減できる。限定するわけではないが、アセンブリは、回路面を備えた平面構造、および応用可能な場合には、平面構造を有するキャリア構造要素もまた有してもよい。

本明細書で用いるように、用語「導線」は任意の導電性要素を指すが、この導電性要素は、電子部品用のランドを電子部品またはビアホール間で電気接続し、電子部品もしくはビアホール用のランドを電子部品もしくはビアホールまたは回路面における他の種目間で電気接続する。導線は、銅から、または銅および任意のさらなる導電性材料の組み合わせから作製するのが好ましい。導線の定義は、その表面およびエッジができる限り滑らかであり、線幅および厚さができる限り均一であるという程度まで最適化されるのが好ましい。

本明細書で用いるように、用語「ランド」は、電子部品を導線に電気接続する役割をする任意の導電性要素を指す。電子部品は、接合、はんだ付け、および他の従来技術によってランドに電気接続してもよい。

本明細書で用いるように、用語「誘電体材料」は、導電性でない任意の材料を指す。この材料は、有機または無機であってもよい。それが有機である場合には、たとえば、ポリイミド、フッ素化ポリマー（たとえばＰＴＦＥ）、エポキシ樹脂（たとえばＦＲ４［難燃剤エポキシ／ガラス繊維ラミネート］、高Ｔ_ｇＦＲ４材料、ＢＴ樹脂、シアン酸エステル樹脂）、ＡＰＰＥ、ＥＰＰＯ、ＬＣＰ（液晶ポリマー）、フェノール樹脂、アクリル樹脂、ポリアルキレン樹脂、ポリウレタン樹脂、および他の従来のポリマーなどのポリマー、ならびに、複合材料であって、前述の樹脂、ならびにさらに、好ましくはガラス（イソラ（Ｉｓｏｌａ）もしくはディエレクトラ（Ｄｉｅｌｅｋｔｒａ）のレーザガラス、またはデュポン（ＤｕＰｏｎｔ）のサーマウント（Ｔｈｅｒｍｏｕｎｔ）（登録商標））、または石英ファイバ、カーボンファイバ、セラミックファイバ、ポリマーファイバ、ガラスパウダ、石英パウダ、セラミックパウダおよび紙などの好ましくは強化材から構成された複合材料と、であるのが好ましいであろう。強化材は、材料の寸法安定性を向上させるために用いられる。ＵＶ吸収コーティング（イソラ（Ｉｓｏｌａ）、ディエレクトラ（Ｄｉｅｌｅｋｔｒａ））を有する平織りガラスを用いることによって、材料の均一なレーザアブレーションが可能になる。誘電体は、さらにセラミックであってもよい。

本明細書で用いるように、用語「三次元構造」は、誘電体層における任意の凹部を指す。三次元構造には、トレンチ、およびたとえば部品凹部であってもよい他の凹部などの構造要素が含まれる。構造要素はまた、ビアホールであってもよい。構造要素は、回路パターンに対応する。トレンチおよびビアホールは、ビアホールがたとえばトレンチ内に位置するという点で、重ね合わせが可能である。

本明細書で用いるように、用語「トレンチ」は、特定のトレンチの深さ、長さおよび幅が、かかるトレンチをほぼ充填することによってこのトレンチに形成される導体と同じ寸法を好ましくは有するという点において導線を画定する凹部を指す。同じことは、このように適切な形状でトレンチに同様に形成されるランドにも当てはまる。トレンチおよびランドの断面は矩形か、または（Ｖ）字形の溝を有するのが好ましいが、しかしもちろん、任意の適切な形状であってもよい。

本明細書で用いるように、用語「部品凹部」は、電子部品を収容する役割をし、かつこの目的のために部品とほぼ同じ形状を有する凹部を指す。部品凹部は、部品を誘電体層に埋め込むことができるように、電子部品の高さより大きな深さを有するのが好ましい。導電性構造要素を部品凹部に形成して、かかる凹部に挿入される電子部品の端子を、回路面における他の導体構造へ電気接続してもよい。部品凹部の断面および平面図は、矩形が好ましいが、もちろん必要に応じて、任意の形状であってもよい。

本明細書で用いるように、用語「ビアホール」は、少なくとも２つの回路面に接触する、誘電体材料における開口部であって、かかるビアホールを介してこれらの平面間で電気接続がなされるようにする開口部を指す。ほとんどの場合、ビアホールは、２つのかかる平面を接続するだけである。かかるビアホールがアセンブリの外側に位置する場合には、それはブラインドホールになる。ビアホールが、最も外側の回路面の下に位置する２層間に位置する場合には、それは埋め込みホールになる。ビアホールは、円筒形が好ましいが、またＶ字形であってもよい。

さらに、構造要素はまた、たとえばシールド手段（電磁放射および／または排出に対してシールドする金属化エリア）など、製造される他の機能装置に対応してもよい。

用語「粒子」には、導電性粒子および電気絶縁粒子を含んでもよい。後者は、たとえばＳｉＯ_２、Ａ１_２Ｏ_３、ＳｒＴｉＯ_３、ポリウレタン、ポリアセテートおよび様々なガラス微粒子などの誘電体粒子であってもよい。

本明細書で用いるように、用語「導電性粒子」は導電性粒子である任意の粒子を指すが、これらの粒子は、金属または半導体導電性を有する。これらの粒子は、たとえばＣｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｓｎ、Ｚｎ、Ｂｉ、Ａｌ、Ｉｎ、これらの金属同士のおよびこれらの金属と他の元素との合金などのたとえば金属粒子と、たとえば金属酸化物（たとえばＩＴＯ［酸化インジウムスズ］）、金属硫化物、金属タングステン酸塩、および他の半導体などの半導体と、Ｎｉ／Ｐ、ＡｇＰｔ、ＲｕＯ_２、ＳｒＲｕＯ_３およびグラファイトなどの導電性カーボン（たとえばコロイドグラファイト粒子）などの抵抗材料粒子と、たとえばポリピロールおよびポリチオフェンなどの導電性高分子と、誘電体粒子であってもよい。導電性粒子は、ナノ粒子であるのが好ましく、球状であってもよい。それらはまた、カーボンナノチューブであってもよい。粒子はまた、言及した材料、およびさらなる材料の組み合わせであってもよく、これらのさらなる材料は、たとえば、金属層または銅粒子などの金属粒子で被覆された、ガラスもしくはセラミックまたはポリマーの絶縁コアを有し、かつ銀などの別の金属で被覆された粒子などのたとえば被覆粒子などである。粒子の製造は公知である。たとえば、ポリマーコアおよび金属コーティングを有する粒子は、従来のめっき技術を用いて金属でめっきされるマイクロポリマー粒子から形成してもよい。粒子は、たとえば、界面活性剤および／または有機溶剤を任意に含む、たとえば水媒体などの流体に分散される。粒子はまた、２つの媒体間の反応で形成してもよく、これらの媒体には、たとえば、酸と反応する複素環モノマーおよび真性導電性ポリマーを形成する酸化剤などの適切な物質が含まれている。

本明細書で用いるように、用語「真性導電性ポリマー」は、ポリアセチレン、ポリチオフェン、ポリピロール、ポリアニリンなど、そのポリマー構造ゆえに導電性である任意のポリマー材料を指す。かかるポリマーは、たとえば、適切な陰イオン（酸）がある状態でそれぞれのモノマーを酸化させることによって形成され、それによって、ポリピロリウムｐ−トルエンスルホン酸塩などの導電性ポリマー塩が形成される。

本明細書で用いるように、用語「直接描画技術」は、適切な手段での連続的「描画」によってパターンが生成されるマスクレス法を用いて、回路アセンブリの表面にパターンを生成できる任意の技術を指す。この目的のために、インクジェット技術におけるプリントヘッドなどの描画手段もしくは処理される基板、またはその両方が、基板にパターンを生成するために互いに対して移動される。この目的のために、Ｘ−／Ｙ−および任意にＺ−動作制御ならびに基板ホルダが、さらなる適切な視覚制御手段と同様に設けられる。かかる移動は、ラインごとの相対移動か、またはパターンの導線もしくは他の構造要素に沿った移動であってもよい。一般に、パターンを不連続的に直接作成することが必要であろう。すなわち、描画を開始し、次に描画し、描画すべき構造のある部分を終了した後で、再び描画動作を中止することによって行う（開始／中止モード）。かかる方法は、たとえばインクジェット（印刷）技術、マイクロシリンジもしくはマイクロペン（代替として羽根ペン）技術、任意の転写印刷技術、レーザエアロゾル技術、またはミルアンドフィル法である。さらに、レーザアブレーションが任意に後続するガス動的スプレー技術がまた、直接描画技術として見なされる。これらの方法間の区別は、パターンの生成方法の原理に関連して本明細書で前に行った。パターン層を作製するために用いられる材料に関連して、また、いわゆる導電性粒子適用技術と全ての他の直接描画技術との間で区別をしてもよい。前者の導電性粒子適用技術には、全ての方法、すなわち、バインダに分散された金属粒子から構成された層などの、導電性粒子を有する層を形成するために材料が堆積される全ての方法が含まれる。この実施形態とは別に、パターン層は、たとえば真性導電性ポリマー材料、レンズおよび導光路用の光透過性材料を始めとする誘電体材料、セラミックならびに生物材料を有する層など、導電性粒子を含まない他の直接描画技術で製作される。直接描画技術で堆積される材料は、さらなる金属化に関連して、レオロジー（たとえば非ニュートン）、粘性、引っ張り強度、表面張力（基板材料への接触角）、導電率または触媒活性に対して所望の特性を有するように選択される。直接描画技術で堆積される材料は、その材料に所望の特性を与えるために、堆積方法の後で有利に焼結（硬化、アニール）してもよい。この焼結はまた、基板表面への作製された層の付着を向上させるのに適しているであろう。焼結は、たとえば、熱またはレーザ処理によって達成してもよい。

本発明による方法は、電子回路アセンブリを製造する役割をする。このアセンブリには、誘電体材料から作製された１つまたは複数の誘電体層が含まれ、各層は、導線構造を有し、またこの方法には、次の方法ステップが含まれる。すなわち、
ａ）誘電体層を備えるステップと、
ｂ）レーザアブレーションによって誘電体層に三次元構造を形成し、トレンチおよび部品凹部を有する群から選択される１つまたは複数の構造要素を層に設けるようにするステップと、
ｃ）構造要素において露出した誘電体層の表面領域の少なくとも一部に流体を適用するステップであって、流体が、導電性粒子または真性導電性ポリマーの少なくとも１つを含むかまたはそれを表面上で形成し、流体が、その中に懸濁された導電性粒子を好ましくは含むかまたは前記表面領域で導電性粒子を形成できるステップと、
ｄ）構造要素における表面領域を金属化するステップと、
である。

トレンチおよび部品凹部とは別に、ビアホールがまた、レーザアブレーションまたは任意の他の手段によって、誘電体層に三次元構造要素として製作されてもよく、必要ならばその後で、方法ステップｃ）における流体をもたらされてもよい。

本発明による方法は、従来技術の方法に勝る多くの利点を有する。なぜなら、それは、次のものをなくすからである。すなわち、
ｉ）銅箔／プリプレグ（ガラス繊維マットで強化されたＦＲ４樹脂層、Ｂステージ）または銅のラミネートで被覆された樹脂の使用と、
ｉｉ）フォトイメージング、ならびにフォトツール製造、その保全および使用に関連する作業と、
ｉｉｉ）現像、エッチング、およびストリップ法などの減法的な回路定義プロセスと（これは廃棄物管理問題を回避する）、
ｉｖ）大量の有毒廃棄物と、
である。

本発明の方法には、極めて微細な導体構造要素を製造する可能性を提供するという主な利点がある。これによって、自身の端子側で非常に微細なピッチを有する半導体装置を、アセンブリの端子側へ容易に電気接続することが可能になる。たとえば、チップキャリアもいかなる他の中間装置も用いる必要なしに、ボールグリッドアレイまたはファイングリッドアレイを有するアセンブリに半導体装置を直接付着することが可能である。導体構造要素は、次の寸法を有することが可能である。すなわち、導線の幅：＜１０〜８０μｍ、導線の高さ：＜１０〜５０μｍ、ビアホールの直径：＜１０〜８０μｍ、ビアホールの長さ：５０〜１３０μｍ（ビアホールの最大高さは、誘電体層の厚さに一致する。誘電体層の厚さは、典型的には、５０〜１３０μｍである）。

さらに、本発明の方法を用いた回路パターンの製造によって、２つの回路面を電気接続するために金属で充填されたブラインドホールを用いることが可能になる。これには、アセンブリ全体を貫通するスルーホールを有する従来の設計に勝る付加的な利点がある。スルーホールは、アセンブリの全体的な深さに依存して、最小直径を有するように設計しなければならない。なぜなら、めっきの実現は、高すぎるアスペクト比（直径割る長さの比率。したがって最小直径は、１５０μｍ）を有するホールではもはや不可能でからである。さらに、スルーホールは、導体パターンの設計に必要とされるその入口に、通常、残存導体リングを有する。したがって、ホールによって必要とされるスペースは、より一層増加される。それに対応して、回路面の大きなエリアを、回路パターンのために用いることができない。

第１の回路面が、たとえば導線および金属充填ビアホールを有する導体構造の形成によって製造された後で、さらなる誘電体層をアセンブリに適用することによって、さらなる回路面を形成してもよく、このアセンブリには、方法ステップａ）〜ｄ）に従って、第２およびさらなる回路パターンを設けてもよい。

さらに、この新規の方法には、先行技術の方法よりずっと短いという利点がある。したがって、それは、低いプロセス信頼性という欠点に悩まされることもない。これによってまた、簡略化されたプロセスシーケンスおよび使用材料の低減が保証される。これは、必要とされるレジストレーションステップがより少なく、したがって、製造のボトルネックが防がれるという事実に関連している。同様に、これは、より高い直行率につながる。なぜなら、各位置認識および整列で生じるずれのために、個別レジストレーションステップに生じるレジストレーションのずれが、プロセスステップ数の減少ために、より小さいからである。これは、より多数の回路面を製造しなければならない場合には、特に重要である。２つの回路面を備えたアセンブリは、単に層を一度位置決めして構造要素を金属または別の適切な導電性物質で充填することにより、誘電体層の各側で方法ステップａ）〜ｄ）を個々に遂行することによって作製できる。

従来技術の方法に勝る本発明による方法の別の非常に重要な利点として、この方法は、さらに、任意の誘電体材料で用いることが可能であり、したがって、非常に汎用性がある。さらに、この方法によってまた、高い誘電体表面粗さを有する必要なしに付着が可能になり、それによって、インピーダンス制御および信号減衰特性の改善がもたらされる。

さらにランドレスビア作製が、画像化作業窓を締める必要なしに可能である。この方法によってまた、１０μｍ未満の幅を備えた線幅および線間が高歩留まりで可能になる。この状況およびさらに誘電体層に電子部品をカプセル化する可能性によって、ＰＣＢ技術がそれ自体と集積回路業界の要求との間のますます広がるギャップを埋めることを可能にする導体実装密度を、著しく向上させることが可能になる。

誘電体層は三次元的な構造化が可能なので、適切な凹部の形成によって、はんだボールのためのより容易な機械的補強が可能である。電子部品を誘電体層へ埋め込むことが可能なので、より大きな信頼性がアセンブリに与えられる。なぜなら、多くの部品が、製造プロセスの一部としてカプセル化されるからである。

誘電体材料は、キャリアに接合してもよい。キャリアは、少なくとも製造ステップ中に機械的安定をアセンブリに与える役割をする。さらに、構造要素がキャリアに電気接続される場合、およびキャリア自体が導電性である場合には、電気めっきステップ中に、キャリアを用いてアセンブリに電流を供給してもよい。この目的のために、電気接触ポイントが、電流供給部としての回路面に設けられるが、これらのポイントは、三次元構造が形成されるエリアの外に位置し、キャリアと電気接触される。誘電体は、誘電体層とキャリアとの間の界面の粗さができる限り低くなるような方法で、キャリアに適用される。また、同じことは、追加回路面を生成するために、さらに誘電体層を続けて適用することにも当てはまる。これは、比較的高い粗さを備えた界面相を介して誘電体を銅に接合する従来の方法とは矛盾する。この滑らかな界面相ゆえに、インピーダンス制御が、以前の方法を用いるよりもはるかに容易に遂行され、望ましくないキャパシタンスが回避される。したがって、インピーダンスを制御された回路が、この方法で容易に達成可能である。

キャリアは、多層コア材料、たとえばステンレス鋼プレスプレートなどの金属板、たとえば剥離フィルムなどの誘電体フィルム、および半導体装置を含む群から選択してもよい。キャリアは、サンドイッチとして形成されるのが好ましい。

キャリアが多層コア材料である場合には、誘電体材料は、両側でキャリアに付着されるのが好ましい。多層コア材料は、当業者に公知の、任意の従来の多層材料であってもよい。すなわち、多層回路キャリアは複数の誘電体層で構成されるが、これらの層は、ＦＲ４材料と、内側層のめっきビアホールならびに外側のビアホールおよび／またはランドを特に接続する銅導体構造と、からなるのが好ましい。多層コア材料はまた、ポリイミド、フッ素化ポリマー（たとえばＰＴＦＥ）、エポキシ樹脂（たとえばＦＲ４、高Ｔ_ｇＦＲ４材料、ＢＴ樹脂、シアン酸エステル樹脂）、ＡＰＰＥ、ＥＰＰＯ、ＬＣＰ（液晶ポリマー）、フェノール樹脂、アクリル樹脂、ポリアルキレン樹脂、ポリウレタン樹脂、および他の従来のポリマー、ならびに、複合材料であって、前述の樹脂、ならびにさらにガラス（イソラ（Ｉｓｏｌａ）もしくはディエレクトラ（Ｄｉｅｌｅｋｔｒａ）のレーザガラス、またはデュポン（ＤｕＰｏｎｔ）のサーマウント（Ｔｈｅｒｍｏｕｎｔ）（登録商標））、または石英ファイバ、カーボンファイバ、セラミックファイバ、ポリマーファイバ、ガラスパウダ、石英パウダ、セラミックパウダおよび紙などの好ましくは強化材から構成された複合材料と、のいずれかであってもよい。

多層コアキャリアの製造のために、プリプレグを備えた片面銅被覆材料の次の組み合わせを選択してもよい。すなわち、レーザプレグ（Ｌａｓｅｒｐｒｅｇ）、Ｔ_ｇ：１７０℃＋レーザプレグ（Ｌａｓｅｒｐｒｅｇ）、Ｔ_ｇ：１７０℃；ＩＳ６２０、Ｔ_ｇ：２００℃＋ＩＳ６２０、Ｔ_ｇ：２００℃、Ｎ４０００−１３、Ｔ_ｇ：＞２１０℃＋Ｎ４０００−１３、Ｔ_ｇ：２１０℃、Ｎ４０００−６ＬＤ＋Ｎ４０００−６ＬＤ、Ｔ_ｇ：１７５℃、Ｔ_ｇ：１７５℃、Ｎ５０００ＢＴ、Ｔ_ｇ：１８５℃＋Ｎ５０００ＢＴ、Ｔ_ｇ：１８５℃、アカフレックス（ＡＫＡＦＬＥＸ）ＫＣＬ ＰＩ＋アカフレックス（ＡＫＡＦＬＥＸ）ＫＣＬ ＰＩである。

金属層は、銅層または鋼層が好ましく、ステンレス鋼プレスプレートがより好ましい。ニッケルおよび銅を、鋼層に電気めっきすることができる。好ましくは、このプレートの一側または両側は、２μｍ未満の膜厚を備えた無孔性銅の完全なコーティングで被覆してもよい。金属層は、従来のプリントエッチング法またはセミアディティブ法を用いて構造化してもよい。この層は、剛性な導電性キャリア層であることが優先する。代替として、キャリアはまた、好ましくは滑らかだが剛性でノンスティックキャリア層である剥離フィルムであってもよい。かかる剥離フィルムは、たとえば、ＰＴＦＥ（ポリテトラフルオロエチレン）、ＦＥＰ（フルオロエチレンプロピレン）、ＰＦＡ（パーフルオロアルコキシ）、ＥＴＦＥ（エチレンテトラフルオロエチレン共重合体）、Ｅ−ＣＴＦＥ（エチレン−クロロトリフルオロエチレン）、ＰＶＤＦ（ポリフッ化ビニリデン）またはＰＶＦ（ポリフッ化ビニル）のようなフッ素樹脂からなってもよい。代替として、キャリアはまた、アセンブリをぴんと締める役割をするフレームであってもよい。

キャリアは、方法ステップｃ）またはｄ）の後で、誘電体層から除去してもよい。この場合に、導体構造要素が三次元構造で形成されている誘電体層は、かかるキャリアなしでさらに用いられる。かかる条件下で、さらなる導体構造要素を、それまでキャリアに付着されていた誘電体層の側に形成し、両側適用を形成してもよい（回路面の双方向形成は、一回路面が製造された後で特に有利である）。キャリアが誘電体層から除去されない場合には、キャリアは、回路アセンブリに安定性を与え、また、多層コアがキャリアとして用いられる場合には、さらなる相互接続部を作成する。プレートがニッケルめっきされている場合には、鋼板の容易な除去が可能である。

キャリアは、最下部の回路面のブラインドホール用ベースとして用いてもよい。この目的のために、キャリアは、ビアホールがレーザドリルによって誘電体層に作製される間に、「ランド」としての役割をし、その結果、材料へのレーザビームのさらなる貫通が防がれる。キャリアが金属層、多層コアもしくは他のＰＣＢ、またはチップなどの半導体装置である場合には、電気めっき用の電気接触は、これらのビアホールを通して実現してもよい。ＰＣＢがキャリアとして用いられる場合には、ビアホールは、金属エリアがＰＣＢの外側に位置する場所で優先的に作成される。キャリアがプロセスの後の段階で除去される場合には、導電性材料を充填されたビアホールの一端部における露出した接触エリアは、たとえばボールグリッドアレイなど、電子部品用のランドとして用いてもよい。したがって、最上部の誘電体層に回路面を形成している間に、さらなる回路面が、外されたアセンブリの下側に形成される。できれば、キャリアを除去した後で、本発明の方法を用いて、誘電体材料を構造化し、その下側に回路パターンを生成してもよい。

三次元構造は、誘電体材料のレーザアブレーションによって生成される。レーザアブレーションによって形成される凹部は、溝などのＶ字形が好ましい。これによって、トレンチおよびビアホールにおける電気めっきがさらに容易になる。なぜなら、溝の深さが、その上側の開口部と比較して小さいからである。

レーザアブレーションのために、集束または非集束レーザ光が用いられる。後者の場合（投影法）、金属マスクを用いてアブレーション構造を作製する。非集束レーザビームは、マスクに回路パターンを形成する最も微細な開口部を通して導かれる。前者の場合（直接集束方法）では、集束レーザビームは、誘電体層の表面一面を走査し、その結果、構造要素は「描画」によって形成される。両方の場合に、ビアホールを始めとする構造要素が、一動作で、すなわちさらなる整列およびレジストレーションなしに形成されるのが好ましい。

用いるのが好ましいレーザは、ＵＶまたは青の可視波長領域のレーザ光を放射する。好適なレーザは、１９２ｎｍ、２４８ｎｍ、３０８ｎｍまたは３５５ｎｍの波長を備えた光を放射する。好ましく適したレーザは、アルゴンイオンレーザおよびエキシマレーザである。ＦＲ４材料は、３０８ｎｍの光波長を有するエキシマレーザを用いて、投影法で優先的に処理してもよい。

誘電体層は、パルスレーザを用いてアブレートするのが好ましい。この方法は、各単一レーザパルスが定義されたエネルギ量を有することから、アブレートされる材料の量を再現可能に調節できるので、好ましい。定義されたアブレーション深さを達成するために、誘電体層は、事前に確定されたレーザパルス数で照射される。各個別パルスの定義されたレーザエネルギ量を備えた系統的な照射によって、材料のアブレーションを抑えることが可能である。高い値から始まって、エネルギ量は、たとえば徐々に低減され、アブレートされない材料が、凹部の壁および底部において損傷されないようにしてもよい。これによって、ビアホールが金属ベース層に触れる場合だけでなく、またビアホールが誘電体材料においてブラインドホールとして終わる場合にも、定義された深さまで下に材料をエッチングすることが可能になる。

レーザアブレーションは、たとえば、誘電体層全体にわたってビームを走査することによって実行してもよい。この目的のために、好ましくは互いに平行な凹部の第１のバンドルが、投影法によってかまたはレーザ直接集束法によって層に形成される。その後、好ましくはまた互いに平行に整列され、かつ第１のバンドルの凹部を横切り、約９０°で第１の凹部に対して整列されるのが好ましい凹部の第２のバンドルが形成される。投影法を利用しかつラインマスクを用いて、第１のバンドルの凹部を、たとえば第１の方法ステップで作成してもよい。次に、たとえば誘電体層またはラインマスクを約９０°の角度だけ回転させた後で、凹部の第２のバンドルが、第２のレーザステップで形成される。凹部が互いに交差するエリアでは、ブラインドホールが形成される。なぜなら、これらの位置では、繰り返されるレーザ処理のために、交差部が作成されない位置よりも、より多くの材料がアブレートされるからである。ブラインドホールは、照射されるエネルギ量および誘電体材料のタイプに依存して、誘電体層の厚さに対応する深さを有してもよい。

本明細書で前に説明したように、レーザの直接集束を用いた方法が実行される場合には、ビアホールを有する任意の回路を製造してもよい。この目的のために、レーザは、凹部が形成されることになる互いに平行な走査ラインにおいて、誘電体層の表面一面を走査する。しかしながら、レーザビームは、導線セクションがそれぞれの位置で生成されることになっている場合にのみ層に向けられる一方で、かかるセクションがそれぞれの位置で形成されることになってない場合には、ビームは遮断される。

ステップｃ）において、たとえば溶液などの流体に懸濁されるかまたは流体から形成される導電性粒子を用い、構造要素の全てかほんの少数もしくは各構造要素の一部のみをプライムして構造要素に導体構造を生成する（部品凹部における電気接続構造要素など）か、または方法ステップｄ）によるさらなる金属化の前に、全誘電体層もしくはその一部のみをプライムしてもよい。

表面に導電性粒子または真性導電性ポリマーの少なくとも１つを含む導電または触媒層を、インクジェット技術、マイクロシリンジまたはマイクロペン技術、レーザエアロゾル技術、ミルアンドフィル技術およびガス動的スプレー技術を含む群から選択される１つまたは複数の直接描画技術によって、堆積してもよい。

直接描画技術は、たとえば導電性粒子適用技術であってもよい。これらの技術が導電性粒子適用技術である場合には、それらは、導電性粒子を含む導電層を作製することを特徴とする。この層をプライム層として用い、その上にさらに金属をめっきしてもよい。プライム層は、その上に金属をさらにめっきするために、誘電体材料を前処理する役割をする。このプライム層は、結局、貴金属触媒前処理、および誘電体材料に金属をめっきするために通常必要な任意の他の前処理に対して、完全にまたは少なくとも部分的に取って代わってもよい。しかしながら、結局、プライム層を追加的に触媒することが必要になる可能性がある（たとえば、電荷交換反応により、貴金属イオン水溶液から貴金属を堆積することによって）。適切なバインダまたは結合剤が導電性粒子層で用いられる場合（たとえば、誘電体が有機性である場合には適切な有機ポリマー、または誘電体が無機性である場合には適切な無機材料）には、プライム層はまた、プライム層と誘電体との間に特定の接合を生じることによって、誘電体材料へのめっき層の付着を媒介してもよい。粘着エンハンサーを用いて、誘電体への導電性粒子層の付着をさらに向上させてもよい。かかるエンハンサーには、たとえば第四アンモニウム塩または触媒インクを含んでもよい。

インクジェット技術は、直接描画によって、構造要素において露出した誘電体層の表面領域に所望のパターンを生成することを特徴とする。これは、それぞれの領域に適切な流体の非常に小さな液滴を正確に置くことによって行われる。この目的のために、自身の非常に小さな孔からこれらの領域へ向かって流体を射出するコンピュータ制御のプリントヘッドが用いられる。かかるプリントヘッドは、紙または他の材料に印刷するための一般的なインクジェット技術から公知である。流体は、圧電もしくは圧磁または圧弾性効果によって、プリントヘッドから射出してもよい。一般にこの目的のために、流体用の貯蔵部がプリントヘッドに設けられ、小さな液滴が貯蔵部から射出されるように、機械的パルスが流体にかけられる。この液滴の速度は非常に速く、一旦それがアセンブリ表面に当たれば、表面と液滴の密接な接触が保証されるようにする。描画プロセスのために、プリントヘッドは、誘電体層の表面に対して、小さな距離で移動される。この相対的な移動中に、アセンブリに向けた流体の連続的または不連続的射出が行なわれる。プリントヘッドもしくはアセンブリまたは両方を、ラインごとにもしくは描画されるパターン構造にぴったり沿って、Ｘ−またはＹ−方向に移動してもよい。流体は、所望の特性を有する層を作製するように意図されている。たとえば、流体は、銀粒子を含む分散体である。流体には、粒子または堆積される任意の他の材料および適切な溶剤を含んでもよい。溶剤は、堆積後に蒸発するように選択するのが好ましい。

マイクロペンまたはマイクロシリンジの技術は、ペンまたはシリンジ状ツールを表面に接触し表面全体にわたって引っ張ることによって、およびたとえばピストンでペンまたはシリンジから材料を押し出して材料を堆積することによって、堆積される材料をアセンブリ表面に描画することを特徴とする。この動作中に、材料は、ペンまたはシリンジの先端における孔を通して射出されて表面に堆積される。この目的のために、ペンまたはシリンジは、流体を充填されたノズルを有する。この技術で生成される構造に依存して、ノズルの先端の孔は、好ましくは直径が５０μｍ〜２ｍｍの開口部を有する。射出される材料は、貯蔵部に入れられている材料に適切な圧力をかけることによって、ペンまたはシリンジから押し出してもよい。粒子は、ナノ粒子が好ましい。溶剤は、好ましくは低沸点液体であり、その結果、表面または誘電体層との接触後に容易に蒸発する。この目的のために、堆積後に流体を低温で加熱して、その溶剤をどれも蒸発させ、次に、アニールして、表面に残された粒子を一緒に焼結してもよい。材料はまた、はんだペースト、および接着剤、シーラントまたはダイ接着剤であってもよい。ペンまたはシリンジは、コンピュータ制御の支援でアセンブリ表面全体にわたって移動される。

さらに転写フィルム技術（たとえばＭＡＰＬＥ ＤＷ＝（Ｍａｔｒｉｘ Ａｓｓｉｓｔｅｄ Ｐｕｌｓｅｄ−Ｌａｓｅｒ−Ｅｖａｐｏｒａｔｉｏｎ Ｄｉｒｅｃｔ Ｗｒｉｔｅ）マトリックス支援パルスレーザ蒸着直接描画）を用いてもよい。この方法では、堆積される材料は、たとえば、好ましくは１〜１０μｍ厚の透明ポリマーフィルムなどの転写下地（いわゆる「リボン」）に最初に堆積される。このフィルムをアセンブリの表面に配置して、堆積される材料が、被覆される表面領域に直接向かい合って位置するようにする。次に、たとえば３５５ｎｍＵＶレーザのパルスレーザビームが、アセンブリ表面に材料が堆積されるべきエリアにおける転写フィルムに向けられる。フィルム上の材料におけるバインダが、照射されると蒸発し、蒸気が、アセンブリ表面に向かって高速で、材料に残った固体に浴びせられて、両者の密接な接触がもたらされるようにする。この方法を実行するために、転写フィルムは、アセンブリ表面の前方の所望の位置の方へ移動される。次に、レーザパルスが生成され、固体が堆積される。アセンブリおよびフィルムまたはレーザビームおよびフィルムを移動させることによって、材料は所望の位置に堆積される。繰り返すと、この目的のために、Ｘ−／Ｙ―および任意にＺ−動作コンピュータ制御ならびにアセンブリホルダが、さらなる適切な視覚制御手段と同様に設けられる。堆積後に、材料は、直接描画された構造要素の所望の特性を達成するために、焼結するのが好ましい。この目的のために、レーザを有利に用いてもよい。この目的のために、赤外線レーザを用いるのが好ましい。代替として、電子アセンブリは、オーブンで加熱してもよい。また、レーザを用い、レーザアブレーションによって、ブラインドまたはスルービアを形成してもよい。さらに、余分な材料をまた、レーザの支援でアブレートしてもよい。

さらに、レーザエアロゾル技術を用いてもよい。この方法を実行するために、レーザおよびエアロゾル発生手段が用いられる。エアロゾルは、基板の表面に導電または触媒層を形成するのに適した流体から生成される。エアロゾルは、従来の空気または超音波生成によるなど、任意の従来技術によって、たとえばアルゴンガスストリームなどのキャリアガスストリームに小さなエアロゾル液滴（直径１〜５μｍ）を生成する噴霧器で生成してもよい。エアロゾルを生成する流体およびしたがってエアロゾルは、堆積される材料を含む。この方法で、たとえばＡｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｃｕ、ＡｇおよびＮｉ、ならびにそれらの合金などの金属を堆積してもよい。また、たとえばＡｇ／Ｐｄ／ガラスおよびルテニウム酸塩などの抵抗材料、さらにポリイミド、チタン酸バリウムおよびＰＭＮ／ガラスなどの誘電体、ならびにＭｎＺｎフェライトなどのフェライトを堆積してもよい。Ａｕ、Ｐｔ、ＣｕおよびＡｇは、それらの化合物のうちの１つの形態でエアロゾルに含まれてもよく、さらなる熱の印加によって元素金属に分解される。エアロゾルガスストリームは、構造が形成されることになっている、基板表面の領域へ向けられる。同時に、レーザビームが、同じ表面エリアへ向けられて好ましくは集束され、基板表面に当たるエアロゾル粒子を、基板表面の制限されたエリアに固着させる。加熱によって、エアロゾル溶剤が、同時に蒸発する。レーザは、Ｎｄ：ＹＡＧレーザが好ましいであろう。エアロゾル供給部は、レーザビームの近くに位置するのが好ましい。たとえば、エアロゾルが通って出て行く複数の先端孔は、基板表面の近くに位置する。基板までのエアロゾルノズルの適切な距離は、最適分解能（線幅および線間）を達成するように調節しなければならない。レーザビームが表面に当たる領域に材料が堆積されるだけなので、この方法で、非常に微細な線およびエリアを生成可能である。適切な層の厚さを実現するために、マルチパス適用が選択される。この方法において、表面へのエアロゾル供給を中断する機械的シャッタ手段により、材料適用の適切な中断を実現してもよい。エアロゾルの堆積後、作製された構造要素を、たとえばオーブンでアニールして、堆積された材料の任意の化合物を所望の形態、たとえば金属に分解するのが好ましい。

さらに、ミルアンドフィル技術を用いてもよい。この場合には、誘電体層に三次元構造が形成される。適切な流体が、凹部構造に充填される。次に、構造凹部上に突き出た材料が、ドクターブレードを用いて除去される。流体は、構造において露出した表面を容易に濡らし、その中を容易に流れるが、しかしまた、基板の表面から流体を簡単に除去することが可能なようには基板の表面を流れない適切な特性を有するべきである。

レーザアブレーションが任意に後続するガス動的スプレー技術がまた、直接描画技術と見なされる。適切なガス動的スプレー技術は、たとえば高速粒子凝固（または冷却ガス動的スプレー）法であってもよい。この場合には、高速低温ガスを用いて、基板へパウダを運ぶ。粒子は、高速不活性ガスストリームに運ばれて、基板表面上にスプレーされる。この技術を用いて、約２０〜４０μｍの線幅を有する構造要素を作製してもよい。レーザアブレーションを用いることによって、構造サイズを、たとえばサブミクロン範囲にさえ減少させることが可能である。

方法ステップｄ）における金属化は、無電解または電解金属めっき技術の少なくとも１つによって実行するのが好ましい。金属めっきは、アセンブリの外側全体にか、またはその一部、すなわち触媒されたおよび／または導電性粒子層で被覆されたエリアだけに、実行してもよい。

構造要素において露出した誘電体材料の表面領域は、その領域を、表面領域を金属化する前に化学的にかまたはプラズマ技術でデスミアすることによって、前処理してもよい。誘電体のタイプに依存して、デスミアは、酸性もしくはアルカリ性過マンガン酸塩、水酸化ナトリウム溶液、または有機溶剤の作用で実行してもよい。かかる応用は、当業者に公知である。その後、追加的な洗浄動作を実行してもよい。

無電解めっき技術は、当業者に公知である。それは、金属が、溶液、好ましくは水溶液から誘電体材料へ堆積される技術に関するが、この堆積は、めっきされる表面エリアへ触媒材料が堆積される触媒ステップと、めっき金属の金属イオンの水溶液、および触媒された表面エリアにおいて金属イオンを金属へ還元できる還元剤を含む無電解めっき浴が用いられるめっきステップと、を用いることによって行なわれる。触媒剤には、一般に、塩化パラジウム／スズ（ＩＩ）もしくはパラジウム／有機保護剤コロイド（ネオパクト（ＮＥＯＰＡＣＴ）（登録商標）、アトテック）などのコロイド、または触媒剤に溶解されたパラジウム錯体として、貴金属が含まれる。両方の場合に、触媒剤は、触媒される表面エリアに吸着する。吸着は、材料を触媒する前に適用されるいわゆるコンディショナ（たとえば、水溶液におけるポリ電解質化合物）によって向上させてもよい。コロイドの場合には、保護剤は、めっきの前に除去すべきであり、このプロセスステップは、「促進」と名付けられる。錯化剤の場合には、吸着された貴金属錯体は、活性であるように還元されなければならない。かかる還元は、めっきの前に別個のステップで遂行してもよい。無電解浴は、たとえば、金属イオンのための錯化剤、安定剤およびｐＨ調整剤などの追加的成分をさらに含んでもよい。無電解めっき浴には、たとえば、銅ＥＤＴＡまたは銅酒石酸錯体などの銅錯体、ホルムアルデヒド、還元剤としての次亜リン酸ナトリウムまたはジメチルアミンボランナトリウム、およびｐＨ調整剤としての水酸化ナトリウムをさらに含んでもよい。最も好ましいめっき金属である銅とは別に、Ｎｉ、Ｃｏ、Ａｇ、Ａｕ、Ｐｄおよびそれらの合金などの他の金属もまた、無電解方式でめっきしてもよい。

無電解めっきの代わりかまたはそれに加えて、金属は、さらに電気めっき、すなわち電気分解で堆積してもよい。これによって、無電解めっき浴からめっきされる金属層または導電性粒子層などの導電層が提供される。代替として、たとえばポリピロールまたはポリチオフェン層などの導電性ポリマー層を形成してもよい。これらの層は、酸化剤（セレオ（ＳＥＬＥＯ）（登録商標）、アトテック）とそれぞれのモノマーの反応によって生成される。代替として、電気めっきの前に、炭素の適切な懸濁液から、炭素を第１の導電層として堆積してもよい。ネオパクト（ＮＥＯＰＡＣＴ）（登録商標）は、好ましいことに、ＰＴＦＥおよびポリイミド誘電体材料に電気めっきするのに適している。これらのプライミング物質は、誘電体層の全表面エリアにか、または電気めっきすべきエリアだけに適用してもよい。

本発明の一実施形態において、プライミング物質は、それが誘電体層の表面全体に適用されている場合には、たとえばレーザアブレーションによって誘電体層の表面から除去することができ、その結果、この物質は、構造要素にのみ残る。次に、金属層が、所望のエリアにのみ形成される。

金属化の前に誘電体層をプライムする別の変形には、ＵＶ光の照射によって導電性にされた層に化合物を堆積することが含まれる。たとえば、ポリ（ビス（エチルチオアセチレン））は、かかる利用に適している。

電気めっきもまた、当業者に公知であり、表面の少なくとも一部が外面的に導電性である基板、および陽極を備えることと、めっき金属の金属イオンを含む電気めっき溶液に基板および陽極を接触させることとを含む。このようにして、たとえばＣｕ、Ｎｉ、Ｃｏ、Ａｇ、Ａｕ、Ｐｄ、Ｚｎ、Ｓｎ、Ｐｂ、Ｂｉ、ならびにこれらの金属同士のおよびこれらの金属と他の元素との合金などの複数の金属を電気めっきしてもよい。銅が、最も好ましい。金属は、ＤＣ電流またはパルス電流（単極、反転パルス）を用いて、電気めっきしてもよい。

めっき条件は、最小のレベリング動作で金属が電気めっきされるように、設計すべきである。この用途に適した従来の銅めっき浴には、最大限（２０〜４０ｇ／ｌのＣｕ^２＋）に設定された銅濃度を有する硫酸を含むのが好ましい。硫酸濃度は最大２２０ｇ／ｌに設定される。さらに、たとえばビス（３−スルホプロピル）二硫化二ナトリウム塩などの有機ジスルフィド化合物が用いられる。さらに、ポリアルキレンアルコキシレートおよびそのアルキル／シクロアルキル誘導体などのレベラーを用いてもよい。

無電解めっきおよび電気めっきは、金属化の前にアセンブリを前処理するための全ての他の動作と同様に、アセンブリが垂直方向に保持される浸漬プラントか、またはアセンブリが垂直、水平、もしくは任意の他の方向に搬送されるコンベヤ化プラントで実行してもよい。この後者のプラントにおける搬送方向は、ほぼ水平である。

構造要素が粒子または金属で完全に充填される程度まで、構造要素に導電性粒子が適用されるかまたは金属が堆積、特にめっきされるのが好ましい。したがって、導線、ランドおよび充填ビアホールのジオメトリは、トレンチおよびビアホールのジオメトリによって定義される。トレンチおよびビアホールの形成が明確に定義されている場合には、それらの導線、ランドおよびエッジの幅および厚さもまた、充填ビアホールの幅および厚さと同様に、明確に定義される。１つまたは複数の直接描画技術を用いた構造要素の完全な充填、およびしたがってこれらの技術のいずれかによる導線および導電性ビアホールの全体的形成が目に見える形を示すのは、堆積された材料が十分な導電率を有し、かつ後の処理において、体積の変化も他の物理的特性の変化も起きない場合だけである。三次元導体構造要素の完全な充填ゆえに、誘電体層に対する導体構造要素の良好な付着およびしたがって熱的および機械的応力に対する回路の良好な機械的安定度が達成される。構造要素の壁および底部に銅が見事に付着することが判明した。これは、これらの条件下で金属が剪断応力を受けないという事実によるであろう。さらに、この構成にゆえに、アセンブリは良好な熱放散特性を有する。さらに、ビアホールにおける残存リングならびにドッグボーンパッドまたはファンアウトによる障害も観察されない。これによってまた、導体パターンを生成するために金属をエッチングで除く必要性をなくし得る。これにより、結果としてよりよいライン定義がもたらされる。しかしながら、この利点は、金属がアセンブリの外面全体には堆積されない場合にのみ実現される。

金属は、アセンブリの全表面エリアにめっきされるのが好ましい。多すぎる金属が三次元構造に堆積された場合には、構造要素が完全に充填されるだけでなく、金属は誘電体層の外側エリアへ付加的に堆積される。この場合には、余分な金属をエッチングで除いて表面を平坦化することによって、構造要素に隣接するアセンブリの表面領域から余分な金属を除去しなければならない一方で、誘電体材料には導電性材料がないようにして、個別導体構造要素を露出させる。任意の仕上げ方法とは別に、電子回路は、この方法ステップで完成する。たとえばＦｅＣｌ_３／ＨＣｌ、ＣｕＣｌ_２／ＨＣｌエッチング溶液またはアンモニア性エッチング溶液などの化学溶液を、銅エッチングのために用いてもよい。エッチングはまた、ＤＣまたはパルス電流を用いて電気化学的に実行してもよい。もちろん、たとえば電気化学エッチングによるほとんどの金属の除去および化学エッチングによる残渣の最終的除去などの電気化学および化学エッチングの組み合わせをまた用いてもよい。エッチングの前に、金属に軽くブラシをかけ、その表面を平坦化してもよい。エッチングは、２５〜４５℃の範囲における温度で実行するのが好ましい。エッチングは、コンベヤ化された機械で実行するのが好ましい。余分な金属の除去はまた、化学機械研磨法で遂行できる。かかるプロセスには、研磨ホイールなどの研磨手段に対して、研磨されるアセンブリを動かすことによる機械研磨、ならびにたとえばペルオキソ一硫酸塩および／もしくはペルオキソ二硫酸塩またはリン酸溶液などのエッチング溶液による化学研磨が含まれる（Ｓ．コンドウ（Ｓ．Ｋｏｎｄｏ）ら、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．、Ｓｏｃ．、１４７、２９０７（２０００）を参照）。上記の方法の組み合わせを用いてもよい。これらの方法を用い、金属を外側エリアから完全に除去して、金属が、構造要素のみに残り、かつ好ましくは誘電体材料の上面と面一になるようにする。これにはまた、ビアホールを完全に充填することが含まれる。

銅を用いた金属化に続いて、さらに機能的金属層を形成してもよいが、これらの層は、ラップ接続のための、またはチップの接合のための接触ストリップとしての役割をすることが可能である。ボールグリッドアレイおよびファイングリッドアレイに適した機能層は、特に適切である。

本発明のさらなる一実施形態において、回路面の仕上げの前に、導電性粒子層もしくは任意の他の導電性直接描画層および／または金属層を適用することにより、電子部品を回路面に生成または配置してもよい。かかる電子部品は、誘電体にインサイチュで作製されるか、または選び取られて誘電体層の適切な箇所に配置される。電子部品は、部品凹部に実装されるかまたはそこに作製されるのが好ましい。部品作製または実装は、方法ステップｃ）の前に実行するのが好ましい。

部品凹部に電子部品を実装するために、第１に、誘電体材料または接着剤を、部品凹部の表面エリアに適用してもよい。かかる誘電体材料または接着剤は、当業者に公知である。

誘電体材料または接着剤は、三次元構造における適切な箇所に適用されるチキソトロープ液体またはペーストであるのが好ましい。誘電体材料または接着剤は、マイクロシリンジまたはマイクロペン技術を用いて、部品凹部に適用し得るのが好ましい。本発明の好ましい一実施形態には、１つまたは複数の技術によって部品凹部に電子部品を作製することが含まれるが、これらの技術は、直接描画技術であり、部品を作製するために必要な適切な材料が堆積されることを除いて導電性粒子適用技術と同一の技術である。インサイチュで作製可能な電子部品は、受動部品、すなわち抵抗器、コンデンサ、インダクタ、アンテナ、ＲＣフィルタ、変圧器、トランスデューサ、圧磁および圧電装置、または真性導電性ポリマーおよび誘電体材料の組み合わせから作製されるトランジスタなどの能動部品である。これらの部品は、１つまたは複数の直接描画技術を用いて抵抗器、コンデンサ（金属／誘電体／金属／誘電体など）、インダクタ、導電性材料等を堆積することによって、作製してもよい。繰り返すと、直接描画技術で堆積される材料は、導電性でもよいが、しかしまた、磁性材料と同様に誘電体でもよい。

部品凹部に導線を生成して、電子部品の端子への電気接続部を作製してもよい。このことは、集積回路が電子部品として用いられる場合には、特に必要である。集積回路を基板の凹部に直接付着することが、開口部における誘電体材料または接着剤を用い、集積回路を選び取って開口部に配置することによって、可能である。電子部品の端子への電気接続部を作成するために形成される導線は、１つまたは複数の導電性粒子適用技術によってか、または導線を堆積できる任意の他の直接描画技術（たとえば、導電性有機ポリマーのそれぞれのパターンを作製できる直接描画技術）によって、生成してもよい。その後、導線は、銅でめっきしてもよい。

電子部品が部品凹部に作製されたかまたは実装され、かつ適切な場所に導線が形成された後で、部品凹部をカプセル化してもよい。この目的のために、さらに誘電体材料を用いて部品凹部を充填して、誘電体層、または誘電体層表面とほぼ面一である誘電体充填材料に部品を埋め込む。カプセル化のために用いられる誘電体材料は、液体誘電体材料または成形化合物であってもよい。部品凹部が誘電体材料で充填された後、この材料は硬化される。

電子部品が部品凹部に作製されたかまたは実装され、かつ凹部が、誘電体層とほぼ面一に充填された後で、導線が、本明細書の上記で説明した技術のいずれかによって、トレンチおよびビアホールに製造される。

上記の方法ステップを実行して１つの回路面を生成した後で、さらなる回路面を生成してもよい。この目的のために、少なくとも１つのさらなる誘電体層が、アセンブリの表面に堆積される。このさらなる面の誘電体材料は、最初のものと同一でもまたは異なってもよい。これは、プリプレグをアセンブリに接合して液体誘電体でアセンブリを被覆する従来技術によって行うことができ、または別の誘電体層を製造するために適切な誘電体材料が堆積されることになる点を除いて、導電性粒子適用技術と同一の１つまたは複数の直接描画技術を応用することによってもまた達成できる。

妥当な場合には、本明細書の上記で説明したステップを繰り返して、導線、導電性ビアホールおよび埋め込み電子部品を形成してもよい。さらなる回路面を製造するために、追加誘電体層をアセンブリに適用してもよく、これらの追加誘電体層に、導線、導電性ビアホールおよび埋め込み部品を形成してもよい。

選択された本来の基板に依存して、下記のものが、次のステップになる。すなわち、
１）片面適用（最も好ましくない）のために、アセンブリは、キャリア箔または剛性基板から分離される。次に、本明細書の上記で説明した方法ステップを用いて、アセンブリの外面を処理し、かくしてアセンブリを完成させてもよい。その後、この装置は、はんだマスクおよびはんだ付け可能コーティングの適用のために、最終仕上げセクションに送ることができる。次に、電子部品を、アセンブリの最外側層に付着してもよい。最後に、アセンブリをテストおよび検査してもよい。
２）説明した両面適用のために、キャリアとして多層コアの場合には、アセンブリは最終仕上げしてもよく（はんだマスクおよびはんだ付け可能コーティングの適用、最外側層への電子部品の付着、ならびにテストおよび検査）、剥離シートが用いられた場合には、そのときまで剥離シートに付着されていた側で、説明したような導体構造の製造が繰り返される。次に、アセンブリは、本明細書の上記のように最終仕上げ動作に至ってもよい。

最後に、腐食に対してまたははんだ付け中に導体構造の銅表面を守るために、アセンブリの外側に終端面が作製される。この目的のために、アセンブリより前に作業を完成させるために、直接描画技術を用いて、はんだ、はんだ付け可能仕上げ材、たとえば永続的または補助的レジスト好ましくはフラックスラッカー、および外側基板表面へのはんだマスクを堆積することができる。

下記の例は、本発明をより詳細に説明する役割をする。

同じ参照符号は、個別の図で同じ要素のために用いられる。

図１は、多層の構築中における回路面構成の概略図を示すが、方法ステップａ）〜ｅ）は、プロセスの個別プロセスステップを表す。アセンブリは、誘電体層５およびキャリア１からなり、キャリアは、金属層が除去されるまで、金属層から作製されている。図１ａには、誘電体層５に、導線１０’およびブラインドビアホール１０ならびにビアホール１０’’と組み合わされた導線を有する構造要素が、レーザアブレーションによって設けられているのが示されている。ビアホール１０’’と組み合わされた導線は、金属層１まで下に延びる。図１ｂには、導線１０’、ブラインドビアホール１０、およびビアホール１０’’と組み合わされた導線が、プライミング物質１２のコーティングで被覆されているのが示されている。このコーティング１２は、めっきされ、金属１３で完全に充填されたように図１ｃに示されている。余分な金属１３が、誘電体層５の表面にめっきされている。金属層１は、この目的のために、プライミング物質１２のコーティングに電流を供給するための接触要素として用いられた。この目的のために、第１に、銅層が無電解めっきで形成され、第１の導電層を形成した。さらに、金属はまた、電気めっきすることが可能である。したがってまた、導線１０’は、ブラインドビアホール１０および金属層１を介して、電気的に接触することが可能である。余分な金属がエッチングで除去された後（図１ｄ）、多層が形成されるように、さらに誘電体層１４が適用された（図１ｅの図）。金属層１は、最後の方法ステップ（図１ｆ）で除去される。電子部品１１が、導体構造要素１０、１０’および１０’’に付着されるように概略的に示されている。

本発明のこの実施形態において、キャリアの金属層１は、ビアホール１０、およびビアホールと１０’’と組み合わされた導線をアセンブリの下側から暫定的に覆う役割をする。金属層１により、直接電気接続を介して、容易な金属化が可能になる。同時に、金属層１はまた、レーザが金属層１を除去できないので、ランドエリアまたはレーザボアホールのベースとしての役割をする。さらに、金属層１は、従来の光構造化技術によって、回路パターンオプションを形成できる。次に、好ましくは完成した多層において、金属層１はまた、その上に堆積された金属と一緒にエッチングで除去することができ、それによって、充填されたブラインドビアホール１０の接触エリアが露出される。この実施形態において、後者の接触エリアは、ボールグリッドアレイ（ＢＧＡ）パッドとして適格である。ドッグボーンパッド、ファンアウトおよび残存リングは、従来方式とは異なり、この方法では形成できない。

図１に対応して、図２は、多層の構築中における回路面構成を概略的に示すが、キャリア１は、ブライトニッケル１’’でめっきされたベース金属板１’か、または銅層１’’でめっきされた磨き鋼板１’である。図１とは逆に、金属層１’および銅層１’’は、図２ｄによる方法ステップでは既に除去されている。この変化によって、この方法は短縮される。

図１に対応して、図３は、多層の構築中における回路面構成を概略的に示すが、図３ｂおよび図３ｃによる方法ステップは、１つの単一方法ステップに組み合わされている。これによって、プロセスの効率が向上される。

図４は、多層の構築中における回路面構成を概略的に示すが、この図は、原則として図１に対応する。導体構造要素を備えた銅の外側層１５’を有するＰＣＢ１５が、キャリアとして用いられる。先行するステップで、誘電体層５が、銅の外側層１５’に適用される。図１に従って、誘電体層における導体構造要素の生成、ベース層または触媒作用のそれぞれのさらなる適用、および図４ｂ〜４ｄによる方法ステップに対応する金属化が続く。その後、余分な金属１３は、図４ｅによる方法ステップで除去される。図４ｆによる方法ステップにおいて、さらなる誘電体層１４が、図１で説明するように適用される。

本発明のこの実施形態において、埋め込みブラインドビアホールの一部、およびブラインドビアホールと組み合わされた導線は、それらが銅の外側層１５’まで下に延びて、この銅の外側層の部分と電気接触するように、形成される。

本発明のさらなる例において、部品凹部の形成、そこにおける電子部品のための接続線の生成、および電子部品の実装を追加的に含むプロセス図を図５に示す。

第一に、キャリア１に誘電体層５が設けられる（図５ａ）。レーザアブレーションによって、構造要素が誘電体層５に形成されるが、これらの開口部は、たとえば導線凹部１０’および部品凹部１０’’’用である（図５ｂ）。破線によって、さらに隠れた凹部１５が図に示されているが、これらの凹部１５は、電子部品の端子を、構造要素１０’に形成される導線に電気接続する導体構造要素の生成のために設計されている。その後、部品凹部１０’’’の底部に接着剤を適用して、凹部に接着層１６を形成するが、この接着層１６は、凹部の底部エリアよりわずかに小さく、そこに実装される部品の表面エリアにおおむね対応する（図５ｃ）。次に、部品１７、たとえば抵抗器が、部品凹部１０’’’に実装され、その底部に、接着層１６によって接合される（図５ｄ）。次に、導体構造パターン１８が、部品凹部１０’’’および凹部１５に形成されるが、凹部１５は、図５（図５ｅ）において隠されている。このパターンは、導電性粒子適用技術、または導電性パターンを形成できる任意の他の直接描画技術によって形成されるのが好ましいであろう。なぜなら、フォトレジストの適用／露出／現像シーケンスなどのさらなるパターン化ステップが要求されず、単一のパターン化／堆積ステップで十分だからである。その後、部品凹部１０’’’、および接続線１８のために設計された凹部１５は、誘電体材料１９を用いて埋め込まれる（図５ｆ）。続いて、プライミング物質２０のコーティングが、アセンブリの表面全体に堆積される（図５ｇ）。プライミング物質は、導電性粒子適用技術のいずれかによって、またはたとえばコンディショニング／触媒化／促進シーケンスなど、めっき技術で従来的に用いられる前処理によって堆積される導電性粒子であってもよい。次に、アセンブリは、金属、好ましくは銅で、その表面全体にめっきされる（図５ｈ）。この方法は、任意の従来の手段を用いて無電解式に銅をめっきし、次に銅を電気めっきすることによって実行してもよい。最後に、余分な銅が、エッチングによってアセンブリの表面から除去され、導線１０’およびビアホールにのみ銅が残される一方で、もう一方の表面エリアは銅がない（図５ｉ）。この方法ステップを用いて、導線であり、かつビアホールである１０’が、最終的に生成される。

以下に、本発明に従って製造されるアセンブリの様々な構成を示す。

図６ａに対応する構成部分タイプ０の製造のために、回路パターン（導線２およびブラインドホール３）を誘電体層４に埋め込んだキャリア１が、出発材料として用いられる。キャリア１は、ニッケルか銅（図示せず）でめっきされて誘電体層４で被覆された銅箔もしくは鋼板または他のキャリアであってもよい。上側回路面が完成した後で、プリプレグ５が、誘電体層４に適用される。別の変形では、接合またははんだ付け箇所として働くように、機能層を、銅線２および充填ブラインドホール３の表面に設けてもよい。第２の誘電体層５に、本発明に従って構造を設けるか、および／またはさらなる層を積層してもよい。さらに別の変形において、面実装チップサイズパッケージに適した機能層を、導線２およびブラインドホール３の銅表面に堆積してもよい（表面処理）（変形は図示せず）。

図６ｂに対応する構成部分タイプ１の製造のために、構成部分タイプ０が用いられ、キャリアの下側に位置しかつ金属ベース層としての役割をする銅層が、導線６の作製のための構造要素を設けられる。その後、この表面にプリプレグ７を積層することによって、および本発明に従ってプリプレグに回路パターン（図示せず）を設けることによって、この側にさらなる回路面を製造してもよい。

図６ｃに対応する構成部分タイプ２の製造のために、構成部分タイプ０が用いられ、上側誘電体層５が、さらなるブラインドビアホール８および導線（図示せず）を生成することによって、導体構造要素を設けられる。その後、電子部品を収容する役割をする誘電体最終層が、最上部の回路面に適用される。この誘電体層には、同じ方法で導体構造要素を設けてもよい（図示せず）。最後に、キャリアの下側に位置しかつ金属ベース層９としての役割をする銅層が、導線の作製のための構造要素を設けられる（図示せず）。別の変形において、この銅ベース層はまた、エッチングで除去してもよい（図示せず）。さらに別の変形において、面実装チップサイズパッケージに適した機能層を、銅表面に堆積してもよい（表面処理）（図示せず）。

図６ｄに対応する構成部分タイプ３の製造のために、６ｂによる構成部分タイプ１が用いられる。キャリア１に付着された１つまたは両方の誘電体層５、７が、本発明による方法を実行して、導体構造要素１０を設けられる（下側誘電体層における導体構造要素が示されている）。導体構造に付着された電子部品１１が、概略的に示されている。それに対応して、導線（図示せず）およびブラインドホール１０が形成される。その後、さらなる層を生成するか、またはキャリアの下側に存在する銅層を、エッチングで除去してもよい（図示せず）。

図６ｅに対応する構成部分タイプ４の製造のために、多層コアキャリア１’が用いられる。このキャリア１’に、回路パターン２を任意に設けてもよい。この場合に、誘電体層５および７が、多層コアキャリア１’の両側（図の下側部分）または一側のみに適用され、誘電体層５および７には、本発明に従って導体構造要素１０および１１が設けられる。図１ｅに示す下側の実施形態では、第１の誘電体層５が導体構造要素１０、１１を設けられた後で、導線１１が形成されかつ充填ブラインドビアホール１０が生成された後に、第２の誘電体層７が、多層コアキャリア１’の上側に適用される。

下記で、本発明により電子回路アセンブリを製造するための例を、詳細に説明する。

実施例１
１．電子回路アセンブリを製造するために、たとえば１０層を有する既に構成された多層コアが、第１の方法ステップで選択された。このアセンブリは、下記のように、さらなる方法ステップによって処理されることになった（かかる多層コア材料はまた、要求される用途に依存して別の層数、たとえばわずか２層または代替としてたとえば５０層などの多数の層を有することが可能である（たとえばＩＣの実装には、２〜１０層を必要とする））。

２．第２の方法ステップにおいて、要求される用途に適した特性を有する誘電体材料が選択された。誘電体材料は、たとえば５０μｍの厚さを有するポリイミド箔にすることが可能であり、この材料は、ＩＣの実装目的に適している（代替として、たとえば１０〜１００μｍの厚さを有する誘電体材料を用いることができる）。この材料は、多層コアの一側または両側に適用された（たとえ回路構造がその一側にのみ形成されることになっていても、寸法的安定性の理由で、両側が好ましい）。

３．一側のみまたは両側で誘電体層に三次元構造を形成するために、必要ならば、最新技術のレーザアブレーションツールを用いた。かかるツールは、好ましくは、シーメンスのマイクロビーム（Ｍｉｃｒｏｂｅａｍ）（登録商標）なる商品名を有するＵＶレーザ加工装置であった。この装置は、市販の機器で現在入手可能な最高の描画速度を有する。方法の変形では、３０８ｎｍのレーザ波長を備えたＬＰＫＦエキシマレーザが、アセンブリ上を走査するために、および投影法を用いて誘電体層に構造を備えるために、用いられた。１５μｍの線幅および２０μｍの線間を備えたマスクが、用いられた。レーザのパルスは、それぞれ６５０ｍＪのエネルギを有した。

形成された三次元構造は、多層コア上の回路パターンと一致するように配置されたビアホールと、さらに、電子回路を一緒に接続する導体を後で形成するトレンチと、製造シーケンスにおいて後で適切な受動部品を配置可能で適切なサイズの凹部と、からなっていた。

４．その後、それまでに作製されたアセンブリの一（第１の）側において、マイクロペン、マイクロシリンジまたはピックアンドプレース技術（全て市販の装置）を用いて、チキソトロープ誘電体または粘着性材料が、最後の方法ステップで作製された三次元構造の適切な凹部箇所に適用された。

５．次に、適切な機能、電気特性およびサイズで工業規格（業界標準）の個別部品（抵抗器、コンデンサ等）が、標準ピックアンドプレース設備を利用し、コアの第１の側においてチキソトロープ誘電体材料を有する凹部に挿入された。

６．次に、コアの第１の側における凹部部品を、液体誘電体材料または適切な成形材料でカプセル化し、カプセル材料および部品上面が、硬化後に誘電体層の表面と面一になるように保証した。繰り返すと、このさらなる誘電体材料は、ポリイミドが可能であり、この場合には液体であって、ひとたび硬化すると固体になる。

７．その後、それまでに作製されたアセンブリは、工業規格設備を用いて硬化された。かくして、部品凹部をカプセル化するために用いられた誘電体材料は、固体になった。適用される温度は、使用される材料に依存した。

８．多層コアの第２の側もまた誘電体材料で被覆され、かつこの側の誘電体材料層が、ビアホール、トレンチおよび凹部を有する三次元構造を設けられた場合には、方法ステップ４〜７を繰り返して、この層における凹部にチキソトロープ誘電体材料を適用した。次に、個別部品がこれらの凹部に挿入され、これらの凹部でカプセル化された。最後に、それまでに作製されたアセンブリが硬化された。

９．次に、カプセル化された部品を有するアセンブリが、工業規格化学薬品、たとえばセキュリガント（Ｓｅｃｕｒｉｇａｎｔｈ）（登録商標）Ｐ（アトテック）：過マンガン酸塩エッチング溶液）を用いてか、またはフッ素および／または酸素ガス混合物を利用したプラズマエッチング技術を用いて、デスミアされた。

１０．次に、完成した構造を、適切に修正された工業規格誘電体金属化プロセス化学薬品を用いて金属化し、優れた粘着性および銅堆積品質を保証した（たとえば無電解または直接（無電解を除く）金属化技術）。かかる銅めっき浴は、誘電体に対する金属の粘着性を向上させる適切な特性を達成するために、当業者には公知である。

１１．その後、完成した表面導電性を用い、適切に修正された工業規格銅電気めっきプロセスを利用して、全体構造を電気めっきし、三次元機構が導電性材料で完全に充填されるように保証した。

１２．次に、修正工業規格エッチングおよび平坦化プロセスの組み合わせを利用して、望ましくない銅が除去され、それによって、ビアホールおよびトレンチにおける導電性材料ならびに埋め込み部品への接続部が、最初の堆積された誘電体層の表面と面一にされる一方で、誘電体層は完全に露出され、銅は、そこから完全に除去された。余分な金属は、２つの方法ステップで完全に除去され、導線は維持された。

第１のステップでは、水平コンベヤラインが用いられた。
エッチングプラントピル
ＦｅＣｌ_３／ＨＣｌ、３５℃
１．２ｍ／分のコンベヤ速度、４．６μｍの除去深さ

第２のステップでは、垂直プラントが用いられた。
垂直モジュール
ペルオキソ一硫酸カリウム、２８℃
１．７μｍの除去深さ

この段階で、誘電体層は、利用される金属化システムに依存して平坦化プロセス後に表面に残るいかなる導電性材料も除去するために、さらなるステップを必要とする可能性がある。この目的のために、別のエッチングステップが挿入された。

１３．次に、方法ステップ１を除いて全ての先行する方法ステップを様々に繰り返して、それまでに製造されたアセンブリの一側または両側に、いくつかのさらなる層を生成した。これらの層もまた、隣接する層を接続するビアホール、トレンチ、およびカプセル化された部品を備えた部品凹部に導体構造要素を有して作製された。方法ステップの繰り返し数は、個別三次元レイアウトおよび各層における適切な受動部品と同様に、問題の回路設計に依存した。

１４．次に、所望のサイクル数の終わりに、完成した電子回路アセンブリは、直接描画技術（たとえば産業用インクジェット）を用いた、はんだマスクの適用、はんだ付け可能コーティング（たとえばＯＳＰ、ＥＮＩＧ、浸漬スズ）の適用、プロファイリングおよび最終検査（たとえば電気テスト）、梱包、ならびに出荷などの、当業者に公知の最終仕上げ作業に進む。

仕上げ作業後に、多層コアの一側または両側にいくつかの層を備えた電子回路アセンブリが作製され、層には、隣接する導体層間におけるビアホール、導線、およびカプセル化された受動部品が含まれていた。個別構造要素（層におけるビアホールおよび導線）は極めて小さかった。線幅および線間は１５〜３０μｍの範囲であり、ビアホール直径は２５〜５０μｍだった。

実施例２
次の相違を除いて、実施例１が繰り返された。

１．方法ステップ１では、多層コアの代わりに、適切に準備された（たとえば研磨された）ステンレス鋼プレスプレートが用いられた。このプレートは、工業規格銅電気めっきプロセスを用いてその全表面にわたってめっきされ、２μｍ未満の厚さを有する銅の無孔層を形成した。この銅層の厚さ分布は、ステンレス鋼板の全表面にわたって５％未満（標準偏差）だった。

２．方法ステップ２において、ポリイミド誘電体材料を用いる代わりに、サーマウント（Ｔｈｅｒｍｏｕｎｔ）（登録商標）（デュポン）ラミネートを用いたが、これは、アラミド（Ａｒａｍｉｄ）（登録商標）（デュポン）強化ラミネートであり、エポキシ樹脂を含むのが好ましい。この材料は、携帯電話または他の携帯機器用途に特に適している。

３．方法ステップ３では、コアにおける回路パターンと一致するように配置されたビアホールを有する三次元構造を形成する代わりに、ビアホールが、完成した回路基板の外側層で必要とされる回路パターンと一致するように配置された。

４．〜１２．、１２ａ．、１３．次に、プレスプレートの両側における回路面の回路レイアウトが、実施例１の方法ステップ４．〜１２．に従って作製された。方法ステップ１０における金属化のために、次のプロセスシーケンスが用いられた。

垂直ＤＳ−ＰＴＨプロセスシーケンス
膨張剤 セキュリガント（Ｓｅｃｕｒｉｇａｎｔｈ）（登録商標）（アトテック）７７℃で２分
過マンガン酸塩エッチング溶液（アトテック）７０℃で８分（超音波攪拌）
還元剤 コンディショナ（アトテック）４８℃で５分
洗浄剤 セキュリガント（Ｓｅｃｕｒｉｇａｎｔｈ）（登録商標）５７℃で５分
エッチング洗浄剤 セキュリガント（Ｓｅｃｕｒｉｇａｎｔｈ）（登録商標）２５℃で２分
事前浸漬 ネオガント（Ｎｅｏｇａｎｔｈ）（登録商標）（アトテック）２５℃で１分
活性剤 ネオガント（Ｎｅｏｇａｎｔｈ）（登録商標）３９℃で５分
還元剤 ネオガント（Ｎｅｏｇａｎｔｈ）（登録商標）３０℃で５分
無電解銅 プリントガント（Ｐｒｉｎｔｏｇａｎｔｈ）（登録商標）（アトテック）３２℃で３０分

ｂ）実施例１および２における金属層のコーティング
垂直動作モードにおける金属化条件
洗浄剤 キュプラプロ（Ｃｕｐｒａ Ｐｒｏ）（アトテック）３９℃で５分
エッチング洗浄剤 セキュリガント（Ｓｅｃｕｒｉｇａｎｔｈ）（登録商標）２８℃で３０秒
ピックリング（１０％（ｗ／ｗ）Ｈ_２ＳＯ_４）２５℃で２分
２５℃、１Ａ／ｄｍ^２の電流密度で、キュプラシッド（Ｃｕｐｒａｃｉｄ）（登録商標）（アトテック）を用いた電気めっき

その後、回路アセンブリは、プレートの周囲回りから銅層をエッチングしかつ水リンスでアセンブリをプレートから離れるように滑らせることによって、ステンレス鋼プレスプレートの両側から取り外された。さらなる回路面は、実施例１のようには作製されなかった。

１２ｂ．その後、最後のステップで作成された２つの分離されたＰＣＢサブアセンブリの外側層が、方法ステップ１２に関連して実施例１で説明したように、平坦化された。代替として、残りの銅層は、アセンブリの外側層における回路パターンを与えるためにイメージングされた。

１４．最終仕上げは、実施例１で説明したように実行された。

１５．ステンレス鋼プレスプレートは、工業規格ＣＭＰ（Ｃｈｅｍｉｃａｌｌｙ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（化学機械研磨））技術を介してリサイクルされた。

実施例３
実施例２が繰り返されたが、しかしこの場合には、ステンレス鋼プレスプレート上の銅層ではなく、リサイクル可能なまたは廃棄可能な剛性キャリア層上のノンスティックまたは剥離フィルムが、プロセスの初めに用いられた。

実施例４
実施例１が繰り返された。しかしこの場合には、三次元構造化の一部としてインサイチュで作成された凹部に埋め込み受動部品を作成するために、直接描画プロセスを利用した。したがって、実施例１の方法ステップ４および５の代わりに、この方法ステップを行った。

実施例の一変形では、マイクロペン技術を用いて、抵抗器のための抵抗材料またはコンデンサのための導電性材料を、この目的のために作成された凹部に描画した。誘電体層が、産業用インクジェット技術を用いて追加された。代替としてまた、マイクロペン技術が利用された。

実施例の別の変形では、コンデンサの金属層を作製するための、オプトメック（Ｏｐｔｏｍｅｃ）のＭ^３Ｄレーザ促進エアロゾル堆積技術、およびその後のマイクロペン技術または産業用インクジェット技術を介した誘電体堆積が、利用された。これに再び、金属／誘電体のさらなる他の層が続いた。

この実施例のさらに別の変形では、ベアダイ（集積回路）が、凹部に配置され、直接描画堆積方法（産業用インクジェット、マイクロペンまたはマイクロシリンジ、レーザエアロゾル、ミルアンドフィル技術）を直接用いることによって、アセンブリの回路に接続された。次に、このダイは、上記の実施例１で説明したように、カプセル化された。

実施例７
実施例１が繰り返された。

しかしながらこの場合に、このプロセスには、一変形においてシランをベースにしたかまたは別の変形においてウレタンをベースにした接着促進剤を用いて、三次元構造に堆積される導電性材料の粘着性を増加させることが含まれる。材料は、直接描画技術を介して堆積された。導体構造は、三次元構造をライニングしかつ最良の導電率を与えるためのハイビルド無電解銅（２〜５μｍ厚）と、一変形における産業用インクジェット技術、またはＭ^３Ｄレーザエンハンストエアロゾル堆積技術を介して堆積された銅インクを用いたコーティングと、の組み合わせを用いることによって構築された。この銅インクは、現在の技術に基づき、より低い導電率を有した。

実施例１のステップ９〜１２の代わりにこの手順を行った。

本明細書で説明する実施例および実施形態が、あくまで例示を目的としていること、ならびに本出願で説明する特徴の組み合わせと同様に、実施例および実施形態に鑑みた様々な修正および変更が当業者に示唆され、それらが、説明した本発明の趣旨および範囲および添付の特許請求の範囲内に含まれることが、理解されよう。本明細書に挙げた全ての出版物、特許および特許出願は、参照によって本明細書に援用されている。

本発明による方法を第１の図に概略的に表す。 図１に示す方法の第１の変形を表す。 図１に示す方法の第２の変形を表す。 図１に示す方法の第３の変形を表す。 埋め込み電子部品の形成を含む本発明の方法の別の実施形態を表す。 ２つの誘電体層および２つの回路面を有する構成部分タイプ０を表す。 ３つの誘電体層および２つの回路面を有する構成部分タイプ１を表す。 ２つの誘電体層および３つの回路面を有する構成部分タイプ２を表す。 ３つの誘電体層および３つの回路面を有する構成部分タイプ３を表す。 １つもしくは２つの誘電体層および２つの回路面をそれぞれ有する一方向または双方向堆積の多層コアキャリアを有する構成部分タイプ４を表す。

Claims (28)

1. １つまたは複数の誘電体層を有する電子回路アセンブリの製造方法であって、各層が導線構造を有し、前記方法が次の方法ステップ：
   ａ）前記誘電体層を備えるステップと、
   ｂ）レーザアブレーションにより前記誘電体層に三次元構造を形成して、トレンチおよび部品凹部を含む群から選択される１つまたは複数の構造要素を前記層に設けるようにするステップと、
   ｃ）前記構造要素において露出した、前記誘電体層の表面領域の少なくとも一部に流体を適用するステップであって、前記流体が、導電性粒子または真性導電性ポリマーの少なくとも一方を含むかまたはそれを前記表面に形成するステップと、
   ｄ）前記表面領域の少なくとも一部を金属化するステップと、
   を有する方法。
2. 前記流体に懸濁されたかまたはステップｃ）において流体から形成された前記導電性粒子の適用が、インクジェット技術、マイクロペン若しくはマイクロシリンジ技術、転写印刷、ミルアンドフィルおよびレーザエアロゾル技術を含む群から選択される１つまたは複数の直接描画技術によって実行されることを特徴とする、請求項１に記載の方法。
3. 前記直接描画技術が導電性粒子適用技術であることを特徴とする、請求項２に記載の方法。
4. 前記誘電体材料がキャリアに接合されることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
5. 前記キャリアが、多層コア材料、金属板、誘電体フィルムおよび半導体装置を有する群から選択されることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
6. 前記キャリアが、方法ステップｃ）またはｄ）の後で前記誘電体層から除去されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
7. 方法ステップｄ）における金属化が、無電解および電解金属めっき技術の少なくとも１つによって実行されることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
8. 方法ステップｄ）における金属化が、銅めっきによって実行されることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
9. 前記構造要素が粒子または金属で完全に充填される程度まで、導電性粒子が前記構造要素に適用されるか、または金属が前記構造要素に堆積されることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
10. 余分な金属が、前記構造要素に隣接する、前記アセンブリ上の表面領域からエッチングによって除去されることを特徴とする、請求項９に記載の方法。
11. 電子部品が、方法ステップｃ）に先立って、前記部品凹部に実装されるかまたはそこに作製されることを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
12. 誘電体材料または接着剤が、前記電子部品を実装するに先立って、前記部品凹部に適用されることを特徴とする、請求項１１に記載の方法。
13. 前記誘電体材料または接着剤が、チキソトロープ液体またはペーストであることを特徴とする、請求項１２に記載の方法。
14. 前記誘電体材料または接着剤が、前記マイクロシリンジ技術を用いて前記部品凹部に適用されることを特徴とする、請求項１２または１３に記載の方法。
15. 前記電子部品が、前記直接描画技術の１つまたは複数によって前記部品凹部に作製されることを特徴とする、請求項１１に記載の方法。
16. 電子部品が、直接描画技術を用いて、抵抗性材料、誘電体材料および磁性材料を有する群から選択される材料を堆積することによって、前記部品凹部に作製されることを特徴とする、請求項１〜１５のいずれか一項に記載の方法。
17. 前記電子部品の端子への電気接続部を作成するために、前記部品凹部にコネクタ線が生成されることを特徴とする、請求項１１〜１６のいずれか一項に記載の方法。
18. 前記コネクタ線が、前記導電性粒子適用技術の１つまたは複数によって生成されることを特徴とする、請求項１７に記載の方法。
19. 前記導電性粒子適用技術の１つまたは複数によって形成された前記コネクタ線が、銅でめっきされることを特徴とする、請求項１８に記載の方法。
20. 前記電子部品が実装または生成された後で、かつ前記電子部品の端子への電気接続部が作製された後に、前記部品凹部がカプセル化されることを特徴とする、請求項１１〜１９のいずれか一項に記載の方法。
21. カプセル化が、液体誘電体材料または成形材料で実行されることを特徴とする、請求項２０に記載の方法。
22. 前記液体誘電体材料または前記成形材料が硬化されることを特徴とする、請求項２１に記載の方法。
23. 前記構造要素において露出した、前記誘電体材料の表面領域が、前記表面領域を金属化するに先立って、化学的にかまたはプラズマ技術で前記領域をデスミアすることによって、前処理されることを特徴とする、請求項１〜２２のいずれか一項に記載の方法。
24. 少なくとも１つのさらなる誘電体層が前記アセンブリの表面に堆積されることを特徴とする、請求項１〜２３のいずれか一項に記載の方法。
25. 前記さらなる誘電体層が、プリプレグまたは液体から形成されることを特徴とする、請求項２４に記載の方法。
26. 前記さらなる誘電体層が、液体から形成され、かつ前記直接描画技術の１つまたは複数によって前記アセンブリに適用されることを特徴とする、請求項２５に記載の方法。
27. 前記さらなる誘電体層に三次元構造が設けられ、当該三次元構造が、導電性粒子および金属の少なくとも一方で充填されることを特徴とする、請求項２４〜２６のいずれか一項に記載の方法。
28. 前記電子回路アセンブリが、ＰＣＢ、マルチチップモジュールまたはチップキャリアであることを特徴とする、請求項１〜２７のいずれか一項に記載の方法。

Images