JP2006059942A - 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 - Google Patents
配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 Download PDFInfo
- Publication number
- JP2006059942A JP2006059942A JP2004239041A JP2004239041A JP2006059942A JP 2006059942 A JP2006059942 A JP 2006059942A JP 2004239041 A JP2004239041 A JP 2004239041A JP 2004239041 A JP2004239041 A JP 2004239041A JP 2006059942 A JP2006059942 A JP 2006059942A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- substrate
- fine particles
- metal fine
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】フォトケミカルエッチングによる導電回路形成において無駄なエネルギーの消費や、廃液処理等に対処するため、より経済的な製造プロセスを提供する。
【解決手段】電気絶縁性の有機無機材料からなる基板上に、導電性の金属微粒子を部分的または全面的に塗布してから、塗布した金属微粒子にレーザービームを照射しながら走査し、基板上の導電性金属微粒子を直接に溶融燒結させ、基板上に導電回路を連続的に形成する。
【選択図】図1
【解決手段】電気絶縁性の有機無機材料からなる基板上に、導電性の金属微粒子を部分的または全面的に塗布してから、塗布した金属微粒子にレーザービームを照射しながら走査し、基板上の導電性金属微粒子を直接に溶融燒結させ、基板上に導電回路を連続的に形成する。
【選択図】図1
Description
本発明は、半導体素子を実装する半導体パッケージ用のパッケージ基板、および半導体素子、受動素子、半導体パッケージ、受動部品、センサーなどを搭載する、電子装置、電子機器用の配線基板に関するものである。
半導体素子を搭載収納した半導体パッケージ用の導電回路を有するパッケージ基板、および半導体素子、半導体パッケージ、受動部品などを搭載する導電回路を有する電子装置、電子機器用の配線基板は、通称プリント配線基板と呼ばれ、銅箔のフォトケミカルエッチング法によって製造されている。以下にフォトケミカルエッチング方式による、従来方式のプリント配線基板の製法を説明する。
従来法では、まずガラスエポキシ樹脂やポリイミド樹脂などの電気絶縁性の基板上に銅箔を貼り、その後銅箔面の脱脂、酸洗、バフ研磨、化学研磨などを行なう。次にその銅箔表面に感光性レジスト膜を形成し、露光、現像、ケミカルエッチングを経て、最終的に感光性レジスト膜の剥離を行ない導電性の配線が形成される。銅箔には主に10〜25μm厚さの圧延銅箔や電解銅箔が用いられる。これら銅箔の脱脂処理には界面活性剤を含むアルカリ水溶液が、また化学研磨や酸洗には過酸化水素や、過硫酸アンモニウムなどの酸化剤を含む硫酸水溶液が用いられる。また感光性レジストインクやドライフィルムの現像液にはPH10程度のアルカリ水溶液が用いられる。そして現像後の銅箔のケミカルエッチングには、塩化第二銅や塩化第二鉄水溶液を用いている。さらに最終工程では、強アルカリ水溶液でレジスト膜を剥離すると、配線基板の導電回路が完成する。この従来のプリント配線基板の製造プロセスは、露光などのフォトプロセスを除き、全てが湿式の工程となっている。
近年地球環境保全の観点から、地球環境に対する負荷の小さな、先進製造プロセスの開発が地球規模で重要になってきている。従来のプリント配線基板の製法では、電解銅箔や圧延銅箔の製造工程において、電気銅めっき工程や、冷間熱間圧延工程で膨大なエネルギーを消費するばかりでなく、このエネルギー消費に基づく二酸化炭素の発生の問題がある。また電解銅箔では湿式プロセスのため、銅めっき液や他の表面処理薬品など、多くの薬品を使うために、環境負荷が大きい欠点がある。さらにプリント配線基板の製造プロセス自体が、上述のように湿式プロセスが基本であるために、酸やアルカリ、界面活性剤、酸化剤、アンモニウム塩などの環境汚染に繋がる多くの薬品を用いている。プリント配線板の製造プロセスでは、この環境汚染薬品の廃液処理にも多くの労力と設備を費やしており、これがプリント配線基板のコストアップに繋がっている。
プリント配線基板には、片面(1層)配線基板、両面(2層)配線基板、4層(2層×両面)配線基板、6層(3層×両面)配線基板などの種類がある。両面(2層)配線基板以上を多層配線基板と通常呼んでいる。層数が多くなるほど、半導体装置、受動素子、受動部品などの部品点数が多くなり、部品実装密度が高くなって多くの配線が要求される。しかしながら、従来方式で形成可能な配線ピッチは50〜100μmであるために、配線層数を多くして配線密度を高める方法が取られている。しかし層数が4層以上になると、絶縁性樹脂の逐次コーティングによって基板の平坦性が悪くなり、マスク露光の焦点合わせ精度が低下するなど、製造上の問題もある。
また従来の配線基板は、平坦な二次元基板への片面、両面あるいは多層配線の基板であり、従来法では三次元配線基板の製造が不可能である。これは製法上、フォトマスクによる立体的な物体への露光技術の困難性に起因している。
しかしながら最近の電子装置や電子機器は、小型化と高機能化が同時に求められている。具体的には複数のメモリーを内蔵して大容量化したフラッシュメモリーカードや、また半導体素子、受動素子を電子機器のハウジングの中に埋め込んだ未来型モジュール電子機器の構想などである。モジュール型電子機器の一例では携帯電話がある。これからの携帯電話は、薄いカード型にしてより携帯性を高めることが考えられているが、これを実現するためには、カード本体自体に導電回路や半導体素子、受動素子、他を一体として埋め込まなければならない。すなわち配線基板と半導体素子、受動素子、センサー、アンテナなどがカード本体と一体化した、モジュール構造の実現である。
以上のように従来の配線基板では、フォトケミカルエッチング方式で導電回路を形成するために、製造プロセスが長くまた複雑である。この結果、無駄なエネルギーを多く消費するばかりでなく、数種の化学薬品を用いることから、廃液処理などの付帯設備費用、およびこれらに要する人件費が嵩むなどの大きな問題がある。また従来の配線基板の製法は、これからの小型電子装置、電子機器が必要としているモジュール構造の実現に向けて、製造プロセス上の限界があるなど、基本的な問題を抱えている。
発明が解決しようとする課題は、背景技術で述べた従来の配線基板の製法と構造上の問題点を解消することにあり、下記に示す通りである。
1)配線基板製造プロセスの簡略化
導電回路形成の製造プロセスを簡略化し、製造プロセスにおける、エネルギーコストを低減し、また製造設備コストの低減を図ること。さらに製造プロセスで使用する薬品を低減し、廃液処理設備などを必要としない製造プロセスを提供すること。
2)配線基板の三次元化、電子装置、電子機器のモジュール化
電子装置、電子機器の小型化、薄型化,高機能化の実現のために、新しい三次元配線基板の製法を提供し、モジュール型電子装置、電子機器の実現を図る。
3)電子装置、電子機器の低コスト化
1)2)により、高機能電子装置、高機能電子機器のより経済的な製造プロセスを提供し、電子装置、電子機器の低コスト化を図る。
1)配線基板製造プロセスの簡略化
導電回路形成の製造プロセスを簡略化し、製造プロセスにおける、エネルギーコストを低減し、また製造設備コストの低減を図ること。さらに製造プロセスで使用する薬品を低減し、廃液処理設備などを必要としない製造プロセスを提供すること。
2)配線基板の三次元化、電子装置、電子機器のモジュール化
電子装置、電子機器の小型化、薄型化,高機能化の実現のために、新しい三次元配線基板の製法を提供し、モジュール型電子装置、電子機器の実現を図る。
3)電子装置、電子機器の低コスト化
1)2)により、高機能電子装置、高機能電子機器のより経済的な製造プロセスを提供し、電子装置、電子機器の低コスト化を図る。
本発明の効果は先に掲げた発明が解決しようとする課題を解決することにあり、その課題解決によって下記の効果が得られる。
1)配線基板製造プロセスにおけるエネルギーコストの低減
2)配線基板製造装置、製造設備コストの低減
3)配線基板製造プロセスで排出される環境汚染物質の削減
4)配線基板の高密度化、三次元化、モジュール化による電子装置、
電子機器の小型高機能化
5)電子装置、電子機器の低コスト化
1)配線基板製造プロセスにおけるエネルギーコストの低減
2)配線基板製造装置、製造設備コストの低減
3)配線基板製造プロセスで排出される環境汚染物質の削減
4)配線基板の高密度化、三次元化、モジュール化による電子装置、
電子機器の小型高機能化
5)電子装置、電子機器の低コスト化
図1に本発明の基本的な実施形態を示す。図1は本発明における配線基板の製造プロセスの断面(a)(b)(c)と、配線基板の平面図(d)を示す。まず最初に電気絶縁性のベース基板1を用意する。このベース基板は、ガラスエポキシ、ポリイミド、液晶ポリマーなどの有機絶縁性基板である。またはセラミックなどの無機絶縁性基板でも構わない。ガラスエポキシ樹脂基板では厚さ0.06mm〜2.0mmまでの市販品が使用できる。基板の形状は、例えばメモリーカードやSIMM、DIMMなどのメモリーモジュールでは、その製品の規格で決められた寸法のものを用意する。またポリイミドは通常FPC(Flexible Printed Circuit)やTAB(Tape Automated Bonding)の基材として用いられているが、厚さ0.025mmから0.125mmまでの材料が市販されている。TABは連続したリールツーリールラインで製造されており、幅寸法が35mmの細幅スリット材から、250mmの広幅スリット材までの長尺ポリイミドフィルムの市販品がある。またセラミックでは燒結セラミック板を用いる。図1のベース基板とはこれら有機無機の電気絶縁性の材料を示している。
次にこれらこれら電気絶縁性のベース基板の全面または一部分に、導電性金属ナノペースト2を塗布する(図1(a))。導電性金属ナノペーストとしては、1〜100nm(ナノメートル)の粒子径を持つ、金、銀、銅,ニッケルなどの微粒子を、有機溶剤に分散させたペースト状のものを用いる。導電性金属ナノペーストの塗布は、スクリーン印刷法、ローラーコート法などによって行なうことができる。塗布厚さは希望する導電回路の厚さによって決める。後述するレーザー燒結によって、溶剤が揮発し厚さが薄くなるので、それを考慮して塗布厚さを決定する。通常スクリーン印刷法では、10μm〜20μmの厚さの塗布が、またローラーコート法では1μm〜5μm程度の厚さの塗布が可能である。スクリーン印刷法は印刷マスクを用いるため、部分的な塗布が可能である。またローラーコート法は、全面または帯状の連続長尺塗布ができる。
次にレーザービーム3(図1(b))を用いて導電性金属ナノペーストを燒結させる。レーザービームには波長600nmで、定格出力30W程度の半導体レーザーを用いる。このレーザー線源から0.3mmφの光ファイバーを用いてレーザービーム出力を取り出し、導電性金属ナノペースト上をレーザービームでスキャンして、金属ナノ粒子を燒結させて導電回路を形成する。このようなレーザースキャン装置には、高出力半導体レーザーを用いたはんだ付け装置やレーザーマーキング装置としてすでに販売されているものを用いることができる。レーザービームによる燒結後、形成した導電回路以外の部分の未燒結の導電性金属ナノペーストを、溶剤で洗浄して回収し再利用する。
例えば銀ナノペーストの銀粒子の平均粒子径は5nm程度と非常に小さい。このため粒子表面の格子歪みが通常の金属銀と比べて大きく、200℃以下の低温で溶融する。この時銀ナノ粒子の回りの溶媒も揮発するので、銀ナノ粒子は融合し燒結する。これに対して、厚膜燒成セラミック基板の導電性銅ペーストの粒子径はミクロンサイズである。したがって通常の金属銅と同じ温度(1,083℃)で溶融する。このために、通常の導電性金属ペーストはベース基板がガラスエポキシ樹脂やポリイミドなどの有機絶縁性基板に対しては、耐熱性の点から使用できない。これに対して銀ナノ粒子の融点は200℃であり、ガラスエポキシ樹脂、ポリイミド樹脂ともに十分耐えることができる。
レーザービーム径はマスクを用いることにより、簡単に小さくすることができる。たとえば全面クロム蒸着した人工石英板に、線幅5μmのパターンをフォトリソグラフィ法で形成する。これをマスクにして、ビーム径0.5mmφのレーザーでスキャンすると、複数のラインを一回のマスクスキャンによって効率的にパターン形成できる。
半導体素子、受動素子などを直接搭載する半導体パッケージ用などの配線基板では、片面多層配線基板や両面多層配線基板が用いられる。また導電回路4の線幅、線間隔は、共に10μm以下が要求されるようになっている。この場合にはマスクスキャンが望ましい。また層間の電気的な接続は、層間絶縁層にビア穴11(図6(e)を開口し、このビア穴への充填電気銅めっきなどにより行われる。本発明におけるレーザー燒結方式では、ビア穴に導電性金属ナノペーストを充填印刷し、表面の配線形成と同様にレーザービームでビア穴の導電性金属ナノペーストを燒結させる。ビア穴内部の導電性金属ナノペーストの充填量は配線部分より多いので、ビア穴を最初にスポットレーザー照射で燒結させ、次に配線部分をレーザースキャンする2段階の燒結を行なう。また連続燒結では、ビア穴部でレーザーの照射時間を長くするために、ビア穴上部でスキャンを停止させる方法も可能である。
高密度多層配線基板では、一度形成した配線層の上にさらに電気絶縁性樹脂層(2層目絶縁層12、図6)を形成する。この形成方法は、電気絶縁性樹脂フィルムのラミネート、または液状樹脂のコーティングにより行なう。次にビア穴の開口を、炭酸ガスレーザーや、エキシマレーザーによって行なう。炭酸ガスレーザーにおいては、表面に残存したスミア(分解残留物)を過マンガン酸カリウム水溶液などの酸化剤溶液で除去(デスミア処理)する。エキシマレーザーでは、スミア(分解残留物)ができないため、デスミア処理の必要がない。ビア穴を開口した後、導電性金属ナノペーストを電気絶縁性樹脂表面およびビア穴内部に塗布する。塗布方法は、スクリーン印刷版を用いると、樹脂表面の印刷およびビア穴内部への充填印刷を同時に行なうことができる。塗布後は前述のように、レーザー燒結でビア穴の導通化(導電性ビア13、図6)と配線形成を行なうと、2層目の導電回路を持った片側2層配線の配線基板が完成する(図6)。
両面多層配線基板では、まず電気絶縁性基板に貫通穴(以下スルーホール9と記述する)を開口させる。このスルーホール9(図4)は貫通穴のため、ドリル穴開けが可能である。また0.1mmφ以下の穴開けには炭酸ガスレーザーを用いる。本発明ではスルーホールを開口した後、片面およびスルーホール内部に導電性金属ナノペーストを印刷し、レーザーでスルーホール内部および配線部をレーザーで燒結させる。次に裏面に導電性金属ナノペーストを塗布し、表面同様に配線部とスルーホールをレーザーで燒結し導電回路を形成する。図4のスルーホール9は導電性金属ペーストを充填し燒結した状態を示す。スルーホールへの金属の充填印刷はスクリーン印刷版を用いると、配線部の印刷とスルーホール部の充填印刷を同時に行なうことができる。多層配線の場合には前述のように、電気絶縁層の形成、ビア穴開口、導電性金属ナノペーストの塗布、レーザー燒結を順次行なう(図7)。
以上説明したレーザービーム燒結による配線基板の製造プロセスは、二次元の平面な基板の場合である。最近半導体素子や受動素子、受動部品などを配線基板内に埋め込んだ、部品内蔵基板の開発が進められている。これはベース基板に半導体素子や受動部品などを収納できる、凹部(図5、以下キャビティ5と記述する)をあらかじめ設けることによって可能である。導電回路はこのキャビティ内部にも配線する必要がある(図2)。従来のフォトファブリケーション法では、ベース基板に凹凸が有る場合、露光機に用いるレンズの焦点深度の点から、凹凸パターン部の焦点合わせが不可能である。このために三次元の配線基板の製造は従来の製法では不可能であった。
本発明では、まずベース基板の表面およびキャビティ内部に導電性金属ナノペーストを塗布する。塗布方法は、導電性金属ナノペーストへのベース基板の浸漬法や刷毛塗り法、スプレィ法などで行なう。その後レーザービームスキャン法で導電性金属ナノペーストを燒結させて導電回路4や接続用端子であるランド6などを形成する。前述のマスクスキャン方式も可能である。配線形成後、半導体素子をフエースダウン接続法でキャビティに収納する。フエースダウン接続法にはCCB法(Controlled Collapse Bonding)法やFC法(Flip Chip)がある。CCB法ははんだバンプ溶融接続法、またFC法は金などのバンプ8(図3)を用いた超音波接合方式である。またキャビティにはコンデンサーや抵抗などの受動素子も収納できる。最近これら半導体素子7(図3)や受動素子10(図3)はますます小型化され、デバイスの高さはバンプ高さを含めて0.5mm以下になっている。
液晶ポリマーなどの熱可塑性樹脂からなる、ベース基板1のキャビティ加工には、金型による樹脂成形加工が応用できるので、大量生産が可能である。ガラスエポキシ基板の場合、金型樹脂成形が不可能なので、機械加工でキャビティを形成している。特に三次元配線基板の場合、機械加工におけるガラス繊維の破壊などがあって、信頼性上の問題もある。また機械加工はコストアップの原因にもなっている。これに対して、本発明では、レーザービームスキャンの燒結温度(200℃)に短時間耐えられる材料であれば良く、例えばPET樹脂などの採用も可能になる。PET樹脂は非常に安価であり、配線基板材料費を大幅に低減できる。図3はキャビティ付き両面配線基板に、半導体素子7や受動素子10を搭載した断面を示す。
本発明の導電性金属ナノペーストを用いたレーザービームスキャン方式では、球形の三次元配線も可能である。例えば完全球形のモジュールの内部にバッテリーを内蔵させ、その周囲を球形のハウジングで囲い、球形ハウジングの表面または内部に配線を形成することができる。また三角錐構造や、より複雑な人型、動物型ロボットの内部や構造体の表面にも配線を埋めこむことが可能になる。このような埋め込み配線モジュールが完成すると、その内部に半導体素子や受動素子のみでなく、CCDやCMOSカメラモジュール、アンテナ、送受信用アンプ、スイッチ、高周波信号を送受信するRFモジュールなどの電子部品や、MEMS部品などの内臓も可能になる。
従来の平坦な配線基板構造では、ロボットや携帯電話などの携帯機器の自由設計を配線基板が妨げてきた経緯がある。本発明によれば、配線基板と電子機器、電子装置を一体化できるので、フラッシュメモリーカードなどの電子装置や携帯電話、デジタルカメラなどの電子機器と配線基板の境界がなくなり、大幅な小型化高機能化を達成できる。
以上発明を実施するための最良の形態に関して述べたが、以下に実施例によって、本発明の内容を詳述する。
以上発明を実施するための最良の形態に関して述べたが、以下に実施例によって、本発明の内容を詳述する。
実施例1を図5により説明する。図5はフラッシュメモリーカードへの応用例であり、表面に半導体素子7を2個、また裏面には複数の受動素子10を搭載した三次元配線基板の断面を示している。フラッシュメモリーカードの標準基板サイズは、厚さ3.3mm、幅36mm、長さ43mmである。表面には半導体素子2個を収納するための2個のキャビティを有し、この2個のキャビティ間を繋ぐ一層の配線層を持っている。また裏面の受動素子と電気的に連結するための、スルーホール9を設けている。裏面には1個のキャビティがあり、ここには複数の受動素子10が収納される。フラッシュメモリーカードはデジタルカメラなどの画像記録に多く使われており、今後ますます小型薄型化が要求される。ベース基板1としては、ガラスエポキシが使用されているが、今後信頼性の点からガラス繊維補強のない液晶ポリマーが望ましい。ガラス繊維には、スルーホール穴開け加工による、ガラス繊維とエポキシ樹脂との間の界面剥離の問題がある。これに対して液晶ポリマーはガラス繊維補強なしでも、ガラスエポキシに匹敵する剛性を有し、カードのベース基板材料として適している。
液晶ポリマーと銅箔は高い接着強度が得られず、この組み合せの配線基板はまだ実用化されていない。過去に実験的に、銅箔を貼り合わせた銅箔/液晶ポリマー2層材料が、大型の高圧プレスなどで成形製造された。しかし、フォトケミカルエッチングによる配線形成の工程で、配線が剥離するなどの問題を生じた。通常の湿式の配線基板製造プロセスでは、最低1Kgf/cmの銅箔引き剥がし強度(角度90°の垂直引き剥がし強度)が必要とされる。しかしこの大型プレス成形においても、この引き剥がし強度が得られない。これは液晶ポリマーの分子構造の安定性に起因しており、銅箔と液晶ポリマーとの間では、接着に必要な強い化学結合が得られないためである。
本発明では、液晶ポリマーに銅ナノペーストを塗布し、これをレーザースキャンで配線を形成するため、銅箔と液晶ポリマーの貼り合わせ材料を必要としない。また湿式のフォトケミカルプロセスを用いないので、化学薬品処理における配線の剥離の問題も生じない。またドライプロセスでは、導電性金属ナノペーストを塗布する前に、ポリマーの表面のみに活性な官能基を付与する、プラズマ活性化処理などの工程の導入が可能である。このことによって、液晶ポリマーの不活性な表面が改質され、水酸基、カルボキシル基などの銅箔との強い接着に寄与できる官能基が形成される。
図5は、2個の半導体素子をCCB法で接続した断面を示している。CCB法では、鉛フリーはんだ(Sn―Ag、Sn―Cu、Sn―Znなど)のボールを半導体素子の外部電極に形成し、そのはんだボールを赤外線などの加熱リフロー炉で一括加熱溶融させ、配線基板の端子と接続する。端子ピッチは通常100μmから300μm程度である。CCB法でのはんだ接続では、配線基板の銅配線の表面は,金などの表面処理が必要である。本発明では、銅ナノペーストによる配線形成後に、金ナノペーストを塗布し、同様にレーザービームスキャンで燒結させて表面に金剥膜を形成することができる。
半導体素子の配線基板への別の接合方式としては、導電性ペーストを用いる方式がある。この方式を導電性金属ナノペーストに応用すると、一般的な鉛フリーはんだの通常の融点以下の200℃で銅ナノペーストは接続できるので、配線への金めっきなしで半導体素子の接合が可能になる。半導体外部電極の端子には、鉛フリーはんだボールの他に、金ワイヤボンディング技術を用いた、金ワイヤバンプも用いられている。この金ワイヤバンプの場合も、銅ナノペーストで配線基板への接続が可能になる。
裏面のコンデンサー、抵抗などの受動素子の搭載は、同様に鉛フリーはんだ接続で行なわれている。この接続では受動素子の端子は平坦な金属リードである。このリードには錫めっき、鉛フリーはんだなどめっきが施されている。この端子の接続は半導体素子同様に、銅ナノペーストを用いて行なうことができる。半導体素子や受動素子を配線基板と位置合わせしながら搭載するマシン(チップマウンター)は、従来の装置と設備そして治具を使用できる。
フラッシュメモリーカードの入出力端子は、金めっきが施されている。
この金めっきには、耐磨耗性に優れた硬質の金合金めっきが通常用いられる。本発明では、ニッケル/金混合ナノペーストを塗布し、レーザービームスキャンで燒結させる。表面には金ニッケル合金の硬質膜層が形成される。
この金めっきには、耐磨耗性に優れた硬質の金合金めっきが通常用いられる。本発明では、ニッケル/金混合ナノペーストを塗布し、レーザービームスキャンで燒結させる。表面には金ニッケル合金の硬質膜層が形成される。
実施例2を図8により説明する。図8は大容量フラッシュメモリーカードの例である。フラッシュメモリーカードは、60MB、128MB、256MBと大容量化が進んでいる。このためフラッシュメモリーの端子数が増加し、配線数も増加するので、基板の配線層数を2層としている。図8は表側2層配線、裏面1層配線の断面を示している。液晶ポリマーなどでベース基板1を形成した場合には、2層目の絶縁層は液晶ポリマーとの接着性に優れた絶縁樹脂が好ましい。これには液晶ポリマーを酸素プラズマで処理した後にエポキシ樹脂系のシートをラミネートする方法が適用できる。凹凸面へのラミネート加工は真空ラミネート法が好ましい。ラミネート後ビア穴を炭酸ガスレーザーで開口し、銅ナノペーストをビア穴内部と基板表面に塗布し、2層目の配線をレーザービームスキャン方式で形成する。
図8では半導体素子や受動素子を搭載した後で、封止樹脂14でキャビティおよび素子方面を覆った断面を示している。封止樹脂には一般のエポキシ樹脂系のポッティング樹脂を用いて行なう。また金型を用いた樹脂成形も可能である。
図9に携帯電子機器の実施例を示す。図9は携帯電話の本体と配線基板が一体化した断面を示す。携帯電話本体20は、金型による樹脂成形加工で製造する。携帯電話本体20には、液晶表示パネル挿入部15と入出力操作パネル挿入部16が成形加工されている。またアンテナ取り付けのための棒状アンテナ挿入部19がある。導電回路は3層配線層17になっており、携帯電話本体20の中に形成されている。携帯電話はアンテナからのアナログ信号の送受信部21と、受信した信号の中央演算処理部22とで構成される。図9にはこれらの送受信部と中央演算処理部の半導体素子や受動素子の搭載断面を示す。またCCDカメラ、CMOSカメラなどのカメラモジュールの挿入部23も示す。携帯電話本体は、モールド樹脂金型による成形が可能な、熱可塑性の樹脂で構成される。携帯電話本体の低部にはバッテリー収納部18がある。
本発明による携帯電話の製造プロセスは、金型樹脂成形の後、3層の配線層を銅ナノペーストのレーザービームスキャンで燒結形成し、その配線層の上に半導体素子、受動素子および機能性部品を搭載する。その後最終的にアンテナ、液晶パネル、操作パネルを装着させる。組み立てプロセスは従来の配線基板の別作り方式と異なり、配線から部品実装までを含めた全工程が1ラインで可能になる。またFPCや電線などの配線材料を用いないので、組み立てプロセスの単純化が図れる。
本発明は、半導体素子、受動素子、機能性電子部品などを搭載した電子装置、電子機器のほか、小型モーターなどの機械部品を組み込んだロボットなどへの応用が可能である。
1ベース基板、1Aキャビティ付きベース基板、2導電性金属ナノペースト、3レーザービーム、3Aレーザービーム走査方向、4導電回路、5キャビティ、6ランド、7半導体素子、8バンプ、9スルーホール、10受動素子、11ビア穴、122層目絶縁層、13導電性ビア穴、14封止樹脂、15液晶表示パネル挿入部、16入出力操作パネル挿入部、173層配線層、18バッテリー用キャビティ、19棒状アンテナ挿入口、20携帯電話本体、21送受信部、22中央演算処理部、23カメラモジュール挿入部
Claims (7)
- 電気絶縁性の有機無機材料からなる基板上に、導電性の金属微粒子を部分的または全面的に塗布してから、塗布した金属微粒子にレーザービームを照射しながら走査し、基板上の導電性金属微粒子を直接に溶融燒結させ、基板上に導電回路を連続的に形成する配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 請求項1において、電気絶縁性の有機無機材料からなる基板は、二次元の平面基板、または三次元の立体基板である、請求項1記載の基板上に導電回路を形成する配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 電気絶縁性の有機無機材料からなる基板上に、1層目の導電性の金属微粒子を部分的または全面的に塗布してから、塗布した金属微粒子にレーザービームを照射しながら走査し、基板上の導電性金属微粒子を直接に溶融燒結させて1層目の配線を形成し、その上にまた電気絶縁性の有機無機材料の層を形成し、形成した有機無機材料の層にビア穴を開口してから、形成した有機無機材料の上、およびビア穴内に2層目の導電性金属微粒子を塗布し、1層目同様にレーザービームを照射しながら走査して、金属微粒子を直接に溶融燒結させて、導電性ビア穴および第2層目の導電回路を形成し、これを繰り返して多層導電回路を形成する、多層配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 請求項3において、電気絶縁性の有機無機材料からなる基板は、二次元の平面基板、または三次元の立体基板である、請求項1記載の基板上に導電回路を有する配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 電気絶縁性の有機無機材料からなる基板にスルーホールを開口し、その後導電性金属微粒子を基板の全面およびスルーホール内に塗布し、塗布した金属微粒子にレーザービームを照射しながら走査し、金属微粒子を直接に溶融燒結させて、基板の全面およびスルーホール内に導電回路を形成する配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 電気絶縁性の有機無機材料からなる基板にスルーホールを開口し、その後導電性金属微粒子を基板の全面およびスルーホール内に塗布し、塗布した金属微粒子にレーザービームを照射しながら走査し、金属微粒子を直接に溶融燒結させ、スルーホール内の導電回路と表面の導電回路とを形成し、形成した導電回路の上にまた2層目の有機無機材料の層を形成し、形成した有機無機材料の層にビア穴を開口し、開口したビア穴内および2層目の有機無機材料の層の上にまた2層目の金属微粒子を塗布し、その後またレーザービームを照射しながら走査し、ビア穴内および2層目の金属微粒子を直接に溶融燒結させ、これを繰り返して多層の導電回路を製造する、多層配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
- 請求項1から6において、導電性の金属微粒子は粒子の直径が1〜100ナノメートルである金、銀、銅、ニッケルなどの金属微粒子である請求項1および3記載の、基板上に導電回路を形成する配線基板の製造方法、それを用いて製造した配線基板、電子装置、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239041A JP2006059942A (ja) | 2004-08-19 | 2004-08-19 | 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239041A JP2006059942A (ja) | 2004-08-19 | 2004-08-19 | 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059942A true JP2006059942A (ja) | 2006-03-02 |
Family
ID=36107174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239041A Pending JP2006059942A (ja) | 2004-08-19 | 2004-08-19 | 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006059942A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008156A1 (ja) * | 2007-07-09 | 2009-01-15 | Panasonic Corporation | 配線形成方法および配線形成装置 |
WO2012128533A2 (ko) * | 2011-03-21 | 2012-09-27 | 주식회사 동진쎄미켐 | 레이저를 이용한 염료감응 태양전지 모듈의 제조 방법 및 이의 염료감응 태양전지 모듈 |
KR20130047660A (ko) * | 2011-10-31 | 2013-05-08 | 엘지이노텍 주식회사 | 카메라 모듈 |
EP2781143A1 (de) * | 2011-11-16 | 2014-09-24 | CeramTec GmbH | Eingebettete metallische strukturen in keramischen substraten |
WO2016072011A1 (ja) * | 2014-11-07 | 2016-05-12 | 富士機械製造株式会社 | 配線形成方法 |
WO2017066338A1 (en) * | 2015-10-12 | 2017-04-20 | Te Connectivity Corporation | Process of producting electronic component and an electronic component |
KR101930375B1 (ko) * | 2011-03-21 | 2018-12-19 | 주식회사 동진쎄미켐 | 레이저를 이용한 염료감응 태양전지 모듈의 제조 방법 및 이의 염료감응 태양전지 모듈 |
US10212823B2 (en) | 2014-11-07 | 2019-02-19 | Fuji Corporation | Wiring forming method and circuit board |
WO2019198190A1 (ja) | 2018-04-12 | 2019-10-17 | 株式会社Fuji | プリント基板形成方法、およびプリント基板形成装置 |
CN116514406A (zh) * | 2023-04-26 | 2023-08-01 | 深圳市志凌伟业技术股份有限公司 | 一种玻璃基透明导电片的制备方法 |
-
2004
- 2004-08-19 JP JP2004239041A patent/JP2006059942A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008156A1 (ja) * | 2007-07-09 | 2009-01-15 | Panasonic Corporation | 配線形成方法および配線形成装置 |
KR101930375B1 (ko) * | 2011-03-21 | 2018-12-19 | 주식회사 동진쎄미켐 | 레이저를 이용한 염료감응 태양전지 모듈의 제조 방법 및 이의 염료감응 태양전지 모듈 |
WO2012128533A2 (ko) * | 2011-03-21 | 2012-09-27 | 주식회사 동진쎄미켐 | 레이저를 이용한 염료감응 태양전지 모듈의 제조 방법 및 이의 염료감응 태양전지 모듈 |
WO2012128533A3 (ko) * | 2011-03-21 | 2013-01-10 | 주식회사 동진쎄미켐 | 레이저를 이용한 염료감응 태양전지 모듈의 제조 방법 및 이의 염료감응 태양전지 모듈 |
KR20130047660A (ko) * | 2011-10-31 | 2013-05-08 | 엘지이노텍 주식회사 | 카메라 모듈 |
KR101888965B1 (ko) * | 2011-10-31 | 2018-08-17 | 엘지이노텍 주식회사 | 카메라 모듈 |
EP2781143A1 (de) * | 2011-11-16 | 2014-09-24 | CeramTec GmbH | Eingebettete metallische strukturen in keramischen substraten |
WO2016072011A1 (ja) * | 2014-11-07 | 2016-05-12 | 富士機械製造株式会社 | 配線形成方法 |
JPWO2016072011A1 (ja) * | 2014-11-07 | 2017-08-17 | 富士機械製造株式会社 | 配線形成方法 |
US10212823B2 (en) | 2014-11-07 | 2019-02-19 | Fuji Corporation | Wiring forming method and circuit board |
WO2017066338A1 (en) * | 2015-10-12 | 2017-04-20 | Te Connectivity Corporation | Process of producting electronic component and an electronic component |
WO2019198190A1 (ja) | 2018-04-12 | 2019-10-17 | 株式会社Fuji | プリント基板形成方法、およびプリント基板形成装置 |
US11540397B2 (en) | 2018-04-12 | 2022-12-27 | Fuji Corporation | Printed substrate forming method |
CN116514406A (zh) * | 2023-04-26 | 2023-08-01 | 深圳市志凌伟业技术股份有限公司 | 一种玻璃基透明导电片的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4794458B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
US7802361B2 (en) | Method for manufacturing the BGA package board | |
JP4837608B2 (ja) | カメラモジュール及びその製造方法並びにカメラモジュール用プリント回路基板 | |
KR100584962B1 (ko) | 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법 | |
JP2008508703A (ja) | 電子回路アセンブリの製造方法 | |
US20090147488A1 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
US20060258053A1 (en) | Method for manufacturing electronic component-embedded printed circuit board | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP4397915B2 (ja) | キャビティを備えた基板製造方法 | |
WO2004016054A1 (ja) | 配線基板および配線基板の接続構造 | |
JP2006059942A (ja) | 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
JP4376891B2 (ja) | 半導体モジュール | |
JP2006228919A (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP4230680B2 (ja) | 多層化回路基板 | |
KR100789531B1 (ko) | 리지드-플렉서블 인쇄회로기판의 제조방법 | |
KR20120130640A (ko) | 양면 연성 인쇄회로기판 및 그 제조방법 | |
JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
KR100771319B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JP3818124B2 (ja) | 半導体集積回路装置およびその製造方法 | |
CN221553517U (zh) | 一种混合型的部件承载件 | |
JP2004006572A (ja) | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 | |
JP2010232585A (ja) | 多層配線基板およびその製造方法 | |
JP2007317897A (ja) | 多層配線基板及びその製造方法 |