KR20120130640A - 양면 연성 인쇄회로기판 및 그 제조방법 - Google Patents

양면 연성 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120130640A
KR20120130640A KR1020110048735A KR20110048735A KR20120130640A KR 20120130640 A KR20120130640 A KR 20120130640A KR 1020110048735 A KR1020110048735 A KR 1020110048735A KR 20110048735 A KR20110048735 A KR 20110048735A KR 20120130640 A KR20120130640 A KR 20120130640A
Authority
KR
South Korea
Prior art keywords
conductive pattern
adhesive sheet
layer
conductive
substrate
Prior art date
Application number
KR1020110048735A
Other languages
English (en)
Inventor
이영일
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020110048735A priority Critical patent/KR20120130640A/ko
Priority to PCT/KR2012/004080 priority patent/WO2012161517A2/ko
Publication of KR20120130640A publication Critical patent/KR20120130640A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Abstract

본 발명의 양면 연성 인쇄회로기판은 일면에 제1접착시트가 부착되고, 타면에 제2접착시트가 부착되며 비아홀을 구비한 베이스 필름과, 상기 비아홀의 내벽면에 형성되는 도전성 시드층과, 상기 제1접착시트에 전사방식에 의해 부착되는 제1도전패턴과, 상기 제2접착시트에 전사방식에 의해 부착되는 제2도전패턴과, 상기 시드층, 제1도전패턴 및 제2도전패턴에 동 도금되어 제1도전패턴과 제2도전패턴 사이를 전기적으로 연결하는 동 도금층과, 상기 제1접착시트에 부착되는 제1접착층이 구비된 제1커버층과, 상기 제2접착시트에 부착되는 제2접착층이 구비된 제2커버층으로 구성되어, 스미어(Smear) 발생을 최소화하고, 제조 공정을 단순화할 수 있다.

Description

양면 연성 인쇄회로기판 및 그 제조방법{DOUBLE LAYER FPCB AND MANUFACTING METHOD THEREOF}
본 발명은 연성 인쇄회로기판(FPCB: Flexible Printed Circuit Board)에 관한 것으로, 더욱 상세하게는 전사 방식을 이용하여 양면에 도전패턴이 형성되는 양면 연성 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 전자 부품과 부품 내장 기술의 발달과 더불어 회로 도체를 중첩하는 다층 인쇄 회로 기판이 지속적으로 개발되고 있다.
전자 산업 기술 분야에서 반도체 집적회로의 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 따라 전자 부품들의 두께가 얇아지고 크기가 축소됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다.
이러한 요구에 부응하여 연성 PCB가 개발되고 있다. 특히, 적층이 용이하고 사용도가 높은 양면 구조의 연성 PCB의 경우, 카메라, 휴대폰 배터리, 프린터, 디스크 드라이브, 소형 계측기, LCD, PDP, 의료 기기 등의 기술적 발전으로 인하여 그 사용량이 급격히 증가하면서 그에 대한 기술 개발과 요구는 더욱 늘어가고 있는 실정이다.
종래의 양면 FPCB는 절연기판의 양면에 동박 포일이 부착된 양면 FCCL(Flexible Copper Clad Laminate)을 주로 사용되고 있다.
종래의 양면 FCCL을 이용한 양면 FPCB는 도 1에 도시된 바와 같이, 베이스 필름(100)의 양면에 접착시트(102,104)가 부착되고, 접착시트(102,104)에는 베이스 필름(100)에 형성된 비아홀(110)을 금속 페이스트로 충전하기 위한 전도성 금속재료의 시드(106,108)가 형성된다.
그리고, 무전해 도금으로 시드(106,108)의 표면에 제1 및 제2동박(120,122)이 패턴으로 부착되고, 비아홀(110)에는 제1동박(120)과 제2동박 사이를 전기적으로 연결하기 위한 동 도금층(112)이 형성된다.
하지만, 종래의 양면 FPCB는 비아홀(110)을 펀칭할 때 필름의 상면 및 하면에 각각 부착된 접착시트(102,104), 시드(106,108) 및 동박(120,122)에 스미어(찌꺼기)가 잔류하게 되어 도금의 밀착/내층 접속의 신뢰성을 저하시킨다.
또한, 인접 구리 패턴인 동박(120,122) 간에 패턴 쇼트를 일으키고, 비아홀(110) 부분에 무전해 도금으로 10㎛ 두께의 동박인 시드(106,108)을 형성한 후 구리 도금에 의해 8 ~ 10㎛ 두께의 동박(120,122)을 형성하므로 18㎛ 이하 두께의 박막 도전 패턴 형성이 불가능한 문제가 있다.
또한, 이러한 스미어를 제거하기 위하여 과망산 처리 또는 플라즈마 처리를 불가피하게 수행하여야 한다. 이 경우 과망산 처리 또는 플라즈마 처리를 수행시에 동박 표면을 오염시킴으로써 공해 유발 물질을 다량 배출하며, 오염 제거를 위하여 소프트 에칭 또는 표면 연마 처리를 추가적으로 수행하여야 하므로 제조 공정이 복잡하고 처리 공정시간이 긴 단점이 있다.
본 발명의 목적은 베이스 필름의 양면에 접착시트만 부착한 상태에서 비아홀을 형성하므로 스미어(Smear) 발생을 최소화하고, 제조공정을 단순화할 수 있는 양면 연성 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 비아홀에 1차로 시트층을 형성하고 2차로 동 도금을 실시하여 도전패턴들 사이의 전기적인 연결이 안정적으로 이루어질 수 있는 양면 연성 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판은 일면에 제1접착시트가 부착되고, 타면에 제2접착시트가 부착되며 비아홀을 구비한 베이스 필름과, 상기 비아홀의 내벽면에 형성되는 도전성 시드층과, 상기 제1접착시트에 전사방식에 의해 부착되는 제1도전패턴과, 상기 제2접착시트에 전사방식에 의해 부착되는 제2도전패턴과, 상기 시드층, 제1도전패턴 및 제2도전패턴에 동 도금되어 제1도전패턴과 제2도전패턴 사이를 전기적으로 연결하는 동 도금층과, 상기 제1접착시트에 부착되는 제1접착층이 구비된 제1커버층과, 상기 제2접착시트에 부착되는 제2접착층이 구비된 제2커버층을 포함한다.
일 실시예에 따른 비아홀은 상기 베이스 필름, 제1접착시트 및 제2접착시트를 관통하여 형성되는 것을 특징으로 한다.
일 실시예에 따른 도전성 시드층은 도전성 금속성분이 포함된 에폭시 수지나 도전성 나노 잉크가 사용되는 것을 특징으로 한다.
일 실시예에 따른 제1도전패턴은 제1접착층에 매몰되고, 상기 제2도전패턴은 제2접착층에 매몰되는 것을 특징으로 한다.
일 실시예에 따른 제1도전패턴과 제2도전패턴은 전도성 잉크에 의해 기판의 표면에 패터닝되는 시드층과, 상기 시드층의 표면에 도금되는 도금층을 포함한다.
일 실시예에 따른 도금층은 Cu, Au, Ag, Al, Ni, Sn의 도전성 금속 중 어느 하나로 하는 것을 특징으로 한다.
일 실시예에 따른 양면 연성 인쇄회로기판 제조방법은 일면에 제1접착시트가 부착되고 타면에 제2접착시트가 부착된 베이스 필름에 비아홀을 형성하는 단계와, 상기 비아홀의 내벽면에 도금을 위한 도전성 시드층을 형성하는 단계와, 상기 제1접착시트 및 제2접착시트에 제1도전패턴 및 제2도전패턴을 전사하는 단계와, 상기 도전성 시드층과 제1도전패턴 및 제2도전패턴에 동 도금층을 도금하여 제1도전패턴과 제2도전패턴을 전기적으로 연결하는 단계와, 상기 제1접착시트에 제1커버층을 접착하고, 상기 제2접착시트에 제2커버층을 접착하는 단계를 포함한다.
일 실시예에 따른 제1도전패턴을 전사하는 단계는 기판에 제1도전패턴을 형성하는 단계와, 상기 제1도전패턴을 상기 제1접착시트에 접착시키는 단계와, 상기 제1도전패턴과 기판 사이를 분리하는 단계를 포함한다.
일 실시예에 따른 기판에 제1도전패턴을 형성하는 단계는 기판의 표면에 전도성 잉크를 사용하여 패턴을 형성하고 상기 패턴을 열처리하여 시드층을 만드는 단계와, 상기 시드층의 표면에 도금층을 도금하는 단계를 포함한다.
일 실시예에 따른 제1도전패턴과 기판 사이를 분리하는 단계는 상기 제1접착시트와 제1도전패턴 사이의 접착력을 상기 기판과 제1도전패턴 사이의 부착력에 비해 강하게 하여 기판과 제1접착시트 사이를 분리하면 제1접착시트에 제1도전패턴이 전사되도록 하는 것을 특징으로 한다.
일 실시예에 따른 제2도전패턴을 전사하는 단계는 기판의 표면에 제2도전패턴을 형성하는 단계와, 상기 제2도전패턴을 상기 제2접착시트에 접착하는 단계와, 상기 제2도전패턴과 기판 사이를 분리하는 단계를 포함한다.
따라서, 본 발명의 양면 연성 인쇄회로기판은 베이스 필름의 양면에 제1접착시트 및 제2접착시트를 부착한 상태에서, 베이스 필름, 제1접착시트 및 제2접착시트를 관통하도록 비아홀을 형성하기 때문에 스미어(Smear) 발생을 최소화하고, 제조 공정을 단순화할 수 있다.
또한, 본 발명의 양면 연성 인쇄회로기판은 비아홀의 내벽면에 시드층을 형성하고, 시드층과 도전패턴 전체적으로 동 도금층을 형성하여 도전패턴들 사이를 전기적으로 연결함으로써, 제1도전패턴과 제2도전패턴 사이의 전기적인 연결이 보다 안정적으로 이루어질 수 있는 장점이 있다.
도 1은 종래 기술에 따른 연성 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 단면도이다.
도 3 내지 도 12는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 공정을 순서대로 나타낸 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 일 실시예에 따른 양면 연성회로기판 및 그 제조방법을 상세히 기술하기로 한다.
도 2는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 단면도이다.
도 2를 참조하면, 일 실시예에 따른 양면 연성 인쇄회로기판은 비아홀(2)이 구비된 절연재질의 베이스 필름(10)과, 베이스 필름(10)의 일면에 적층되는 제1도전패턴(20)과, 베이스 필름(10)의 타면에 적층되고 제1도전패턴(20)과 전기적으로 연결되는 제2도전패턴(30)을 포함한다.
베이스 필름(10)은 절연 재질의 폴리이미드 필름이 사용되는 것이 바람직하다.
베이스 필름(10)의 일면에는 제1도전패턴(20)이 접착되는 제1접착시트(12)가 부착되고, 타면에는 제2도전패턴(40)이 접착되는 제2접착시트(14)가 부착된다.
비아홀(2)은 베이스 필름(10)의 양면에 제1접착시트(12)와 제2접착시트(14)가 접착된 상태에서 드릴링하여 베이스 필름(10), 제1접착시트(12) 및 제2접착시트(14)를 관통하여 형성된다.
이와 같이, 비아홀(2)을 형성할 때 베이스 필름, 제1접착시트(12) 및 제2접착시트(14)만 드릴링하여 형성하기 때문에 스미어(Smear) 발생을 최소화하고 제조 공정을 단순화할 수 있다.
비아홀(2)의 내벽면에는 동 도금층(6)을 도금하기 위한 시드(seed) 역할을 하는 도전성 시드층(4)이 형성된다. 여기에서, 도전성 시드층(4)은 비아홀(2)의 내벽면에 일정 두께로 도포되고 도전성 금속성분이 포함된 에폭시 수지나 도전성 나노 잉크가 사용될 수 있고, 비아홀(2)의 내벽면에 도금되거나 도포될 수 있다.
제1도전패턴(20)은 제1접착시트(12)에 전사방식으로 접착되고, 제2도전패턴(30)은 제2접착시트(14)에 전사방식으로 접착된다.
그리고, 제1접착시트(12)에는 제1도전패턴(20)이 매몰되는 제1접착층(42)이 접착되고, 제1접착층(42)에는 제1접착층(42)을 보호하기 위한 절연재질의 제1커버층(46)이 부착된다.
그리고, 제2접착시트(14)에는 제2도전패턴(30)이 매몰되는 제2접착층(44)이 접착되고, 제2접착층(44)에는 제2접착층(44)을 보호하기 위한 절연재질의 제2커버층(48)이 부착된다.
제1도전패턴(20)과 제2도전패턴(30)은 잉크젯 패터닝 방법으로 전도성 잉크가 기판의 표면에 패터닝되는 시드층(22,32)과, 시드층(22,32)의 표면에 도금되는 도금층(24,34)을 포함한다.
여기에서, 시드층(22,32)은 도금층(24,34)을 형성하기 위한 시드(seed)역할을 충실히 하면 되므로, 시드층(22)의 두께는 1㎛ 이하의 얇은 두께로도 충분하다.
그리고, 도금층(24,34)은 구리 이외에 Au, Ag, Al, Ni, Sn 등의 도전성 금속 중 어느 하나를 사용할 수 있으며, 도금방식을 습식 도금으로 진행된다.
그리고, 비아홀(2) 내벽면에 형성된 시드층(4)과 제1도전패턴(20) 및 제2도전패턴(30)의 표면에는 제1도전패턴(20)과 제2도전패턴(30)을 전기적으로 연결하기 위한 동 도금층(6)이 형성된다.
이와 같이, 비아홀(2)의 내벽면에 시드층(4)을 형성하고, 제1도전패턴(20)과 제2도전패턴(30)을 형성한 후에 시트층(4)과 제1도전패턴(20) 및 제2도전패턴(30)의 표면에 동 도금을 실시하여 동 도금층(6)을 형성하므로 제1도전패턴(20)과 제2도전패턴(30)의 전기적인 연결이 보다 안정적으로 이루어질 수 있다.
여기에서, 제1접착층(42)을 구비한 제1커버층(46) 및 제2접착층(44)을 구비한 제2커버층(48) 대신에 절연층이 코팅될 수 있다. 절연층은 PSR(Photo Solder Resist) 또는 PSI가 사용될 수 있다.
도 3 내지 도 12는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 제조 공정을 순서대로 나타낸 단면도들이다.
먼저, 도 3에 도시된 바와 같이, 양면에 제1접착시트(12)와 제2접착시트(14)가 부착된 베이스 필름(10)을 준비한다.
베이스 필름(10)은 폴리이미드 필름으로 형성되는 것이 바람직하다.
그리고, 도 4에 도시된 바와 같이, 베이스 필름(10), 제1접착시트(12) 및 제2접착시트(14)를 드릴링하여 비아홀(2)을 형성한다.
그리고, 도 5에 도시된 바와 같이, 비아홀(2)의 내벽면에 동 도금층(6)을 도금하기 위한 시드 역할을 하는 도전성 시드층(4)을 형성한다.
도전성 시드층(4)은 비아홀(2)의 내벽면에 도포 또는 도금방법으로 형성되고, 도전성 금속이 함유된 에폭시 수지 또는 나노 잉크와 같은 도전성 재료가 사용된다.
그리고, 도전성 시드층(4)을 비아홀(2) 내벽면에 도포한 후 도전성 시드층(4) 내의 솔벤트 성분 제거 및 나노 금속 분말의 소결을 위해 열을 가하거나 광을 조사하는 경화가 실시될 수 있다.
이와 같이, 양면에 제1접착시트(12)와 제2접착시트(14)가 부착된 베이스 필름(10)에 비아홀(2)을 형성하는 공정이 완료되면, 제1접착시트(12)와 제2접착시트(14)에 제1도전패턴(20) 및 제2도전패턴(30)을 형성하는 공정을 수행한다.
제1도전패턴(20)을 형성하는 공정을 살펴보면, 도 6 및 도 7에 도시된 바와 같이, 기판(50)의 일면에 제1도전패턴(20)을 형성한다.
기판(50)은 투명한 유리 기판이나 플렉시블(flexible)한 플라스틱 기판 또는 불투명한 절연 기판 예를 들면, 폴리아미드 필름(polyimide film) 등으로 형성된다. 여기서, 기판(50)의 두께는 8㎛ ~ 1mm가 바람직하다.
제1도전패턴(20)은 기판(50)의 표면에 잉크젯 인쇄 방식으로 패터닝되는 시드층(22)과, 시드층(22)의 표면에 도금되는 도금층(24)을 포함한다.
시드층(22)을 패터닝하는 과정을 살펴보면, 도 6에 도시된 바와 같이, 기판(50) 위에 금속 나노 입자 일 예로, 은 나노 입자로 이루어진 전자 잉크(52)가 인쇄 헤드(54)의 노즐(미도시)에서 배출되어 기판(50)상에 소정의 패턴으로 적층되어 잉크젯 패터닝이 이루어진다.
이때, 전자 잉크(52)의 적층두께(즉, 추후에 시드 금속층으로 될 시드층(22)의 두께)는 노즐의 개구의 크기, 밸브의 개폐정도, 전자잉크(52)의 점도, 인쇄 헤드(54)의 진행속도 등에 의해 결정된다. 이러한 요소들을 적절하게 제어함으로써 원하는 두께 또는 크기의 시드층(22)을 형성한다. 여기서, 시드층(22)은 추후에 도금을 위한 시드(seed)역할을 충실히 하면 되므로, 시드층(22)의 두께는 1㎛ 이하의 얇은 두께이면 충분하다.
그리고, 시드층(22) 내의 솔벤트 성분 제거 및 나노 금속 분말의 소결을 위해 큐어링을 실시한다. 큐어링은 통상적으로 200℃ 미만에서 상기 패턴화된 시드층(22)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 시드층(22)내의 전자 잉크의 점도 또는 적층된 시드층(22)의 두께 등에 의해 결정된다. 큐어링에 의해 시드층(22)은 솔벤트 성분이 제거된 채로 기판(50) 상에 부착되고, 이때, 시드층(22)은 도금을 위한 시드 금속층이 된다.
도금층(24)은 도 7에 도시된 바와 같이, 시드층(22)의 표면에 감싸지게 도금된다.
도금층(24)은 예를 들면 동 도금층으로 형성된다. 여기에서, 도금층(24)은 동 이외에도 Au, Ag, Al, Ni, Sn 등의 도전성 금속중 어느 하나를 사용할 수 있으며, 도금방식은 습식 도금으로 진행된다.
또한, 시드층(22)을 형성한 후에 시드층(22)들 사이에 포토레지스트와 같은 감광막을 패터닝하여도 된다. 감광막은 보다 정밀한 패턴 구현을 위해 도금층(24)이 시드층(22) 상에서 옆으로 성장하는 것을 방지하기 위한 것이다. 따라서, 상기 감광막의 두께는 시드층(22)의 두께보다 두껍고 도금층(24)의 두께보다 두껍거나 같게 하는 것이 바람직하다.
그리고, 감광막 영역을 제외한 시드층(22)의 표면에 도금층(24)을 소정 두께 및 크기로 도금한 후에 감광막을 제거하면 된다.
그리고, 제1도전패턴(20)을 만드는 방법과 동일한 방법으로, 기판(50)에 제2도전패턴(30)을 형성한다. 즉, 도 8에 도시된 바와 같이, 기판(50)의 표면에 전도성 잉크를 사용하여 패턴을 형성하고 상기 패턴을 열처리하여 시드층(32)을 만들고, 상기 시드층(32)의 표면에 도금층(34)을 도금하여 기판(50)의 표면에 제2도전패턴(30)을 형성한다.
기판(50)에 제1도전패턴(20)과 제2도전패턴(30)을 형성하는 과정이 완료되면, 제1접착시트(12)에 제1도전패턴(20)을 전사시키고, 제2접착시트(14)에 제2도전패턴을 전사시키는 공정을 수행한다.
제1접착시트(12)에 제1도전패턴(20)을 전사시키고 제2접착시트(14)에 제2도전패턴(20)을 전사시키는 과정을 살펴보면, 도 9에 도시된 바와 같이, 제1접착시트(12)에 제1도전패턴(20)을 접착시키고, 제2접착시트(14)에 제2도전패턴(30)을 접촉시킨다.
제1접착시트(12) 및 제2접착시트(14)는 대략 10~40㎛의 두께이며, 아크릴 타입(acrylic type)과 에폭시 타입(epoxy type) 모두 사용가능하며 혼합하여 사용하는 것도 가능하다. 이러한 접착시트(10)는 상온에서는 고체 상태를 유지하고 일정 이상을 열을 가하면 융융되면서 접착력이 발생되는 접착제가 사용되는 것이 바람직하며, 특히 120~140℃에서 일정 시간 동안 가열하면 접합력이 극대화될 수 있는 접착제가 사용될 수 있다.
제1접착시트(12) 및 제2접착시트(14)를 제1도전패턴(20) 및 제2도전패턴(30)의 표면에 접촉시킨 후 일정 정도의 열을 정해진 시간동안 가해주면 제1접착시트(12)에 제1도전패턴(20)이 접착되고, 제2접착시트(14)에 제2도전패턴(14)이 접착된다.
이러한 상태에서, 기판(50)을 분리하면 도 10에 도시된 바와 같이, 제1도전패턴(20)이 제1접착시트(12)에 전사되고, 제2도전패턴(30)이 제2접착시트(14)에 전사된다.
즉, 제1접착시트(12) 및 제2접착시트(14)에 제1도전패턴(20) 및 제2도전패턴(30)을 접착시킨 후 기판(50)을 분리시키면 제1도전패턴(12) 및 제2도전패턴(14)과 기판(50) 사이의 부착력에 비해 제1도전패턴(20)과 제1접착시트(12) 사이 및 제2도전패턴(30)과 제2접착시트(30) 사이의 접착력이 강하기 때문에 제1도전패턴(20) 및 제2도전패턴(14)이 기판(50)에서 분리되어 제1접착시트(12) 및 제2접착시트(14)에 전사된다.
이와 제1도전패턴(20) 및 제2도전패턴(30)의 전사가 완료되면, 제1도전패턴(20)과 제2도전패턴(30)을 전기적으로 연결하기 위한 동 도금을 실시한다.
즉, 도 11에 도시된 바와, 같이, 비아홀(2)의 내벽면에 형성된 시드층(4)의 표면에 동 도금을 실시하여 제1도전패턴(20)의 표면과 제2도전패턴(30)의 표면 전체에 동일한 동 도금이 실시되어 시드층(4)의 표면에 제1도전패턴(20)과 제2도전패턴(30)이 전체적으로 동도금이 되어 동 도금층(6)을 형성한다.
따라서, 동 도금층(6)에 의해 제1도전패턴(20)과 제2도전패턴(30) 사이의 전기적인 연결이 보다 안정적으로 이루어질 수 있다.
그리고, 도 12에 도시된 바와 같이, 제1접착시트(12)에 제1커버층(46)이 적층된 제1접착층(42)을 부착하고, 제2접착시트(14)에 제2커버층(48)이 적층된 제2접착층(44)을 부착한다.
즉, 제1커버층(46)의 내면에 부착된 제1접착층(42)을 제1도전패턴(20)에 배치되하고, 제2커버층(48)의 내면에 부착된 제2접착층(44)을 제2도전패턴(30)에 배치한 후 가압하면서 설정된 열을 설정된 시간동안 가하게 되면 제1접착층(42)이 용융되면서 제1접착층(42)과 제1접착시트(12)가 상호 접착되고, 제1도전패턴(20)은 제1접착층(42) 내부에 매몰된 상태가 된다.
그리고, 제2접착층(44)이 용융되면서 제2접착층(44)과 제2접착시트(14)가 상호 접착되고, 제2도전패턴(30)은 제2접착층(44) 내부에 매몰된 상태가 된다.
여기에서, 제1접착층(42)과 제2접착층(44)은 상온에서는 고체 상태를 유지하고 일정 이상을 열을 가하면 융융되면서 접착력이 발생되는 접착제가 사용되는 것이 바람직하며, 특히 120~140℃에서 일정 시간 동안 가열하면 접합력이 극대화될 수 있는 접착제가 사용될 수 있다.
여기에서, 제1접착시트(12) 및 제2접착시트(14)의 용융되는 온도는 제1접착층(42) 및 제2접착층(44)의 용융되는 온도에 비해 높게 형성될 수 있다. 따라서, 제1접착층(42)과 제2접착층(44)에 열을 가하여 제1접착층(42)과 제2접착층(44)이 용융되더라도 제1접착시트(12)와 제2접착시트(14)는 용융되지 않는다.
이와 같이, 제조되는 본 실시예에 따른 양면 연성 인쇄회로기판은 베이스 필름(10)의 양면에 제1접착시트(12)와 제2접착시트(14)만 부착한 상태에서 비아홀(2)을 형성하기 때문에 스미어(Smear) 발생을 최소화할 수 있다.
또한, 제1접착시트(12)와 제2접착시트(14)의 표면에 전사방식을 이용하여 제1도전패턴(20) 및 제2도전패턴(30)을 부착하기 때문에 제조공정을 단순화하고, 두께가 얇은 다층 구조를 만들 수 있다.
또한, 비아홀(2)의 내벽면에 시드층(4)을 형성하고, 시드층(4)과 제1도전패턴(20) 및 제2도전패턴(30) 전체적으로 동 도금층을 형성하여 도전패턴들 사이를 전기적으로 연결함으로써, 제1도전패턴(20)과 제2도전패턴(30) 사이의 전기적인 연결이 보다 안정적으로 이루어질 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
2: 비아홀 4: 도전성 시드층
6: 동 도금층 10: 베이스 필름
12: 제1접착시트 14: 제2접착시트
20: 제1도전패턴 22: 시드층
24: 도금층 30: 제2도전패턴
32: 시드층 34: 도금층
42: 제1접착층 44: 제2접착층
46: 제1커버층 48: 제2커버층
50: 기판

Claims (12)

  1. 일면에 제1접착시트가 부착되고, 타면에 제2접착시트가 부착되며 비아홀을 구비한 베이스 필름;
    상기 비아홀의 내벽면에 형성되는 도전성 시드층;
    상기 제1접착시트에 전사방식에 의해 부착되는 제1도전패턴;
    상기 제2접착시트에 전사방식에 의해 부착되는 제2도전패턴;
    상기 시드층, 제1도전패턴 및 제2도전패턴에 동 도금되어 제1도전패턴과 제2도전패턴 사이를 전기적으로 연결하는 동 도금층;
    상기 제1접착시트에 부착되는 제1접착층이 구비된 제1커버층; 및
    상기 제2접착시트에 부착되는 제2접착층이 구비된 제2커버층을 포함하는 양면 연성 인쇄회로기판.
  2. 제1항에 있어서,
    상기 비아홀은 상기 베이스 필름, 제1접착시트 및 제2접착시트를 관통하여 형성되는 것을 특징으로 하는 양면 연성 인쇄회로기판.
  3. 제2항에 있어서,
    상기 도전성 시드층은 도전성 금속성분이 포함된 에폭시 수지나 도전성 나노 잉크가 사용되는 것을 특징으로 하는 양면 연성 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1도전패턴은 제1접착층에 매몰되고, 상기 제2도전패턴은 제2접착층에 매몰되는 것을 특징으로 하는 양면 연성 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1도전패턴과 제2도전패턴은 전도성 잉크에 의해 기판의 표면에 패터닝되는 시드층과,
    상기 시드층의 표면에 도금되는 도금층을 포함하는 양면 연성 인쇄회로기판.
  6. 제1항에 있어서,
    상기 도금층은 Cu, Au, Ag, Al, Ni, Sn의 도전성 금속 중 어느 하나로 하는 것을 특징으로 하는 양면 연성 인쇄회로기판.
  7. 일면에 제1접착시트가 부착되고 타면에 제2접착시트가 부착된 베이스 필름에 비아홀을 형성하는 단계;
    상기 비아홀의 내벽면에 도금을 위한 도전성 시드층을 형성하는 단계;
    상기 제1접착시트 및 제2접착시트에 제1도전패턴 및 제2도전패턴을 전사하는 단계;
    상기 도전성 시드층과 제1도전패턴 및 제2도전패턴에 동 도금층을 도금하여 제1도전패턴과 제2도전패턴을 전기적으로 연결하는 단계; 및
    상기 제1접착시트에 제1커버층을 접착하고, 상기 제2접착시트에 제2커버층을 접착하는 단계를 포함하는 양면 연성 인쇄회로기판 제조방법.
  8. 제7항에 있어서,
    상기 제1도전패턴을 전사하는 단계는 기판에 제1도전패턴을 형성하는 단계;
    상기 제1도전패턴을 상기 제1접착시트에 접착시키는 단계; 및
    상기 제1도전패턴과 기판 사이를 분리하는 단계를 포함하는 양면 연성 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 기판에 제1도전패턴을 형성하는 단계는 기판의 표면에 전도성 잉크를 사용하여 패턴을 형성하고 상기 패턴을 열처리하여 시드층을 만드는 단계; 및
    상기 시드층의 표면에 도금층을 도금하는 단계를 포함하는 양면 연성 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 기판에 제1도전패턴을 형성하는 단계는 기판의 표면에 전도성 잉크를 사용하여 패턴을 형성하고 상기 패턴을 열처리하여 시드층을 만드는 단계;
    상기 시드층에 감광막을 패터닝하는 단계;
    상기 감광막을 제외한 시드층의 표면에 도금층을 도금하는 단계; 및
    상기 감광막을 제거하는 단계를 포함하는 양면 연성 인쇄회로기판 제조방법.
  11. 제10항에 있어서,
    상기 제1도전패턴과 기판 사이를 분리하는 단계는 상기 제1접착시트와 제1도전패턴 사이의 접착력을 상기 기판과 제1도전패턴 사이의 부착력에 비해 강하게 하여 기판과 제1접착시트 사이를 분리하면 제1접착시트에 제1도전패턴이 전사되도록 하는 것을 특징으로 하는 다층 연성 인쇄회로기판의 제조방법.
  12. 제7항에 있어서,
    상기 제2도전패턴을 전사하는 단계는 기판의 표면에 제2도전패턴을 형성하는 단계;
    상기 제2도전패턴을 상기 제2접착시트에 접착하는 단계; 및
    상기 제2도전패턴과 기판 사이를 분리하는 단계를 포함하는 양면 연성 인쇄회로기판 제조방법.
KR1020110048735A 2011-05-23 2011-05-23 양면 연성 인쇄회로기판 및 그 제조방법 KR20120130640A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110048735A KR20120130640A (ko) 2011-05-23 2011-05-23 양면 연성 인쇄회로기판 및 그 제조방법
PCT/KR2012/004080 WO2012161517A2 (ko) 2011-05-23 2012-05-23 연성 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048735A KR20120130640A (ko) 2011-05-23 2011-05-23 양면 연성 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120130640A true KR20120130640A (ko) 2012-12-03

Family

ID=47514682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048735A KR20120130640A (ko) 2011-05-23 2011-05-23 양면 연성 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120130640A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140345916A1 (en) * 2013-05-23 2014-11-27 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101489205B1 (ko) * 2013-04-04 2015-02-06 하이쎌(주) 도금층을 포함하는 비아가 형성된 연성 인쇄회로기판 및 이의 제조방법
KR20160109751A (ko) 2015-03-13 2016-09-21 (주)파인일렉컴 Nfc용 양면 노출 타입 연성회로기판 및 이의 제조방법
KR20190071085A (ko) * 2017-12-14 2019-06-24 주식회사 아모센스 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489205B1 (ko) * 2013-04-04 2015-02-06 하이쎌(주) 도금층을 포함하는 비아가 형성된 연성 인쇄회로기판 및 이의 제조방법
US20140345916A1 (en) * 2013-05-23 2014-11-27 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9629260B2 (en) 2013-05-23 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20160109751A (ko) 2015-03-13 2016-09-21 (주)파인일렉컴 Nfc용 양면 노출 타입 연성회로기판 및 이의 제조방법
KR20190071085A (ko) * 2017-12-14 2019-06-24 주식회사 아모센스 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Similar Documents

Publication Publication Date Title
US20170250141A1 (en) Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP5997260B2 (ja) 印刷回路基板及びその製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US20110139858A1 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
KR20110067921A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090105661A (ko) 다층 인쇄회로기판 및 그 제조방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR20120130640A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR20120130639A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR20120061756A (ko) 연성 인쇄회로기판 및 그 제조방법
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101376750B1 (ko) 연성 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application