JP3818124B2 - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP3818124B2
JP3818124B2 JP2001327716A JP2001327716A JP3818124B2 JP 3818124 B2 JP3818124 B2 JP 3818124B2 JP 2001327716 A JP2001327716 A JP 2001327716A JP 2001327716 A JP2001327716 A JP 2001327716A JP 3818124 B2 JP3818124 B2 JP 3818124B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor chip
film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001327716A
Other languages
English (en)
Other versions
JP2003133483A (ja
Inventor
信美 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2001327716A priority Critical patent/JP3818124B2/ja
Publication of JP2003133483A publication Critical patent/JP2003133483A/ja
Application granted granted Critical
Publication of JP3818124B2 publication Critical patent/JP3818124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関する。
【０００２】
【従来の技術】
プリント配線板は、テレビ、携帯電話、ゲーム機、音響機器、ＶＴＲ等の民生用電子機器や、車、産業ロボット、電子計算機、ＯＡ機器、電子応用機器、電気計測器、通信機等の産業用機器に使用されている。近年、ロボット玩具、パーソナルコンピュータ等に代表されるように、これら電子機器はより高性能でコンパクト化の要求が高まっている。これら要求を充たすため、プリント配線板上に直接半導体チップを搭載・実装するサブストレートのコア基材、接着材と封止材として絶縁耐熱樹脂が使用されている。このような電子機器の小型化、高密度化、高性能化に対応できるフィルムキャリアとして、配線の細線化、導通孔の小型化、ランドやパッドの小径化、基材のフレキシブル化、多層化及びファイン化が急速に進んでいる。また、環境に対する関心が高くなり、鉛フリー対策や家電製品のリサイクルが問題視されるようになり、絶縁材や封止材に対してもハロゲンフリー対策が行われている。更に近年、二酸化炭素の排出や酸性雨の問題も重要な関心事となっているが、サブストレートのコア基材、接着材と封止材に対するリサイクル対応は遅れている。
【０００３】
次に図４に示す工程図によって、従来の両面配線フィルムキャリア構成、及び半導体集積回路装置及び製造法について説明する。図４（ａ）〜（ｆ）にフィルムキャリア及び半導体集積回路装置の製造方法の一例を示す。
【０００４】
先ず図４（ａ）に示す、絶縁性フィルム１の両面に接着剤と銅箔等を貼り合わせて導体層２及び導体層３を形成する。次に（ｂ）に示す、絶縁性フィルム１の両側にパンチプレス等によりスプロケットホール４を形成する。次に、導体層２の所定位置に導通孔用開口部５を形成する。次に（ｃ）に示す、開口部を形成した導体層３をマスクにしてレーザー孔明け加工機を用いてレーザービームを照射し、導通孔用孔６を形成する。次に（ｄ）に示す、導体層２、３をカソード電極にして、電解銅めっきにて導通孔用孔６内に銅めっきを施して、両面の導体層２、３を電気的に接続する導通孔７を形成する。次に（ｅ）に示す、両面の導体層２、３のパターニング処理を行って、所望の配線層１５、１６を形成、更に、フォトソルダーレジスト層８を形成して、配線パターン層と、露出金属部の全面にニッケルめっきや、金めっきや、錫めっきや、その他所望の金属めっきを施し、フィルムキャリア１０を得る。
【０００５】
次に（ｆ）に示す、フィルムキャリア１０上に半導体チップ１１を実装した後、絶縁接着層としてフィルムキャリア１０と半導体チップ１１間にアンダーフィルレジスト樹脂１２を注入し硬化し、更に半導体チップ１１全体を絶縁するために封止樹脂１３を印刷し硬化し、更に、半田ボール１４をマウントしてすることで半導体集積回路装置９を得る。
【０００６】
次に、従来のフィルムキャリア１０及び半導体の材料構成について説明する。上記絶縁フィルム１はポリイミド樹脂等に代表される耐熱性熱硬化型フィルム樹脂であり、接着剤層１７は絶縁性、耐熱性と密着性を重視したエポキシ樹脂或いはポリイミド等を主成分とする熱硬化型液状樹脂が採用されている。また、前記の樹脂はフィルムキャリア１のコア絶縁材として、例えばガラスクロス等にエポキシ樹脂或いはポリイミド樹脂を含侵した絶縁材や、熱硬化型ポリイミドフイルム等使用され、ソルダーレジスト樹脂８の主成分も感光性エポキシ熱硬化ポリイミド樹脂である。又封止樹脂、又はその他接着剤用の材料の樹脂は、例えば同じエポキシ系であっても、用途に合わせた組成になっており、全ての有機物質が異なった組成である。
【０００７】
上記に示すように、半導体集積回路装置９に使われる有機系樹脂素材は主成分が多種類にわたるため、使用済み半導体集積回路装置９の廃棄処分の方法としては、現状、埋め立て或いは焼却等が主に行われる。何れの廃棄方法も地球の環境保全のコンセプトには対応していない。埋め立てでは、使用している金属やその他薬品の土壌汚染が考えられる。また、焼却では、地球温暖化へ最大の影響があるといわれている二酸化炭素とオゾン層破壊物質であるハロゲン化物の放出が考えられ、更に、ダイオキシンや酸性雨の原因物質の放出も懸念される。現在を含め今後、半導体の使用量は増大し、埋め立てや焼却を前提とした樹脂の設計及び使用は環境破壊につながる問題となる。
【０００８】
【発明が解決しようとする課題】
本発明は、従来のサブストレートのコア基材１と、アンダーフィル用接着材１７と、ソルダーレジスト８と、封止樹脂１３と、ポティング樹脂１２に新機能としてのリサイクルを可能とする構成と製造方法を提供する。
【０００９】
又環境保全を考えた軽薄短小に対応する高性能なフィルムキャリアと、半導体集積回路装置と、その製造方法を提供することを課題とした。
【００１０】
【課題を解決するための手段】
本発明の請求項１に係る発明は、サブストレートと、前記サブストレートの片面或いは両面に導通孔を介して形成された配線パターンと、前記サブストレートの一方の面に形成されたアンダーフィル層と、前記サブストレートの他方の面に形成されたソルダーレジスト層と、前記アンダーフィル層に形成され、前記配線パターンに達する半導体チップ実装用ビアと、前記ソルダーレジスト層に形成され、前記配線パターンに達する半田ボールマウントホールと、前記アンダーフィル層上に実装されたバンプ付き半導体チップと、前記半導体チップを封止する封止樹脂層と、前記半田ボールマウントホールに形成された半田ボールから構成される半導体集積回路装置において、前記サブストレート、前記アンダーフィル層、前記ソルダーレジスト層及び封止樹脂層が、同一組成の熱可塑性樹脂フィルムから形成されることを特徴とする半導体集積回路装置である。
【００１４】
また、本発明の請求項２に係る発明は、
（ａ）サブストレートの片面或いは両面に導通孔を介して配線パターンを形成する工程と、
（ｂ）前記サブストレートの一方の面にアンダーフィル用接着剤フィルム、前記サブストレートの他方の面にソルダーレジスト用樹脂フィルムをそれぞれラミネートすることによりアンダーフィル層及びソルダーレジスト層を形成する工程と、
（ｃ）前記アンダーフィル層に、前記配線パターンに達する半導体チップ実装用ビアを形成する工程と、
（ｄ）前記ソルダーレジスト層に、前記配線パターンに達する半田ボールマウントホールを形成する工程と、
（ｅ）バンプ付き半導体チップのバンプを前記半導体チップ実装用ビアの位置に合わせてマウントし、前記マウントしたバンプ付き半導体チップと前記配線パターンを接合する工程と、
（ｆ）前記半導体チップに封止樹脂フィルムをラミネートすることにより樹脂封止層を形成する工程と、
（ｅ）半田ボールマウントホールの位置に合わせて半田ボールをマウントし、前記マウントした半田をリフローする工程とを有し、
前記サブストレート、前記アンダーフィル用接着剤フィルム、前記ソルダーレジスト用樹脂フィルム及び前記封止樹脂フィルムは、同一組成の熱可塑性樹脂フィルムからなることを特徴とする半導体集積回路装置の製造方法である。
【００１５】
【作用】
従って、請求項１、と、請求項２に対応する発明は以上のような手段を講じたことにより、半導体装置に使用されるコア基材、アンダーフィル用接着材と、ソルダーレジスト材と、封止樹脂材が同じ組成の熱可塑樹脂となり、有機樹脂素材が全て同じ樹脂組成の半導体集積回路装置およびその製造方法となる。
【００１６】
このため、従来、数種類の組成の耐熱性熱硬化樹脂を使用する半導体装置であったため、埋め立てや焼却処分としていた廃棄方法を、組成を統一した熱可塑樹脂を使用したことで、半導体チップ本体と、金属類と、樹脂を分離し回収して、再利用出来る半導体集積回路装置を形成できる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。図１は本発明の一実施形態に係る半導体集積回路装置の構成を示す断面模式図であり、この半導体集積回路装置は、巻き取り自由な耐熱性熱可塑絶縁性樹脂コアフィルム１の両面に銅箔層２と銅箔３を有し、コアフィルム１両端の長手方向に沿ってスプロケットホール４が形成され、両端のスプロケットホール４間には、フィルム１の両面の導体層２，３に互いに導通孔７を介した電気的に接続された配線パターン用銅箔１５、１６を備えた構造となっている。
【００１８】
次に図２は本発明の半導体集積回路装置の製造方法を示す工程図である。（ａ）に示す、両面の配線パターン用銅箔２と３が接続される導通孔用孔６には、従来工法と同様に電解銅めっきによる導通層７を形成して導通処理が施される。
【００１９】
次に（ｂ）に示す、従来工法と同様に両面の銅箔層２と３をエッチングにて配線パターン１５と１６を形成し、フォトソルダーレジストを印刷、硬化、露光、現像の工程を経て、所望の絶縁層８を形成し、半導体サブストレート（フイルムキャリア）１０とする。
【００２０】
次に（ｃ）に示す、半導体サブストレート１０上の半導体チップ１１を実装する側に、巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム１と同組成のフィルムを真空ラミネートしアンダーフィル層１２を形成し、また、半田ボール１４をマウントする側に巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム１と同組成のフィルムを真空ラミネートしソルダーレジスト層８を形成し、所望する位置にレーザー等を照射して所望の径で半導体チップ実装用ビア１９と半田ボールマウントホール１８を形成し、更に、プラズマ洗浄機等を用いてレーザー加工の際に発生したスミアの除去を行う。
【００２１】
次に（ｄ）に示す、半導体チップ２１をマウントし、実装することで半導体集積回路装置を形成する。次に半導体チップを絶縁する目的で巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム１と同組成のフィルムを真空ラミネートし封止樹脂層１３を形成し、（ｅ）に示す、更に半田ボール１４を他方の配線パターン上にマウントして半導体集積回路装置を完成させる。
【００２２】
尚、上記巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルムに使用される樹脂組成としては、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリエーテルイミド、ポリサルフォン、ポリフェニレンサルファイド等の高耐熱性熱可塑樹脂が挙げられる。ガラス転移温度Ｔｇが１７５℃〜以上の樹脂を選択した。
【００２３】
また、使用するレーザー孔明け加工装置は炭酸ガスレーザー、ＹＡＧレーザーやエキシマレーザー等が挙げられる。
【００２４】
このようにして、サブストレートの基材、接着剤、ソルダーレジストと封止樹脂が同一組成耐熱性熱可塑樹脂フィルムより形成されることで、有機樹脂材料のリサイクルが可能となる半導体集積回路装置を形成することが可能となる。本発明はその要旨を逸脱しない範囲で種々変形して実施できる。また、両面銅張板及び片面銅張板の何れにも実施できる。
【００２５】
【実施例】
<実施例１>
次に、本発明の具体的実施例を図３（ａ）〜（ｅ）により説明する。
【００２６】
まず（ａ）に示す、５０μｍの厚みを有する耐熱性熱可塑絶縁性液晶ポリマーフィルム１の両面に１２μｍの厚みを有する電解銅箔２、３がラミネートされた両面銅張積層板にスプロケットホール４が打抜き形成した。
【００２７】
次に図３（ｂ）に示すように、両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を施し銅箔の所定位置に８０μｍφの開口部５が形成した。次に、開口部５が形成された銅箔３をマスクにしてＵＶ−ＹＡＧレーザーを照射し、フィルムにレーザー孔明け加工を行い導通孔６を形成した。
【００２８】
次に（ｃ）に示す、上記導通孔にデスミアとダイレクトプレーティング等の銅めっき前処理を施した後、電解銅めっきで所望のめっきを施した。引き続いて、めっきを施した両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を行って、所望の配線パターニングを形成し、インターポーザーとした。
【００２９】
次に（ｄ）に示す、上記インターポーザー上の半導体チップを実装する側に、巻き取り自由な耐熱性熱可塑絶縁性液晶ポリマーフィルム１と同組成のフィルムを所望の厚みに３４０℃で真空ラミネートし、アンダーフィル層１２を形成し、また、半田ボールをマウントする側に巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム１と同組成のフィルムを所望の膜厚に３４０℃で真空ラミネートし、ソルダーレジスト層８を形成し、所望する位置にレーザー等を照射して所望の径で半導体チップ実装用ビア１９と半田ボールマウントホール１８を形成し、更に、プラズマ洗浄機等を用いてレーザー加工の際に発生したスミアを除去した。
【００３０】
次に（ｅ）に示す、上記インターポーザーの半導体チップ１１を実装する側にチップを実装し、次にそのチップの上から巻き取り自由な耐熱性熱可塑絶縁性液晶ポリマーフィルム１と同組成のフィルムを所望の厚みに３４０℃で真空ラミネートし、封止樹脂層１３を形成した。
【００３１】
上記封止樹脂層を形成した半導体集積回路装置に半田ボール１４をマウント、リフローと裁断して半導体集積回路装置９を完成した。
【００３２】
上記半導体集積回路装置を巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルムの融点より高温、３５０度付近より流動しはじめ徐々に加熱して樹脂を溶解し、樹脂をチップと金属配線より分離した。
【００３３】
【発明の効果】
以上説明したように本発明によれば、サブストレートに使用するコアフィルム、アンダーフィル用接着材と、ソルダーレジスト材と、封止樹脂材に、同一の組成の熱可塑絶縁性樹脂フィルムを使用することでリサイクル可能な半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るフイルムキャリアを用いた半導体集積回路装置の構成を示す側断面模式図。
【図２】本発明のフイルムキャリアを用いた半導体回路装置の製造工程図。
【図３】本発明のフイルムキャリアを用いた半導体回路装置の一実施例を説明する製造工程図。
【図４】従来のフイルムキャリアを用いた半導体回路装置の製造工程図。
【符号の説明】
１…熱可塑絶縁性コアフィルム
２…銅箔（導体）層
３…銅箔（導体）層
４…スプロケット穴
５…導通孔用開口部
６…導通孔用孔
７…銅めっき（による導通孔）層
８…可塑絶縁性ソルダーレジスト用フィルム
９…半導体集積回路装置
１０…半導体用サブストレート（フイルムキャリア）
１１…半導体チップ
１２…熱可塑絶縁性アンダーフィル樹脂用（ポッテイング樹脂）
１３…熱可塑絶縁性封止樹脂
１４…半田ボール
１５…配線パターン
１６…配線パターン
１７…接着剤
１８…半田ボールマウントホール
１９…半導体チップ実装用ビア

Claims (2)

  1. サブストレートと、前記サブストレートの片面或いは両面に導通孔を介して形成された配線パターンと、前記サブストレートの一方の面に形成されたアンダーフィル層と、前記サブストレートの他方の面に形成されたソルダーレジスト層と、前記アンダーフィル層に形成され、前記配線パターンに達する半導体チップ実装用ビアと、前記ソルダーレジスト層に形成され、前記配線パターンに達する半田ボールマウントホールと、前記アンダーフィル層上に実装されたバンプ付き半導体チップと、前記半導体チップを封止する封止樹脂層と、前記半田ボールマウントホールに形成された半田ボールから構成される半導体集積回路装置において、
    前記サブストレート、前記アンダーフィル層、前記ソルダーレジスト層及び封止樹脂層が、同一組成の熱可塑性樹脂フィルムから形成されることを特徴とする半導体集積回路装置。
  2. （ａ）サブストレートの片面或いは両面に導通孔を介して配線パターンを形成する工程と、
    （ｂ）前記サブストレートの一方の面にアンダーフィル用接着剤フィルム、前記サブストレートの他方の面にソルダーレジスト用樹脂フィルムをそれぞれラミネートすることによりアンダーフィル層及びソルダーレジスト層を形成する工程と、
    （ｃ）前記アンダーフィル層に、前記配線パターンに達する半導体チップ実装用ビアを形成する工程と、
    （ｄ）前記ソルダーレジスト層に、前記配線パターンに達する半田ボールマウントホールを形成する工程と、
    （ｅ）バンプ付き半導体チップのバンプを前記半導体チップ実装用ビアの位置に合わせてマウントし、前記マウントしたバンプ付き半導体チップと前記配線パターンを接合する工程と、
    （ｆ）前記半導体チップに封止樹脂フィルムをラミネートすることにより樹脂封止層を形成する工程と、
    （ｅ）半田ボールマウントホールの位置に合わせて半田ボールをマウントし、前記マウントした半田をリフローする工程とを有し、
    前記サブストレート、前記アンダーフィル用接着剤フィルム、前記ソルダーレジスト用樹脂フィルム及び前記封止樹脂フィルムは、同一組成の熱可塑性樹脂フィルムからなることを特徴とする半導体集積回路装置の製造方法。
JP2001327716A 2001-10-25 2001-10-25 半導体集積回路装置およびその製造方法 Expired - Fee Related JP3818124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327716A JP3818124B2 (ja) 2001-10-25 2001-10-25 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327716A JP3818124B2 (ja) 2001-10-25 2001-10-25 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003133483A JP2003133483A (ja) 2003-05-09
JP3818124B2 true JP3818124B2 (ja) 2006-09-06

Family

ID=19143902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327716A Expired - Fee Related JP3818124B2 (ja) 2001-10-25 2001-10-25 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3818124B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
WO2018047770A1 (ja) * 2016-09-08 2018-03-15 住友ベークライト株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003133483A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
US8238114B2 (en) Printed wiring board and method for manufacturing same
KR100691662B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US20060258053A1 (en) Method for manufacturing electronic component-embedded printed circuit board
US20120018195A1 (en) Printed circuit board
WO2007052674A1 (ja) 半導体装置用多層プリント配線板及びその製造方法
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2012039090A (ja) 半導体装置及びその製造方法
TWI414224B (zh) 雙面線路板之製作方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2004031682A (ja) プリント配線基板の製造方法
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
JP2000100985A (ja) 半導体素子実装用基板およびその製造方法と用途
JP3818124B2 (ja) 半導体集積回路装置およびその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
JP2005340687A (ja) 積層基板及びその製造方法、かかる積層基板を有する電子機器
KR100674300B1 (ko) 리지드-플렉시블 인쇄회로기판의 제조방법
JP5533596B2 (ja) プリント配線板の製造方法、プリント配線板及び電子機器
JP2020017634A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
KR100722637B1 (ko) 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법
JP2004266132A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP4359990B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees