TWI414224B - 雙面線路板之製作方法 - Google Patents

雙面線路板之製作方法 Download PDF

Info

Publication number
TWI414224B
TWI414224B TW100142694A TW100142694A TWI414224B TW I414224 B TWI414224 B TW I414224B TW 100142694 A TW100142694 A TW 100142694A TW 100142694 A TW100142694 A TW 100142694A TW I414224 B TWI414224 B TW I414224B
Authority
TW
Taiwan
Prior art keywords
protrusions
copper foil
insulating material
double
filled
Prior art date
Application number
TW100142694A
Other languages
English (en)
Other versions
TW201320847A (zh
Inventor
Riu-Wu Liu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201320847A publication Critical patent/TW201320847A/zh
Application granted granted Critical
Publication of TWI414224B publication Critical patent/TWI414224B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

雙面線路板之製作方法
本發明涉及電路板製作技術，尤其涉及一種不需製作導通孔之雙面線路板之製作方法。
隨著科學技術之進步，電路板於電子產品得到之廣泛之應用。關於電路板之應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
雙面電路板、多層電路板一般通過導通孔（Plated Through Hole， PTH）實現各層線路之間之電導通。導通孔之製作需要經過打孔、黑化或化學鍍、電鍍等流程。然而，一方面，打孔設備、電鍍設備等大型儀器價格高昂，導致電路板之生產成本較高；另一方面，打孔及電鍍之精度控制較為不易，製成之電路板之失效率較高。
有鑑於此，提供一種不需製作導通孔之雙面線路板之製作方法實屬必要。
以下將以實施例說明一種雙面線路板之製作方法。
一種雙面線路板之製作方法，包括步驟：提供第一銅箔，該第一銅箔具有相對之第一表面和第二表面；從第一表面蝕刻第一銅箔以去除部分第一銅箔從而將第一銅箔形成中間結構，該中間結構包括基底及複數第一凸起，每個第一凸起均暴露於第一表面；於複數第一凸起之間填充絕緣材料，並使絕緣材料與第一表面共面；於第一表面壓合第二銅箔；從第二表面蝕刻中間結構以去除部分基底從而將基底蝕刻形成複數第二凸起，該複數第二凸起與複數第一凸起一一對應連接，從而構成複數銅柱，每個銅柱均暴露於第二表面；於複數第二凸起之間填充絕緣材料，並使絕緣材料與第二表面共面；於第二表面壓合第三銅箔；以及將第二銅箔形成第二線路圖形，將第三銅箔形成第三線路圖形，第二線路圖形與第三線路圖形通過該複數銅柱電連接。
本技術方案之雙面線路板之製作方法具有如下優點：通過蝕刻第一銅箔形成之複數銅柱代替先前技術中之複數導通孔，如此則不需要製作導通孔，可省去購買及使用打孔設備及電鍍設備之成本，還可規避打孔及電鍍造成之訊賴性風險。另外，由於製成之雙面線路板內部沒有孔洞，因此，後續組裝電子元件時不需避開孔之位置，使得電子元件可組裝之空間較大，組裝之工藝也不受限制。
下面將結合附圖及實施例，對本技術方案提供之雙面線路板之製作方法作進一步之詳細說明。
本技術方案提供之雙面線路板之製作方法，包括步驟：
第一步，如圖1所示，提供第一銅箔10，該第一銅箔10具有相對之第一表面101和第二表面102。該第一銅箔10可為壓延銅箔，其厚度可為12微米至120微米。
第二步，請一併參閱圖2至圖5，從第一表面101蝕刻第一銅箔10以去除靠近第一表面101之部分第一銅箔10從而將第一銅箔10形成一個中間結構12。該中間結構12包括靠近第二表面102之基底120及複數自基底120向第一表面101延伸之第一凸起121。該基底120由靠近第二表面102之第一銅箔10構成。複數第一凸起121由靠近第一表面101之未被蝕刻之第一銅箔10構成，且每個第一凸起121均暴露於第一表面101。基底120之厚度與第一凸起121之長度之加和等於第一銅箔10之厚度。一般而言，基底120之厚度為第一銅箔10之厚度之40%至60%，亦即，該第一凸起121之長度為第一銅箔10之厚度之60%至40%。複數第一凸起121基本均呈圓柱形，且長度基本相等。每個第一凸起121之直徑可為50微米至200微米。
可通過圖像轉移後再蝕刻之方法將第一銅箔10形成中間結構12。具體而言，可包括以下步驟：首先，於第一表面101塗佈光阻層11，如圖2所示。其次，圖案化光阻層11。可通過曝光、顯影之方法去除部分光阻層11，而使得留下之光阻層11具有與複數第一凸起121對應之圖案。圖案化之光阻層11遮蔽了與複數第一凸起121所於之第一表面101，而暴露出了不與複數第一凸起121對應之第一表面101，如圖3所示。再次，請參閱圖4，通過化學溶液或者雷射蝕刻暴露出之第一銅箔10，直至蝕刻深度為第一銅箔10之厚度之40%至60%。如此，留下之靠近第一表面101之第一銅箔10則形成了第一凸起121，也就形成了中間結構12。最後，以剝離或者溶解之方法去除剩餘之圖案化之光阻層11，如圖5所示。
第三步，請參閱圖6及圖7，於複數第一凸起121之間填充絕緣材料141，絕緣材料141與基底120相接觸，充分填滿了複數第一凸起121之間之空隙。並且，使得填充於複數第一凸起121之間之絕緣材料141與第一表面101共面。亦即，於本步驟中，絕緣材料141遠離基底120之表面與複數第一凸起121遠離基底120之表面共同構成了與第一表面101形狀大小位置相同之面，可認為相當於第一表面101。
絕緣材料141可為環氧類硬性樹脂，也可為聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)等柔性樹脂。
將絕緣材料141填充於複數第一凸起121之間可通過於第一表面101壓合膠片之方法實現，也可通過於第一表面101印刷液態樹脂之方法實現。該膠片可為半固化片（Prepreg）。
如果採用壓合膠片之方法，可包括以下步驟：先於第一表面101上放置形狀與第一銅箔10一致、厚度與第一凸起121相近之膠片；然後採用壓合機壓合，壓合時膠片受熱熔融從而流動填充入複數第一凸起121之間；壓合之後膠片冷卻固化，形成填充於複數第一凸起121之間之絕緣材料141。
如果採用印刷液態樹脂之方法，可包括以下步驟：先於第一表面101上放置與複數第一凸起121形狀位置對應之網版，網版具有印刷圖案以遮蔽複數第一凸起121並暴露出基底120；然後採用刮刀使得液態樹脂透過印刷圖案填充入暴露出之位於複數第一凸起121之間之基底120上；再固化複數第一凸起121之間之液態樹脂，即可獲得填充於複數第一凸起121之間之絕緣材料。
當然，需要指出，為確保複數第一凸起121之間填充滿絕緣材料141，填充絕緣材料141時及填充絕緣材料141後，可使得絕緣材料141之厚度大於第一凸起121之高度。亦即，可使得絕緣材料141超過第一表面101，而遮蔽了複數第一凸起121，如圖6所示。此時，還需要進行一個磨刷之步驟。即，磨刷絕緣材料141之表面直至與第一表面101平齊並暴露出複數第一凸起121，如圖7所示。
第四步，請參閱圖8，於第一表面101壓合第二銅箔16。亦即，將第二銅箔16壓合於複數第一凸起121之表面以及於絕緣材料141之表面。由於複數第一凸起121暴露於第一表面101，因此，第二銅箔16與每個第一凸起121均可電導通。第二銅箔16之厚度小於第一銅箔10之厚度，也小於第一凸起121之直徑。於本實施方式中，第二銅箔16之厚度為12微米至18微米。
第五步，請參閱圖9，從第二表面102蝕刻中間結構12以去除部分基底120從而將基底120蝕刻形成複數第二凸起122。該複數第二凸起122與複數第一凸起121一一對應連接，從而構成複數銅柱123。每個銅柱123均基本呈圓柱形，一端暴露於第一表面101並與第二銅箔16相接觸，另一端暴露於第二表面102。銅柱123之直徑等於第一凸起121之直徑，還等於第二凸起122之直徑。即，銅柱123之直徑為50微米至200微米。
本領域中具有通常知識者可理解，於本步驟中也可通過圖像轉移後再蝕刻之方法蝕刻基底120，採用與第二步中所敘之方法相近之步驟形成複數第二凸起122。
第六步，請參閱圖10，於複數第二凸起122之間填充絕緣材料142，使得絕緣材料142充分填滿複數第二凸起122之間之空隙，並使填充於複數第二凸起122之間之絕緣材料142與第二表面102共面。本領域中具有通常知識者可理解，於本步驟中，可採用與第三步中所敘相近之步驟，通過於第二表面102壓合膠片之方法，或者是於第二表面102印刷液態樹脂之方法，從而將絕緣材料142填充於複數第二凸起122之間。
當然，如果填充絕緣材料142後絕緣材料142超過第二表面102而遮蔽了複數第二凸起122時，還需要進行一個磨刷之步驟。即，磨刷絕緣材料142突出於第二表面102之部分直至其與第二表面102平齊並暴露出複數第二凸起122。
優選的，填充於複數第二凸起122之間之絕緣材料142與填充於第一凸起121之間之絕緣材料141可為同一種材料，例如，可均為環氧樹脂，或者均為PI，或者均為PET，或者均為PEN。
填充於複數第一凸起121之間之絕緣材料141與填充於複數第二凸起122之間之絕緣材料142相互接觸黏結，從而構成了絕緣層14。複數銅柱123埋設於絕緣層14之間。絕緣層14之厚度等於銅柱123之高度。絕緣層14之上表面與銅柱123之頂端平齊共面，共同構成相當於第一表面101之面，絕緣層14之下表面與銅柱123之底端平齊共面，共同構成相當於第二表面102之面。
第七步，請參閱圖11，於第二表面102壓合第三銅箔18。亦即，於絕緣材料142之表面及複數第二凸起122之表面壓合第三銅箔18。如此，則使得每個第二凸起122均與第三銅箔18接觸。第三銅箔18之厚度小於第一銅箔10之厚度，也小於銅柱123之直徑。第三銅箔18之厚度可與第二銅箔16之厚度相近。於本實施方式中，第三銅箔18之厚度為12微米至18微米。
第八步，請參閱圖12，將第二銅箔16形成第二線路圖形160，將第三銅箔18形成第三線路圖形180，第二線路圖形160與第三線路圖形180通過該複數銅柱123電連接。
將第二銅箔16形成第二線路圖形160可通過本領域中熟知之圖像轉移及蝕刻之方法形成，以類似於第二步中敘明之方法蝕刻去除部分第二銅箔16而將第二銅箔16圖案化。將第三銅箔18形成第三線路圖形180可通過本領域中熟知之圖像轉移及蝕刻之方法形成，以類似於第二步中敘明之方法蝕刻去除部分第三銅箔18而將第三銅箔18圖案化。
每個線路圖形均包括多條線路、接點及連接端子等。該複數銅柱123可起到複數導通孔之作用，每個均可電連接一條第二線路圖形160之線路及一條第三線路圖形180之線路。該複數銅柱123之分佈視第二線路圖形160及第三線路圖形180中需要導通之線路之位置而定。
第九步，請參閱圖13，於形成第二線路圖形160及第三線路圖形180之後，於第二線路圖形160上形成第一保護層191，於第三線路圖形180上形成第二保護層192。如此，則構成了雙面線路板20。
第一保護層191覆蓋於第二線路圖形160之表面及自第二線路圖形160中暴露出之絕緣材料141之表面，主要用於保護第二線路圖形160。第二保護層192覆蓋於第三線路圖形180之表面及自第三線路圖形180中暴露出之絕緣材料142之表面，主要用於保護第三線路圖形180。
當絕緣材料141、142為硬性樹脂時，第一保護層191、第二保護層192一般為阻焊油墨；當絕緣材料141、142為柔性樹脂時，第一保護層191、第二保護層192一般為覆蓋膜。
本領域中具有通常知識者可理解，於形成保護層191、192之後，還可於雙面線路板20上安裝電子元件。由於雙面線路板20內沒有孔，因此，安裝電子元件時不會受孔之影響，可具有較大之安裝空間，且安裝方式也不受限制。除此之外，本技術方案之雙面電路板20通過採用蝕刻第一銅箔10形成之複數銅柱123來代替先前技術中之導通孔，不但可省去購買及使用打孔設備及電鍍設備之成本，還可規避打孔及電鍍造成之訊賴性風險。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧第一銅箔
101‧‧‧第一表面
102‧‧‧第二表面
11‧‧‧光阻層
12‧‧‧中間結構
120‧‧‧基底
121‧‧‧第一凸起
122‧‧‧第二凸起
123‧‧‧銅柱
141、142‧‧‧絕緣材料
14‧‧‧絕緣層
16‧‧‧第二銅箔
160‧‧‧第二線路圖形
18‧‧‧第三銅箔
180‧‧‧第三線路圖形
191‧‧‧第一保護層
192‧‧‧第二保護層
20‧‧‧雙面線路板
圖1為本技術方案實施方式提供之第一銅箔之示意圖。
圖2為本技術方案實施方式提供之於第一銅箔表面形成光阻層之示意圖。
圖3為本技術方案實施方式提供之於圖案化光阻層後之示意圖。
圖4為本技術方案實施方式提供之於蝕刻從圖案化之光阻層中暴露出之第一銅箔後形成複數第一凸起之示意圖。
圖5為本技術方案實施方式提供之去除圖案化之光阻層後之示意圖。
圖6為本技術方案實施方式提供之於複數第一凸起之間填充絕緣材料之示意圖。
圖7為本技術方案實施方式提供之磨刷絕緣材料後之示意圖。
圖8為本技術方案實施方式提供之於絕緣材料及複數第一凸起表面壓合第二銅箔之示意圖。
圖9為本技術方案實施方式提供之將第一銅箔形成複數第二凸起之示意圖。
圖10為本技術方案實施方式提供之於複數第二凸起之間填充絕緣材料之示意圖。
圖11為本技術方案實施方式提供之於絕緣材料及複數第二凸起表面壓合第三銅箔之示意圖。
圖12為本技術方案實施方式提供之將第二銅箔形成第二線路圖形、將第三銅箔形成第三線路圖形之示意圖。
圖13為本技術方案實施方式提供之於第二線路圖形及第三線路圖形上覆蓋保護層之示意圖。
121‧‧‧第一凸起
122‧‧‧第二凸起
123‧‧‧銅柱
141‧‧‧絕緣材料
16‧‧‧第二銅箔
101‧‧‧第一表面

Claims (12)

  1. 一種雙面線路板之製作方法，包括步驟：
    提供第一銅箔，該第一銅箔具有相對之第一表面和第二表面；
    從第一表面蝕刻第一銅箔以去除部分第一銅箔從而將第一銅箔形成中間結構，該中間結構包括基底及複數第一凸起，每個第一凸起均暴露於第一表面；
    於複數第一凸起之間填充絕緣材料，並使絕緣材料與第一表面共面；
    於第一表面壓合第二銅箔；
    從第二表面蝕刻中間結構以去除部分基底從而將基底蝕刻形成複數第二凸起，該複數第二凸起與複數第一凸起一一對應連接，從而構成複數銅柱，每個銅柱均暴露於第二表面；
    於複數第二凸起之間填充絕緣材料，並使絕緣材料與第二表面共面；
    於第二表面壓合第三銅箔；以及
    將第二銅箔形成第二線路圖形，將第三銅箔形成第三線路圖形，第二線路圖形與第三線路圖形通過該複數銅柱電連接。
  2. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，填充於複數第一凸起之間之絕緣材料與填充於複數第二凸起之間之絕緣材料相同。
  3. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，通過於第一表面壓合膠片或者印刷液態樹脂之方式於複數第一凸起之間填充絕緣材料。
  4. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，於複數第一凸起之間填充絕緣材料，並使絕緣材料與第一表面共面包括步驟：
    於第一表面上放置形狀與第一銅箔對應之膠片；
    採用壓合機壓合膠片，壓合時膠片材料受熱熔融從而流動填充入複數第一凸起之間；以及
    冷卻固化填充入複數第一凸起之間之膠片材料，以形成填充於複數第一凸起之間之絕緣材料。
  5. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，於複數第一凸起之間填充絕緣材料，並使絕緣材料與第一表面共面包括步驟：
    於第一表面上放置具有印刷圖案之網版，該印刷圖案遮蔽複數第一凸起並暴露出複數第一凸起之間之基底；
    採用刮刀使得液態樹脂透過印刷圖案填充入複數第一凸起之間之基底上；以及
    固化複數第一凸起之間之液態樹脂，從而形成填充於複數第一凸起之間之絕緣材料。
  6. 如申請專利範圍第4或5項所述之該雙面線路板之製作方法，其中，於複數第一凸起之間填充絕緣材料後，磨刷突出於第一表面之絕緣材料以使絕緣材料與第一表面共面。
  7. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，通過於第二表面壓合膠片之方式於複數第二凸起之間填充絕緣材料。
  8. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，通過於第二表面印刷液態樹脂之方式於複數第二凸起之間填充絕緣材料。
  9. 如申請專利範圍第7或8項所述之該雙面線路板之製作方法，其中，於複數第二凸起之間填充絕緣材料後，磨刷突出於第二表面之絕緣材料以使絕緣材料與第二表面共面。
  10. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，該第一銅箔之厚度大於第二銅箔之厚度，並大於第三銅箔之厚度，該銅柱之直徑大於第二銅箔之厚度，並大於第三銅箔之厚度。
  11. 如申請專利範圍第1項所述之該雙面線路板之製作方法，其中，該基底之厚度與第一凸起之高度之加和等於第一銅箔之厚度，第二凸起之高度等於基底之厚度。
  12. 如申請專利範圍第1項所述之雙面線路板之製作方法，其中，將第二銅箔形成第二線路圖形，將第三銅箔形成第三線路圖形之後，還於第二線路圖像表面形成第一保護層，於第三線路圖形表面形成第二保護層。
TW100142694A 2011-11-15 2011-11-22 雙面線路板之製作方法 TWI414224B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103613456A CN103108491A (zh) 2011-11-15 2011-11-15 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201320847A TW201320847A (zh) 2013-05-16
TWI414224B true TWI414224B (zh) 2013-11-01

Family

ID=48279275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142694A TWI414224B (zh) 2011-11-15 2011-11-22 雙面線路板之製作方法

Country Status (3)

Country Link
US (1) US20130118009A1 (zh)
CN (1) CN103108491A (zh)
TW (1) TWI414224B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224765A1 (de) * 2013-12-03 2015-06-03 Robert Bosch Gmbh Verfahren zur Via-Stift-Verfüllung
CN104754868A (zh) * 2013-12-30 2015-07-01 深南电路有限公司 电路板及其层间互连结构的实现方法和电路板的加工方法
CN104902696B (zh) * 2015-06-24 2017-11-28 上海美维科技有限公司 一种基于埋线结构在印制电路板上制作铜柱的方法
CN110996519A (zh) * 2019-12-17 2020-04-10 Tcl华瑞照明科技（惠州）有限公司 线路板及其制作方法
CN110996540B (zh) * 2019-12-31 2022-02-08 生益电子股份有限公司 一种pcb的制作方法
CN113692142B (zh) * 2020-05-19 2023-03-24 庆鼎精密电子（淮安）有限公司 电路基板及其制造方法、电路板
CN112739017A (zh) * 2020-12-11 2021-04-30 厦门市铂联科技股份有限公司 一种软硬结合线路板制作方法
CN115579329A (zh) * 2022-10-24 2023-01-06 深圳市驭鹰者电子有限公司 一种无芯倒装基板结构及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520704A (zh) * 2001-07-12 2004-08-11 名幸电子有限公司 芯板及利用芯板的多层电路板
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW201114346A (en) * 2009-10-09 2011-04-16 Foxconn Advanced Tech Inc Method for manufacturing printed circuit board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520704A (zh) * 2001-07-12 2004-08-11 名幸电子有限公司 芯板及利用芯板的多层电路板
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW201114346A (en) * 2009-10-09 2011-04-16 Foxconn Advanced Tech Inc Method for manufacturing printed circuit board

Also Published As

Publication number Publication date
CN103108491A (zh) 2013-05-15
US20130118009A1 (en) 2013-05-16
TW201320847A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI414224B (zh) 雙面線路板之製作方法
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
TWI492690B (zh) 電路板製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
TWI442861B (zh) 多層電路板及其製作方法
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
TWI403244B (zh) 多層電路板之製作方法
JP2008078343A (ja) プリント配線板及びその製造方法
TWI531291B (zh) 承載板及其製作方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
TWI766342B (zh) 電路板及其製備方法
TW201431454A (zh) 電路板及其製作方法
JP5565951B2 (ja) 配線基板およびその製造方法
JP5860303B2 (ja) 配線基板およびその製造方法
TWI391068B (zh) 電路板製作方法
JP6640508B2 (ja) 印刷配線板の製造方法
CN106332442B (zh) 电路板及其制作方法
JP3818124B2 (ja) 半導体集積回路装置およびその製造方法
TWI386132B (zh) 電路板製作方法
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法