CN1520704A - 芯板及利用芯板的多层电路板 - Google Patents

芯板及利用芯板的多层电路板 Download PDF

Info

Publication number
CN1520704A
CN1520704A CNA01823397XA CN01823397A CN1520704A CN 1520704 A CN1520704 A CN 1520704A CN A01823397X A CNA01823397X A CN A01823397XA CN 01823397 A CN01823397 A CN 01823397A CN 1520704 A CN1520704 A CN 1520704A
Authority
CN
China
Prior art keywords
conductor
central layer
laser processing
circuit board
processing hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA01823397XA
Other languages
English (en)
Inventor
三觜隆行
行
片桐保行
广
松田孝广
神田武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of CN1520704A publication Critical patent/CN1520704A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种在其上表面和下表面层迭多个单位电路板制造多层电路板时使用的芯板。两层绝缘层(10A、10B)挟着导体接合部(11A)层迭，导体接合部的上下形成从绝缘层的表面至导体接合部的一对激光加工孔(12A、12B)，一对激光加工孔的每一个孔中充填电镀材料，形成通过导体接合部电气连接的一对柱状导体(13A、13B)，能够以用电镀材料形成的串联结构取得全部叠层的层间连接，所以能用于制造可实现低电阻、精细布线图形的多层电路板。

Description

芯板及利用芯板的多层电路板
技术领域
本发明涉及用装配(buildup)方法制造多层电路板时所用的芯(core)板、以及使用该芯板的多层电路板，更详细地说，是涉及在制造各层间电气连接的可靠性高，电路图形能更加精细，因而所装的器件能高密度安装，整体的形状能小型化的多层电路板时所用的芯板，以及使用该芯板的多层电路板。
背景技术
近年来，随着电子·电气设备的小型化·多功能化、轻量化的发展，大多采用多层电路板作为这些设备内装的电路板。该多层电路板是将多块表面形成规定布线图形的导体电路的单位电路基板叠层形成一体化结构，各单位电路板之间靠穿孔和通路孔导通。
而且，在对导体电路的连线要求更细，电路图形的密度要求更高的情况下，最近多层电路板的制造方法正在发展为装配工作方法。
下面利用附图说明该装配工作方法的1个例子。
首先，如图1所示，准备在绝缘底板1a的两面上贴着铜箔1b、1b的双面贴铜箔的迭层板1作为芯板A0，在其规定部位钻孔形成规定大小的穿孔(钻孔)2。
接着，如图2所示，依次进行非电解镀铜和电解镀铜形成铜镀层3A后在钻孔2中填充导电糊或环氧树脂等填充料4，使其干燥，再将整个表面磨平使填充料4和铜镀层3A成同一面状态。
接着通过依次对整个表面进行粗糙处理、非电解镀铜及电镀铜，从而如图3所示形成铜镀层3B，盖在充填料4的上·下表面，作为中间材料A1。
接着，在中间材料A1上制作布线图形后进行例如用氯化亚铁的蚀刻处理，如图4所示，在绝缘底板1a的两面上形成规定布线图形的导体电路5A，制造中间材料A2。在两面上形成的导体电路5A、5A通过充填料4和铜镀层3A电气连接。
接着，如图5所示，将这些导体电路埋没，层迭绝缘层6A、6A后进行热压，而且在规定的部位利用例如进行激光加工的方法，形成至铜镀层3B的通路孔用凹孔7A，再依次对绝缘层6A的表面进行粗糙处理、非电解镀铜、以及电解镀铜，制造出形成覆盖绝缘层6A整个面及铜镀层3B的铜镀层3C的中间材料A3。
接着，如图6所示，对中间材料A3的铜镀层3C制作布线图形和进行蚀刻处理，制造在绝缘层6A、6A的表面形成规定图形的导体电路的中间材料A4。
其后，对上述中间材料A4，实施从中间材料A2制造中间材料A3的操作，将绝缘层6B层迭在绝缘层6A上(下)，在这里形成通路孔用的凹孔7B后形成铜镀层3D构成的规定图形的导体电路，这样，如图7所示，作为一个整体制造成一块5层结构的多层电路板A5。
然而，上述装配(buildup)加工方法存在以下问题。
(1)首先，在制造芯板A0之际，必须在双面贴铜的迭层板1上进行钻孔加工形成穿孔2。
可是，对于最近的多层电路板，因为要求形状更小、更薄、电路图形更密、布线更细，故迫切要求上述穿孔2的孔径小，最近钻孔的孔径已小到0.10～0.15mm左右。
但，在形成如此细的穿孔时，要用高价的极细的钻头，另外，由于钻头多次折断，穿孔形成位置精度不高，钻孔速度慢等诸多问题的产生，满足低成本制造的要求是件极其困难的事。
(2)另外，钻头加工出来的穿孔中要填充导体糊等。可是，要将树脂或导电糊完全填入孔径极小的孔中不仅极为困难，并且随着填充作业难免要添置设备或增加工序，整个制造成本又会上升。
(3)从图7的多层电路板A5可知，绝缘层6B的通路孔7B没有在绝缘层6B的下层即绝缘层6A的通路孔7A的正上方形成。在绝缘层6B层迭之际通路孔7A变成凹孔形状，所以在其上不可能形成通路孔7A。
因此，绝缘层6B的通路孔7B不得不形成于在平面上离开通路孔7A的位置。但这种状态使多层电路板A5中通路孔的面内分布密度变疏，在器件高密度安装上并不理想。
假设想在通路孔7A正上方形成通路孔7B，则就要进行以下的作业，即在通路孔7A中填入例如导电糊，在其上形成铜层进行覆盖，在这个盖的上表面形成通路孔7B。这就招致工序增加，制造成本上升。
为了对应处置此类问题，最近市场上有销售一种多层电路板(松下电子部品(株)制造的ALIVH(注册商标)，系在由芳族聚酰胺(aramid)无纺布和环氧树脂组成的聚酯胶片(prepreg)上形成通路孔用的激光加工孔，导电糊填入该激光加工孔后，在整个面上将铜箔层迭·热压，再依次将形成规定的导体电路的同一材料的聚酯胶片多片层迭，最后热压而成。
这种多层电路板不用钻头加工，完全没有穿孔，整个层的层间连接是在充填导电糊的通路和形成于各层的通路接合部(land)间进行，而且，即使就在器件接合部的正下方也能层间连接。可是这种多层电路板也因为也要向激光加工孔中填入导电糊，所以不是解决上述问题(2)的方法。
另外，在该先进技术中，虽然用导电糊取得整个层的层间连接，但用导电糊取得层间连接的形态有以下的问题。
(4)通常，导电糊的电阻值例如比穿孔电镀所同的铜镀等高。而且导电糊是铜粉或银粉和树脂的混合物，其热肿胀系数比镀铜材料大。
因此，在用导电糊连接整个层作层间连接时，层数越多层间连接部总体电阻就越大，另外，由于产生热应力等问题，作为电路板其可靠性令人感到不安。
(5)另外，利用导电糊进行的层间连接只靠充填在激光加工孔的导电糊和位于其正上方(正下方)位置的通路接合部之间的压接接触作用来实现。
因此，可以说两者间的粘接强度不一定高。因此，为了提高两者的粘接强度就要加大激光加工孔的孔径和加大通路接合部的直径。
但是，这样的对应处置与通路接合部的小直径化、以及导体电路的图形精细化的趋势背道而驰，不是理想的方法。
另外，作为与装配(buildup)方法有关的其他先进技术，市场上还有一种多层电路板(株式会社东芝生产的B2itTM)出售，该电路板为将银糊印在铜箔上，干燥后形成突起的山形的凸起，在其上载置聚酯胶片(prepreg)，使所述凸起贯穿聚脂胶片，形成与上层的铜衬垫接触的结构。
但是，利用这种方法的层间连接由于是利用导电糊对铜箔的压接粘接的层间连接，故和上述的ALIVH(注册商标)的情形一样，可以认为导通电阻值一上升，在热冲击和物理冲击的情况下的连接可靠性存在问题。
本发明之目的在于提供一种可有效使用于制造能够解决上述有关在先技术说明的(1)～(5)的所有问题的多层电路板的新型芯板，和利用该芯板的新型的多层电路板。
发明内容
为了达到上述的目的，本发明提供一种芯板，这种芯板(以后称为芯板B)是在其上表面和下表面层迭多个单位电路板制造多层电路板时使用的芯板，其特征在于，夹着导体接合部(land)层叠两层绝缘层，在所述导体接合部的上下，形成从所述绝缘层的表面至所述导体接合部的一对激光加工孔，而且在所述一对激光加工孔的每一个孔中充填电镀材料，形成通过所述导体接合部实现电气连接的一对柱状导体。
又，在本发明的一种芯板，是在其上表面和下表面层迭多个单位电路板制造多层电路板时使用的芯板，其特征在于，导体接合部配置于绝缘层的一个表面上，所述绝缘层上形成从另一表面至所述导体接合部的激光加工孔，所述激光加工孔中充填电镀材料形成柱状导体，然后在所述柱状导体的形成处以外的所述绝缘层的两个面上形成导体电路。
还有，本发明提供一种电路板，是在所述芯板B或芯板C的上表面及下表面依次层迭多块单位电路板的多层电路板，其特征在于，各所述单位电路板上，在所述芯板的所述柱状导体的正上方位置形成激光加工孔，然后在任何一个所述激光加工孔中都充填电镀材料，形成相互在上下表面接触的通路的配置结构。
又，本发明提供一种电路板，是在所述芯板B或芯板C的上表面及下表面依次层迭多块单位电路板的多层电路板，其特征在于，各所述单位电路板上，在所述芯板的所述柱状导体的正上方位置形成激光加工孔，任何一个所述激光加工孔中都充填电镀材料，形成相互在上下表面接触的通路的配置结构，并且只有最上层的通路形成明皱(open wrinkle)结构。
附图说明
图1为表示形成钻孔的双面贴铜迭层板的示例A0的剖面图。
图2为表示对钻孔镀铜，再填入导电糊后的状态的剖面图。
图3为表示在导电糊上实施覆盖电镀的中间材料A1的剖面图。
图4为表示中间材料A2的剖面图。
图5为表示中间材料A3的剖面图。
图6为表示中间材料A4的剖面图。
图7为表示已有的5层结构的多层电路板A5的剖面图。
图8为表示本发明的芯板之一例B的剖面图。
图9为表示用于芯板B的制造的双面贴铜迭层板的剖面图。
图10为表示形成导体接合部的中间件B2的剖面图。
图11为表示中间件B3的剖面图。
图12为表示在表面上形成开口的中间件B4的剖面图。
图13为表示形成激光加工孔的中间件B5的剖面图。
图14为表示形成柱状导体后的状态的中间件B6的剖面图。
图15为用于说明柱状导体充入激光加工孔中的充填率的剖面图。
图16为表示用芯板B制造的多层电路板(中间件b1)的剖面图。
图17为表示用芯板B制造的多层电路板(中间件b2)的剖面图。
图18为表示用芯板B制造6层结构的多层电路板的1例的剖面图。
图19为表示本发明的另外的芯板的1例C的剖面图。
图20表示在制造芯板C之际，双面贴铜迭层板上形成作为导体接合部的部分的状态的剖面图。
图21表示形成激光加工孔的状态的剖面图。
图22为表示芯板C的初级体Co的剖面图。
图23为表示用芯板C制造的多层电路板的剖面图。
具体实施方式
首先，图8表示本发明的芯板B之一例。
该芯板B层迭着两层绝缘层10A、10B，在这两层绝缘层的层迭界面上以被两层绝缘层10A、10B挟持的状态配置着导体接合部11A。因而形成如将导体接合部11A作为1层来计数则全体共3层的结构。
上述导体接合部11A的上表面侧形成从绝缘层10A的表面10a至导体接合部11A的下述的激光加工孔12A，另外，又在导体接合部11A的下表面侧也形成从绝缘层10B的表面10b至导体接合部11A的下述激光加工孔12B。
而且在上述激光加工孔12A、12B中，采用以下所述的电镀法充填例如铜，以在上下以共有导体接合部11A的状态形成柱状导体13A、13B，又在各绝缘层10A、10B的表面按规定的图形形成导体电路14A、14B。
因而在这种芯板B的情况下，柱状导体13A、13B通过使导体接合部11A介于其间进行互相电气连接。而且，该芯板B能以在其上表面10a和下表面10b上依次层迭单位电路板的状态使用。
该芯板B如下所述制造。
首先，如图9所示，准备有绝缘层10A的双面贴铜迭层板B1。绝缘层10A由例如相当于FR-4以上的环氧树脂、或其中含玻璃布(glass cloth)的材料、或聚酰亚胺(polyimide)树脂、双马来酰亚胺(bismaleimide)·三嗪树指、对聚苯撑醚(phenylene ether)树脂之类的有机绝缘材料、其中含玻璃布、各种有机纤维或无机纤维的材料组成，其厚度为30～200μm，最好能用50μm左右的。
而且，该绝缘层10A的两面上压接着厚9～35μm的铜箔，最好是18μm的铜箔11a、11b。
只在该双面贴铜迭层板B1的一个面的铜箔11a上形成布线图形和进行蚀刻处理，将导体接合部11A残留在绝缘层10A的希望的表面部位，蚀刻除去其他部份的铜箔，制成中间件B2(图10)。
还有，最好该中间件B2的导体接合部11A的大小比下述的激光加工孔的开口孔径大100μm以上。
然后，以这一次序将作为半固化构件(prepreg)的绝缘层10B和铜箔11a配置在形成中间件B3的导体接合部11A一方的表面上，对全体热压使绝缘层10B受热固化。
其结果如图11所示，制造出在两层绝缘层10A、10B的层迭界面上夹着导体接合部11A的中间件B3。
作为在这一过程中使用的绝缘层10B，最好是环氧树脂或其中含玻璃布的半固化构件，其厚度为30～100μm，最好的是50μm，铜箔11a厚度为9～35μm，最好是例如18μm。
接着，在中间材料B3的铜箔11a、11b上进行布线图形制作和蚀刻处理，腐蚀去除这些铜箔中位于导体接合部11A的正上方及正下方位置的部分，如图12所示，制造有开口12a、12b的中间件B4。
该开口12a、12b是为了让激光从这里照射，在绝缘层10A、10B上形成激光加工孔12A、12B而设置的，其大小只要比所需的激光加工孔的孔径大就可。通常，最好比激光的光点直径大50～150μm左右。
然后，从中间件B4的表面形成的开口12a、12b向各绝缘层10A、10B的每一层照射激光，分别形成直至导体接合部11A的上表面的激光加工孔12A、直至导体接合部11A的下表面的激光加工孔12B，制造成图13所示的中间件B5。该激光加工孔的大小按照与下述电镀铜形成的柱状导体的形状间的关系最好为50～200μm。
所用的激光可例举出例如二氧化碳气体激光、YAG激光、受激准分子激光等，但导体接合部11A由于被来自其正反面的激光照射，为防止导体接合部11A损伤，二氧化碳气体激光最合适。
然后，将电镀铜的材料填充入中间件B5的激光加工孔12A、12B中，在导体接合部11A上形成底部相互接触的柱状导体13A、13B，同时将铜镀层11C层迭在铜箔11a、11b上，制造成图14所示的中间件B6。
具体地说，首先，例如进行用过锰酸盐的喷雾方式的消污点(desmear)处理除去导体接合部11A表面的残膜和进行激光加工孔12A、12B的孔内壁面粗糙处理，然后进行非电解镀铜，使绝缘层的壁面和铜箔11a、11b的表面具有导电性之后，再实施下述的电解镀铜形成柱状导体。
这里，在所形成的柱状导体13A、13B上，如后所述，有必要依次形成将要制造的多层电路板的各通路孔，然后将串联的通路结构堆积起来，所以其表面必须尽可能平坦。
还有，通常充填入激光加工孔12A、12B中的电镀铜的材料(柱状导体)按照该激光加工孔的顶部(top)孔径即开口孔径的大小、激光加工孔深度间的关系有时呈凹陷状态。在这种情况下，通常填入的电镀铜的材料的中央部凹陷得最厉害。
这种状态示于图15。
在这种情况下，在图15中，将从下层的绝缘层10B和上层绝缘层10A的层迭边界至绝缘层10A上的铜箔11b上表面的厚度记为T2，通过电镀铜的方法在铜箔11b上形成的铜层11c的厚度记为T1，而且将柱状导体13A的最凹陷处(中央部)和导体接合部11A的上表面(这也是两绝缘层的层迭界面)的距离记为H时，则可以用下式表示充填率(％)，即
100×H/(T1+T2)
柱状导体13A要形成充填率大于70％的形状。
也就是说，上述充填率大意味着电镀铜的材料(柱状导体)的最小充填厚度H大，换句话说，意即柱状导体13A的上表面和铜层11c近似于在相同的面上。而且该充填率如果大于70％，则是因为在该柱状导体上还能直接形成上层电路板(图中未示出)的通路孔。充填率的理想值为80％以上。
作为形成这种充填率的柱状导体的电镀铜的方法最好是按照以下条件进行的电镀法。
首先，镀铜的电镀液的组成为硫酸铜170～240g/L、硫酸30～80g/L、氯离子20～60mg/L，最好还在其中添加例如キュ一ブライトVF-II(商品名，荏原ユ一ジライト株式会社制)。
另外，作为电镀条件，液温20～30℃，电流密度2～5A/dm2，最好设定在2～3A/dm2，最好用空气或喷流方式搅拌电镀液，
还有，上述充填率，尽管电镀铜的条件相同也因激光加工孔的开口直径(顶部孔径)及其深度(绝缘层10A的厚度)而变化，在图15中，例如在进行电镀使铜镀层11c的厚度为25μm时，如激光加工孔的开口直径为100μm，厚度T2为50μm，则能实现83％的充填率，另外，如激光加工孔的开口直径为70μm，厚度T2为50μm，则能实现92％的充填率。关于柱状导体的形成，也可以在电镀铜后，例如利用研磨等方法研削被充填电镀铜的材料的表面，使表面平坦。
就这样通过对所制成的中间件B5的铜镀层11c进行形成布线图形和蚀刻处理，绝缘层10A、10B的表面上形成规成电路图形的导体电路，从而制造出图8所示的本发明的芯板B。
下面说明采用该芯板B的多层电路板的制造。
首先如图16所示，将由和上述同样的半固化构件(prepreg)构成的绝缘层10c和铜箔11a依迭重迭在芯板B的上表面10a上，又在下表面10b上也重叠由半固化构件构成的绝缘层10D和铜箔11b，对整体热压制造出中间件b1。
接着，在该中间件b1的柱状导体13A、13B的正上方和正下方的位置，像图12～图14所示的关于中间件B4、B5、B6的制造的说明那样，依次进行铜箔开口→形成激光加工孔→消污点(desmear)处理→非电解镀铜→电解镀铜，，制造出图17所示的中间件b2。
在该中间件b2中，以和芯板B的柱状导体13A、13B直接接触的状态，通过在新层迭的单位电路板10C、10D上也分别形成柱状导体13C、13D作为通路的方法，作为整体形成具有串联的通路结构的4层电路板。
其后，在该中间件b2的两面上，用同样的方法再迭上单位电路板，则能做成6层电路板。
还有，在该情况下，最上层的单位电路板上，也可以如图18所示，以与柱状导体13C、13D的上表面直接接触的状态形成相似(conformal)的通路。
以下，对本发明的其他芯板C进行说明。
该芯板C如图19所示，由下述的铜箔21a和铜镀层23A构成的导体接合部21形成于一层绝缘层20的一个表面20b上，激光加工孔22形成于从绝缘层20的另一表面20a至所述导体接合部21为止的部分。然后，在其中充填电镀铜的材料形成柱状导体23。而且，在除了该柱状导体23的形成部位以外的绝缘层20的两面20a、20b上形成由与导体接合部21同样的层结构组成的规定图形的导体电路24。
然后，多块单位电路板依次层迭在该芯板C的上表面和下表面上制造出多层电路板。因而，形成于制造出的多层电路板的导体电路层的层数为偶数个。
该芯板C用以下方法制造。
先准备双面贴铜迭层板，在其一面的铜箔21a的表面制作布线图形及进行蚀刻处理，如图20所示，在绝缘层20的上表面侧的铜箔21a上形成开口。接着如图21所示，从该开口进行激光加工，形成直至另一方铜箔21b的上表面的激光加工孔22。
接着，用和图14所示的制造中间件B6时同样的制造方法将电镀铜的材料填入激光加工孔22中形成柱状导体23，制成图22所示那样的芯板C的初级体C0。
而最后，在该初级体C0的两的面上制作布线图形并进行蚀刻处理，形成由铜箔21b和在其上层迭的铜镀层23A组成的导体接合部21、导体电路24，做成图19所示的芯板C。
采用该芯板C制成的多层电路板之一例示于图23。
在芯板C的上表面和下表面，与制造图16、17所示的中间件b1、b2时一样，依次反复进行半固化构件和铜箔热压→在导体电路和柱状导体上形成激光加工孔→在激光加工孔充填电镀铜的材料和形成铜镀层→通过制作布线图形和蚀刻形成导体电路和通路这些操作，从而制成该多层电路板。
实施例
实施例1
(1)芯板B的制造
先准备铜箔11a、11b厚18μm，绝缘层10A由FR-4材料构成，绝缘层的厚度为50μm的双面贴铜迭层板B1(图9)。
在上述双面贴铜迭层板B1的下表面用干膜制作布线图形，用氯化亚铁溶液(波美(标度的比重计)度：35度、液温50℃)，制成具有直径250μm的导体接合部11A的中间件B2(图10)。
然后，在上述中间件B2的导体接合部一侧表面重迭厚度50μm的半固化构件(FR-4)10B和厚18μm的铜箔11a后，用真空压机，以175℃温度、29MPa的压力热压制成中间件B3(图11)。
接着，在上述中间件B3的两面与上面所述一样制作布线图形和进行蚀刻处理，分别在位于导体接合部11A的上部和下部位置的铜箔11b、11a上形成直径150μm的开口12b、12a，做成中间件B4(图12)。
接着，对从铜箔的开口露出的绝缘层10A、10B的表面，用二氧化碳气体激光加工设备分别形成直径(顶部直径)100μm的激光加工孔12A、12B，制成中间件B5(图13)。
接着，利用过锰酸进行粗糙处理，进行采用セキユリガントpプロセス(商品名，アトテツクジヤパン株式会社制)的导体接合部表面的去除污点处理，还在非电解镀铜后，以下述的条件进行电镀铜，制成图14所示的中间件B6。
溶液组成：5水硫酸铜200g/L、硫酸50g/L、氯离子30mg/L、キュ一ブライトVF-II(商品名，荏原ユ一ジライト株式会社制)A剂20mL/L和B剂1mL/L。
条件：电流密度2A/dm2、液温25℃、电镀时间90分钟(镀层厚度25μm)的直流电解方式，空气搅拌方式，阳极为磷铜。
接着，对上述中间件B4，进行和上面所述一样的制作布线图形和蚀刻处理，形成导体电路14A、14B，另外，柱状导体13A、13B的顶部形成250μm的直径制成芯板B。
对所得的芯板B测量柱状导体13A、13B的充填率，结果为87％。
(2)多层电路板的制造，
在芯板B的上表面和下表面，将厚50μm的半固化构件(FR-4)和厚18μm的铜箔重迭之后用真空压机热压，在铜箔上进行制作布线图形和蚀刻处理，形成导体电路，同时在柱状导体13A、13B的正上方的位置上形成直径150μm的开口。
然后，从该开口用二氧化碳激光设备形成开口直径(顶部孔径)为100μm的激光加工孔，该孔直至上述柱状导体13A、13B的上表面，然后在其中进行上述条件下电镀铜，形成通路(柱状导体)。
该操作反复进行3次，制造出整体为11层结构的多层电路板。该多层电路板内有在芯板C的柱状导体13A、13B的正上方，上部和下部相互直接连接的串联结构的通路结构。
在对该多层电路板进行常规的抗蚀剂印刷、钎焊修平处理后，以在260℃温度下进行10秒钟热处理后再在20℃温度下放置20秒作为一个循环，重复1000次，进行循环耐热试验，求出试验前后的电路板全体的电阻值变化率，结果为2.8％。
又，分解电路板查看裂纹等异常的发生情况，结果均无异常发生，证明该多层电路板具有较高的可靠性。
实施例2
在实施例1所用的双面贴铜迭层板B1的一个面上进行和实施例1一样的制作布线图形和蚀刻处理，留下直径250μm的铜箔部分，又在和该铜箔部分相反侧的表面上形成直径120μm的开口。
接着形成从上述开口至上述铜箔部分的开口直径(顶部直径)70μm的激光加工孔。
接着进行和实施例1一样的粗糙处理和非电解镀铜，除了电流密度为1.5A/dm2、铜镀层厚度为20μm外，和实施例1一样电镀铜，在激光加工孔中形成柱状导体，制成图19所示的芯板C。该柱状导体的充填率为93％，上部实际上是平坦的。
在该芯板C的上表面和下表面，将实施例1中说明的单位电路板反复层迭两次，导体电路成为5层结构的电路板。
对该电路板也进行与实施例1一样的耐热试验，电阻值变化率为3.1％，另外，未发现裂纹等异常。
工业应用性
从以上说明可知，采用本发明的芯板制造的多层电路板比已有的多层电路板有以下的良好效果。
1)由于能用将电镀材料即柱状导体串联连接成的通路结构来实现全部层间的连接，所以其导通电阻值极小，并且电路板的可靠性也高。
2)由于通路结构为串联的层迭结构，电路板的面内分布密度提高，导体电路图形能实现精细化。
3)例如，与用导电糊的工艺方法，或形成山形凸出制成的所述基板(ALIVH(注册商标)、或B2itTM)相比，有以下的优点。首先，利用导电糊的工艺方法导通电阻高，而用本发明的填充电镀材料的工艺方法其导通电阻极低。另外，在利用导电糊的工艺方法的情况下，在通路孔的埋入和山形的凸出的形成上要形成小孔径的通路有困难，本发明的充填电镀材料的工艺方法通路孔径容易做得更小，能够应对通路结构高密度化的要求。还有，在采用导电糊的工艺方法中，其层间连接是基于压接连接作用，与此相反，本发明的充填电镀材料的工艺方法是基于金属间的直接连接，所以对于物理冲击与热均具备相当高的可靠性。

Claims (4)

1.一种芯板，是在其上表面和下表面层迭多个单位电路板制造多层电路板时使用的芯板，其特征在于，
夹着导体接合部层叠两层绝缘层，
在所述导体接合部的上下，形成从所述绝缘层的表面至所述导体接合部的一对激光加工孔，而且
在所述一对激光加工孔的每一个孔中充填电镀材料，形成通过所述导体接合部电气连接的一对柱状导体。
2.一种芯板，是在其上表面和下表面层迭多个单位电路板制造多层电路板时使用的芯板，其特征在于，
导体接合部配置于绝缘层的一个表面上，
所述绝缘层上形成从另一表面至所述导体接合部的激光加工孔，
所述激光加工孔中充填电镀材料形成柱状导体，然后
在所述柱状导体的形成处以外的所述绝缘层表面形成导体电路。
3.一种多层电路板，其特征在于，
将多块单位电路板依次层迭在如权利要求1或2所述的芯板的上表面或下表面上，
各所述单位电路板上，在所述芯板的所述柱状导体的正上方位置形成激光加工孔，然后
在任何一个所述激光加工孔中都充填电镀材料，形成相互在上下表面接触的通路的配置结构。
4.一种多层电路板，其特征在于，
将多块单位电路板依次层迭在如权利要求1或2所述的芯板的上表面或下表面上，
各所述单位电路板上，在所述芯板的所述柱状导体的正上方位置形成激光加工孔，
任何一个所述激光加工孔中都充填电镀材料，形成相互在上下表面接触的通路的配置结构，而且
只有最上层的通路形成明皱(open wrinkle)结构。
CNA01823397XA 2001-07-12 2001-10-09 芯板及利用芯板的多层电路板 Pending CN1520704A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP212211/2001 2001-07-12
JP2001212211A JP2003031952A (ja) 2001-07-12 2001-07-12 コア基板、それを用いた多層回路基板

Publications (1)

Publication Number Publication Date
CN1520704A true CN1520704A (zh) 2004-08-11

Family

ID=19047408

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA01823397XA Pending CN1520704A (zh) 2001-07-12 2001-10-09 芯板及利用芯板的多层电路板

Country Status (7)

Country Link
US (1) US20040136152A1 (zh)
EP (1) EP1406477A4 (zh)
JP (1) JP2003031952A (zh)
KR (1) KR20040014394A (zh)
CN (1) CN1520704A (zh)
TW (1) TWI239226B (zh)
WO (1) WO2003009661A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413639A (zh) * 2011-07-27 2012-04-11 深南电路有限公司 一种电路板的制造方法
CN103079340A (zh) * 2011-09-28 2013-05-01 揖斐电株式会社 印刷线路板
TWI414224B (zh) * 2011-11-15 2013-11-01 Zhen Ding Technology Co Ltd 雙面線路板之製作方法
CN103874326A (zh) * 2012-12-18 2014-06-18 三星电机株式会社 印刷电路板和印刷电路板的制造方法
CN108449873A (zh) * 2018-03-14 2018-08-24 深圳崇达多层线路板有限公司 一种新型通孔全铜电镀的制作方法
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
CN115551232A (zh) * 2022-11-30 2022-12-30 惠州市金百泽电路科技有限公司 一种改善电镀填孔空洞的电路板加工方法及电路板

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
FR2873128B1 (fr) * 2004-07-16 2008-09-26 Rhodia Chimie Sa Procede de marquage d'un materiau et materiau ainsi marque
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业（深圳）有限公司 防止静电放电的印刷电路板
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100856018B1 (ko) 2008-07-03 2008-09-02 에스디에이테크놀러지 주식회사 전자부품 표면 실장을 위한 인쇄회로기판의 비아홀 가공방법
TWI372007B (en) * 2008-08-07 2012-09-01 Unimicron Technology Corp Method for fabricating blind via structure of substrate
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
KR101205464B1 (ko) 2010-08-25 2012-11-28 아페리오(주) 인쇄회로기판 제조방법
JP5565953B2 (ja) * 2010-08-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN103369867B (zh) * 2012-04-01 2016-06-01 北大方正集团有限公司 印刷电路板（pcb）的制作方法以及pcb
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
JP2014116428A (ja) * 2012-12-07 2014-06-26 Sumitomo Electric Printed Circuit Inc 多層プリント配線板及びその製造方法
JP2014120651A (ja) * 2012-12-18 2014-06-30 Toppan Printing Co Ltd 積層配線板及びその製造方法
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN110809358B (zh) * 2019-10-24 2021-07-20 广州兴森快捷电路科技有限公司 散热pcb板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
GB8707929D0 (en) * 1987-04-02 1987-05-07 Int Computers Ltd Printed circuit boards
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
JPH11261236A (ja) * 1998-03-09 1999-09-24 Elna Co Ltd 多層プリント配線板およびその製造方法
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
JP4128649B2 (ja) * 1998-03-26 2008-07-30 富士通株式会社 薄膜多層回路基板の製造方法
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP2000277912A (ja) * 1999-03-29 2000-10-06 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP2000323841A (ja) * 1999-05-12 2000-11-24 Meiko:Kk 多層回路基板とその製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
CN1271894C (zh) * 1999-11-01 2006-08-23 Jsr株式会社 导电层形成用水性分散液、导电层、电子器件、电路板及其制造方法,以及多层布线板及其制造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413639A (zh) * 2011-07-27 2012-04-11 深南电路有限公司 一种电路板的制造方法
CN103079340A (zh) * 2011-09-28 2013-05-01 揖斐电株式会社 印刷线路板
CN103079340B (zh) * 2011-09-28 2016-03-09 揖斐电株式会社 印刷线路板
US9351396B2 (en) 2011-09-28 2016-05-24 Ibiden Co., Ltd. Printed wiring board
TWI414224B (zh) * 2011-11-15 2013-11-01 Zhen Ding Technology Co Ltd 雙面線路板之製作方法
CN103874326A (zh) * 2012-12-18 2014-06-18 三星电机株式会社 印刷电路板和印刷电路板的制造方法
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
CN108449873A (zh) * 2018-03-14 2018-08-24 深圳崇达多层线路板有限公司 一种新型通孔全铜电镀的制作方法
CN115551232A (zh) * 2022-11-30 2022-12-30 惠州市金百泽电路科技有限公司 一种改善电镀填孔空洞的电路板加工方法及电路板

Also Published As

Publication number Publication date
TWI239226B (en) 2005-09-01
EP1406477A4 (en) 2007-03-14
KR20040014394A (ko) 2004-02-14
EP1406477A1 (en) 2004-04-07
US20040136152A1 (en) 2004-07-15
JP2003031952A (ja) 2003-01-31
WO2003009661A1 (fr) 2003-01-30

Similar Documents

Publication Publication Date Title
CN1520704A (zh) 芯板及利用芯板的多层电路板
CN1189068C (zh) 多层印刷电路板及其制造方法
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
CN1282404C (zh) 叠层用双面电路板的制法及用其的多层印刷电路板
CN1209814C (zh) 具有电镀电阻器的印刷电路板的制造方法
CN1198486C (zh) 具有用于安装电子部件的空腔的印刷线路板
US20110300307A1 (en) Method for manufacturing wiring board
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN1714608A (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1346309A (zh) 敷铜层叠板和印刷布线板用电路基板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1812696A (zh) 制造印刷电路板的方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1176567C (zh) 制造多层布线板的方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
KR101072333B1 (ko) 기판의 제조 방법
CN1798485A (zh) 多层印刷电路板及其制造方法
TW200810650A (en) Printed circuit board having inner via hole and manufacturing method thereof
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1694603A (zh) 印制电路板的电解镀金方法
KR20090037801A (ko) 코어 기판 및 그 제조 방법
CN1242657C (zh) 导电膏与印刷线路板之间的粘结强度改进及其生产方法
TW200425241A (en) Process for producing electronic component and electronic component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication