TWI766342B - 電路板及其製備方法 - Google Patents

電路板及其製備方法 Download PDF

Info

Publication number
TWI766342B
TWI766342B TW109128318A TW109128318A TWI766342B TW I766342 B TWI766342 B TW I766342B TW 109128318 A TW109128318 A TW 109128318A TW 109128318 A TW109128318 A TW 109128318A TW I766342 B TWI766342 B TW I766342B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
end portion
conductive
photosensitive resin
Prior art date
Application number
TW109128318A
Other languages
English (en)
Other versions
TW202207771A (zh
Inventor
鄭映秋
彭超
胡先欽
Original Assignee
大陸商鵬鼎控股（深圳）股份有限公司
大陸商慶鼎精密電子（淮安）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股（深圳）股份有限公司, 大陸商慶鼎精密電子（淮安）有限公司 filed Critical 大陸商鵬鼎控股（深圳）股份有限公司
Publication of TW202207771A publication Critical patent/TW202207771A/zh
Application granted granted Critical
Publication of TWI766342B publication Critical patent/TWI766342B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/227—Drying of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

本申請提供一種電路板及其製備方法。所述電路板包括基層和設置於所述基層相對的兩個表面的兩個第一導電線路層。每一所述第一導電線路層包括第一底層線路和第一電鍍銅線路。所述第一底層線路形成於所述基層的表面，所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面。所述第一電鍍銅線路覆蓋所述第一底層線路的所述第二端部和所述第一側面。

Description

電路板及其製備方法
本申請涉及電路板製備領域，尤其涉及一種細線路電路板及其製備方法。
近年來，隨著消費類電子產品市場的不斷發展和成熟，對電路板提出了更高的需求。例如，隨著電子產品朝輕薄短小的趨勢發展，對電路板線路的精細化程度要求也越來越高，因此具有較小線寬的電路板應運而生。此類電路板通常採用減成法和半加成法製得。
減成法為在覆銅基板上電鍍銅，然後藉由曝光顯影工藝蝕刻鍍銅層和銅箔層，得到所需導電線路。然而，在蝕刻過程中容易產生側蝕，尤其當電路板所需的線寬/線距較小時，產品良率會大大降低。另一方面，蝕刻過程導致原料銅浪費，而且污染環境。
半加成法為在覆銅基板上覆蓋圖形化乾膜，在圖形化乾膜的開口中電鍍銅，然後蝕刻未被電鍍銅覆蓋的部分銅箔層，從而得到所需導電線路。雖然半加成法能夠緩解線路側蝕問題，但仍然存在圖形電鍍等容易污染環境的工藝流程。
為解決現有技術以上至少一不足之處，有必要提供一種電路板的製備方法。
另，還有必要提供一種根據上述製備方法製得的電路板。
本申請提供一種電路板的製備方法，包括步驟：提供基層；在所述基層的相對兩表面印刷第一感光樹脂層，每一所述第一感光樹脂層包括感光樹脂和設置於感光樹脂中的導電物質，每一所述第一感光樹脂層劃分為第一部分和除所述第一部分之外的第二部分；對所述第一部分進行曝光；顯影以去除所述第二部分，乾燥後得到第一底層線路，每一所述第一底層線路包括朝向所 述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面；及在每一所述第一底層線路的所述第二端部和所述第一側面形成第一電鍍銅線路，每一所述第一底層線路和對應的所述第一電鍍銅線路共同形成第一導電線路層。
在一種可能的實施方式中，所述第二端部的寬度大於所述第一端部的寬度。
在一種可能的實施方式中，所述製備方法還包括在所述基層中開設第一通孔；其中，所述第一感光樹脂層的至少一個還填充於所述第一通孔中，形成電性連接兩個所述第一導電線路層的第一導通部。
在一種可能的實施方式中，還包括：在每一所述第一導電線路層的表面均分別壓合膠層和絕緣層；在每一所述絕緣層和對應的所述膠層中開設第二通孔；在每一所述絕緣層的表面和所述第二通孔中印刷第二感光樹脂層，所述第二感光樹脂層包括感光樹脂和設置於感光樹脂中的導電物質，每一所述第二感光樹脂層劃分為對應所述第二通孔的第三部分和除所述第三部分之外的第四部分；對所述第三部分進行曝光；顯影以去除所述第四部分，乾燥後得到第二底層線路，每一所述第二底層線路包括朝向所述基層的第三端部、與所述第三端部相對設置的第四端部以及連接所述第三端部和所述第四端部的第二側面；及在所述第二底層線路的所述第四端部和所述第二側面形成第二電鍍銅線路，所述第二底層線路和所述第二電鍍銅線路共同形成第二導電線路層，其中，位於所述第二通孔中的所述第二感光樹脂層形成電性連接兩個所述第一導電線路層的第二導通部。
在一種可能的實施方式中，所述第一導電線路層的線寬小於20微米，所述第一導電線路層的線距小於20微米或大於1000微米。
在一種可能的實施方式中，所述製備方法還包括：在每一所述第一導電線路層上覆蓋保護層。
本申請還提供一種電路板，包括基層，所述電路板還包括：兩個第一導電線路層，設置於所述基層相對的兩個表面，每一所述第一導電線路層包括：第一底層線路，形成於所述基層的表面，所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端 部和所述第二端部的第一側面；及第一電鍍銅線路，覆蓋所述第一底層線路的所述第二端部和所述第一側面。
在一種可能的實施方式中，所述第二端部的寬度大於所述第一端部的寬度。
在一種可能的實施方式中，所述電路板還包括：第一通孔，開設於所述基層中；及第一導通部，位於所述第一通孔中，所述第一導通部電性連接兩個所述第一導電線路層。
在一種可能的實施方式中，所述電路板還包括：膠層和絕緣層，依次形成於每一所述第一導電線路層的表面，每一所述絕緣層和對應的所述膠層中開設有第二通孔；及第二導電線路層，包括：第二底層線路，形成於每一所述絕緣層上，所述第二底層線路包括朝向所述基層的第三端部、與所述第三端部相對設置的第四端部以及連接所述第三端部和所述第四端部的第二側面；及第二電鍍銅線路，形成於所述第二底層線路的所述第四端部和所述第二側面，其中，所述第二底層線路填充於所述第二通孔中以形成電性連接所述第二導電線路層和所述第一導電線路層的第二導通部。
與現有技術相比，本申請可用於製備細線路電路板，在底層線路形成後電鍍銅，可以有效的降低細線路的電阻；由於本申請並非採用全板電鍍的方式進行電鍍，因此後續不需要對電鍍銅線路進行蝕刻，因此不會污染環境，而且，顯影去除的感光樹脂層中的導電物質(如銀顆粒)可以回收並重複利用，節省了原料成本。
10:基層
11:第一通孔
20:第一感光樹脂層
21:第一部分
22:第二部分
30:第一光罩
31:第一圖形化開口
40:第一底層線路
41:第一導通部
42:第一電鍍銅線路
44:第一導電線路層
46:第一保護層
50:膠層
51:絕緣層
52:第二通孔
60:第二感光樹脂層
70:第二光罩
71:第二圖形化開口
80:第二底層線路
81:第二導通部
82:第二電鍍銅線路
84:第二導電線路層
90:第二保護層
100,200:電路板
401:第一端部
402:第二端部
403:第一側面
601:第三部分
602:第四部分
801:第三端部
802:第四端部
W1,W2,W3,W4:寬度
L:線寬
S:線距
圖1為本申請實施方式提供的基層的剖面示意圖。
圖2為在圖1所示的基層上印刷第一感光樹脂層後的剖面示意圖。
圖3為對圖2所示的第一感光樹脂層進行曝光後的剖面示意圖。
圖4為對圖3所示的第一感光樹脂層進行顯影以得到第一底層線路後的剖面示意圖。
圖5為圖4所示的第一底層線路的俯視圖。
圖6為在圖5所示的第一底層線路上形成第一電鍍銅線路以得到第一導電線路層後的剖面示意圖。
圖7為在圖6所示的第一導電線路層上覆蓋第一保護層後得到的雙面電路板的剖面示意圖。
圖8為本申請另一實施方式中在圖6所示的第一導電線路層上壓合膠層和絕緣層後的剖面示意圖。
圖9為在圖8所示的膠層和絕緣層中開設通孔後的剖面示意圖。
圖10為在圖9所示的絕緣層上印刷第二感光樹脂層後的剖面示意圖。
圖11為對圖10所示的第二感光樹脂層進行曝光後的剖面示意圖。
圖12為對圖11所示的第二感光樹脂層進行顯影以得到第二底層線路後的剖面示意圖。
圖13為在圖12所示的第二底層線路上形成第二電鍍銅線路以得到第二導電線路層後的剖面示意圖。
圖14為在圖13所示的第二導電線路層上覆蓋第二保護層後得到的多層電路板的剖面示意圖。
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基於本申請中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本申請保護的範圍。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本申請。
為能進一步闡述本申請達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本申請作出如下詳細說明。
本技術方案提供的電路板的製備方法，可用於製備雙面電路板和多層線路板等。圖1至圖7以製備雙面線路板為例對本申請的製備方法進行說明，所述製備方法包括如下步驟：
S11，請參閱圖1，提供基層10，在所述基層10中開設第一通孔11。
在一實施方式中，基層10的材質為絕緣樹脂，具體地，基層10的材質可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等樹脂中的一種。
其中，第一通孔11可藉由沖孔或鐳射打孔的方式形成。
S12，請參閱圖2，在基層10相對的兩個表面藉由印刷銀漿或者壓合感光銀膜形成第一感光樹脂層20。每一第一感光樹脂層20包括感光樹脂和設置於感光樹脂中的銀顆粒。在其他實施例中，所述第一感光樹脂層20還可以包括感光樹脂和其他具有導電性的物質，如：銅、石墨烯、碳納米管的一種或幾種混合而成。每一第一感光樹脂層20劃分為第一部分21和除第一部分21之外的第二部分22。其中，第一部分21對應所需導電線路層的線路圖案設置。
如圖2所示，第一感光樹脂層20還填充於第一通孔11中。
S13，請參閱圖3，對第一部分21進行曝光。
具體地，可以在每一第一感光樹脂層20上覆蓋一第一光罩30，第一光罩30具有對應第一部分21的第一圖形化開口31，即第一部分21通過第一光罩30暴露，而第二部分22被第一光罩30遮蓋。因此，在朝向第一感光樹脂層20發射光線時，第一部分21在光線的作用下聚合並固化，而第二部分22因未被光線照射而未發生聚合反應(即未固化)。
S14，請參閱圖4和圖5，顯影以去除第二部分22，乾燥後得到第一底層線路40。每一第一底層線路40包括朝向基層10的第一端部401、與第一端部401相對設置的第二端部402以及連接第一端部401和第二端部402的第一側面403。在一實施方式中，第二端部402的寬度W2大於第一端部401的寬度W1，其中，所述寬度為沿基層10的延伸方向上的尺寸。
其中，第二部分22可藉由鹼性顯影液去除。如，顯影液可採用濃度為1%的NaCO3。將至少第二部分22浸泡在顯影液中，由於第二部分22未曝光，因此可以與顯影液反應而被去除。其中，顯影去除的部分第一感光樹脂層20中的銀顆粒可以回收並重複利用，節省了原料成本。
其中，第一底層線路40還填充於第一通孔11中，形成第一導通部41。可以理解，第一底層線路40包括固化後的感光樹脂和設置於感光樹脂中的銀顆粒，銀顆粒具有導電性，即第一導通部41中起到導通作用的為銀顆粒。
在其他實施方式中，所述第一底層線路40還可以藉由光刻技術形成。
S15，請參閱圖6，在第一底層線路40的第二端部402和第一側面403形成第一電鍍銅線路42，第一底層線路40和第一電鍍銅線路42共同形成第一導電線路層44。第一導通部41可用於電性導通兩個第一導電線路層44。
藉由設置第二端部402的寬度大於第一端部401的寬度，可使得第一電鍍銅線路42被第一底層線路40的第二端部402牢固地夾持於基層10上方，防止第一電鍍銅線路42脫落。
在一實施方式中，可在第一底層線路40上覆蓋一乾膜(圖未示)，乾膜具有用於暴露第一底層線路40的第二端部402的圖形化開口，且圖形化開口的寬度稍大於第二端部402的寬度。然後，在乾膜的圖形化開口中電鍍銅以得到第一電鍍銅線路42。由於圖形化開口的寬度稍大於第二端部402的寬度，因此第一電鍍銅線路42可在覆蓋第二端部402的同時覆蓋第一底層線路40的第一側面403。
可以理解，上述步驟並非採用全板電鍍的方式進行電鍍，因此後續不需要對第一電鍍銅線路42進行蝕刻，節省原料成本。
在一實施方式中，第一導電線路層44的線寬L小於20微米，第一導電線路層44的線距S小於20微米。在另一實施方式中，第一導電線路層44也可以具有較大的線距S，如大於1000微米。
S16，請參閱圖7，在每一第一導電線路層44上覆蓋第一保護層46，從而得到電路板100(本實施方式為雙面電路板)。
在一實施方式中，第一保護層46可以為阻焊層或覆蓋膜(CVL)，如，第一保護層46可以包括防焊油墨。第一保護層46用於防止第一導電線路層44氧化或焊接短路。
圖1至圖6以及圖8至圖14以製備多層線路板為例對本申請的製備方法進行進一步說明。如圖1至圖6所示，所述製備方法以相同的步驟在基 層10上製備第一導電線路層44，具體請參考步驟S11~S15，此不贅述。在製備出第一導電線路層44後，所述製備方法還進一步包括：
S17，請參閱圖8，在每一第一導電線路層44的表面均分別壓合膠層50和絕緣層51。
在一實施方式中，絕緣層51的材質為絕緣樹脂，具體地，絕緣層51的材質可以選自環氧樹脂、聚丙烯、BT樹脂、聚苯醚、聚丙烯、聚醯亞胺、聚對苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等樹脂中的一種。絕緣層51的材質可以與基層10相同，也可以不相同。
膠層50的材質可為常用的純膠。
S18，請參閱圖9，在每一絕緣層51和對應的膠層50中開設第二通孔52。
其中，第二通孔52可藉由沖孔或鐳射打孔的方式形成。
S19，請參閱圖10，在每一絕緣層51的表面以及第二通孔52中印刷第二感光樹脂層60，每一第二感光樹脂層60包括感光樹脂和設置於感光樹脂中的銀顆粒。每一第二感光樹脂層60劃分為對應第二通孔52的第三部分601和除第三部分601之外的第四部分602。
其中，第三部分601對應所需導電線路層的線路圖案設置。
S20，請參閱圖11，對第三部分601進行曝光。
具體地，可以在每一第二感光樹脂層60上覆蓋一第二光罩70，第二光罩70具有對應第三部分601的第二圖形化開口71，即第三部分601通過第二光罩70暴露，而第四部分602被第二光罩70遮蓋。因此，在朝向第二感光樹脂層60發射光線時，第三部分601在光線的作用下聚合並固化，而第四部分602因未被光線照射而未發生聚合反應(即未固化)。
S21，請參閱圖12，顯影以去除第四部分602，乾燥後得到第二底層線路80。第二底層線路80包括朝向基層10的第三端部801、與第三端部801相對設置的第四端部802以及連接第三端部801和第四端部802的第二側面803。
在一實施方式中，第四端部802的寬度W4大於第三端部801的寬度W3，其中，所述寬度為沿基層10的延伸方向上的尺寸。
其中，第四部分602可藉由鹼性顯影液去除。如，顯影液可採用濃度為1%的NaCO3。將至少第四部分602浸泡在顯影液中，由於第四部分602未曝光，因此可以與顯影液反應而被去除。其中，顯影去除的部分第二感光樹脂層60中的銀顆粒可以回收並重複利用，節省了原料成本。
S22，請參閱圖13，在第二底層線路80的第四端部802和第二側面803形成第二電鍍銅線路82，第二底層線路80和第二電鍍銅線路82共同形成第二導電線路層84，其中，第二底層線路80填充於第二通孔52中以形成電性連接第二導電線路層84和第一導電線路層44的第二導通部81。可以理解，第二底層線路80包括固化後的感光樹脂和設置於感光樹脂中的銀顆粒，第二導通部81中起到導通作用的為銀顆粒。
藉由設置第四端部802的寬度大於第三端部801的寬度，可使得第二導電線路層84被第二底層線路80的第四端部802牢固地夾持於基層10上方，防止第二電鍍銅線路82脫落。
在一實施方式中，可在第二底層線路80上覆蓋一乾膜(圖未示)，乾膜具有用於暴露第二底層線路80的第四端部802的圖形化開口，且圖形化開口的寬度稍大於第四端部802的寬度。然後，在乾膜的圖形化開口中電鍍銅以得到第二電鍍銅線路82。由於圖形化開口的寬度稍大於第四端部802的寬度，因此第二電鍍銅線路82可在覆蓋第四端部802的同時覆蓋第二底層線路80的第二側面803。
可以理解，上述步驟並非採用全板電鍍的方式進行電鍍，因此後續不需要對第二電鍍銅線路82進行蝕刻，節省原料成本。
在一實施方式中，第二導電線路層84的線寬小於20微米，第二導電線路層84的線距小於20微米。在另一實施方式中，第二導電線路層84也可以具有較大的線距，如大於1000微米。
S23，請參閱圖14，在每一第二導電線路層84上覆蓋第二保護層90，從而得到電路板200(本實施方式為多層線路板)。
在一實施方式中，第二保護層90可以為阻焊層或覆蓋膜(CVL)，第二保護層90用於防止第二導電線路層84氧化或焊接短路。
請參閱圖7，本申請一實施方式還提供一種電路板100，包括基層10和設置於基層10相對兩個表面的第一導電線路層44。每一第一導電線路層 44包括設置於基層10表面的第一底層線路40。每一第一底層線路40包括朝向基層10的第一端部401、與第一端部401相對設置的第二端部402以及連接第一端部401和第二端部402的第一側面403。在一實施方式中，第二端部402的寬度W2大於第一端部401的寬度W1，每一第一導電線路層44還包括設置於第一底層線路40的第二端部402和第一側面403的第一電鍍銅線路42。
其中，基層10開設有貫穿的第一通孔11，第一底層線路40還填充於第一通孔11中，形成電性連接兩個第一導電線路層44的第一導通部41。
在一實施方式中，每一第一導電線路層44上還可覆蓋有第一保護層46。
請參閱圖14，本申請一實施方式還提供一種電路板200，包括基層10和設置於基層10相對兩個表面的第一導電線路層44。每一第一導電線路層44包括設置於基層10表面的第一底層線路40。每一第一底層線路40包括朝向基層10的第一端部401、與第一端部401相對設置的第二端部402以及連接第一端部401和第二端部402的第一側面403。在一實施方式中，第二端部402的寬度W2大於第一端部401的寬度W1，每一第一導電線路層44還包括設置於第一底層線路40的第二端部402和第一側面403的第一電鍍銅線路42。
電路板200還包括依次設置於每一第一導電線路層44上的膠層50和絕緣層51，每一絕緣層51和對應的膠層50中開設第二通孔52。
每一絕緣層51的表面還設置有第二導電線路層84。每一第二導電線路層84包括設置於絕緣層51表面的第二底層線路80。第二底層線路80包括朝向基層10的第三端部801、與第三端部801相對設置的第四端部802以及連接第三端部801和第四端部802的第二側面803。在一實施方式中，第四端部802的寬度W4大於第三端部801的寬度W3。每一第二導電線路層84還包括設置於第二底層線路80的第四端部802和第二側面803上的第二電鍍銅線路82。第二底層線路80還進一步填充於第二通孔52中以形成電性連接第二導電線路層84和第一導電線路層44的第二導通部81。
在一實施方式中，每一第二導電線路層84上還可覆蓋有第二保護層90。
本申請可用於製備細線路電路板，在底層線路形成後電鍍銅，可以有效的降低細線路的電阻。由於本申請並非採用全板電鍍的方式進行電鍍，因 此後續不需要對電鍍銅線路進行蝕刻，因此不會污染環境，而且，顯影去除的感光樹脂層中的銀顆粒可以回收並重複利用，節省了原料成本。
最後需要指出，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照以上較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換都不應脫離本發明技術方案的精神和範圍。
10:基層
11:第一通孔
40:第一底層線路
41:第一導通部
42:第一電鍍銅線路
44:第一導電線路層
46:第一保護層
100:電路板

Claims (8)

  1. 一種電路板的製備方法，其改良在於，包括步驟：提供基層；在所述基層的相對兩表面印刷第一感光樹脂層，每一所述第一感光樹脂層包括感光樹脂和設置於感光樹脂中的導電物質，每一所述第一感光樹脂層劃分為第一部分和除所述第一部分之外的第二部分；對所述第一部分進行曝光；顯影以去除所述第二部分，乾燥後得到第一底層線路，每一所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面，所述第二端部的寬度大於所述第一端部的寬度；及在每一所述第一底層線路的所述第二端部和所述第一側面形成第一電鍍銅線路，每一所述第一底層線路和對應的所述第一電鍍銅線路共同形成第一導電線路層。
  2. 如請求項1所述的電路板的製備方法，其中，還包括在所述基層中開設第一通孔；其中，所述第一感光樹脂層的至少一個還填充於所述第一通孔中，形成電性連接兩個所述第一導電線路層的第一導通部。
  3. 如請求項2所述的電路板的製備方法，其中，還包括：在每一所述第一導電線路層的表面均分別壓合膠層和絕緣層；在每一所述絕緣層和對應的所述膠層中開設第二通孔；在每一所述絕緣層的表面和所述第二通孔中印刷第二感光樹脂層，所述第二感光樹脂層包括感光樹脂和設置於感光樹脂中的導電物質，每一所述第二感光樹脂層劃分為對應所述第二通孔的第三部分和除所述第三部分之外的第四部分；對所述第三部分進行曝光；顯影以去除所述第四部分，乾燥後得到第二底層線路，每一所述第二底層線路包括朝向所述基層的第三端部、與所述第三端部相對設置的第四端部以及連接所述第三端部和所述第四端部的第二側面；及 在所述第二底層線路的所述第四端部和所述第二側面形成第二電鍍銅線路，所述第二底層線路和所述第二電鍍銅線路共同形成第二導電線路層，其中，位於所述第二通孔中的所述第二感光樹脂層形成電性連接兩個所述第一導電線路層的第二導通部。
  4. 如請求項1所述的電路板的製備方法，其中，所述第一導電線路層的線寬小於20微米，所述第一導電線路層的線距小於20微米或大於1000微米。
  5. 如請求項1所述的電路板的製備方法，其中，還包括：在每一所述第一導電線路層上覆蓋保護層。
  6. 一種電路板，包括基層，其改良在於，所述電路板還包括：兩個第一導電線路層，設置於所述基層相對的兩個表面，每一所述第一導電線路層包括：第一底層線路，形成於所述基層的表面，所述第一底層線路包括朝向所述基層的第一端部、與所述第一端部相對設置的第二端部以及連接所述第一端部和所述第二端部的第一側面，所述第二端部的寬度大於所述第一端部的寬度；及第一電鍍銅線路，覆蓋所述第一底層線路的所述第二端部和所述第一側面。
  7. 如請求項6所述的電路板，其中，還包括：第一通孔，開設於所述基層中；及第一導通部，位於所述第一通孔中，所述第一導通部電性連接兩個所述第一導電線路層。
  8. 如請求項7所述的電路板，其中，還包括：膠層和絕緣層，依次形成於每一所述第一導電線路層的表面，每一所述絕緣層和對應的所述膠層中開設有第二通孔；及第二導電線路層，包括：第二底層線路，形成於每一所述絕緣層上，所述第二底層線路包括朝向所述基層的第三端部、與所述第三端部相對設置的第四端部以及連接所述第三端部和所述第四端部的第二側面；及 第二電鍍銅線路，形成於所述第二底層線路的所述第四端部和所述第二側面，其中，所述第二底層線路填充於所述第二通孔中以形成電性連接所述第二導電線路層和所述第一導電線路層的第二導通部。
TW109128318A 2020-08-10 2020-08-19 電路板及其製備方法 TWI766342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010797851.9A CN114080088A (zh) 2020-08-10 2020-08-10 电路板及其制备方法
CN202010797851.9 2020-08-10

Publications (2)

Publication Number Publication Date
TW202207771A TW202207771A (zh) 2022-02-16
TWI766342B true TWI766342B (zh) 2022-06-01

Family

ID=80114450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128318A TWI766342B (zh) 2020-08-10 2020-08-19 電路板及其製備方法

Country Status (3)

Country Link
US (2) US11523517B2 (zh)
CN (1) CN114080088A (zh)
TW (1) TWI766342B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833341B (zh) * 2022-08-29 2024-02-21 先豐通訊股份有限公司 電路板及其製備方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
TW201907770A (zh) * 2017-07-05 2019-02-16 宏啟勝精密電子（秦皇島）有限公司 柔性電路板及其製作方法
TW201924504A (zh) * 2017-11-10 2019-06-16 大陸商鵬鼎控股（深圳）股份有限公司 電路板的製作方法及由該方法製得的電路板
CN209861269U (zh) * 2019-03-13 2019-12-27 盐城维信电子有限公司 一种柔性线路板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7701559A (nl) * 1977-02-15 1978-08-17 Philips Nv Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon.
JPS6276600A (ja) * 1985-09-29 1987-04-08 株式会社　アサヒ化学研究所 基板に導電回路を形成する方法
JP3463759B2 (ja) * 1993-12-29 2003-11-05 ソニー株式会社 磁気ヘッド及びその製造方法
JPH07235768A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 薄膜多層配線基板の製造方法
JP3037603B2 (ja) * 1995-11-29 2000-04-24 住友ベークライト株式会社 半導体パッケージ用プリント回路基板
US6008877A (en) * 1996-11-28 1999-12-28 Sharp Kabushiki Kaisha Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide
JPH11121930A (ja) * 1997-10-15 1999-04-30 Sharp Corp 多層印刷配線板の製造方法
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
TW528930B (en) * 1999-11-26 2003-04-21 Nitto Denko Corp Photosensitive resin composition and porous resin
JP2001267724A (ja) * 2000-03-23 2001-09-28 Victor Co Of Japan Ltd プリント基板及びその製造方法
EP1372369A4 (en) * 2001-03-02 2007-08-15 Hitachi Chemical Co Ltd ELECTROMAGNETIC SHIELDING SHEET, ELECTROMAGNETIC SHIELDING UNIT AND DISPLAY
US7421779B2 (en) * 2003-02-13 2008-09-09 Fujikura Ltd. Multilayer board manufacturing method
JP2005166910A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd プリント配線板およびその製造方法
CN1994033A (zh) * 2004-07-29 2007-07-04 三井金属矿业株式会社 印刷电路板、其制造方法及半导体装置
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
JP2008047655A (ja) * 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5355380B2 (ja) * 2009-12-25 2013-11-27 新光電気工業株式会社 多層配線基板
JP2012129465A (ja) * 2010-12-17 2012-07-05 Elpida Memory Inc 半導体装置及びその製造方法
JP6029873B2 (ja) * 2012-06-29 2016-11-24 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体装置の製造方法
GB2505178A (en) * 2012-08-20 2014-02-26 Johnson Electric Sa Stackable Overlapping Security Wrap Film for Protecting Electronic Device.
US9277639B2 (en) * 2012-10-04 2016-03-01 Kabushiki Kaisha Toshiba Semiconductor circuit board, semiconductor device using the same, and method for manufacturing semiconductor circuit board
WO2014091869A1 (ja) * 2012-12-11 2014-06-19 日本特殊陶業株式会社 配線基板およびその製造方法
KR101520412B1 (ko) * 2013-02-28 2015-05-15 하이쎌(주) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN206022030U (zh) * 2014-03-14 2017-03-15 株式会社村田制作所 层叠线圈元件
JP6311200B2 (ja) * 2014-06-26 2018-04-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法
US10134910B2 (en) * 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN106817836A (zh) * 2015-12-02 2017-06-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
CN107820362B (zh) * 2016-09-14 2020-07-24 鹏鼎控股(深圳)股份有限公司 镂空柔性电路板及制作方法
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
JP2019079902A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
JP7090428B2 (ja) * 2018-02-05 2022-06-24 デクセリアルズ株式会社 接着剤組成物、熱硬化性接着シート及びプリント配線板
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
US11602048B2 (en) * 2018-06-26 2023-03-07 Kyocera Corporation Wiring board
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
JP7078016B2 (ja) * 2019-06-17 2022-05-31 株式会社村田製作所 インダクタ部品
CN114174459B (zh) * 2019-08-02 2023-05-26 迪睿合株式会社 粘接剂组合物、热固性粘接片以及印刷线路板
JP7351912B2 (ja) * 2019-08-06 2023-09-27 デクセリアルズ株式会社 接着剤組成物、熱硬化性接着シート及びプリント配線板
US11532541B2 (en) * 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
TW201907770A (zh) * 2017-07-05 2019-02-16 宏啟勝精密電子（秦皇島）有限公司 柔性電路板及其製作方法
TW201924504A (zh) * 2017-11-10 2019-06-16 大陸商鵬鼎控股（深圳）股份有限公司 電路板的製作方法及由該方法製得的電路板
CN209861269U (zh) * 2019-03-13 2019-12-27 盐城维信电子有限公司 一种柔性线路板

Also Published As

Publication number Publication date
US20230047768A1 (en) 2023-02-16
CN114080088A (zh) 2022-02-22
US20220046802A1 (en) 2022-02-10
TW202207771A (zh) 2022-02-16
US11523517B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US8726495B2 (en) Multi-layer board manufacturing method thereof
JP6293998B2 (ja) 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板
TWI414224B (zh) 雙面線路板之製作方法
TWI665949B (zh) 柔性電路板及其製作方法
JP2006148038A (ja) 高密度プリント基板の製造方法
TWI766342B (zh) 電路板及其製備方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
JP2009188154A (ja) プリント配線板及びその製造方法
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
JPH036880A (ja) ブリント配線板及びその製造方法
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
TW201446099A (zh) 電路板製作方法
JP2005108941A (ja) 多層配線板及びその製造方法
TWI419629B (zh) 電路板製作方法
JP4505700B2 (ja) 配線基板用基材および配線基板の製造方法。
JP2622848B2 (ja) プリント配線板の製造方法
JPH11233920A (ja) プリント配線板とその製造方法
KR20000052163A (ko) 다층 인쇄회로기판의 제조방법
JPH11103151A (ja) 両面導体金属箔型プリント配線板の製造方法及び製品
JPH10224033A (ja) 多層プリント配線板の製造法