KR102504134B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102504134B1
KR102504134B1 KR1020180023900A KR20180023900A KR102504134B1 KR 102504134 B1 KR102504134 B1 KR 102504134B1 KR 1020180023900 A KR1020180023900 A KR 1020180023900A KR 20180023900 A KR20180023900 A KR 20180023900A KR 102504134 B1 KR102504134 B1 KR 102504134B1
Authority
KR
South Korea
Prior art keywords
area
conductive layer
display area
layer
region
Prior art date
Application number
KR1020180023900A
Other languages
English (en)
Other versions
KR20190103554A (ko
Inventor
문중수
김광민
김양완
이철곤
조영진
진창규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180023900A priority Critical patent/KR102504134B1/ko
Priority to US16/264,231 priority patent/US10861925B2/en
Priority to EP19157060.5A priority patent/EP3531456B1/en
Priority to CN201910121274.9A priority patent/CN110197840B/zh
Publication of KR20190103554A publication Critical patent/KR20190103554A/ko
Priority to US17/089,900 priority patent/US11404529B2/en
Application granted granted Critical
Publication of KR102504134B1 publication Critical patent/KR102504134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치하고 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은 복수개의 배선들과, 상기 복수개의 배선들을 덮으며 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄하고 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는 평탄화층과, 적어도 일부가 상기 평탄화층 상에 위치하며 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display Apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역을 가지며, 디스플레이영역 내에는 많은 화소들이 위치하게 된다. 디스플레이영역 외측의 주변영역에는, 이러한 디스플레이영역 내에 위치한 화소들 또는 디스플레이영역 외부에 위치한 회로부 등에 인가할 전기적 신호를 전달하기 위한 배선들이 위치하게 된다.
하지만 종래의 디스플레이 장치의 경우, 그러한 배선들로 인하여 외부로부터의 광이 반사됨에 따라 사용자가 이를 인식하게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치하고 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은 복수개의 배선들과, 상기 복수개의 배선들을 덮으며 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄하고 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는 평탄화층과, 적어도 일부가 상기 평탄화층 상에 위치하며 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치가 제공된다.
상기 복수개의 배선들은 복수개의 제1배선들과 복수개의 제2배선들을 포함할 수 있다.
이때, 상기 복수개의 제1배선들과 상기 복수개의 제2배선들은 교번하여 위치할 수 있다. 구체적으로, 상기 복수개의 제1배선들 하부에 위치한 제1게이트절연막과, 상기 복수개의 제1배선들을 덮도록 상기 층간절연막 하부에 위치하는 제2게이트절연막을 더 구비하고, 상기 복수개의 제2배선들은 상기 복수개의 제1배선들 사이에 대응하도록 상기 제2게이트절연막 상에 위치할 수 있다.
한편, 상기 기판의 상기 디스플레이영역 상에 위치하며 순차로 적층된 화소전극과 발광층을 포함하는 중간층과 대향전극을 포함하는 발광소자를 더 구비하고, 상기 대향전극은 상기 주변영역으로 연장되어 상기 제2도전층에 전기적으로 연결될 수 있다. 이때, 상기 대향전극은, 상기 화소전극과 동일 물질을 포함하며 상기 제2도전층에 컨택하는 연결전극에 컨택할 수 있다.
상기 제1도전층에 연결되며 상기 디스플레이영역으로 연장되는 제1전원배선과, 상기 제2도전층에 연결되며 상기 디스플레이영역으로 연장되는 제2전원배선을 더 구비할 수 있다.
이때, 상기 제1전원배선은 상기 제2전원배선과 복수개의 지점들에서 상호 전기적으로 연결될 수 있다.
상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고, 상기 제2전원배선은 상기 발광소자의 화소전극에 전기적으로 연결될 수 있다.
한편, 상기 제1도전층의 상기 디스플레이영역 방향의 반대 방향의 제1끝단은 상기 제2도전층의 상기 디스플레이영역 방향의 반대 방향의 제2끝단보다 상기 디스플레이영역으로부터 멀리 위치할 수 있다.
나아가, 상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 가지며, 상기 제1도전층의 상기 제2끝단 외측에 위치한 부분을 상기 차단영역으로 차폐하는, 투과윈도우를 더 구비할 수 있다.
또는, 상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 가지며, 상기 기판에 수직인 방향에서 바라볼 시 상기 투과영역과 상기 차단영역의 경계가 상기 제2끝단보다 상기 디스플레이영역에 더 인접한, 투과윈도우를 더 구비할 수 있다.
상기 제2끝단은 상기 제2영역 내에 위치할 수 있다. 또는, 상기 제2끝단은 상기 제1영역과 상기 제2영역의 경계에 위치할 수 있다.
한편, 상기 복수개의 배선들은, 상기 제1영역과 상기 제2영역의 경계에서 절곡되고, 상기 제2영역과 상기 제3영역의 경계에서 절곡될 수 있다.
이때, 상기 제1영역에서의 상기 복수개의 배선들의 연장 방향은 상기 제3영역에서의 상기 복수개의 배선들의 연장 방향과 일치할 수 있다.
상기 제2영역에서의 상기 복수개의 배선들의 연장 방향은 상기 제1영역과 상기 제2영역의 경계에 수직일 수 있다.
한편, 상기 평탄화층의 상기 제1영역 방향의 끝단은 상기 제2영역 내에 위치할 수 있다.
상기 평탄화층의 상기 제1영역 방향의 끝단은 상기 제2영역과 상기 제3영역의 경계에 위치할 수 있다.
본 발명의 다른 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치하고 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은 복수개의 배선들과, 상기 복수개의 배선들을 덮으며 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하고, 상호 이격된 제1도전파트와 제2도전파트를 갖는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄하고 상기 제2영역에서 상기 제1도전층의 상기 제1도전파트와 상기 제2도전파트 각각의 적어도 일부를 노출시키는 평탄화층과, 적어도 일부가 상기 평탄화층 상에 위치하며 상기 제2영역에서 상기 제1도전파트에 전기적으로 연결되는 제3도전파트와 상기 제3도전파트로부터 이격되어 위치하며 상기 제2영역에서 상기 제2도전파트에 전기적으로 연결되는 제4도전파트를 갖는 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치가 제공된다.
상기 제1도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단은 상기 제3도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단보다 상기 디스플레이영역으로부터 멀리 위치하고, 상기 제2도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단은 상기 제4도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단보다 상기 디스플레이영역으로부터 멀리 위치하며, 상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 가지며, 상기 제3도전파트의 상기 끝단 외측에 위치한 상기 제1도전파트의 부분과 상기 제4도전파트의 상기 끝단 외측에 위치한 상기 제2도전파트의 부분을 상기 차단영역으로 차폐하는, 투과윈도우를 더 구비할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 2의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5와 도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 8 및 도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 10은 도 8 및 도 9의 B 부분을 개략적으로 도시하는 개념도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일 화소를 개략적으로 도시하는 회로도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 복수개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 집적회로(IC)와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함한다.
이러한 기판은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 물론 본 발명이 이에 한정되는 것은 아니며, 기판(100)은 글라스를 포함할 수도 있다.
디스플레이영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 디스플레이영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 상호 마주보되 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치한 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다.
주변영역(PA)에는 복수개의 배선(PL)들이 위치하는데, 복수개의 배선(PL)들은 제1영역(1A)에서 제2영역(2A)을 거쳐 제3영역(3A)으로 연장된다. 여기서 제1영역(1A)은 제2영역(2A)보다 패드영역(PADA)에 더 인접하고, 이에 따라 제2영역(2A)은 제1영역(1A)보다 디스플레이영역(DA)에 인접할 수 있다. 그리고 제3영역(3A)은 제2영역(2A)보다 디스플레이영역(DA)에 인접할 수 있다. 물론 이러한 제1영역(1A) 내지 제3영역(3A)은 주변영역(PA) 내에 위치한다.
이러한 복수개의 배선(PL)들은 디스플레이영역(DA) 내에 위치한 화소들에 인가할 전기적 신호를 전달하거나, 디스플레이영역(DA) 외부의 주변영역(PA)에 위치한 회로부(미도시) 등에 인가할 전기적 신호를 전달할 수 있다. 여기서 주변영역(PA)에 위치한 회로부라 함은, 도 11을 참조하여 후술하는 것과 같이 디스플레이영역(DA) 내에 위치하는 스캔라인(SL)들에 인가될 주사신호를 생성하는 시프트 레지스터 등일 수 있다.
이와 같이 복수개의 배선(PL)들은 전기적 신호를 전달하는 역할을 하기에, (-y 방향의) 일단들에는 집적회로(IC) 또는 인쇄회로기판 등에 전기적으로 연결되어 전달할 전기적 신호를 입력받는다. 이를 위해, 도 1 및 도 2에 도시된 것과 같이 복수개의 배선(PL)들의 (-y 방향의) 일단들은 서로 인접하여 위치한다. 그리고 복수개의 배선(PL)들의 (+y 방향의) 타단들은 일단들에 비해 상대적으로 서로 더 이격되어 위치할 수 있다. 이는 복수개의 배선(PL)들이 전달하는 전기적 신호를 인가받는 구성요소들의 위치 때문이다.
이처럼 복수개의 배선(PL)들은 그 일단들이 위치한 곳에서 타단들이 위치한 곳으로 연장되는바, 위치에 따라 복수개의 배선(PL)들 사이의 간격이 상이하게 된다. 구체적으로, 제2영역(2A)에서의 복수개의 배선(PL)들 사이의 간격은, 제1영역(1A)에서의 복수개의 배선(PL)들 사이의 간격 및 제3영역(3A)에서의 복수개의 배선(PL)들 사이의 간격보다 넓다. 이는 도 2에 도시된 것과 같이 복수개의 배선(PL)들의 (+y 방향의) 타단들이 일단들에 비해 상대적으로 서로 더 이격되어 위치하고, 제1영역(1A)에서는 복수개의 배선(PL)들이 y축에 대해 비스듬한 방향으로 연장되다가, 제1영역(1A)과 제2영역(2A)의 경계에서 절곡되어 y축에 평행한 방향(즉 제1영역(1A)과 제2영역(2A)의 경계에 수직인 방향)으로 연장되며, 이후 제2영역(2A)과 제3영역(3A)의 경계에서 다시 절곡되어 y축에 대해 비스듬한 방향으로 연장되기 때문이다. 참고로 제1영역(1A) 내에서는 복수개의 배선(PL)들은 상호 대략 평행하고, 제2영역(2A) 내에서도 복수개의 배선(PL)들은 상호 대략 평행하며, 제3영역(3A) 내에서도 복수개의 배선(PL)들은 상호 대략 평행하다.
도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 4는 도 2의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 3은 도 2에서 서로 이격되어 위치한 부분들을 도시하는 단면도로서, 서로 인접한 구성요소들을 도시하는 것은 아니다. 예컨대 도 3에서는 화소(PX1)와 화소(PX2)를 도시하고 있는바, 도 3에서 확인할 수 있는 것과 같이 화소(PX1)와 화소(PX2)는 서로 인접하여 위치한 화소들은 아니다. 또한 도 3은 도 2에서 서로 이격된 부분들을 도시하는 단면도로서, 서로 이격된 부분들에서의 단면들은 동일한 방향에서의 단면들이 아닐 수 있다. 예컨대 화소(PX1)를 도시하는 단면의 경우에는 복수개의 배선(PL)들을 도시하는 단면과 동일 평면에서의 단면이 아닐 수 있다. 즉, 도 2에 표시된 III-III 선은 편의상 직선으로 나타낸 것이고, 실제로는 곡선이거나 복수회 절곡된 것일 수 있다. 어떤 경우이든, 도 3은 도 2의 디스플레이영역(DA) 내의 화소(PX1)와 화소(PX2), 그리고 주변영역(PA) 내에서의 복수개의 배선(PL)들 중 일부를 도시하는 단면도인 것으로 이해될 수 있다.
도 3에 도시된 것과 같이, 기판(100)의 디스플레이영역에는 디스플레이소자들(310, 320) 외에도, 디스플레이소자들(310, 320)이 전기적으로 연결되는 박막트랜지스터들(210, 220)도 위치할 수 있다. 도 3에서는 디스플레이소자들(310, 320)로서 유기발광소자들이 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자들이 박막트랜지스터들(210, 220)에 전기적으로 연결된다는 것은, 화소전극들(311, 321)이 박막트랜지스터들(210, 220)에 전기적으로 연결되는 것으로 이해될 수 있다.
참고로 도 3에서는 제1박막트랜지스터(210)가 화소(PX1)에 위치하고, 제2박막트랜지스터(220)가 화소(PX2)에 위치하며, 제1디스플레이소자(310)가 제1박막트랜지스터(210)에 전기적으로 연결되고 제2디스플레이소자(320)가 제2박막트랜지스터(220)에 전기적으로 연결되는 것으로 도시하고 있다. 이하에서는 편의상 제1박막트랜지스터(210)와 제1디스플레이소자(310)에 대해 설명하며, 이는 제2박막트랜지스터(220)와 제2디스플레이소자(320)에도 적용될 수 있다. 즉, 제2박막트랜지스터(220)의 제2반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)에 대한 설명, 그리고 제2디스플레이소자(320)의 제2화소전극(321), 대향전극(325) 및 중간층(323)에 대한 설명은 생략한다. 참고로 제2디스플레이소자(320)의 대향전극(325)은 제1디스플레이소자(310)의 대향전극(315)과 일체(一體)일 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 제1층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)은 다양한 도전성 물질로 형성될 수 있다. 제1게이트전극(213)은 몰리브덴 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1게이트전극(213)은 몰리브덴층, 알루미늄층 및 몰리브덴층을 포함하는 3층구조일 수 있다. 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄층, 알루미늄층 및 티타늄층을 포함하는 3층구조일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다.
이러한 구조의 제1박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 제1박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 제1박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는 제1디스플레이소자(310)가 위치할 수 있다. 제1디스플레이소자(310)는 예컨대 제1화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다. 화소전극(311)은 도 3에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다. 이러한 화소전극(311)은 예컨대 ITO, IZO, In2O3 등을 포함할 수 있다. 물론 화소전극(311)은 필요에 따라 이와 다른 상이한 물질을 포함할 수도 있는데, 예컨대 알루미늄이나 구리 등의 금속을 포함할 수도 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(313)은 복수개의 화소전극들(311, 321)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극들(311, 321)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극들(311, 321)들에 대응할 수 있다.
주변영역(PA)에는 복수개의 배선(PL)들이 위치하는데, 이 복수개의 배선(PL)들은 제1게이트절연막(121) 상에 위치할 수 있다. 이 경우 복수개의 배선(PL)들은 제조 과정에서 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 물질로 동시에 형성될 수 있다. 복수개의 배선(PL)들은 디스플레이영역(DA) 내에 위치한 화소(PX1)나 화소(PX2)에 인가할 전기적 신호를 전달하거나, 디스플레이영역(DA) 외부의 주변영역(PA)에 위치한 회로부(미도시) 등에 인가할 전기적 신호를 전달할 수 있다. 여기서 주변영역(PA)에 위치한 회로부라 함은, 도 11을 참조하여 후술하는 것과 같이 디스플레이영역(DA) 내에 위치하는 스캔라인(SL)들에 인가될 주사신호를 생성하는 시프트 레지스터 등일 수 있다.
디스플레이영역(DA)에서 제1게이트전극(213)과 제2게이트전극(223)을 제1층간절연막(131)이 덮는 것처럼, 주변영역(PA)에서 복수개의 배선(PL)들을 제1층간절연막(131)이 덮는다. 즉, 제1층간절연막(131)은 디스플레이영역(DA)에서 주변영역(PA)으로 연장될 수 있다. 제1층간절연막(131)은 전술한 것과 같이 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하기에, 그 상면이 그 하부에 위치하는 구성요소들에 대응하는 형상을 갖게 된다. 즉, 제1층간절연막(131) 하부에 복수개의 배선(PL)들이 존재하기에, 제1층간절연막(131)이 갖는 제1상면은, 이 복수개의 배선(PL)들에 대응하는 제1요철면을 갖는다.
여기서 제1요철면이라 함은, 단순히 볼록 튀어나온 부분과 오목한 부분이 존재한다는 것을 의미하는 것은 아니다. 디스플레이 장치의 해상도가 높아짐에 따라 디스플레이영역(DA)이나 그 외측의 구동회로부에 인가될 전기적 신호를 전달하는 복수개의 배선(PL)들의 개수는 증가할 수밖에 없고, 디스플레이 장치에 있어서 디스플레이영역(DA)이 차지하는 면적의 비율을 높이기 위해서는 주변영역(PA)의 면적이 좁아질 수밖에 없다. 그러한 환경 하에서 전기적 신호를 전달하는 복수개의 배선(PL)들 사이의 간격은 좁아질 수밖에 없고, 이에 따라 제1층간절연막(131)의 제1상면이 갖는 제1요철면은, 도 3에 도시된 것과 같이 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골(valley)들을 갖게 된다. 제1요철면이라 함은 이와 같이 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골들을 갖는 면을 의미한다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
주변영역(PA)에 있어서 제1층간절연막(131) 상에는 제1도전층(1CL)이 위치한다. 전술한 것과 같이 디스플레이영역(DA)에서 제1층간절연막(131) 상에 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)이 위치하기에, 제1도전층(1CL)은 제조 과정에서 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 물질로 동시에 형성될 수 있다. 전술한 것과 같이 제1층간절연막(131)이 갖는 제1상면은, 이 복수개의 배선(PL)들에 대응하는 제1요철면을 갖는다. 따라서 이러한 제1층간절연막(131) 상에 형성된 제1도전층(1CL)이 갖는 제2상면 역시, 제1요철면에 대응하는 제2요철면을 갖는다.
이와 같이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에는 평탄화층(140)이 위치한다. 디스플레이영역(DA)에서 제1박막트랜지스터(210)와 제2박막트랜지스터(220) 상에 평탄화층(140)이 배치되는바, 유기물을 포함하는 평탄화층(140)은 하부에 제1박막트랜지스터(210)와 제2박막트랜지스터(220)가 존재함에도 불구하고 그 상면이 대략 평탄한 형상을 갖는다. 주변영역(PA)에서도 평탄화층(140)이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에 위치하는바, 그 상면이 대략 평탄한 형상을 갖는다. 물론 주변영역(PA)의 평탄화층(140)은 제조 과정에서 디스플레이영역(DA)의 평탄화층과 동일 물질로 동시에 형성될 수 있다. 따라서 주변영역(PA)의 평탄화층(140)은 디스플레이영역(DA)의 평탄화층과 동일한 구성을 취할 수 있다. 평탄화층(140)은 디스플레이영역(DA)에서 주변영역(PA)으로 연장된 일체(一體)의 형상을 가질 수도 있고, 필요하다면 주변영역(PA) 내에서 불연속 구간을 가질 수도 있다.
주변영역(PA)에서 이와 같은 평탄화층(140) 상에는, 제2도전층(2CL)이 위치한다. 평탄화층(140)의 상면이 대략 평탄하기에, 제2도전층(2CL)의 상면 역시 대략 평탄한 형상을 갖는다. 디스플레이영역(DA)에서 제1화소전극(311)과 제2화소전극(321)이 평탄화층(140) 상에 위치하는바, 따라서 제2도전층(2CL)은 제조 과정에서 제1화소전극(311)과 제2화소전극(321)과 동일 물질로 동시에 형성될 수 있다.
이러한 제2도전층(2CL)은 제1도전층(1CL)에 전기적으로 연결된다. 이를 위해 도 3에 도시된 것과 같이 평탄화층(140)은 제1도전층(1CL)의 적어도 일부를 노출시키고, 이에 따라 제2도전층(2CL)이 제1도전층(1CL)에 직접 컨택하도록 할 수 있다. 구체적으로, 평탄화층(140)은 제2영역(2A)에서 제1도전층(1CL)의 적어도 일부를 노출시키고, 제2영역(2A)보다 디스플레이영역(DA)에 더 인접한 제3영역(3A)에서는 제1도전층(1CL)을 덮을 수 있다. 이를 위해, 평탄화층(140)의 제1영역(1A) 방향(-y 방향)의 끝단은 제2영역(2A) 내에 위치할 수 있다. 물론, 평탄화층(140)의 제1영역(1A) 방향(-y 방향)의 끝단은 제2영역(2A)과 제3영역(3A)의 경계에 위치할 수도 있다.
제2도전층(2CL) 상부에는 편광판(400)이 위치한다. 이러한 편광판(400)은 외부에서 디스플레이 장치로 입사하는 외광이 반사되는 정도를 줄여, 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 그 시인성이 저하되는 것을 방지한다. 예컨대 편광판(400)에 입사하는 광 중 일부인 제1광은 편광판(400) 내부로 진입하여 제2도전층(2CL)의 상면에서 반사되어 다시 편광판(400)을 통해 외부로 방출되며, 다른 일부인 제2광은 편광판(400)의 상면에서 반사된다. 이때 제1광은 편광판(400)을 2회에 걸쳐 지나면서 그 위상이 바뀌어, 제2광의 위상과 반대 위상이 될 수 있다. 이에 따라 제1광과 제2광이 상쇄간섭을 일으키게 되며, 그 결과 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 외광에 의해 그 시인성이 저하되는 것을 효과적으로 방지하거나 줄일 수 있다. 디스플레이영역(DA) 내에서는 제2도전층(2CL)에 해당하는 역할을 대향전극(315, 325)이 할 수 있다.
만일 상면이 평탄한 제2도전층(2CL)이 주변영역(PA)에 존재하지 않는다면, 편광판(400)을 통과한 제1광은 그 하부의 제1도전층(1CL)의 상면에서 반사된다. 그러나 제1도전층(1CL)의 상면은 제2상면을 포함하며, 전술한 것과 같이 제2상면은 제2요철면을 포함한다. 이에 따라 제2요철면에 입사된 제1광의 일부는 난반사를 일으키게 되어, 편광판(400) 상에서 반사되는 제2광과 소멸간섭을 일으키지 않을 수 있다. 구체적으로 설명하면, 도 3에 도시된 것과 같이 제2요철면 중 비교적 평탄한 상면이 아닌 "V" 자 형태의 골(valley)에서 제1광이 반사될 경우 난반사를 일으키게 되고, 그 결과 편광판(400) 상에서 반사되는 제2광과 소멸간섭을 일으키지 않을 수 있다. 비록 이미지가 디스플레이되지 않는 주변영역(PA)이라 할지라도 사용자가 해당 영역에서 반사되는 외광을 인식하게 되면, 이는 결국 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 외광에 의해 전체적으로 그 시인성이 저하되는 문제점을 야기할 수 있다.
또한 제2요철면은 그 하부의 복수개의 배선(PL)들에 의해 형성되기에, 제2요철면에서 광이 난반사되는 부분은 결과적으로 그 하부의 복수개의 배선(PL)들에 대응하는 부분이다. 이에 따라 사용자가 난반사된 광을 인식하게 되면, 사용자가 하부의 복수개의 배선(PL)들의 형상을 인식하는 것과 같은 결과를 가져오게 된다. 이는 물론 디스플레이 장치의 전체적인 이미지 시인성을 저하하게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 상면이 대략 평탄한 평탄화층(140)이 제1도전층(1CL)의 대부분을 덮고, 평탄화층(140) 상에 상면이 대략 평탄한 제2도전층(2CL)이 위치한다. 따라서 상술한 것과 같은 문제점이 발생하는 것을 효과적으로 방지할 수 있다.
물론 제2도전층(2CL)이 제1도전층(1CL)과 컨택하는 제2영역(2A)의 경우, 평탄화층(140)이 제1도전층(1CL)의 적어도 일부를 노출시킨다. 따라서 제2도전층(2CL)의 상면은 제1도전층(1CL)의 상면의 형상에 대응하게 된다. 하지만 전술한 것과 같이 제2영역(2A)에서의 복수개의 배선(PL)들 사이의 간격은, 제1영역(1A)에서의 복수개의 배선(PL)들 사이의 간격 및 제3영역(3A)에서의 복수개의 배선(PL)들 사이의 간격보다 넓다. 도 4는 이와 같은 제2영역(2A)에서의 복수개의 배선(PL)들의 배치를 보여주고 있는바, 제2영역(2A)에서의 복수개의 배선(PL)들 사이의 간격은 도 3에 도시된 것과 같은 제1영역(1A) 및/또는 제3영역(3A)에서의 복수개의 배선(PL)들 사이의 간격보다 넓은 것을 확인할 수 있다. 이에 따라 제2영역(2A)에서는 평탄화층(140)이 없는 부분이라 하더라도, 제2도전층(2CL)의 상면에 "V" 형태의 골(valley)들이 형성되지 않게 된다. 물론 제2영역(2A)에서 제2도전층(2CL)의 상면에 굴곡이 일부 형성될 수는 있으나, 그러한 굴곡이 형성된 면적이 매우 좁기에, 그러한 부분에서 발생하는 난반사되는 광량이 매우 적을 수밖에 없다. 따라서 제2영역(2A)에서는 사용자의 시인성을 저하하는 외광 반사가 발생할 확률이 매우 낮아지게 된다.
참고로 도 3에 도시된 것과 같은 제3영역(3A)에서의 복수개의 배선(PL)들 각각의 폭은 2um 내지 3um이고, 인접한 복수개의 배선(PL)들 사이의 공간의 폭은 대략 0.8um 내지 2um이다. 하지만 도 4에 도시된 것과 같은 제2영역(2A)에서의 복수개의 배선(PL)들 사이의 간격은 대략 20um에 이른다. 따라서 제2영역(2A)에서는 사용자의 시인성을 저하하는 외광 반사가 발생할 확률이 매우 낮아지게 된다. 참고로 인접한 복수개의 배선(PL)들 사이의 공간의 폭이 3um 이상일 시, 사용자의 시인성을 저하하는 외광 반사가 발생할 확률이 매우 낮아지게 된다. 예컨대 복수개의 배선(PL)들 각각의 폭이 2um일 경우, 인접한 복수개의 배선들(PL) 중 어느 하나의 중심과 다른 하나의 중심 사이의 거리가 5um가 되면 인접한 복수개의 배선(PL)들 사이의 공간의 폭이 3um이 되어, 사용자의 시인성을 저하하는 외광 반사가 발생할 확률이 매우 낮아지게 된다.
한편, 도 3에 도시된 것과 같이 제2도전층(2CL)은 주변영역(PA)의 제1영역(1A)의 적어도 일부 상에는 존재하지 않을 수도 있다. 도 3에서는 제2도전층(2CL)이 제2영역(2A)과 제3영역(3A)에만 존재하고 제1영역(1A)에는 존재하지 않는 것으로 도시하고 있다. 즉, 제1도전층(1CL)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 제1끝단은, 제2도전층(2CL)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 제2끝단보다 디스플레이영역(DA)으로부터 멀리 위치할 수 있다. 도 3에서는 제1도전층(1CL)은 제1영역(1A)에도 존재하지만, 제2도전층(2CL)의 제2끝단은 제1영역(1A)과 제2영역(2A)의 경계에 위치하는 것으로 도시하고 있다. 물론 나아가 제2도전층(2CL)의 제2끝단이 제2영역(2A) 내에 위치할 수도 있다. 어떤 경우이든, 외부에서 편광판(400)을 통과여 진입한 광은, 제1영역(1A)에서 그 하부의 제1도전층(1CL)의 상면에서 반사된다. 제1도전층(1CL)의 상면은 제2상면을 포함하며, 전술한 것과 같이 제2상면은 제2요철면을 포함한다. 이에 따라 제2요철면에 입사된 제1광의 일부는 난반사를 일으키게 되어, 결국 사용자의 시인성을 저하시킬 수 있다.
이러한 문제점이 발생하는 것을 방지하기 위해, 본 실시예에 따른 디스플레이 장치는 도 3에 도시된 것과 같이 투과윈도우(500)를 더 구비할 수 있다. 이 투과윈도우(500)는 편광판(400) 상부에 위치하고, 투과영역(510)과 차단영역(520)을 포함한다. 투과영역(510)은 적어도 디스플레이영역(DA)에 대응하며, 광을 통과시킨다. 차단영역(520)은 투과영역(510) 외측에 위치하여 광을 차단할 수 있다. 따라서 차단영역(520)이 제1도전층(1CL)의 제2도전층(2CL)의 제2끝단 외측에 위치한 부분을 차폐하도록 함으로써, 전술한 것과 같은 사용자 시인성 저하 문제점이 발생하지 않도록 할 수 있다.
물론 투과윈도우(500)의 투과영역(510)이 정확하게 디스플레이영역(DA)에 대응하도록 하고 차단영역(520)이 정확하게 주변영역(PA)에 대응하도록 한다면, 전술한 것과 같이 제3영역(3A)에서 제2도전층(2CL)의 상면이 대략 평탄하도록 할 필요가 없게 된다. 차단영역(520)이 제3영역(3A)을 차폐하기 때문이다. 하지만 디스플레이 장치를 제조하는 과정에서 투과영역(510)과 디스플레이영역(DA) 사이의 정확한 얼라인을 담보할 수는 없으며, 이에 따라 공차(tolerance)가 존재할 수밖에 없다. 따라서 그러한 공차에 의해 제3영역(3A)에서의 사용자 시인성 저하 문제가 발생할 수 있기에, 전술한 것과 같이 제3영역(3A)에서 제2도전층(2CL)의 상면이 대략 평탄하도록 할 필요가 있다.
도 3에서는 투과윈도우(500)의 투과영역(510)과 차단영역(520)의 경계가 제2영역(2A) 내에 위치하는 것으로 도시하고 있고, 제2영역(2A) 내에서의 단면을 도시하는 단면도인 도 4에서는 투과영역(510)만을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 기판(100)에 수직인 방향(-z 방향)에서 바라볼 시 투과영역(510)과 차단영역(520)의 경계가 제2도전층(2CL)의 제2끝단보다 디스플레이영역(DA)에 더 인접하기만 하다면, 제3영역(3A)에서 사용자 시인성 저하 문제가 발생하는 것을 방지할 수 있다.
투과윈도우(500)와 관련하여 상술한 것과 같은 설명은 후술하는 실시예들 및 그 변형예들에 있어서도 그대로 적용될 수 있다.
디스플레이영역(DA)에 위치하는 화소정의막(150)은 필요에 따라 주변영역(PA)의 일부에까지 연장되어, 도 3에 도시된 것과 같이 제2도전층(2CL)을 덮어 이를 보호할 수 있다. 그리고 주변영역(PA)에서 화소정의막(150)은 개구부를 가져, 상호 이격된 2부분으로 구분될 수도 있다. 도 3에서는 제1영역(1A)에서 화소정의막(150)이 개구부를 갖는 것으로 도시하고 있다.
한편, 도 3 및 도 4에서는 제2도전층(2CL)을 덮는 화소정의막(150)과 편광판(400) 사이에 아무것도 위치하지 않는 것으로 도시하고 있으나, 도시의 편의상 그와 같이 도시한 것일 뿐 이들 사이에는 다양한 구성요소들이 개재될 수 있다. 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 이러한 봉지층은 디스플레이영역(DA)을 덮으며 주변영역(PA)의 적어도 일부에까지 연장될 수 있는바, 제2도전층(2CL)의 상부와 편광판(400) 사이에도 위치할 수 있다. 이러한 봉지층은 예컨대 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다. 물론 봉지층 외에도 필요하다면 다양한 구성요소들이 제2도전층(2CL)과 편광판(400) 사이에 위치할 수 있다.
전술한 것과 같이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에는 평탄화층(140)이 위치한다. 그리고 이 평탄화층(140)은 유기물을 포함하기에, 그 하부에 제2요철면을 갖는 제1도전층(1CL)이 존재함에도 불구하고 그 상면이 대략 평탄한 형상을 갖는다. 이러한 평탄화층(140)은 유기물을 포함하기에, 평탄화층(140)을 형성한 이후의 제조 과정에서 또는 제조 완료 이후의 사용 과정에서, 평탄화층(140)에서 가스가 발생할 수 있다. 이러한 가스가 외부로 배출되지 않으면 추후 평탄화층(140)이 부풀어오르는 등의 문제가 발생하고 이는 그 상하부의 도전층이나 배선에 불량이 발생하는 문제점을 야기할 수 있기에, 그러한 가스가 외부로 배출될 수 있도록 하는 것이 바람직하다.
이러한 문제점이 발생하는 것을 방지하기 위해, 제3영역(3A)에서 제2도전층(2CL)이 관통홀(미도시)을 갖도록 할 수 있다. 따라서 유기물을 포함하는 평탄화층(140)에서 발생하는 가스가 이러한 관통홀(TH)을 통해 외부로 배출되도록 함으로써, 상술한 것과 같은 불량이 발생하는 것을 효과적으로 방지할 수 있다.
제1도전층(1CL)과 제2도전층(2CL)은 전극전원공급라인 역할을 할 수 있다. 전술한 것과 같이 제1디스플레이소자(310)의 대향전극(315)과 제2디스플레이소자(320)의 대향전극(325)은 일체(一體)일 수 있는바, 이러한 대향전극(315, 325)의 전위는 일정하게 유지될 필요가 있다. 이를 위해 일체인 대향전극(315, 325)은 디스플레이영역(DA) 외측으로 연장되어 일정한 전위를 갖는 도전층, 즉 전극전원공급라인에 전기적으로 연결된다. 제1도전층(1CL)과 제2도전층(2CL)은 주변영역(PA)에서 대향전극(315, 325)에 전기적으로 연결되는, 전극전원공급라인 역할을 할 수 있다. 이 경우 대향전극(315, 325)은 제2도전층(2CL)에 직접 컨택할 수 있다. 이 경우, 필요하다면 화소정의막(150)의 주변영역(PA)으로 연장된 부분에 관통홀이 형성되어 대향전극(315, 325)은 제2도전층(2CL)에 직접 컨택할 수 있다. 또는 제2도전층(2CL)이 화소정의막(150)의 주변영역(PA)으로 연장된 부분의 외측으로 노출되고, 대향전극(315, 325)은 제2도전층(2CL)의 그러한 노출부에 직접 컨택할 수 있다.
또는, 제1도전층(1CL)과 제2도전층(2CL)은 전원배선에 전기적으로 연결될 수도 있다. 전술한 것과 같은 제1디스플레이소자(310)의 화소전극(311)과 제2디스플레이소자(320)의 화소전극(321)에는 박막트랜지스터들(210, 220)을 통해 전원이 연결되어야 한다. 이를 위해 전원배선이 주변영역(PA)에서 디스플레이영역(DA)으로 연장될 수 있다.
이러한 전원배선은, 제1도전층(1CL)에 연결되며 디스플레이영역(DA)으로 연장되는 제1전원배선과, 제2도전층(2CL)에 연결되며 디스플레이영역(DA)으로 연장되는 제2전원배선을 포함할 수 있다. 예컨대 제1전원배선은 제1도전층(1CL)과 일체(一體)이고, 제2전원배선은 제2도전층(2CL)과 일체일 수 있다. 디스플레이영역(DA) 내에서 이러한 제1전원배선과 제2전원배선 사이에는 평탄화층(140)과 같은 절연층이 개재될 수 있으나, 디스플레이영역(DA) 내의 복수개의 지점들에서 절연층에 관통홀들이 형성되어, 디스플레이영역(DA) 내에서 제1전원배선과 제2전원배선이 복수개의 지점들에서 상호 컨택할 수 있다. 물론 중간도전층이 제1전원배선과 제2전원배선 사이에 개재되어, 중간도전층이 제1전원배선과 컨택하고 제2전원배선이 중간도전층에 컨택하여, 결국 디스플레이영역(DA) 내에서 제1전원배선과 제2전원배선이 복수개의 지점들에서 상호 전기적으로 연결되도록 할 수도 있다. 어떤 경우이든, 상부에 위치한 제2전원배선은 발광소자의 화소전극들(311, 321)에 전기적으로 연결된다.
전원배선에 대한 예시적인 구체적인 형상에 대해서는 후술한다.
지금까지는 제1박막트랜지스터(210)의 제1게이트전극(213)과 제2박막트랜지스터(220)의 제2게이트전극(223)이 동일한 층 상에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들인 도 5와 도 6에 도시된 것과 같이, 제1게이트절연막(121) 외에 제1박막트랜지스터(210)의 제1게이트전극(213)을 덮는 제2게이트절연막(122)을 더 구비하고, 제2박막트랜지스터(220)의 제2게이트전극(223)은 그러한 제2게이트절연막(122) 상에 위치할 수 있다. 즉, 제1게이트전극(213)과 제2게이트전극(223)은 상이한 층에 위치할 수 있다. 물론 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 제2게이트전극(223)을 덮는 제1층간절연막(131) 상에 위치한다. 제2게이트절연막(122)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다.
이와 같은 경우, 복수개의 배선(PL)들은 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들을 포함할 수 있다. 복수개의 제1배선(PL1)들은 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 층 상에 위치하고, 제2배선(PL2)들은 제2박막트랜지스터(220)의 제2게이트전극(223)과 동일 층 상에 위치할 수 있다. 즉, 제조 과정에서 복수개의 제1배선(PL1)들은 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 물질로 동시에 형성될 수 있고, 제2배선(PL2)들은 제2박막트랜지스터(220)의 제2게이트전극(223)과 동일 물질로 동시에 형성될 수 있다.
아울러 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들은 교번하여 위치할 수 있다. 즉, 복수개의 제2배선(PL2)들은 복수개의 제1배선(PL1)들 사이에 대응하도록 위치할 수 있다. 주변영역(PA)에 있어서 배선(PL)들의 개수가 많아질 시, 복수개의 배선(PL)들이 모두 동일 층 상에 위치한다면 배선(PL)들 사이의 간격이 좁아져서 서로 쇼트 등이 발생할 수 있다. 하지만 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들이 교번하여 위치하되 이들 사이에 제2게이트절연막(122)이 개재되도록 함으로써, 그러한 쇼트 등의 문제점이 발생하는 것을 효과적으로 방지할 수 있다.
이와 같은 경우에도 제2게이트절연막(122)은 그 하부의 복수개의 제1배선(PL1)들에 의해 상면이 평탄하지 않으며, 아울러 그러한 제2게이트절연막(122)과 복수개의 제2배선(PL2)들을 덮는 제1층간절연막(131) 역시 그 상면이 평탄하지 않게 된다. 구체적으로, 도 5에 도시된 것과 같이 제1층간절연막(131)의 제1상면은 도 3 등을 참조하여 전술한 실시예에 따른 디스플레이 장치의 제1층간절연막(131)의 제1상면과 마찬가지로, 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골(valley)들을 갖는 제1요철면을 갖게 된다. 아울러 그 상부의 제1도전층(1CL) 역시 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 갖는다.
본 실시예에 따른 디스플레이 장치의 경우 도 3을 참조하여 전술한 실시예에 따른 디스플레이 장치와 마찬가지로, 상면이 대략 평탄한 평탄화층(140)이 제1도전층(1CL)을 덮고, 평탄화층(140) 상에 상면이 대략 평탄한 제2도전층(2CL)이 위치한다. 따라서 난반사 등으로 인한 문제점을 효과적으로 방지하거나 줄일 수 있다.
물론 도 3 및/또는 도 4를 참조하여 전술한 것과 같은 제1도전층(1CL)과 제2도전층(2CL)이 전기적으로 연결되는 구조, 투과윈도우(500)의 형상 등에 대한 설명, 그리고 전극전원공급라인이나 전원배선에 대한 설명 등은 본 실시예에 따른 디스플레이 장치에도 적용될 수 있다. 그리고 도 5 및 도 6에 도시된 것과 같은 본 실시예에 따른 디스플레이 장치는 다양한 방식으로 변형될 수 있다. 예컨대, 복수개의 배선(PL)들이 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들을 포함하며 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들이 상이한 층들에 위치한다는 점만 제외한다면, 도 3 및/또는 도 4를 참조하여 전술한 실시예들에서의 특징들이 도 5 및/또는 도 6에 도시된 것과 같은 디스플레이 장치에도 적용될 수 있다.
지금까지는 제1박막트랜지스터(210)의 제1소스전극(215a) 및 제1드레인전극(215b)과 제2박막트랜지스터(220)의 제2소스전극(225a) 및 제2드레인전극(225b)이 동일한 층 상에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 7에 도시된 것과 같이, 제1게이트전극(213) 또는 제2게이트전극(223)을 덮는 제1층간절연막(131) 외에, 제1박막트랜지스터(210)의 제1소스전극(215a)과 제1드레인전극(215b)을 덮는 제2층간절연막(132)을 더 구비하고, 제2박막트랜지스터(220)의 제2소스전극(225a)과 제2드레인전극(225b)은 그러한 제2층간절연막(132) 상에 위치할 수 있다. 즉, 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치할 수 있다. 제2층간절연막(132)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 이러한 경우에도 필요하다면 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 동일한 물질로 동일한 구조를 갖도록 형성될 수 있다.
이와 같은 경우, 주변영역(PA)에서 복수개의 배선(PL)들을 덮는 제1층간절연막(131) 상에 위치하는 제1도전층(1CL)을, 제2층간절연막(132)이 덮도록 할 수 있다. 이때, 제2층간절연막(132)은 유기물을 포함함으로써, 그 상면이 대략 평탄하도록 할 수 있다. 이에 따라 제2도전층(2CL)을 이러한 제2층간절연막(132) 상에 형성함으로써, 제2도전층(2CL) 역시 상면이 대략 평탄하도록 할 수 있다. 그 결과, 외광이 상면이 평탄하지 않은 제1도전층(1CL)에 이르기 전에 상면이 대략 평탄한 제2도전층(2CL) 상에서 반사되도록 할 수 있다. 즉, 본 실시예에 따른 디스플레이 장치의 제2층간절연막(132)이, 전술한 실시예들에 따른 디스플레이 장치들의 평탄화층(140)의 역할을 하는 것으로 이해될 수 있다. 따라서 전술한 실시예들에 따른 디스플레이 장치들의 평탄화층(140)에 대한 설명은 본 실시예에 따른 디스플레이 장치의 제2층간절연막(132)에 적용될 수 있다.
예컨대 제2층간절연막(132)은 제2영역(2A)에서 제1도전층(1CL)의 적어도 일부를 노출시키고, 제2영역(2A)보다 디스플레이영역(DA)에 더 인접한 제3영역(3A)에서는 제1도전층(1CL)을 덮을 수 있다. 이를 위해, 제2층간절연막(132)의 제1영역(1A) 방향(-y 방향)의 끝단은 제2영역(2A) 내에 위치할 수 있다. 물론, 제2층간절연막(132)의 제1영역(1A) 방향(-y 방향)의 끝단은 제2영역(2A)과 제3영역(3A)의 경계에 위치할 수도 있다.
제2도전층(2CL)이 제2층간절연막(132) 상에 위치하도록 함에 따라, 제조 과정에서 제2도전층(2CL)은 제2박막트랜지스터(220)의 제2소스전극(225a)과 제2드레인전극(225b)을 형성할 시 동일 물질로 동시에 형성할 수 있다. 이러한 제2도전층(2CL)은 도 7에 도시된 것과 같이 평탄화층(140)에 의해 덮이게 된다. 그리고 제2층간절연막(132) 상에 위치하는 제2도전층(2CL)은 도시된 것과 달리 유기물을 포함하는 제2층간절연막(132)에서 발생하는 가스를 배출시키기 위한 관통홀(미도시)을 가질 수도 있다. 제2도전층(2CL)이 관통홀을 가질 경우, 그러한 관통홀은 평탄화층(140)에 의해 채워지게 된다.
제1도전층(1CL)과 제2도전층(2CL)은 전극전원공급라인 역할을 할 수 있다. 전술한 것과 같이 제1디스플레이소자(310)의 대향전극(315)과 제2디스플레이소자(320)의 대향전극(325)은 일체(一體)일 수 있는바, 이러한 대향전극(315, 325)의 전위는 일정하게 유지될 필요가 있다. 이를 위해 일체인 대향전극(315, 325)은 디스플레이영역(DA) 외측으로 연장되어 일정한 전위를 갖는 도전층, 즉 전극전원공급라인에 전기적으로 연결된다. 제1도전층(1CL)과 제2도전층(2CL)은 주변영역(PA)에서 대향전극(315, 325)에 전기적으로 연결되는, 전극전원공급라인 역할을 할 수 있다.
이 경우 대향전극(315, 325)은 제2도전층(2CL)에 직접 컨택할 수 있다. 또는, 대향전극(315, 325)은 연결전극에 컨택하고, 이 연결전극이 제2도전층(2CL)에 컨택할 수도 있다. 이 경우 연결전극은 화소전극들(311, 321)과 동일 물질을 포함하며, 주변영역(PA)에서 평탄화층(140)에 형성된 관통홀을 통해 제2도전층(2CL)의 상면 등에 컨택할 수 있다. 또는, 연결전극은 화소전극들(311, 321)과 동일 물질을 포함하며, 주변영역(PA)에서 평탄화층(140) 외측으로 노출된 제2도전층(2CL)의 상면 등에 컨택할 수 있다. 그리고 대향전극(315, 325)은 주변영역(PA)에서 화소정의막(150)에 형성된 관통홀을 통해 연결전극의 상면 등에 컨택할 수 있다. 또는, 대향전극(315, 325)은 주변영역(PA)에서 화소정의막(150) 외측으로 노출된 연결전극의 상면 등에 컨택할 수 있다.
또는, 제1도전층(1CL)과 제2도전층(2CL)은 전원배선에 전기적으로 연결될 수도 있다. 전술한 것과 같은 제1디스플레이소자(310)의 화소전극(311)과 제2디스플레이소자(320)의 화소전극(321)에는 박막트랜지스터들(210, 220)을 통해 전원이 연결되어야 한다. 이를 위해 전원배선이 주변영역(PA)에서 디스플레이영역(DA)으로 연장될 수 있다.
이러한 전원배선은, 제1도전층(1CL)에 연결되며 디스플레이영역(DA)으로 연장되는 제1전원배선과, 제2도전층(2CL)에 연결되며 디스플레이영역(DA)으로 연장되는 제2전원배선을 포함할 수 있다. 예컨대 제1전원배선은 제1도전층(1CL)과 일체(一體)이고, 제2전원배선은 제2도전층(2CL)과 일체일 수 있다. 디스플레이영역(DA) 내에서 이러한 제1전원배선과 제2전원배선 사이에는 제2층간절연막(132)과 같은 절연층이 개재될 수 있으나, 디스플레이영역(DA) 내의 복수개의 지점들에서 절연층에 관통홀들이 형성되어, 디스플레이영역(DA) 내에서 제1전원배선과 제2전원배선이 복수개의 지점들에서 상호 컨택할 수 있다. 물론 중간도전층이 제1전원배선과 제2전원배선 사이에 개재되어, 중간도전층이 제1전원배선과 컨택하고 제2전원배선이 중간도전층에 컨택하여, 결국 디스플레이영역(DA) 내에서 제1전원배선과 제2전원배선이 복수개의 지점들에서 상호 전기적으로 연결되도록 할 수도 있다. 어떤 경우이든, 상부에 위치한 제2전원배선은 발광소자의 화소전극들(311, 321)에 전기적으로 연결된다.
전원배선에 대한 예시적인 구체적인 형상에 대해서는 후술한다.
물론 도 3 및/또는 도 4를 참조하여 전술한 것과 같은 제1도전층(1CL)과 제2도전층(2CL)이 전기적으로 연결되는 구조나 투과윈도우(500)의 형상 등에 대한 설명은 본 실시예에 따른 디스플레이 장치에도 적용될 수 있다. 그리고 도 7에 도시된 것과 같은 본 실시예에 따른 디스플레이 장치는 다양한 방식으로 변형될 수 있다. 예컨대, 제1도전층(1CL)이 제1층간절연막(131) 상에 위치하고 제2도전층(2CL)이 제2층간절연막(132) 상에 위치한다는 점만 제외한다면, 도 3 및/또는 도 4를 참조하여 전술한 실시예들에서의 특징들이 도 7에 도시된 것과 같은 디스플레이 장치에도 적용될 수 있다. 또한, 도 5 및/또는 도 6을 참조하여 전술한 것과 같이, 복수개의 배선(PL)들이 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들을 포함하며 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들이 상이한 층들에 위치하는 구조가 도 7에 도시된 것과 같은 디스플레이 장치에도 적용될 수 있다.
도 7에서는 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2소스전극(225a) 및 제2드레인전극(225b)이 제1소스전극(215a) 및 제1드레인전극(215b)과 동일하게 제1층간절연막(131) 상에 위치하고, 제2층간절연막(132) 상에는 배선 또는 연결층의 용도로 도전층이 위치할 수도 있다. 이 경우 제1도전층(1CL)은 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일하게 제1층간절연막(131) 상에 위치하고, 제2도전층(2CL)은 디스플레이영역(DA)에서 배선 또는 연결층의 용도로 사용되는 도전층과 동일하게 제2층간절연막(132) 상에 위치할 수 있다. 즉, 이 경우에도 주변영역(PA)에서는 도 7에 도시된 것과 동일한 구조를 취할 수 있다.
도 8 및 도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도로서, 도 8에서는 제1도전층(1CL)의 형상을 개략적으로 도시하고 있고 도 9에서는 제2도전층(2CL)의 형상을 개략적으로 도시하고 있다. 그리고 도 10은 도 8 및 도 9의 B 부분을 개략적으로 도시하는 개념도로서, 제1도전층(1CL)과 제2도전층(2CL)을 함께 도시하는 평면도로 이해될 수 있다. 참고로 도 8 내지 도 10을 참조하여 설명하는 다음의 내용은, 도 3과 도 4를 참조하여 설명했던 실시예나, 도 5와 도 6을 참조하여 설명했던 실시예나, 도 7을 참조하여 설명했던 실시예에 그대로 적용될 수 있다.
도 8에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 제1도전층(1CL)은 상호 이격된 제1도전파트(P1)와 제2도전파트(P2)를 갖는다. 도 8에서는 편의상 복수개의 배선들을 도시하고 있지 않은바, 본 실시예에 따른 디스플레이 장치는 도 1 및 도 2 등에 도시된 것과 같은 복수개의 배선(PL)들을 포함한다. 따라서 복수개의 배선(PL)들을 덮는 제1층간절연막(131, 도 3, 도 5 또는 도 7 참조)은 복수개의 배선(PL)들에 대응하는 제1요철면을 갖는 제1상면을 포함한다. 따라서 그러한 제1층간절연막 상에 위치하는 제1도전파트(P1)와 제2도전파트(P2) 각각은 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함한다.
제2도전파트(P2)는 디스플레이영역(DA)의 제4가장자리(E4)와 패드영역(PADA, 도 1 및 도 2 참조) 사이에 위치하며, 도 8에 도시된 것과 같이 기판의 가장자리에 인접하며 폭이 좁은 부분과 디스플레이영역(DA)의 제4가장자리(E4)에 인접하며 폭이 넓은 부분을 포함한다. 제1도전파트(P1)는 제2도전파트(P2)의 폭이 좁은 부분의 (-x 방향의) 일측과 (+x 방향의) 타측에 각각 위치할 수 있다.
제2도전층(2CL)은 도 3 내지 도 6을 참조하여 전술한 실시예의 경우에는 평탄화층(140) 상에 위치하고 도 7을 참조하여 전술한 실시예의 경우에는 제2층간절연막(132) 상에 위치한다. 도 7의 경우에는 제2층간절연막(132)이 평탄화층인 것으로 이해될 수 있기 때문이다. 이하에서는 편의상 제2도전층(2CL)이 평탄화층 상에 위치하는 것으로 설명한다. 제2도전층(2CL)은 적어도 일부가 평탄화층 상에 위치하며, 도 9에 도시된 것과 같이 상호 이격된 제3도전파트(P3)와 제4도전파트(P4)를 갖는다.
제4도전파트(P4)는 디스플레이영역(DA)의 제4가장자리(E4)와 패드영역(PADA, 도 1 및 도 2 참조) 사이에 위치하며, 도 9에 도시된 것과 같이 기판의 가장자리에 인접하며 폭이 좁은 부분과 디스플레이영역(DA)의 제4가장자리(E4)에 인접하며 폭이 넓은 부분을 포함한다. 제3도전파트(P3)는 제4도전파트(P4)의 폭이 좁은 부분의 (-x 방향의) 일측과 (+x 방향의) 타측에 각각 위치할 수 있다. 제3도전파트(P3)는 제2영역에서 제1도전파트(P1)에 전기적으로 연결되고, 제4도전파트(P4)는 제2영역에서 제2도전파트(P2)에 전기적으로 연결된다.
도 10에서는 제2영역에서 C1으로 표시한 부분에서 제3도전파트(P3)가 제1도전파트(P1)에 전기적으로 연결되고, 제2영역에서 C2로 표시한 부분에서 제4도전파트(P4)가 제2도전파트(P2)에 전기적으로 연결되는 것으로 도시하고 있다. 물론 제4도전파트(P4)와 제2도전파트(P2)는 도 10에 도시된 것과 같이 제3영역(3A)에서 C3로 표시한 부분에서도 상호 전기적으로 연결될 수 있다. 구체적으로 제4도전파트(P4)의 디스플레이영역(DA) 방향의 끝단과 제2도전파트(P2)의 디스플레이영역(DA) 방향의 끝단이 상호 전기적으로 연결될 수 있다. 결국 제1도전층(1CL)과 제2도전층(2CL) 사이에 개재되는 평탄화층은, 제1도전층(1CL)과 제2도전층(2CL)이 중첩하는 영역 중 C1, C2 및 C3로 표시된 부분들을 제외한 영역에 개재될 수 있다.
제1도전파트(P1)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단은 제3도전파트(P3)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단보다 디스플레이영역(DA)으로부터 멀리 위치한다. 이에 따라 도 8에 표시된 것과 같은 제1도전파트(P1)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단과 기판의 가장자리 사이의 거리(d1)는, 도 9에 표시된 것과 같은 제3도전파트(P3)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단과 기판의 가장자리 사이의 거리(d2)보다 가깝다. 그 결과, 기판에 대략 수직인 방향에서 바라볼 시, 제1도전파트(P1)의 일부분은 제3도전파트(P3) 외측에 위치한다. 제2도전파트(P2)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단은 제4도전파트(P4)의 디스플레이영역(DA) 방향의 반대 방향(-y 방향)의 끝단보다 디스플레이영역(DA)으로부터 멀리 위치한다. 이에 따라 기판에 대략 수직인 방향에서 바라볼 시, 제2도전파트(P2)의 일부분은 제4도전파트(P4) 외측에 위치한다.
그리고 전술한 것과 같은 투과윈도우(500, 도 3 내지 도 7 참조)의 경우, 제3도전파트(P3)의 끝단 외측에 위치한 제1도전파트(P1)의 부분과 제4도전파트(P4)의 끝단 외측에 위치한 제2도전파트(P2)의 부분을 상기 차단영역으로 차폐할 수 있다.
제1전원배선(1VDD)은 도 8에 도시된 것과 같이 제1도전층(1CL)의 제2도전파트(P2)에 연결되며 디스플레이영역(DA)으로 연장된다. 제2전원배선(2VDD)은 도 9에 도시된 것과 같이 제2도전층(2CL)의 제4도전파트(P4)에 연결되며 디스플레이영역(DA)으로 연장된다. 물론 전술한 것과 같이 제1전원배선(1VDD)과 제2전원배선(2VDD)은 디스플레이영역 내에서 복수개의 지점들에서 상호 전기적으로 연결된다. 그리고 제1전원배선(1VDD)과 제1도전층(1CL)의 제2도전파트(P2)는 일체(一體)일 수 있고, 제2전원배선(2VDD)과 제2도전층(2CL)의 제4도전파트(P4)는 일체일 수 있다.
제1도전파트(P1)와 제3도전파트(P3)는 전술한 것과 같이 전극전원공급라인 역할을 할 수 있다. 도 8에 도시된 것과 같이 제1도전파트(P1)는 디스플레이영역(DA)의 가장자리를 따라 디스플레이영역(DA)을 대략 일주(一周)하는 제1전극전원배선(1VSS)에 전기적으로 연결되고, 도 9에 도시된 것과 같이 제3도전파트(P3)는 디스플레이영역(DA)의 가장자리를 따라 디스플레이영역(DA)을 대략 일주하는 제2전극전원배선(2VSS)에 전기적으로 연결될 수 있다. 제1도전파트(P1)와 제1전극전원배선(1VSS)은 일체일 수 있고, 제3도전파트(P3)와 제2전극전원배선(2VSS)은 일체일 수 있다. 물론 제1전극전원배선(1VSS)과 제2전극전원배선(2VSS)은 복수개의 지점들에서 상호 전기적으로 연결될 수 있다. 또는 제1전극전원배선(1VSS)과 제2전극전원배선(2VSS)은 그 연장방향에 있어서 계속해서 서로 컨택하고 있을 수도 있다. 디스플레이영역(DA)에 있어서 일체인 대향전극(315, 325)은 디스플레이영역(DA) 외측으로 연장되어 제2전극전원배선(2VSS)에 직접 컨택할 수 있다. 또는, 대향전극(315, 325)은 디스플레이영역(DA) 외측으로 연장되어 도전층인 연결전극에 컨택하고, 연결전극이 제2전극전원배선(2VSS)에 컨택할 수도 있다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 화소를 개략적으로 도시하는 회로도이다. 도 11에서는 전원공급라인(VDD) 외에 이와 대략 평행하게 배치된 데이터라인(DL)과, 이와 교차하는 방향으로 연장된 스캔라인(SL)이 도시되어 있다. 이러한 데이터라인은 제1디스플레이소자(310) 등에 데이터신호를 전달하는데, 데이터신호는 주변영역(PA)에 위치하는 집적회로나 인쇄회로기판으로부터 복수개의 배선(PL)들을 통해 데이터라인으로 전달된다. 데이터라인(DL)은 복수개의 배선(PL)들과 일체(一體)일 수도 있고, 복수개의 배선(PL)들과 층을 달리하여 위치하지만 컨택홀 등을 통해 복수개의 배선(PL)들에 전기적으로 연결될 수도 있다.
스캔라인(SL)은 동일한 행(row)에 위치하는 복수개의 디스플레이소자들에 동시에 스캔신호를 인가하는데, 그러한 스캔신호는 디스플레이영역(DA) 외측의 주변영역(PA)에 위치하는 구동회로부에서 생성될 수 있다. 이러한 구동회로부는 예컨대 시프트 레지스터를 포함할 수 있다. 전술한 실시예들에서의 복수개의 배선(PL)들은 이러한 구동회로부에 전기적으로 연결된 것일 수 있다. 즉, 주변영역(PA)에 위치하는 집적회로나 인쇄회로기판으로부터의 전기적 신호를 복수개의 배선(PL)들이 구동회로부에 전달하며, 구동회로부에서는 이를 이용하여 디스플레이영역(DA) 내에 인가할 전기적 신호를 생성할 수 있다.
지금까지는 복수개의 배선(PL)들이 도 1 및 도 2에 도시된 것과 같이, 제1영역(1A)에서는 복수개의 배선(PL)들이 y축에 대해 비스듬한 방향으로 연장되다가, 제1영역(1A)과 제2영역(2A)의 경계에서 절곡되어 y축에 평행한 방향으로 연장되며, 이후 제2영역(2A)과 제3영역(3A)의 경계에서 다시 절곡되어 y축에 대해 비스듬한 방향으로 연장되는 것으로 설명하였다. 하지만 본 실시예에 따른 디스플레이 장치가 이에 한정되는 것은 아니다. 즉, 제2영역(2A)에서의 복수개의 배선(PL)들 사이의 간격이, 제1영역(1A)에서의 복수개의 배선(PL)들 사이의 간격 및 제3영역(3A)에서의 복수개의 배선(PL)들 사이의 간격보다 넓을 수 있다면, 복수개의 배선(PL)들의 연장 방향은 다양하게 변형될 수 있다.
예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도인 도 12에 도시된 것과 같이, 제1영역(1A)에서는 복수개의 배선(PL)들이 y축에 대해 비스듬한 방향으로 연장되다가, 제1영역(1A)과 제2영역(2A)의 경계에서 절곡되어 x축 방향을 기준으로 설명할 시 제1영역(1A)에서의 방향의 역방향으로 연장되도록 y축에 대해 비스듬한 방향으로 연장되고, 이후 제2영역(2A)과 제3영역(3A)의 경계에서 다시 절곡되어 제1영역(1A)에서와 같은 방향으로 연장될 수 있다. 또는, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도인 도 13에 도시된 것과 같이, 제1영역(1A)에서 복수개의 배선(PL)들이 y축에 대해 비스듬한 방향으로 연장되고, 제1영역(1A)과 제2영역(2A)의 경계에서 절곡되되 x축 방향을 기준으로 설명할 시 제1영역(1A)에서와 동일한 방향으로 연장되도록 y축에 대해 비스듬한 방향으로 연장되고, 이후 제2영역(2A)과 제3영역(3A)의 경계에서 다시 절곡되어 제1영역(1A)에서와 같은 방향으로 연장될 수도 있다. 어떤 경우이든, 제1영역(1A)에서의 복수개의 배선(PL)들의 연장 방향은 제3영역(3A)에서의 복수개의 배선(PL)들의 연장 방향과 대략 일치할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PL: 배선 1CL: 제1도전층
2CL: 제2도전층 100: 기판
110: 버퍼층 121: 제1게이트절연막
122: 제2게이트절연막 131: 제1층간절연막
132: 제2층간절연막 140: 평탄화층
150: 화소정의막 210: 제1박막트랜지스터
220: 제2박막트랜지스터 310: 제1디스플레이소자
320: 제2디스플레이소자 400: 편광판
500: 투과윈도우

Claims (21)

  1. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓고, 복수개의 제1배선들과 복수개의 제2배선들을 포함하는, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는, 제2도전층; 및
    상기 제2도전층 상에 위치하는 편광판;
    을 구비하는, 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수개의 제1배선들과 상기 복수개의 제2배선들은 교번하여 위치하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 복수개의 제1배선들 하부에 위치한 제1게이트절연막; 및
    상기 복수개의 제1배선들을 덮도록 상기 층간절연막 하부에 위치하는 제2게이트절연막;
    을 더 구비하고,
    상기 복수개의 제2배선들은 상기 복수개의 제1배선들 사이에 대응하도록 상기 제2게이트절연막 상에 위치하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 대향전극은 상기 주변영역으로 연장되어 상기 제2도전층에 전기적으로 연결된, 디스플레이 장치.
  6. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판; 및
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자;
    를 구비하고,
    상기 대향전극은, 상기 주변영역으로 연장되어 상기 제2도전층에 전기적으로 연결되며, 상기 화소전극과 동일 물질을 포함하며 상기 제2도전층에 컨택하는 연결전극에 컨택하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1도전층에 연결되며 상기 디스플레이영역으로 연장되는 제1전원배선; 및
    상기 제2도전층에 연결되며 상기 디스플레이영역으로 연장되는 제2전원배선;
    을 더 구비하는, 디스플레이 장치.
  8. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판;
    상기 제1도전층에 연결되며 상기 디스플레이영역으로 연장되는 제1전원배선; 및
    상기 제2도전층에 연결되며 상기 디스플레이영역으로 연장되는 제2전원배선;
    을 구비하며, 상기 제1전원배선은 상기 제2전원배선과 복수개의 지점들에서 상호 전기적으로 연결되는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 제2전원배선은 상기 발광소자의 화소전극에 전기적으로 연결된, 디스플레이 장치.
  10. 제1항 및 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1도전층의 상기 디스플레이영역 방향의 반대 방향의 제1끝단은 상기 제2도전층의 상기 디스플레이영역 방향의 반대 방향의 제2끝단보다 상기 디스플레이영역으로부터 멀리 위치하는, 디스플레이 장치.
  11. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판; 및
    상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 갖는 투과윈도우;
    를 구비하며,
    상기 제1도전층의 상기 디스플레이영역 방향의 반대 방향의 제1끝단은 상기 제2도전층의 상기 디스플레이영역 방향의 반대 방향의 제2끝단보다 상기 디스플레이영역으로부터 멀리 위치하고, 상기 투과윈도우의 상기 차단영역이 상기 제1도전층의 상기 제2끝단 외측에 위치한 부분을 차폐하는, 디스플레이 장치.
  12. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전층에 전기적으로 연결되는, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판; 및
    상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 갖는 투과윈도우;
    를 구비하며,
    상기 제1도전층의 상기 디스플레이영역 방향의 반대 방향의 제1끝단은 상기 제2도전층의 상기 디스플레이영역 방향의 반대 방향의 제2끝단보다 상기 디스플레이영역으로부터 멀리 위치하고, 상기 기판에 수직인 방향에서 바라볼 시 상기 투과영역과 상기 차단영역의 경계가 상기 제2끝단보다 상기 디스플레이영역에 더 인접한, 디스플레이 장치.
  13. 제10항에 있어서,
    상기 제2끝단은 상기 제2영역 내에 위치하는, 디스플레이 장치.
  14. 제10항에 있어서,
    상기 제2끝단은 상기 제1영역과 상기 제2영역의 경계에 위치하는, 디스플레이 장치.
  15. 제1항 및 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 복수개의 배선들은, 상기 제1영역과 상기 제2영역의 경계에서 절곡되고, 상기 제2영역과 상기 제3영역의 경계에서 절곡되는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1영역에서의 상기 복수개의 배선들의 연장 방향은 상기 제3영역에서의 상기 복수개의 배선들의 연장 방향과 일치하는, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제2영역에서의 상기 복수개의 배선들의 연장 방향은 상기 제1영역과 상기 제2영역의 경계에 수직인, 디스플레이 장치.
  18. 제1항 및 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 평탄화층의 상기 제1영역 방향의 끝단은 상기 제2영역 내에 위치하는, 디스플레이 장치.
  19. 제1항 및 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 평탄화층의 상기 제1영역 방향의 끝단은 상기 제2영역과 상기 제3영역의 경계에 위치하는, 디스플레이 장치.
  20. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 제1영역에서 제2영역을 거쳐 제3영역으로 연장되며, 제2영역에서의 간격이 제1영역에서의 간격 및 제3영역에서의 간격보다 넓은, 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하고, 상호 이격된 제1도전파트와 제2도전파트를 갖는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄하고, 상기 제2영역에서 상기 제1도전층의 상기 제1도전파트와 상기 제2도전파트 각각의 적어도 일부를 노출시키는, 평탄화층;
    적어도 일부가 상기 평탄화층 상에 위치하며, 상기 제2영역에서 상기 제1도전파트에 전기적으로 연결되는 제3도전파트와 상기 제3도전파트으로부터 이격되어 위치하며 상기 제2영역에서 상기 제2도전파트에 전기적으로 연결되는 제4도전파트를 갖는, 제2도전층; 및
    상기 제2도전층 상에 위치하는 편광판;
    을 구비하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 제1도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단은 상기 제3도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단보다 상기 디스플레이영역으로부터 멀리 위치하고,
    상기 제2도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단은 상기 제4도전파트의 상기 디스플레이영역 방향의 반대 방향의 끝단보다 상기 디스플레이영역으로부터 멀리 위치하며,
    상기 편광판 상부에 위치하고, 적어도 상기 디스플레이영역에 대응하여 광을 통과시키는 투과영역과 상기 투과영역 외측에 위치하여 광을 차단하는 차단영역을 가지며, 상기 제3도전파트의 상기 끝단 외측에 위치한 상기 제1도전파트의 부분과 상기 제4도전파트의 상기 끝단 외측에 위치한 상기 제2도전파트의 부분을 상기 차단영역으로 차폐하는, 투과윈도우를 더 구비하는, 디스플레이 장치.
KR1020180023900A 2018-02-27 2018-02-27 디스플레이 장치 KR102504134B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180023900A KR102504134B1 (ko) 2018-02-27 2018-02-27 디스플레이 장치
US16/264,231 US10861925B2 (en) 2018-02-27 2019-01-31 Display apparatus
EP19157060.5A EP3531456B1 (en) 2018-02-27 2019-02-14 Display apparatus preventing image quality degradation caused by external light
CN201910121274.9A CN110197840B (zh) 2018-02-27 2019-02-19 显示设备
US17/089,900 US11404529B2 (en) 2018-02-27 2020-11-05 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023900A KR102504134B1 (ko) 2018-02-27 2018-02-27 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190103554A KR20190103554A (ko) 2019-09-05
KR102504134B1 true KR102504134B1 (ko) 2023-02-28

Family

ID=65443672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023900A KR102504134B1 (ko) 2018-02-27 2018-02-27 디스플레이 장치

Country Status (4)

Country Link
US (2) US10861925B2 (ko)
EP (1) EP3531456B1 (ko)
KR (1) KR102504134B1 (ko)
CN (1) CN110197840B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
KR102572719B1 (ko) * 2018-04-03 2023-08-31 삼성디스플레이 주식회사 표시 장치
KR102586042B1 (ko) * 2018-04-06 2023-10-10 삼성디스플레이 주식회사 디스플레이 장치
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
KR20210081941A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
KR20220008990A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 장치
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
CN114446185B (zh) * 2020-10-30 2023-07-18 合肥鑫晟光电科技有限公司 一种驱动背板、其制作方法及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166704A (ja) * 1999-12-09 2001-06-22 Fujitsu Ltd 表示装置
JP2013073175A (ja) * 2011-09-29 2013-04-22 Japan Display East Co Ltd 液晶表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701978B1 (ko) 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101800285B1 (ko) 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102038983B1 (ko) * 2012-05-04 2019-11-01 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치
KR101453880B1 (ko) * 2012-11-29 2014-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102214476B1 (ko) 2014-03-17 2021-02-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR102333762B1 (ko) 2015-01-22 2021-12-01 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
KR102451728B1 (ko) * 2015-05-19 2022-10-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102419124B1 (ko) 2015-12-01 2022-07-07 엘지디스플레이 주식회사 터치내장형 표시패널
KR102562898B1 (ko) * 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101926526B1 (ko) 2016-06-30 2018-12-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166704A (ja) * 1999-12-09 2001-06-22 Fujitsu Ltd 表示装置
JP2013073175A (ja) * 2011-09-29 2013-04-22 Japan Display East Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN110197840B (zh) 2024-01-26
EP3531456B1 (en) 2024-03-27
US10861925B2 (en) 2020-12-08
EP3531456A1 (en) 2019-08-28
KR20190103554A (ko) 2019-09-05
US20210057513A1 (en) 2021-02-25
CN110197840A (zh) 2019-09-03
US11404529B2 (en) 2022-08-02
US20190267444A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
KR102504134B1 (ko) 디스플레이 장치
KR102586042B1 (ko) 디스플레이 장치
US11081540B2 (en) Display apparatus
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
CN107887338B (zh) 显示装置及其制造方法
KR102505879B1 (ko) 디스플레이 장치
CN107799015B (zh) 显示设备
KR102420079B1 (ko) 디스플레이 장치
CN107644588B (zh) 显示设备
KR102451725B1 (ko) 디스플레이 장치
KR102568782B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
KR102497283B1 (ko) 디스플레이 장치
CN113035903A (zh) 显示装置
US10847751B2 (en) Display device including a thin film encapsulating layer and method of manufacturing the same
KR20210044945A (ko) 디스플레이 장치
KR20230069313A (ko) 디스플레이 장치
KR20220016407A (ko) 디스플레이 장치
KR20210027676A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant